Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3029064B2 - Method of manufacturing semiconductor device having Schottky barrier - Google Patents
[go: Go Back, main page]

JP3029064B2 - Method of manufacturing semiconductor device having Schottky barrier - Google Patents

Method of manufacturing semiconductor device having Schottky barrier

Info

Publication number
JP3029064B2
JP3029064B2 JP23018691A JP23018691A JP3029064B2 JP 3029064 B2 JP3029064 B2 JP 3029064B2 JP 23018691 A JP23018691 A JP 23018691A JP 23018691 A JP23018691 A JP 23018691A JP 3029064 B2 JP3029064 B2 JP 3029064B2
Authority
JP
Japan
Prior art keywords
schottky barrier
layer
electrode layer
barrier
vacuum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23018691A
Other languages
Japanese (ja)
Other versions
JPH0567773A (en
Inventor
康二 大塚
範純 大室
元 是枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP23018691A priority Critical patent/JP3029064B2/en
Priority to JP26364491A priority patent/JP3068119B2/en
Priority to US07/900,440 priority patent/US5221638A/en
Publication of JPH0567773A publication Critical patent/JPH0567773A/en
Application granted granted Critical
Publication of JP3029064B2 publication Critical patent/JP3029064B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はショットキ障壁を有する
半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device having a Schottky barrier.

【0002】[0002]

【従来の技術】半導体領域とバリア電極との組み合わせ
により生成されるショットキ障壁(ショットキバリア)
の特性は、主としてその障壁の高さ(バリアハイト)Φ
Bによって決定される。即ち、一般にバリアハイトΦBを
高くすると逆方向漏れ電流は小さくなるが順方向電圧降
下は大きくなる。反対にバリアハイトΦBを低くすると
順方向電圧降下は小さくなるが逆方向漏れ電流は大きく
なる。従って、要求される電気的特性に応じてバリアハ
イトΦBの高さを選択できることが理想的である。
2. Description of the Related Art A Schottky barrier (Schottky barrier) generated by a combination of a semiconductor region and a barrier electrode.
Is mainly based on the height of the barrier (barrier height) Φ
Determined by B. That is, generally, when the barrier height ΦB is increased, the reverse leakage current decreases, but the forward voltage drop increases. Conversely, when the barrier height ΦB is reduced, the forward voltage drop decreases, but the reverse leakage current increases. Therefore, it is ideal that the height of the barrier height ΦB can be selected according to the required electrical characteristics.

【0003】[0003]

【発明が解決しようとする課題】ところが、ショットキ
障壁のバリアハイトΦBは、使用するバリア金属の種類
により必然的に決定される。また、バリアハイトΦBの
高さは熱処理によって変動し易いため、バリアハイトΦ
Bを広範囲に且つ安定に制御することが困難である。
However, the barrier height .PHI.B of the Schottky barrier is necessarily determined by the type of barrier metal used. In addition, since the height of the barrier height ΦB is easily changed by the heat treatment, the barrier height ΦB is changed.
It is difficult to control B over a wide range and stably.

【0004】そこで、本発明は、バリアハイトΦBの高
さを広範囲に且つ安定に制御でき所望の高さのバリアハ
イトΦBを備えたショットキ障壁を有する半導体装置を
製造することを目的とする。
SUMMARY OF THE INVENTION It is an object of the present invention to manufacture a semiconductor device having a Schottky barrier having a barrier height ΦB having a desired height and capable of controlling the height of the barrier height ΦB in a wide range and stably.

【0005】[0005]

【課題を解決するための手段】本発明によるショットキ
障壁を有する半導体装置の製造方法は、半導体領域
(3)との組み合わせによりショットキ障壁を生成でき
る金属を1×10-6torr以下の真空度の雰囲気中で半導
体領域(3)の主面に真空蒸着して第1の電極層(4)を
形成する工程と、残留ガスを含む1×10-6torr〜1×
10torrの真空度の雰囲気中に第1の電極層(4)を暴
露することにより残留ガスを第1の電極層(4)の表面
に吸着させて極薄の吸着層を形成する工程と、半導体領
域(3)との組み合わせによりショットキ障壁を生成で
きる金属から成る第2の電極層(5)を1×10-6torr
以下の真空度の雰囲気中で第1の電極層(4)上に形成
する工程とを含み、半導体領域(3)、第1の電極層
(4)及び第2の電極層(5)の組み合わせによりショッ
トキ障壁が生成され、第1の電極層(4)を暴露する雰
囲気の真空度を1×10-6torr〜1×10torrの範囲で
制御することによりショットキ障壁のバリアハイトを所
望の高さに設定する。
According to the method of manufacturing a semiconductor device having a Schottky barrier according to the present invention, a metal capable of generating a Schottky barrier in combination with the semiconductor region (3) is formed at a vacuum of 1 × 10 −6 torr or less. A step of forming a first electrode layer (4) by vacuum deposition on the main surface of the semiconductor region (3) in an atmosphere, and a step of 1 × 10 −6 torr × 1 × containing residual gas.
Exposing the first electrode layer (4) to an atmosphere having a degree of vacuum of 10 torr to adsorb residual gas to the surface of the first electrode layer (4) to form an extremely thin adsorbed layer; The second electrode layer (5) made of a metal capable of generating a Schottky barrier in combination with the region (3) is formed at 1 × 10 −6 torr.
Forming on the first electrode layer (4) in an atmosphere of the following degree of vacuum, and combining the semiconductor region (3), the first electrode layer (4), and the second electrode layer (5). Creates a Schottky barrier, and by controlling the degree of vacuum of the atmosphere for exposing the first electrode layer (4) in the range of 1 × 10 −6 torr to 1 × 10 torr, the barrier height of the Schottky barrier is adjusted to a desired height. Set.

【0006】[0006]

【作用】残留ガスを含む1×10-6torr〜1×10torr
の真空度の雰囲気中に第1の電極層(4)を暴露するこ
とにより、残留ガスが第1の電極層(4)の表面に吸着
して極薄の吸着層が形成される。この極薄の吸着層は、
その後の熱処理時における第2の電極層(5)、第1の
電極層(4)及び(3)の間の反応を抑制する。このた
め、第1の電極層(4)を暴露する雰囲気の真空度を相
対的に低くすれば残留ガスの吸着量が増加するので、反
応抑制効果が促進されてショットキ障壁のバリアハイト
を相対的に高いレベルに安定化できる。逆に、第1の電
極層(4)を暴露する雰囲気の真空度を相対的に高くす
れば残留ガスの吸着量が減少するので、反応抑制効果が
低減されてショットキ障壁のバリアハイトを相対的に低
いレベルに安定化できる。従って、第1の電極層(4)
の表面に形成された極薄の吸着層によりショットキ障壁
のバリアハイトを所望の高さに安定して設定することが
できる。本明細書において、「極薄」とは量子力学的な
トンネル効果が可能な厚さをいう。
[Function] 1 × 10 -6 torr including residual gas to 1 × 10 torr
By exposing the first electrode layer (4) in an atmosphere having a degree of vacuum, the residual gas is adsorbed on the surface of the first electrode layer (4) to form an extremely thin adsorption layer. This ultra-thin adsorption layer
The reaction between the second electrode layer (5) and the first electrode layers (4) and (3) during the subsequent heat treatment is suppressed. For this reason, if the degree of vacuum of the atmosphere to which the first electrode layer (4) is exposed is relatively reduced, the amount of adsorbed residual gas increases, and the reaction suppression effect is promoted, and the barrier height of the Schottky barrier is relatively reduced. Can be stabilized to a high level. Conversely, if the degree of vacuum of the atmosphere to which the first electrode layer (4) is exposed is relatively increased, the amount of residual gas adsorbed is reduced, so that the effect of suppressing the reaction is reduced and the barrier height of the Schottky barrier is relatively reduced. Can be stabilized at a low level. Therefore, the first electrode layer (4)
The barrier height of the Schottky barrier can be stably set to a desired height by the ultra-thin adsorption layer formed on the surface. In this specification, “extremely thin” refers to a thickness at which a quantum mechanical tunnel effect is possible.

【0007】[0007]

【実施例】次に、本発明の一実施例に係るショットキバ
リアダイオードの製造方法を図1〜図6について説明す
る。
Next, a method of manufacturing a Schottky barrier diode according to an embodiment of the present invention will be described with reference to FIGS.

【0008】まず、図1に示すように、n+形領域(2)
と、n+形領域(2)の上面にエピタキシャル成長で形成
したn形領域(3)とを含むGaAs(砒化ガリウム)
から成る半導体基体(1)を準備する。次に、図2に示
すようにn形領域(3)との組み合わせによりショット
キ障壁を生成できる金属としてTi薄層(第1の電極
層)(4)を形成する。Ti薄層(4)は、半導体基体
(1)を配置した蒸着槽(チャンバ)内を1×10-6tor
r以下の真空度の高い雰囲気に保持し、蒸着物としてT
iを半導体基体(1)の主面全体に約50オングストロ
ームの厚さで真空蒸着することにより形成される。Ti
薄層(4)の形成後、半導体基体(1)を配置した蒸着槽
内の真空度を一旦1×10-6torr〜1×10torrにし
て、真空度の低い雰囲気にTi薄層(4)を一定時間暴
露する。これにより、蒸着槽内に含まれる酸素等の残留
ガス分子がTi薄層(4)に吸着し、極薄の吸着層がT
i薄層(4)の表面に形成される。続いて、この極薄の
吸着層を介してTi薄層(4)の全面上にAlを真空蒸
着して厚さ約2マイクロメータのAl層(第2の電極
層)(5)を形成する。Alを真空蒸着するときは、半
導体基体(1)を配置した蒸着槽内を再び1×10-6tor
r以下の真空度の高い雰囲気に保持する。また、n+形領
域(2)の下面には、Au(金)−Ge(ゲルマニウ
ム)の合金等から成るオーミック接触の電極(6)を真
空蒸着により形成する。
First, as shown in FIG. 1, an n + type region (2)
(Gallium arsenide) including an n + -type region (3) formed on the upper surface of the n + -type region (2) by epitaxial growth
A semiconductor substrate (1) comprising: Next, as shown in FIG. 2, a thin Ti layer (first electrode layer) (4) is formed as a metal capable of generating a Schottky barrier in combination with the n-type region (3). The Ti thin layer (4) is formed in a deposition chamber (chamber) in which the semiconductor substrate (1) is arranged at 1 × 10 −6 torr.
r Keep in a high vacuum atmosphere of less than
i is formed by vacuum evaporation over the entire main surface of the semiconductor substrate (1) to a thickness of about 50 angstroms. Ti
After the formation of the thin layer (4), the degree of vacuum in the vapor deposition tank in which the semiconductor substrate (1) is arranged is once set to 1 × 10 −6 torr to 1 × 10 torr, and the Ti thin layer (4) is placed in a low vacuum atmosphere. For a period of time. As a result, residual gas molecules such as oxygen contained in the vapor deposition tank are adsorbed on the Ti thin layer (4), and an extremely thin adsorbed layer is formed on the Ti thin layer (4).
It is formed on the surface of the i-thin layer (4). Subsequently, Al is vacuum-deposited on the entire surface of the thin Ti layer (4) via the extremely thin adsorption layer to form an Al layer (second electrode layer) (5) having a thickness of about 2 micrometers. . When vacuum depositing Al, the inside of the deposition tank in which the semiconductor substrate (1) is arranged is again 1 × 10 −6 torr.
Keep in a high vacuum atmosphere of r or less. On the lower surface of the n + -type region (2), an ohmic contact electrode (6) made of an Au (gold) -Ge (germanium) alloy or the like is formed by vacuum evaporation.

【0009】続いて、図3に示すように、フォトエッチ
ングによりAl層(5)の素子周辺側をエッチング除去
し、Al層(5a)を残存させる。残存させたAl層(5
a)は、順方向電流の主通路となり且つショットキ障壁
を形成する領域に対応している。更に、フォトエッチン
グにより素子周辺領域からTi薄層(4)を除去し、A
l層(5a)の下部にあるTi薄層(4a)とこれを隣接し
て包囲するTi薄層(4b)とを残存させる。次に、空気
中で380℃、5〜30分間程度の熱酸化処理を施す。
これにより、図4に示すように、Al層(5a)で被覆さ
れていないTi薄層(4b)は酸化されてチタンの酸化物
の薄層(Ti酸化物薄層)(7)となるが、Al層(5
a)の下部のTi薄層(4a)はAl層(5a)にマスクさ
れているので酸化されない。AlとTiはいずれもn形
GaAs半導体に対してショットキ障壁を生成可能な金
属であるから、Ti薄層(4a)及びAl層(5a)の両層
を組み合わせてバリア電極(8)と称する。その後、図
5に示すように、プラズマCVD法によって形成したシ
リコン酸化膜からなる絶縁膜(9)でTi酸化物薄層
(7)の上面を被覆する。更に、Al層(5a)及び絶縁
膜(9)の上面にAlから成る接続用電極(10)を形成
する。以上の工程を経て電力用ショットキバリアダイオ
ードチップが完成する。
Subsequently, as shown in FIG. 3, the element peripheral side of the Al layer (5) is removed by photo-etching to leave the Al layer (5a). The remaining Al layer (5
a) corresponds to a region that becomes a main path of a forward current and forms a Schottky barrier. Further, the Ti thin layer (4) is removed from the element peripheral region by photoetching, and A
The Ti thin layer (4a) under the l-layer (5a) and the Ti thin layer (4b) surrounding and adjacent to the Ti layer (4a) remain. Next, a thermal oxidation treatment is performed in air at 380 ° C. for about 5 to 30 minutes.
Thereby, as shown in FIG. 4, the Ti thin layer (4b) not covered with the Al layer (5a) is oxidized to a titanium oxide thin layer (Ti oxide thin layer) (7). , Al layer (5
The Ti thin layer (4a) under a) is not oxidized because it is masked by the Al layer (5a). Since Al and Ti are both metals capable of generating a Schottky barrier for an n-type GaAs semiconductor, a combination of both the Ti thin layer (4a) and the Al layer (5a) is referred to as a barrier electrode (8). Thereafter, as shown in FIG. 5, the upper surface of the thin Ti oxide layer (7) is covered with an insulating film (9) made of a silicon oxide film formed by a plasma CVD method. Further, a connection electrode (10) made of Al is formed on the upper surface of the Al layer (5a) and the insulating film (9). Through the above steps, a power Schottky barrier diode chip is completed.

【0010】上記のショットキバリアダイオードチップ
では、バリア電極(8)とn形領域(3)との組み合わせ
により第1のショットキ障壁が生成され、Ti酸化物薄
層(7)とn形領域(3)との組み合わせにより第2のシ
ョットキ障壁が生成される。平面的に見て、第2のショ
ットキ障壁は第1のショットキ障壁を隣接して包囲する
よう環状に形成される。Ti酸化物薄層(7)は抵抗性
ショットキバリアフィールドプレートとして機能し、第
1のショットキ障壁の周辺耐圧を向上する作用を発揮す
る。この抵抗性ショットキバリアフィールドプレートに
ついては、本願出願人によって特願昭63−28504
9号(特開平1−251656号公報)他によって特許
出願されている。
In the above-described Schottky barrier diode chip, the first Schottky barrier is generated by the combination of the barrier electrode (8) and the n-type region (3), and the thin Ti oxide layer (7) and the n-type region (3) are formed. ) Produces a second Schottky barrier. In plan view, the second Schottky barrier is formed in an annular shape so as to surround the first Schottky barrier adjacently. The Ti oxide thin layer (7) functions as a resistive Schottky barrier field plate, and has an effect of improving the peripheral breakdown voltage of the first Schottky barrier. This resistive Schottky barrier field plate is disclosed by the present applicant in Japanese Patent Application No. 63-28504.
No. 9 (JP-A-1-251656) and others.

【0011】図6は、本実施例に基づき製造されたショ
ットキバリアダイオードチップに熱処理を施したときの
熱処理時間に対する第1のショットキ障壁のバリアハイ
トΦBの変化を概念的に示す。第1のショットキ障壁は
第1の電極層(4)及び第2の電極層(5)からなる複合
電極に基づいて生成されるショットキ障壁である。図示
の実線A、B、Cは、真空蒸着によってTi薄層(4)
を形成した後の蒸着槽内の圧力、即ちTi薄層(4)を
暴露する雰囲気の真空度をそれぞれ1×10-6torr、1
×10-5torr、1×10-4torrに設定した場合のそれぞ
れの熱処理時間に対するバリアハイトΦBの変化を示
す。
FIG. 6 conceptually shows a change in the barrier height Φ B of the first Schottky barrier with respect to the heat treatment time when the heat treatment is performed on the Schottky barrier diode chip manufactured according to the present embodiment. The first Schottky barrier is a Schottky barrier generated based on a composite electrode including the first electrode layer (4) and the second electrode layer (5). The solid lines A, B, and C shown are thin Ti layers (4) by vacuum evaporation.
, The pressure in the atmosphere for exposing the Ti thin layer (4) to 1 × 10 −6 torr and 1 × 10 −6 torr, respectively.
× shows the change in the barrier height ΦB for each heat treatment time in the case of setting to 10 -5 torr, 1 × 10 -4 torr.

【0012】図6は、Ti薄層(4)を暴露する蒸着槽
内の真空度を低くすることによって第1のショットキ障
壁のバリアハイトを高いレベルに安定化できること、逆
にTi薄層(4)を暴露する蒸着槽内の真空度を高くす
ることによって第1のショットキ障壁のバリアハイトを
低いレベルに安定化できることを示している。なお、第
1のショッキバリアのバリアハイトΦBの初期値(熱処
理前のバリアハイトの高さ)は、Al層(5)をn形領
域(3)に直接に隣接させた場合に生成されるショット
キ障壁のバリアハイトの初期値に極めて近い。これらの
方法によって製作される各種バリアハイトΦBをもつシ
ョットキバリアダイオードの理想係数であるn値は全て
1.01〜1.05の範囲にあり、特性上、何ら問題がな
く優れたダイオードであることが確認されている。
FIG. 6 shows that the barrier height of the first Schottky barrier can be stabilized to a high level by lowering the degree of vacuum in the vapor deposition tank to which the Ti thin layer (4) is exposed. It is shown that the barrier height of the first Schottky barrier can be stabilized at a low level by increasing the degree of vacuum in the vapor deposition tank to which is exposed. Note that the initial value of the barrier height ΦB of the first Shokki barrier (the height of the barrier height before the heat treatment) is the Schottky barrier generated when the Al layer (5) is directly adjacent to the n-type region (3). Very close to the initial value of the barrier height. The Schottky barrier diodes having various barrier heights ΦB manufactured by these methods all have an ideal coefficient of n value in the range of 1.01 to 1.05, which means that the diode is excellent without any problem in characteristics. Has been confirmed.

【0013】以上のように、本実施例のショットキバリ
アダイオードの製造方法によれば、同一金属系のショッ
トキバリアダイオードのバリアハイトの大きさを広範囲
に且つ安定に制御することができる。本実施例におい
て、第1のショットキ障壁のバリアハイトを広範囲に且
つ安定に制御できる理由は必ずしも明らかではないが、
蒸着槽内にはその真空度に応じて残留ガスが存在するた
めに、Ti薄層(4)を真空度の低い雰囲気中に暴露す
ると、Ti薄層(4)の上面に例えば酸素分子等の残留
ガス分子が吸着されて極薄の吸着層(量子力学的なトン
ネル効果が可能な厚さを有する)が形成され、この極薄
の吸着層がその後の熱処理時におけるAl層(5)とT
i薄層(4a)とn形領域(3)との間の反応を抑制する
ことが原因と考えられる。従って、Ti薄層(4)を暴
露する雰囲気の真空度を相対的に低くすれば、前記残留
ガス分子の吸着量が増加し、これにより反応抑制効果が
強化されてバリアハイトを相対的に高いレベルに安定化
できる。
As described above, according to the method of manufacturing the Schottky barrier diode of the present embodiment, the size of the barrier height of the Schottky barrier diode of the same metal can be controlled over a wide range and stably. In the present embodiment, the reason why the barrier height of the first Schottky barrier can be stably controlled over a wide range is not necessarily clear,
When the Ti thin layer (4) is exposed to an atmosphere having a low degree of vacuum, a residual gas is present in the vapor deposition tank in accordance with the degree of vacuum. The residual gas molecules are adsorbed to form an ultra-thin adsorption layer (having a thickness capable of quantum mechanical tunneling), and this ultra-thin adsorption layer forms an Al layer (5) and T
It is considered that the cause is to suppress the reaction between the i-thin layer (4a) and the n-type region (3). Therefore, if the degree of vacuum of the atmosphere to which the Ti thin layer (4) is exposed is relatively reduced, the amount of adsorption of the residual gas molecules is increased, whereby the effect of suppressing the reaction is enhanced and the barrier height is increased to a relatively high level. Can be stabilized.

【0014】本発明の実施態様は前記実施例に限定され
ず、変更が可能である。 (1) GaAsの代わりにInP(燐化インジウム)
等のIII−V族化合物やシリコンを使用するショットキ
バリア半導体装置の製造方法にも適用できる。 (2) 第1の電極層(4)の厚みは、本発明の効果が十
分に得られるように10オングストローム〜100オン
グストローム、望ましくは20オングストローム〜80
オングストロームの範囲に設定するのが良い。なお、第
1の電極層(4)の厚みを増大するとショットキ障壁の
バリアハイトを相対的に低くでき、第1の電極層(4)
の厚みを減少するとバリアハイトを相対的に高くでき
る。従って、第1の電極層(4)の厚み制御と本発明と
を組み合わせることにより、さらにバリアハイトのレベ
ルを広範囲に且つ安定に制御することができる。 (3) 第1の電極層(4)を真空蒸着するときの蒸着槽
内の真空度は、第1の電極層(4)が良好に形成される
ように1×10-4torrよりも真空度を高めて行うのが好
ましい。
The embodiments of the present invention are not limited to the above embodiments, but can be modified. (1) InP (indium phosphide) instead of GaAs
And the like, and a method of manufacturing a Schottky barrier semiconductor device using silicon or a group III-V compound. (2) The thickness of the first electrode layer (4) is 10 Å to 100 Å, preferably 20 Å to 80 Å so that the effects of the present invention can be sufficiently obtained.
It is better to set it in the angstrom range. When the thickness of the first electrode layer (4) is increased, the barrier height of the Schottky barrier can be relatively reduced.
The barrier height can be relatively increased by reducing the thickness of the metal. Therefore, by combining the thickness control of the first electrode layer (4) with the present invention, the barrier height level can be controlled more stably over a wide range. (3) When the first electrode layer (4) is vacuum-deposited, the degree of vacuum in the evaporation tank is more than 1 × 10 -4 torr so that the first electrode layer (4) is formed well. It is preferable to carry out the treatment at a higher temperature.

【0015】[0015]

【発明の効果】以上のように、本発明によれば、所望の
高さのバリアハイトΦBを備えたショットキ障壁を有す
る半導体装置を製造することができる。
As described above, according to the present invention, it is possible to manufacture a semiconductor device having a Schottky barrier having a desired barrier height ΦB.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例を示すショットキバリアダイオ
ードの製造方法に使用する半導体基体の断面図
FIG. 1 is a cross-sectional view of a semiconductor substrate used in a method for manufacturing a Schottky barrier diode according to an embodiment of the present invention.

【図2】図1の半導体基体にTi薄層とAl層とを形成
した状態を示す断面図
FIG. 2 is a cross-sectional view showing a state where a thin Ti layer and an Al layer are formed on the semiconductor substrate of FIG. 1;

【図3】図2のTi薄層とAl層の素子周辺側をエッチ
ング除去した状態を示す断面図
FIG. 3 is a cross-sectional view showing a state in which the element peripheral side of the Ti thin layer and the Al layer in FIG. 2 is removed by etching;

【図4】図3のTi薄層を酸化した状態を示す断面図FIG. 4 is a sectional view showing a state where the thin Ti layer in FIG. 3 is oxidized;

【図5】図4に絶縁膜と接続用電極とを形成した状態を
示す断面図
FIG. 5 is a sectional view showing a state in which an insulating film and a connection electrode are formed in FIG. 4;

【図6】本発明の実施例により製造したショットキバリ
アダイオードの熱処理時間に対するバリアハイトの変化
を示すグラフ
FIG. 6 is a graph showing a change in barrier height with respect to a heat treatment time of a Schottky barrier diode manufactured according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

(3)・・n形領域(半導体領域)、(4)・・Ti薄層
(第1の電極層)、(5)・・Al層(第2の電極
層)、
(3) ··· n-type region (semiconductor region), (4) ··· Ti thin layer (first electrode layer), (5) ··· Al layer (second electrode layer),

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−22475(JP,A) 特開 昭63−157466(JP,A) 特開 昭60−145672(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/872 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-62-22475 (JP, A) JP-A-63-157466 (JP, A) JP-A-60-145672 (JP, A) (58) Field (Int.Cl. 7 , DB name) H01L 29/872

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体領域との組み合わせによりショッ
トキ障壁を生成できる金属を1×10-6torr以下の真空
度の雰囲気中で前記半導体領域の主面に真空蒸着して第
1の電極層を形成する工程と、 残留ガスを含む1×10-6torr〜1×10torrの真空度
の雰囲気中に前記第1の電極層を暴露することにより前
記残留ガスを前記第1の電極層の表面に吸着させて極薄
の吸着層を形成する工程と、 前記半導体領域との組み合わせによりショットキ障壁を
生成できる金属から成る第2の電極層を1×10-6torr
以下の真空度の雰囲気中で前記第1の電極層上に形成す
る工程とを含み、 前記半導体領域、前記第1の電極層及び前記第2の電極
層の組み合わせによりショットキ障壁が生成され、前記
第1の電極層を暴露する雰囲気の真空度を1×10-6to
rr〜1×10torrの範囲で制御することにより前記ショ
ットキ障壁のバリアハイトを所望の高さに設定すること
を特徴とするショットキ障壁を有する半導体装置の製造
方法。
1. A first electrode layer is formed by vacuum-depositing a metal capable of generating a Schottky barrier in combination with a semiconductor region on a main surface of the semiconductor region in an atmosphere having a degree of vacuum of 1 × 10 −6 torr or less. And adsorbing the residual gas to the surface of the first electrode layer by exposing the first electrode layer to an atmosphere having a degree of vacuum of 1 × 10 −6 torr to 1 × 10 torr containing the residual gas. Forming a very thin adsorption layer, and forming a second electrode layer made of a metal capable of generating a Schottky barrier in combination with the semiconductor region at 1 × 10 −6 torr.
Forming on the first electrode layer in an atmosphere having the following degree of vacuum, wherein a combination of the semiconductor region, the first electrode layer, and the second electrode layer generates a Schottky barrier, The degree of vacuum of the atmosphere for exposing the first electrode layer is 1 × 10 −6 to
A method of manufacturing a semiconductor device having a Schottky barrier, wherein the barrier height of the Schottky barrier is set to a desired height by controlling the range of rr to 1 × 10 torr.
JP23018691A 1991-09-10 1991-09-10 Method of manufacturing semiconductor device having Schottky barrier Expired - Fee Related JP3029064B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP23018691A JP3029064B2 (en) 1991-09-10 1991-09-10 Method of manufacturing semiconductor device having Schottky barrier
JP26364491A JP3068119B2 (en) 1991-09-10 1991-10-11 Semiconductor device having Schottky barrier
US07/900,440 US5221638A (en) 1991-09-10 1992-06-18 Method of manufacturing a Schottky barrier semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23018691A JP3029064B2 (en) 1991-09-10 1991-09-10 Method of manufacturing semiconductor device having Schottky barrier

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP26364491A Division JP3068119B2 (en) 1991-09-10 1991-10-11 Semiconductor device having Schottky barrier

Publications (2)

Publication Number Publication Date
JPH0567773A JPH0567773A (en) 1993-03-19
JP3029064B2 true JP3029064B2 (en) 2000-04-04

Family

ID=16903943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23018691A Expired - Fee Related JP3029064B2 (en) 1991-09-10 1991-09-10 Method of manufacturing semiconductor device having Schottky barrier

Country Status (1)

Country Link
JP (1) JP3029064B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3068119B2 (en) 1991-09-10 2000-07-24 サンケン電気株式会社 Semiconductor device having Schottky barrier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3068119B2 (en) 1991-09-10 2000-07-24 サンケン電気株式会社 Semiconductor device having Schottky barrier

Also Published As

Publication number Publication date
JPH0567773A (en) 1993-03-19

Similar Documents

Publication Publication Date Title
CN109478571B (en) Semiconductor device and method for manufacturing semiconductor device
JP3705016B2 (en) Translucent electrode film and group III nitride compound semiconductor device
JPS6353710B2 (en)
JPH10173222A (en) Manufacture of semiconductor light emitting element
JPH10341039A (en) Semiconductor light emitting device and method of manufacturing the same
JP3557791B2 (en) Group III nitride semiconductor electrode and device having the electrode
JP3068119B2 (en) Semiconductor device having Schottky barrier
JP7353957B2 (en) Semiconductor device and its manufacturing method
US5221638A (en) Method of manufacturing a Schottky barrier semiconductor device
JP3029064B2 (en) Method of manufacturing semiconductor device having Schottky barrier
US6320265B1 (en) Semiconductor device with high-temperature ohmic contact and method of forming the same
JPH11204833A5 (en)
JP3139506B2 (en) Method of manufacturing semiconductor device having Schottky barrier
JP3360945B2 (en) Electrode structure and manufacturing method thereof
JP2932304B2 (en) Method of manufacturing semiconductor device having Schottky barrier
CN115863405B (en) Ohmic contact structure and preparation method thereof, and HEMT device
JP2000299479A (en) Schottky diode and manufacture thereof
JP2932305B2 (en) Method for manufacturing semiconductor device
JP3519950B2 (en) Electrode structure
JP3629861B2 (en) Manufacturing method of semiconductor device
JPH0515311B2 (en)
JP2884376B2 (en) Method of forming metal oxide resistor
JP2950285B2 (en) Semiconductor element and method for forming electrode thereof
JPH04239176A (en) Semiconductor device with schottky barrier
JPH0245976A (en) Method for forming silicon carbide electrode

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20080204

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20100204

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20110204

LAPS Cancellation because of no payment of annual fees