JP3029307B2 - プログラム作成装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、プログラム作成装置
に係り、特にプログラムによって制御されるプロセッサ
（基本演算器）を複数個組み合わせて構成され、各プロ
セッサに与えるプログラムを変えることにより、同一の
構成で異なるデジタルデータ処理を行なえるようにした
信号処理回路のプログラムを作成するものに関する。

【０００２】

【従来の技術】周知のように、近年では、半導体技術の
発展に伴って、現行方式のテレビジョン画像の信号処理
をデジタル化する開発が盛んに行なわれている。信号処
理をデジタル化することは、変復調やフィルタリング等
の信号処理を安定して行なうことができるとともに、ラ
インメモリやフレームメモリを用いて正確な時間遅延を
容易に行なうことが可能となるため、フレームメモリを
用いたＹ／Ｃ（輝度／色）信号分離や走査線補間を行な
って、画像の高画質化を図ることができるという種々の
利点を有している。

【０００３】ところで、信号処理が複雑で大規模になる
につれて、特定の信号処理毎にそれ専用のハードウェア
を開発することは、時間的及び経済的な不利を招くこと
になる。そこで、従来より、テレビジョン信号のデジタ
ル処理を、プログラムによってソフトウェア的に制御さ
れる基本演算器（以下プロセッサという）を用いて行な
うことが考えられている。すなわち、ハードウェアは規
格化されたプロセッサを用い、処理内容はソフトウェア
によって規定しようとするものである。このため、処理
内容を変更する場合には、ソフトウェアを変更するだけ
でよく、同一のハードウェアを多くのことなる目的に使
用することができる。

【０００４】この場合、テレビジョン信号等の映像信号
は帯域が広いため、高速な処理が要求される。例えばＮ
ＴＳＣ信号の場合、４ｆsc（１４．３ＭＨｚ）で標本化
されるから、各画素当たりの処理は７０ｎｓ以内に行な
う必要がある。換言すれば、プロセッサを用いて映像信
号処理回路を構成した場合、Ｙ／Ｃ信号分離と色信号処
理とで必要とする積和演算回路は約６０回路あるため、
６０×１４．３＝８５８ＭＯＰＳ（１秒間に８５８×１
０⁶ 回の演算）という非常に高速な処理が必要になる。
このため、映像信号処理をプロセッサを用いて行なわせ
る場合には、複数のプロセッサを用いて処理の高速化を
図ることが重要なこととなっている。

【０００５】このように、プロセッサを複数個用いて回
路を構成する手法として、同一構造をした複数のプロセ
ッサを２次元アレイ状に規則正しく配置し、隣接するプ
ロセッサ相互間でデータ交換を行なうようにする方法が
ある。図１２（ａ）は、このように複数のプロセッサＰ
１１，Ｐ１２，……を２次元アレイ状に配置した構成を
示している。また、図１２（ｂ）は、説明のために同図
（ａ）に示した回路の中から１次元構成の部分を抜き出
したものである。図１２中、それぞれの正方形がプロセ
ッサを示し、各プロセッサ同志をつないでいる直線は、
隣接するプロセッサ相互間でデータ交換を行なうための
接続線を示している。

【０００６】図１２（ｂ）において、入力信号が接続線
Ｌ１１から入力されるものとする。すると、入力信号
は、プロセッサＰ１１にて処理を受けた後、接続線Ｌ１
２を介してプロセッサＰ１２に送られてさらに処理を受
ける。このように、各プロセッサＰ１１，Ｐ１２，……
は、接続線Ｌ１１，Ｌ１２，……を介して供給されたデ
ータを処理して、接続線Ｌ１２，Ｌ１３，……に出力す
る動作を繰り返し、データがプロセッサＰ１１，Ｐ１
２，……と順次流れて行き、全体として高い処理性能を
得られるようにしている。図１２（ａ）に示した２次元
構成の回路も上記と全く同様に動作するが、プロセッサ
Ｐ１１がプロセッサＰ１２とＰ２１との両方にデータを
出力することができるので、１次元構成の場合と異なり
動作が複雑になっている。

【０００７】ここで、上記プロセッサには、コントロー
ル駆動方式のものとデータ駆動方式のものとがある。一
般的なコントロール駆動方式では、図１３に示すよう
に、命令プログラムの実行が１つの制御装置１１によっ
て制御される。すなわち、制御装置１１内のプログラム
カウンタ１１ａで示されたアドレスに基づいて、プログ
ラムメモリ１２からプログラムデータが読み出され、制
御装置１１内の図示しない命令デコーダによって解読さ
れる。

【０００８】そして、プログラムメモリ１２内のオペラ
ンド部１２ａで指定されたデータが、制御装置１１の制
御により、データメモリ１３またはＩ／Ｏ（入力／出
力）ポート１４から読み出され、プログラムメモリ１２
内の操作部１２ｂによって指定された演算が演算装置１
５で実行され、その結果がデータメモリ１３またはＩ／
Ｏポート１４に格納される。

【０００９】次に実行される命令は、通常、プログラム
カウンタ１１ａに１を加算したアドレスから読み出され
るが、分岐命令には、そのオペランド部１２ａによって
指定されたアドレスから読み出される。このようにコン
トロール駆動方式では、命令の実行が逐次的になされ
る。

【００１０】一方、データ駆動方式は、コントロール駆
動方式のように命令プログラムの実行が１つの制御装置
によって制御されるわけではなく、各命令はそのオペラ
ンドデータが揃うと実行される。すなわち、図１４に示
すように、演算装置１５とデータメモリ１３との間にア
クセス要求及び返答がある。そして、演算装置１５はオ
ペランド部１２ａで指定されたデータメモリ１３あるい
はＩ／Ｏポート１４へのアクセス要求を出し、データメ
モリ１３は要求されたデータが揃ったら返答を演算装置
１５に返す。その後、演算が実行されてプログラムカウ
ンタ１１ａが更新される。

【００１１】以上のように、コントロール駆動方式で
は、プログラムカウンタ１１ａに指示された命令の制御
下で逐次的に実行されるので、プログラム作成時に演算
の並列性を明示的に指示する必要がある。これに対し、
データ駆動方式では、オペランドデータが揃ったときに
はじめて命令を実行する、つまり、命令はこのオペラン
ドデータの依存関係にのみしたがって次々に実行され、
プログラムに内存する並列性を実行時に引き出すことが
できるので、並列処理に適しているといえる。なお、上
述した演算装置１５は、一般にＡＬＵやＡＣＣ（アキュ
ミュレータ）等から構成されるが詳細な説明は省略す
る。

【００１２】データ駆動方式のプロセッサ同志は、その
性質上、図１５に示すようにＦＩＦＯメモリ１６を用い
て接続するのが、一般的である。すなわち、プロセッサ
１７がプロセッサ１８に対して出力したデータは、ＦＩ
ＦＯメモリ１６に格納される。このため、プロセッサ１
８がデータを読むタイミングの方がプロセッサ１７がデ
ータを出力するタイミングよりも遅ければ、プロセッサ
１８はＦＩＦＯメモリ１６に蓄えられたデータを読み出
し、逆に、プロセッサ１８がデータを読むタイミングの
方がプロセッサ１７がデータを出力するタイミングより
も早ければ、プロセッサ１８はＦＩＦＯメモリ１６にデ
ータが入力されるまで待つことになる。

【００１３】以上説明したようなデータ駆動方式のプロ
セッサ複数個を、ＦＩＦＯメモリを介して２次元アレイ
状に配置し、それぞれのプロセッサをプログラミングす
ることで、基本的には所望の信号処理を行なうことがで
きる。一般に、プロセッサに与えるプログラムの開発
は、パーソナル・コンピュータあるいはワークステーシ
ョン上で行なうが、プロセッサのプログラミングは非常
に複雑である。すなわち、プロセッサの一般的なプログ
ラミング言語はアセンブラであるが、言語の文法そのも
のばかりでなく、複雑なハードウェア・アーキテクチャ
にも精通する必要があるとともに、複数のプロセッサの
配置を意識したプログラミングが要求されるからであ
り、信号処理技術者がこの種のマルチプロセッサ装置で
希望する処理を行なわせるようにプログラミングするこ
とは、大きな負担となっている。

【００１４】ここで、プロセッサに与えるプログラムの
従来の開発手段について説明する。図１６は、２次元ア
レイ上に配置するプロセッサの一般構成を示す概念図で
あるが、同図は説明のために最も基本的な構成にとどめ
たもので、実際のハードウェアはより複雑なものであ
る。すなわち、入力端子１９，２０，２１，２２には、
それぞれ上下左右に隣接するプロセッサからの出力デー
タが供給されている。また、セレクタ２３，２４は、４
つの入力端子１９，２０，２１，２２からの入力データ
と、データメモリ２５からの出力データと、プログラム
メモリ２６から出力される定数値とのうちから１つを選
択して、それぞれＡＬＵ２７に供給する。

【００１５】このＡＬＵ２７は、２つの入力データに所
定の演算を施す。そして、セレクタ２７，２９，３０，
３１は、ＡＬＵ２７からの出力データと、４つの入力端
子１９，２０，２１，２２からの入力データとのうちか
ら１つを選択して、それぞれ出力端子３２，３３，３
４，３５に出力する。この出力端子３２，３３，３４，
３５は、上下左右に隣接するプロセッサの各入力端子に
接続されている。また、ＡＬＵ２７の出力データは、デ
ータメモリ２５にも書き込むことが可能である。上記セ
レクタ２３，２４，２８，２９，３０，３１及びデータ
メモリ２５のアドレスは、プログラムメモリレ２６のプ
ログラム内容にしたがって制御される。

【００１６】このプログラムメモリ２６は、図示しない
プログラムカウンタによって指定されたアドレスのデー
タを出力し、この出力データが命令デコーダ３６によっ
て解読されて制御信号となる。なお、実際のハードウェ
アでは、高速化のために、入力端子１９〜２２から出力
端子３２〜３５までの経路中に数段のラッチ回路が存在
し、プロセッサ内部がパイプライン動作を行なうことが
多いが、説明を簡潔にするためにここでは省略してい
る。

【００１７】次に、図１６に示したプロセッサをプログ
ラムするためのアセンブラ言語について説明する。ま
ず、上記入力端子１９〜２２及び出力端子３２〜３５
を、それぞれ次のように呼ぶことにする。

【００１８】 上に隣接するプロセッサに接続される入力端子１９…uin 下に隣接するプロセッサに接続される入力端子２０…din 右に隣接するプロセッサに接続される入力端子２１…rin 左に隣接するプロセッサに接続される入力端子２２…lin 上に隣接するプロセッサに接続される出力端子３２…uout 下に隣接するプロセッサに接続される出力端子３３…dout 右に隣接するプロセッサに接続される出力端子３４…rout 左に隣接するプロセッサに接続される出力端子３５…lout また、ＡＬＵ２７における演算は、 （演算） オペランド１ オペランド２ オペランド３ （演算） オペランド１ オペランド２ のように指定するものとする。さらに、各オペランドに
それぞれ入出力端子名またはデータメモリ２５のアドレ
スを指定する。例えば上と下に隣接するプロセッサから
の入力データを加算して、右のプロセッサに出力する場
合には、 add uin din rout のように記述し、上のプロセッサからの入力データを下
のプロセッサに出力するだけであれば、 move uin dout と記述する。

【００１９】以上説明した図１６に示すプロセッサとア
センブラとを用いて、伝達関数Ｈ(z) ＝ (1/4)ｚ^-1＋(1
/2) ＋ (1/4)ｚ⁺¹のＦＩＲフィルタを構成した例を、図
１７に示している。この例では、１３個のプロセッサで
フィルタを構成しているが、各プロセッサ間中のＦＩＦ
Ｏメモリは省略している。この場合、図１７中のプロセ
ッサ３７，３８，３９に与えるプログラムは、以下のよ
うに記述される。

【００２０】 ここで、m:0 はデータメモリ２５のアドレス０の指定を
表わしている。この例では、プロセッサのプログラムは
最大４命令でループしているので、プロセッサの動作周
波数は接続線４０からの入力データレートの少なくとも
４倍でなければならない。また、各プロセッサのループ
周期が４，３，２命令と異なっているが、前述したよう
にデータ駆動方式のプロセッサであれば特に問題はな
い。このようなプログラムを作成するためには、アセン
ブラの文法ばかりでなく、例えばプロセッサ内メモリの
アドレスもプログラム作成者が管理しなければならない
等、プロセッサのハードウェアを意識しなければならな
いため、信号処理技術者が希望する信号処理をプロセッ
サに行なわせるようにプログラミングすることは、技術
者に大きな負担を強いることになる。

【００２１】

【発明が解決しようとする課題】以上のように、プロセ
ッサによる信号処理のためのプログラミングは、プロセ
ッサのプログラミング言語を修得しなければならないば
かりでなく、プロセッサのハードウェア・アーキテクチ
ャにも精通し、さらに、複数のプロセッサの配置まで考
慮しなければならないため、信号処理技術者にとって大
きな負担になっているという問題を有している。

【００２２】そこで、この発明は上記事情を考慮してな
されたもので、信号処理技術者がプロセッサのプログラ
ミング言語やハードウェア・アーキテクチャを知らず、
しかも複数のプロセッサの配置を意識しなくても、容易
に所望の信号処理をプロセッサに行なわせるためのプロ
グラムを作成することができる極めて良好なプログラム
作成装置を提供することを目的とする。

【００２３】

【課題を解決するための手段】この発明に係るプログラ
ム作成装置は、それぞれ与えられたプログラムに応じた
所定の信号処理動作を行なう複数のプロセッサを行列状
に配置し、各プロセッサにそれぞれ予め設定されたプロ
グラムを与えて動作させることによって、全体として所
望の信号処理を行なわせるようにした信号処理システム
の、前記各プロセッサに与えるプログラムを作成するも
のを対象としている。

【００２４】そして、プロセッサに種々の信号処理動作
を行なわせるために与えるべき複数のプログラムが格納
される記憶手段と、この記憶手段に格納された複数のプ
ログラムによって前記プロセッサが実行し得る各信号処
理内容にそれぞれ対応する複数の回路用図形を表示する
第１の表示手段と、この第１の表示手段で表示された複
数の回路用図形から所望の回路用図形を選択する選択手
段と、この選択手段で選択された回路用図形を、予め行
列状に設定されそれぞれが前記プロセッサに対応する複
数の表示領域のなかの所望の領域に表示させる第２の表
示手段と、この第２の表示手段の各表示領域に表示され
た各回路用図形に対応したプログラムを前記記憶手段か
ら取り出し、各回路用図形が表示された表示領域の行及
び列に基づいて、各表示領域に対応するプロセッサに与
えるプログラム作成手段とを備えるようにしたものであ
る。

【００２５】

【作用】上記のような構成によれば、第１の表示手段で
表示された複数の回路用図形から所望の回路用図形を選
択し、第２の表示手段の所望の表示領域に表示させて信
号処理図を作成するだけで、自動的に各プロセッサに与
えるプログラムを作成することができるので、信号処理
技術者がプロセッサのプログラミング言語やハードウェ
ア・アーキテクチャを知らず、しかも複数のプロセッサ
の配置を意識しなくても、容易に所望の信号処理をプロ
セッサに行なわせるためのプログラムを作成することが
できる。

【００２６】

【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。前述したように、従来ではパー
ソナル・コンピュータあるいはワークステーション上の
エディタを用いて、プロセッサのプログラムをキーボー
ドを用いて入力している。ここで説明する実施例におい
て、エディタとは、文字を入力するためのソフトウェア
であり、例えばワークステーションの標準的なオペレー
ション・システムであるUnixにはviと称されるエディタ
がある。この実施例では、プロセッサのプログラミング
を行なう者（以下使用者という）は、アセンブラ等のプ
ログラミング言語の文法にしたがってプログラムをキー
ボード入力する必要はなく、その代わりに、メニューに
提示されている信号処理部品を選択することで入力を行
なうことになる。

【００２７】図２は、一般的なワークステーションの構
成を示している。すなわち、ワークステーション本体４
１には、ＣＲＴ（カソード・レィ・チューブ）や液晶等
でなる表示装置４２と、入力装置としてのキーボード４
３及びマウス４４が接続されている。また、ワークステ
ーション本体４１内部には、実際の演算を行なう演算装
置４１ａ，演算に必要なデータを蓄えるメモリ４１ｂや
ディスク４１ｃとそのＩ／Ｆ（インターフェース）４１
ｄ等が備えられている。このうち、メモリ４１ｂは一時
的な記憶手段として比較的小容量のものが使用され、デ
ィスク４１ｃは大容量のものが使用される。そして、エ
ディタは、ディスク４１ｃに保存されており、キーボー
ド４３の操作で起動されたとき、メモリ４１ｂに転送さ
れて実行されるのが一般的である。この実施例では、使
用者は、エディタの代わりに信号処理部品入力プログラ
ムを用いて入力を行なうことになる。

【００２８】以下、入力手段である信号処理部品入力プ
ログラムについて説明する。この説明では入力装置とし
てマウス４４を使用するものとする。図３は、表示装置
４２に表示される全体の画面構成を示しており、図中Ａ
は信号処理部品のメニューの表示領域であり、Ｂはメニ
ューから選択した部品を配置するための表示領域であ
り、Ｃは表示領域Ｂに対するコマンドメニューの表示領
域である。このうち、表示領域Ａの表示例を図４（ａ）
に示している。信号処理部品のメニューには、１２個の
信号処理部品の回路図と、２つの頁送りのための矢印図
とが用意されている。また、図４（ｂ）は上記表示領域
Ｂの表示例を示しており、同図（ａ）に示した各信号処
理部品を囲む正方形と同じ大きさを１単位とする複数の
グリッド（図中破線で示す）に区切られている。さら
に、図４（ｃ）は上記表示領域Ｃの表示例を示してお
り、この例では必要最小限の７つのコマンドメニューを
示している。

【００２９】次に、入力プログラム全体の処理につい
て、図５及び図６に示すフローチャートを参照して説明
する。各々のメニューはマウス４４を用いて選択され
る。すなわち、マウス４４がテーブル上を動かされる
と、それに応じてポインタが画面上を動くようになされ
ている。そして、例えばポインタが画面上の表示領域Ｃ
の所定の項目上にきたときにマウス４４の釦が押される
と、そのコマンドが選択され実行されるようになる。

【００３０】つまり、コマンドメニュー「セーブ」が選
択されると、表示領域Ｂに作成された信号処理図をディ
スク４１ｃに保存するセーブ処理が行なわれ、コマンド
メニュー「ロード」が選択されると、逆にディスク４１
ｃに保存された信号処理図が画面上に呼び出される。ま
た、コマンドメニュー「プログラム作成」が選択される
と、詳細は後述するが表示領域Ｂに表示された信号処理
図を下にプロセッサのプログラム作成が行なわれる。さ
らに、コマンドメニュー「回転」，「移動」，「削除」
が選択されると、表示領域Ｂに配置された個々の信号処
理部品をマウス４４の指定によりグリッド単位で回転，
移動，削除するためのモードとなる。また、コマンドメ
ニュー「追加」が選択されると、表示領域Ｂの空きグリ
ッドにマウス４４で指定する新たな信号処理部品を追加
するモードとなる。

【００３１】また、例えばポインタが画面上の表示領域
Ｂ上にきたときにマウス４４の釦が押されると、回転モ
ードであればポインタが示している部品の図形を９０度
回転させ、回転させたという属性をその部品に付加す
る。この場合、回転が同一部品に対して２回以上行なわ
れても、その回数がわかるような属性が付加される。例
えば回転が０度のときに属性０，９０度のときに属性
１，１８０度のときに属性２のようにしている。さら
に、移動モードであれば移動し、削除モードであれば削
除が行なわれる。

【００３２】また、ポインタが画面上の表示領域Ａ上に
きたときにマウス４４の釦が押されると、ポインタが２
つの頁送りの矢印図のいずれかを示していれば、表示領
域Ａに表示されている部品メニューの頁が送られ、追加
モードであれば、ポインタが示している部品が表示領域
Ｂに追加される。

【００３３】次に、上述した入力プログラム全体の処理
のうち、追加処理及びプログラム作成処理について詳細
に説明する。まず、図７は追加処理に関するフローチャ
ートを示している。使用者が表示領域Ａ上の追加したい
部品上にポインタを移動させ、その位置でマウス４４の
釦を押して部品を選択する。その後、使用者は、釦を押
し続けたままマウス４４を移動させ、ポインタを表示領
域Ｂ上の所望の位置まで移動させて釦を離すことによ
り、部品が表示領域Ｂ上に追加される。

【００３４】この場合、部品は、表示領域Ｂ上のポイン
タの位置に正確に置かれるのではなく、ポインタを含む
グリッド内にはめ込まれるように配置される。このと
き、ポインタを含むグリッド内に既に部品が配置されて
いる場合には、そのグリッドには部品が配置されないよ
うに設定される。

【００３５】以上のようなフローチャートに基づいて必
要とする部品を入力することで、使用者が入力する信号
処理図は、表示領域Ｂ上にグリッド単位に整然と配置さ
れることになり、その部品配置はちょうど２次元アレイ
状に並んだプロセッサの配置に一致することになる。図
１は、上記のようにして図１７に示したＦＩＲフィルタ
を入力した場合の、表示画面Ｂ上の信号処理図を示して
いる。なお、図１中のＡ〜Ｅ及び１〜４は、グリッドの
位置を示すもので、実際の画面上にはあってもなくても
よいものである。

【００３６】次に、図８を参照してプログラム作成処理
について説明する。この図８に示すフローチャートは、
使用者が上記のようにして入力した信号処理図に基づい
て、各プロセッサのプログラムを作成するものである。
まず、使用者が図４（ｃ）に示したコマンドメニューか
ら「セーブ」を選択すると、入力した信号処理図がディ
スク４１ｃに保存される。このときのディスク４１ｃの
ファイルフォーマットは、例えば次のようになる。

【００３７】 上記ファイルフォーマットにおいて、初めのフィール
ドは何度回転したかを示す属性値を表わし、次の２つの
フィールドは図１中のＡ〜Ｅ及び１〜４に対応した部品
の位置を表わし、最後のフィールドは部品名を表わして
いる。プログラム作成処理では、このファイルを読み込
み、４番目のフィールドの部品名を参照して、必要とな
るプロセッサのプログラム・モジュールをインクルード
する。プロセッサのプログラム・モジュールは、従来例
で説明したものと同様に、各部品名に対応したものがデ
ィスクファイルとして次のように準備されている。

【００３８】 すると、インクルード後の信号処理図の情報は以下のよ
うになり、プロセッサのプログラムに近い形となる。

【００３９】 次に、各モジュール毎の回転属性値に応じて入出力ポ
ートを変更する。すなわち、属性値が、 ０°時計回りに回転 … ０ ９０°時計回りに回転 … １ １８０°時計回りに回転 … ２ ２７０°時計回りに回転 … ３ のような対応になっているとすると、入出力ポートは以
下の規則にしたがって変更される。

【００４０】 属性値が０のとき … 変更なし 属性値が１のとき … ｌをｕに変更 … ｕをｒに変更 … ｒをｄに変更 … ｄをｌに変更 属性値が２のとき … ｌをｒに変更 … ｕをｄに変更 … ｒをｌに変更 … ｄをｕに変更 属性値が３のとき … ｌをｄに変更 … ｕをｌに変更 … ｒをｕに変更 … ｄをｒに変更 以上の規則にしたがって変更すると、信号処理図の情報
は次のように変更される。なお、この時点では、回転属
性値は必要がないので示していない。

【００４１】 そして、これらをさらにフォーマット整形して、プロセ
ッサのアセンブラプログラムとする。複数プロセッサの
プログラムを記述するのに、次のような書式で指定する
ものとすれば、 フォーマット整形によって、次のようなプロセッサのア
センブラプログラムが出力される。

【００４２】 以上に、１つ１つのプロセッサの処理内容が、例えば乗
算のみを行なう係数器等の比較的小規模な場合について
説明したが、次に、上述したプログラム作成処理を応用
して、１つのプロセッサの処理能力が上がり処理規模が
さらに大きくなった場合について説明する。入力手段で
ある信号処理部品入力プログラムの画面構成としては、
図３及び図４と同様でよく、部品入力プログラムのフロ
ーチャートは、図５及び図６と同様でよい。図５及び図
６に示したフローチャートのうち、信号処理部品を配置
する処理（追加処理）について、図９を用いて説明す
る。

【００４３】図９に示したフローチャートは、先に図７
に示したフローチャートに類似している。図７の場合に
は、マウス４４の釦が押された時点でのポインタを含む
グリッドに、既に部品が配置されていれば新たに部品を
配置しなかったのに対して、図９では、ある条件１を満
たした場合には、既に配置された部品上に新たに部品を
重ねておくようにしている。この条件１は、次のように
して決定される。まず、表示領域Ａのメニューの各信号
処理部品それぞれに定数１、表示領域Ｂの各グリッドそ
れぞれに変数１，変数２をもたせておく。定数１は、以
下のように各部品のプログラム数を示している。

【００４４】 部品名 定数１ wire1 … ４ delay1 … ３ coef1 … ２ 各グリッドがもつ変数１は、初期値として０をもってお
り、その値は、いくつの部品が重ねて置かれたかを示し
ている。このため、１つ部品が重ねて置かれる毎に次式
で更新される。

【００４５】 変数１(n+1) ＝変数１(n) ＋１ … 式（１） 一方、変数２も、初期値として０をもっており、そのグ
リッドに置かれたいくつかの部品全ての処理を行なった
場合の合計命令数を示している。このため、１つ部品が
重ねられる毎に次式で更新される。

【００４６】 変数１＝０の場合 変数２(n+1) ＝新たに置かれる部品の定数１ … 式（２．１） 変数１＝０以外の場合 変数２(n+1) ＝変数２(n) ＋新たに置かれる部品の定数１−１ … 式（２．２） また、プロセッサの処理能力に応じて、最大命令数を設
定しておく。この最大命令数は、プロセッサの動作周波
数とプロセッサへの入力信号レートとの比になる。例え
ば入力信号レートが、ＮＴＳＣ信号を４ｆscでサンプリ
ングした１４．３ＭＨｚで、プロセッサがその１０倍で
動作する場合には１０に設定しておく。

【００４７】以上のような場合、既に部品が配置されて
いるグリッドに、さらに部品を重ねて置くか否かは、次
の条件で判断する。

【００４８】変数２(n) ＋新たに置かれる部品の定数１
−１≦最大命令数上記条件を満たせば、すなわち新たに
部品を重ねて配置してもプロセッサの処理が間に合うと
判断できれば、部品を配置してそのグリッドの変数１，
２を更新する。条件を満たさない場合は、それ以上部品
を置けない旨を使用者に表示する。以上の図７に示した
フローチャートを図９に示すように応用することで、所
定数だけの部品の重ね入力が可能となる。

【００４９】図１０に、このときの表示領域Ａの表示形
態を示している。すなわち、図１のグリッド２Ａ〜２Ｅ
の５つの部品をグリッド２Ａに、グリッド３Ａ〜３Ｅの
５つの部品をグリッド３Ａに、グリッド４Ａ〜４Ｅの５
つの部品をグリッド４Ａに重ねて配置した状態を示して
いる。グリッド２Ａ，３Ａ，４Ａ内の数字は、信号処理
部品の重ねた数を示している。

【００５０】次に、図８に示したプログラム作成処理に
関して、複数部品の重ね置き配置を許した場合のフロー
チャートを、図１１に示している。図８と比較して４つ
の処理を付け加えるだけで対応が可能となる。すなわ
ち、使用者が入力した信号処理図のファイルフォーマッ
トに、その部品が同じグリッドの何番目に重ねられたか
を示すフィールドが１つ追加される。

【００５１】 前述したように、このファイルを読み込み、必要なプ
ログラムモジュールをインクルードし、回転属性に応じ
て入出力ポートを変更すると以下のようになる。

【００５２】 これらを行列が同じプログラムモジュールつまり同一グ
リッドに置かれた部品（以下同一グリッド内の部品とい
う）毎に置かれた順番が早い（小さい）順に並び変え
る。ただし、この例では既に並んでいるので必要がな
い。次に、同一グリッド内のプログラムモジュールで使
用しているメモリの再割り付けを行なう。この例では、
グリッド２Ａの５つの部品のうち４つが、メモリの０番
地を使用するプログラムになっているので、このままで
は同一番地に異なるデータが重ね書きされてしまう。そ
こで、以下のようにメモリ番地を０〜３に順番に割り当
て直すことが行なわれる。

【００５３】 さらに、同一グリッド内の１番目のプログラムモジュー
ルから最後のモジュールまでを検査し、順序が隣り合う
プロセッサ同志で入出力ポートを用いてデータ送受を行
なっているものについて、その入出力ポートを、次の規
則にしたがってメモリに割り当てる。

【００５４】n 番目のプロセッサがroutに出力し、n+1
番目のプロセッサがlin から入力している … そ
れぞれのrout，lin を共通番地のメモリに変更する。

【００５５】n 番目のプロセッサがloutに出力し、n+1
番目のプロセッサがrin から入力している … そ
れぞれのlout，rin を共通番地のメモリに変更する。

【００５６】n 番目のプロセッサがdoutに出力し、n+1
番目のプロセッサがuin から入力している … そ
れぞれのdout，uin を共通番地のメモリに変更する。

【００５７】n 番目のプロセッサがuoutに出力し、n+1
番目のプロセッサがdin から入力している … そ
れぞれのuout，din を共通番地のメモリに変更する。

【００５８】以上の規則にしたがって、入出力ポートを
メモリに割り当て直すと、次のようになる。

【００５９】 さらに、同一グリッド内の１番目から最後までを１つの
ループで処理を繰り返すように変更すると、 となる。

【００６０】最後に前述した例と同様にフォーマットを
整形してプロセッサのプログラムとすると、 となる。

【００６１】したがって、上記実施例によれば、信号処
理システム技術者は、ワークステーション上の入力手段
を用いて、信号処理の部品を配置するだけで希望する信
号処理プログラムを記述することができる。各部品は正
方形の枠内にあり、その正方形のサイズのグリッド単位
にしか配置できないため、入力者が特に意識しなくて
も、各信号処理部品が画面にアレイ状に配置されること
になる。このようにして配置された図面の、各信号処理
部品の位置（行・列）と部品の種類及び図形が何回回転
されたかという情報に基づいて、入力者が希望する信号
処理を行なうプロセッサのプログラムが自動的に作成さ
れ、不慣れな信号処理システム技術者でもプロセッサを
特に意識することなく、容易にしかも短時間でプロセッ
サによる信号処理プログラムを作成でき、信号処理アル
ゴリズムの開発に集中できる。また、プログラムによる
信号処理内容を視覚的に把握できるという効果も期待す
ることができる。

【００６２】なお、この発明は上記実施例に限定される
ものではなく、この外その要旨を逸脱しない範囲で種々
変形して実施することができる。

【００６３】

【発明の効果】以上詳述したようにこの発明によれば、
信号処理技術者がプロセッサのプログラミング言語やハ
ードウェア・アーキテクチャを知らず、しかも複数のプ
ロセッサの配置を意識しなくても、容易に所望の信号処
理をプロセッサに行なわせるためのプログラムを作成す
ることができる極めて良好なプログラム作成装置を提供
することができる。

【図面の簡単な説明】

【図１】この発明の一実施例を示す平面図。

【図２】同実施例が適用されるワークステーションを示
すブロック構成図。

【図３】同実施例の表示画面を示す平面図。

【図４】同表示画面の詳細を示す平面図。

【図５】同実施例の全体的な動作を示すフローチャー
ト。

【図６】同実施例の全体的な動作を示すフローチャー
ト。

【図７】同実施例の追加処理を示すフローチャート。

【図８】同実施例のプログラム作成処理を示すフローチ
ャート。

【図９】同追加処理の他の例を示すフローチャート。

【図１０】同他の例における表示画面を示す平面図。

【図１１】同プログラム作成処理の他の例を示すフロー
チャート。

【図１２】プロセッサの配列を示すブロック構成図。

【図１３】コントロール駆動方式のプロセッサの構造を
示すブロック構成図。

【図１４】データ駆動方式のプロセッサの構造を示すブ
ロック構成図。

【図１５】同データ駆動方式のプロセッサ同志の接続を
示すブロック構成図。

【図１６】同データ駆動方式のプロセッサの詳細な構造
を示すブロック構成図。

【図１７】プロセッサで構成したＦＩＲフィルタを示す
ブロック構成図。

【符号の説明】

１１…制御装置、１２…プログラムメモリ、１３…デー
タメモリ、１４…Ｉ／Ｏポート、１５…演算装置、１６
…ＦＩＦＯメモリ、１７，１８…プロセッサ、１９〜２
２…入力端子、２３，２４…セレクタ、２５…データメ
モリ、２６…プログラムメモリ、２７…ＡＬＵ、２８〜
３１…セレクタ、３２〜３５…出力端子、３６…命令デ
コーダ、３７〜３９…プロセッサ、４０…接続線、４１
…ワークステーション本体、４２…表示装置、４３…キ
ーボード、４４…マウス。

フロントページの続き (56)参考文献 特開 平４−274518（ＪＰ，Ａ) Ｅ．Ｐｅｒｅｚ”Ｇｒａｐｈｉｃａｌ Ｄｅｖｅｌｏｐｍｅｎｔ Ｓｙｓｔｅ ｍ ｆｏｒ ＤＳＰ Ａｐｐｌｉｃａｔ ｉｏｎｓ”Ｍｉｄｃｏｎ’87 Ｃｏｎｆ ｅｒｅｎｃｅ Ｒｅｃｏｒｄ（1987）, Ｐ．292−302 「1990年電子情報通信学会秋季全国大 会講演論文集」（1990−９）Ｐ．６− 258〜260 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 9/06

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 それぞれ与えられたプログラムに応じた
   所定の信号処理動作を行なう複数のプロセッサを行列状
   に配置し、各プロセッサにそれぞれ予め設定されたプロ
   グラムを与えて動作させることによって、全体として所
   望の信号処理を行なわせるようにした信号処理システム
   の、前記各プロセッサに与えるプログラムを作成するプ
   ログラム作成装置において、前記プロセッサに種々の信
   号処理動作を行なわせるために与えるべき複数のプログ
   ラムが格納される記憶手段と、この記憶手段に格納され
   た複数のプログラムによって前記プロセッサが実行し得
   る各信号処理内容にそれぞれ対応する複数の回路用図形
   を表示する第１の表示手段と、この第１の表示手段で表
   示された複数の回路用図形から所望の回路用図形を選択
   する選択手段と、この選択手段で選択された回路用図形
   を、予め行列状に設定されそれぞれが前記プロセッサに
   対応する複数の表示領域のなかの所望の領域に表示させ
   る第２の表示手段と、この第２の表示手段の各表示領域
   に表示された各回路用図形に対応したプログラムを前記
   記憶手段から取り出し、各回路用図形が表示された表示
   領域の行及び列に基づいて、各表示領域に対応するプロ
   セッサに与えるプログラム作成手段とを具備してなるこ
   とを特徴とするプログラム作成装置。
2. 【請求項２】 前記第２の表示手段は、前記表示領域に
   表示されている回路用図形を所定の角度づつ回転させる
   手段を有し、前記プログラム作成手段は、前記回路用図
   形の回転量に基づいて、該回路用図形に対応する前記プ
   ロセッサに与えるプログラムのデータ入出力ポートを書
   き換える手段を有することを特徴とする請求項１記載の
   プログラム作成装置。
3. 【請求項３】 前記第２の表示手段は、前記表示領域
   に、複数の前記回路用図形を重ね置きすることができ、
   前記プログラム作成手段は、前記回路用図形が重ねられ
   た順序に基づいて、該回路用図形に対応する前記プロセ
   ッサに与えるプログラムのメモリのアドレスを書き換え
   る手段を有することを特徴とする請求項１記載のプログ
   ラム作成装置。