Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3032915B2 - High electron mobility transistor - Google Patents
[go: Go Back, main page]

JP3032915B2 - High electron mobility transistor - Google Patents

High electron mobility transistor

Info

Publication number
JP3032915B2
JP3032915B2 JP3166992A JP16699291A JP3032915B2 JP 3032915 B2 JP3032915 B2 JP 3032915B2 JP 3166992 A JP3166992 A JP 3166992A JP 16699291 A JP16699291 A JP 16699291A JP 3032915 B2 JP3032915 B2 JP 3032915B2
Authority
JP
Japan
Prior art keywords
layer
lattice constant
ohmic contact
opening
supply layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3166992A
Other languages
Japanese (ja)
Other versions
JPH0513468A (en
Inventor
正彦 滝川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3166992A priority Critical patent/JP3032915B2/en
Publication of JPH0513468A publication Critical patent/JPH0513468A/en
Application granted granted Critical
Publication of JP3032915B2 publication Critical patent/JP3032915B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、高集積化が可能で、且
つ、製造工程を短縮することができる高電子移動度トラ
ンジスタ(high electron mobili
ty transistor:HEMT)に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high electron mobility transistor capable of being highly integrated and capable of shortening a manufacturing process.
ty transistor (HEMT).

【0002】現在、HEMTを集積化した半導体装置で
は、その集積度を向上する為、金属電極を合金化する為
の熱処理を必要としないノン・アロイ・オーミック・コ
ンタクトについて研究・開発がなされているところであ
るが、それに付随して種々な問題が現れていて、例え
ば、その構造に起因して半導体層に加わる応力もその一
つである。
At present, in a semiconductor device in which a HEMT is integrated, research and development are being conducted on a non-alloy ohmic contact which does not require a heat treatment for alloying a metal electrode in order to improve the degree of integration. However, various problems have been incidental to this, and for example, stress applied to the semiconductor layer due to its structure is one of them.

【0003】[0003]

【従来の技術】図4は従来例を解説するための標準的な
HEMTの要部切断側面図を表している。図に於いて、
21は半絶縁性GaAs基板、22はアンドープGaA
sチャネル層、23はn−AlGaAs電子供給層、2
4はn+ −InGaAsコンタクト層、24Aは開口、
25はソース電極、26はドレイン電極、27はゲート
電極、28はピエゾ分極をそれぞれ示している。
2. Description of the Related Art FIG. 4 shows a side view of a main part of a standard HEMT for explaining a conventional example. In the figure,
21 is a semi-insulating GaAs substrate, 22 is undoped GaAs
an s channel layer; 23, an n-AlGaAs electron supply layer;
4 is an n + -InGaAs contact layer, 24A is an opening,
25 indicates a source electrode, 26 indicates a drain electrode, 27 indicates a gate electrode, and 28 indicates piezo polarization.

【0004】このHEMTに於いて、ソース電極25及
びドレイン電極26はノン・アロイのオーミック・コン
タクトになっている。通常、ノン・アロイのオーミック
・コンタクトは、ショットキ障壁が低い半導体に不純物
を高濃度にドーピングし、高耐熱金属からなる電極を形
成することに依って得られる。前記ショットキ障壁が低
い半導体としては、InGaAs系が多用され、例え
ば、GaAsからなる基板を用いたHEMTに於いて
は、InGaAsに於けるInAsのモル比が0.15
程度のものを用いている。
In this HEMT, the source electrode 25 and the drain electrode 26 are non-alloy ohmic contacts. Usually, a non-alloy ohmic contact is obtained by doping a semiconductor having a low Schottky barrier with a high concentration of impurities to form an electrode made of a high heat-resistant metal. As a semiconductor having a low Schottky barrier, an InGaAs-based semiconductor is frequently used. For example, in a HEMT using a substrate made of GaAs, the molar ratio of InAs in InGaAs is 0.15.
Of the degree is used.

【0005】[0005]

【発明が解決しようとする課題】前記したように、ノン
・アロイのオーミック・コンタクトを得る為、ソース電
極25及びドレイン電極26を形成するコンタクト層2
4は、ショットキ障壁が低いInGaAsに不純物を高
濃度にドーピングしてあるので、そこにゲート電極27
を形成して良好なショットキ特性を得ることは全く不可
能である。
As described above, in order to obtain a non-alloy ohmic contact, the contact layer 2 on which the source electrode 25 and the drain electrode 26 are formed is formed.
No. 4 is obtained by doping a high concentration of impurities into InGaAs having a low Schottky barrier.
And it is impossible to obtain good Schottky characteristics.

【0006】そこで、図示されているように、ゲート領
域に於けるn+ −InGaAsコンタクト層24を選択
的に除去して開口24Aを形成し、その開口24A内に
下地のn−AlGaAs電子供給層23を表出させ、そ
こにゲート電極27を形成するようにしている。
Therefore, as shown in the figure, an opening 24A is formed by selectively removing the n + -InGaAs contact layer 24 in the gate region, and an underlying n-AlGaAs electron supply layer is formed in the opening 24A. 23, and a gate electrode 27 is formed thereon.

【0007】前記したところから判るように、n+ −I
nGaAsコンタクト層24に開口24Aを形成するこ
とは、この種のHEMTにとって必須の構成なのである
が、そのようにした場合、図に矢印で示してあるように
圧縮応力が発生し、それが原因で、アンドープGaAs
チャネル層22内にはピエゾ分極28が発生する。この
ように、ピエゾ分極28が発生した場合、HEMTの閾
値電圧は変動する。
As can be seen from the above, n + -I
The formation of the opening 24A in the nGaAs contact layer 24 is an essential component for this type of HEMT. However, in such a case, a compressive stress is generated as shown by an arrow in the figure, and due to this, , Undoped GaAs
Piezo polarization 28 occurs in the channel layer 22. Thus, when the piezo polarization 28 occurs, the threshold voltage of the HEMT fluctuates.

【0008】図5はピエゾ分極を生じた場合の閾値電圧
の変動を説明する為の線図であり、縦軸には閾値電圧
を、横軸にはゲート長をそれぞれ採ってある。図に於い
て、実線はGaAsからなるチャネル層に到達するよう
に通常のアロイを行なったソース電極並びにドレイン電
極を有するHEMTの特性線、破線はInGaAsから
なるコンタクト層にノン・アロイのソース電極並びにド
レイン電極が形成され且つ〔0,1,1〕方向に電流が
流れるHEMTの特性線、一点鎖線はInGaAsから
なるコンタクト層にノン・アロイのソース電極並びにド
レイン電極が形成され且つ〔0,1,−1〕方向に電流
が流れるHEMTの特性線をぞれ示している。
FIG. 5 is a diagram for explaining a change in threshold voltage when piezo polarization occurs. The vertical axis shows the threshold voltage, and the horizontal axis shows the gate length. In the figure, a solid line is a characteristic line of a HEMT having a source electrode and a drain electrode which are normally alloyed so as to reach a channel layer made of GaAs, and a broken line is a non-alloy source electrode and a non-alloyed electrode formed on a contact layer made of InGaAs. A characteristic line of the HEMT in which a drain electrode is formed and a current flows in the [0,1,1] direction is shown by a dashed line. A non-alloy source electrode and a drain electrode are formed in a contact layer made of InGaAs. 1] shows characteristic lines of a HEMT in which a current flows in the direction.

【0009】図から明らかなように、ノン・アロイのオ
ーミック・コンタクトをもったHEMTでは閾値電圧が
変動し、従って、特に集積化した半導体装置の場合に
は、全体の動作は不安定なものとなる。
As is apparent from the figure, the threshold voltage of a HEMT having a non-alloy ohmic contact fluctuates. Therefore, especially in the case of an integrated semiconductor device, the whole operation is considered to be unstable. Become.

【0010】本発明は、ゲート領域に開口を形成して
も、極めて簡単な手段で、その近傍に於ける応力を小さ
くして、チャネル層内にピエゾ分極が発生することを防
止しようとする。
It is an object of the present invention to reduce the stress in the vicinity of the opening even if an opening is formed in the gate region and to prevent the occurrence of piezo polarization in the channel layer.

【0011】[0011]

【課題を解決するための手段】前記説明したように、I
nGaAsからなるコンタクト層に開口を形成すること
で応力が発生するのは、InGaAsの格子定数がGa
Asに比較して大きいことに由来する。
SUMMARY OF THE INVENTION As described above, I
Forming an opening in a contact layer made of nGaAs causes stress because the lattice constant of InGaAs is Ga.
It is derived from being larger than As.

【0012】ところで、HEMTに於いて、そのチャネ
ル層では、基板との界面から表面に向かって大部分がバ
ッファ層としての役割を果たし、そのバッファ層上に二
次元電子ガス層を生成する極薄い電子走行層が存在し、
その電子走行層上に電子供給層が積層された構成になっ
ている。尚、これはキャリヤが正孔である場合も同様で
ある。
By the way, in the HEMT, most of the channel layer functions as a buffer layer from the interface with the substrate toward the surface, and an extremely thin two-dimensional electron gas layer is formed on the buffer layer. There is an electron transit layer,
An electron supply layer is laminated on the electron transit layer. The same applies to the case where the carrier is a hole.

【0013】前記したところから、電子供給層の材料と
して、その格子定数とGaAs基板に於ける格子定数と
のずれが、コンタクト層を構成する材料に於ける格子定
数とGaAs基板に於ける格子定数とのずれに等しく且
つ符号が逆であるものを選択すれば、コンタクト層に開
口を形成しても、その近傍に発生する応力は零か、或い
は、極めて小さいものにすることができ、閾値電圧の変
動を招来するようなピエゾ分極の発生はないようにする
ことが可能である。
As described above, the difference between the lattice constant of the material of the electron supply layer and the lattice constant of the GaAs substrate depends on the lattice constant of the material constituting the contact layer and the lattice constant of the GaAs substrate. Is selected, the stress generated in the vicinity of the opening can be made zero or extremely small even if an opening is formed in the contact layer. It is possible to prevent the occurrence of piezo-polarization that causes the fluctuation of.

【0014】そこで、本発明に依るHEMTに於いて
は、 (1)基板構成材料(例えばGaAs)に対する格子定数のず
れが、ノン・アロイ・オーミック・コンタクト層構成材
料の前記基板構成材料に対する格子定数のずれと、大き
さが等しく且つ符号が逆であるようにその構成材料が選
択されたキャリヤ供給層(例えばn−In 0.34 Ga 0.66
P電子供給層3)と、 該キャリヤ供給層上に積層形成さ
れたノン・アロイ・オーミック・コンタクト層(例えば
+ −In0.15Ga0.85Asコンタクト層4)に於ける
ゲート領域に形成されて下地である該キャリヤ供給層の
一部を表出させる開口(例えば開口4A)と、該ノン・
アロイ・オーミック・コンタクト層上に形成されたノン
・アロイ・オーミック・コンタクトのソース電極(例え
ばソース電極5)及びドレイン電極(例えばドレイン電
極6)と、該開口内に形成され且つ該開口内に表出して
いる該キャリヤ供給層にショットキ・コンタクトしてい
るゲート電極(例えばゲート電極7)とを備えてなる
か、或いは、
Therefore, in the HEMT according to the present invention, (1) the lattice constant with respect to the substrate constituent material (for example, GaAs)
Non-alloy ohmic contact layer material
Of the lattice constant of the material with respect to the substrate
The components are selected so that they are equal and the signs are opposite.
Selected carrier supply layer (eg, n-In 0.34 Ga 0.66
P-electron supply layer 3) and a non-alloy ohmic contact layer (for example, n + -In 0.15 Ga 0.85 As contact layer 4) laminated on the carrier supply layer. An opening for exposing a part of the carrier supply layer (eg, opening 4A);
A source electrode (for example, source electrode 5) and a drain electrode (for example, drain electrode 6) of a non-alloy ohmic contact formed on the alloy ohmic contact layer; A gate electrode (for example, a gate electrode 7) that is in Schottky contact with the exposed carrier supply layer, or

【0015】(2)前記(1)に於いて、基板構成材料
にGaAsを、キャリヤ供給層構成材料にGaAsに比
較して格子定数が小さいIn1-x (Gaz Al1-z x
P(x>0.516)を、ノン・アロイ・オーミック・
コンタクト層構成材料にGaAsに比較して格子定数が
大きいIny Ga1-y Asをそれぞれ選択してなること
を特徴とする。
[0015] (2) the In (1), the GaAs substrate structure material, the lattice constant is small compared to GaAs in the carrier supply layer constituent material In 1-x (Ga z Al 1-z) x
P (x> 0.516) is replaced by a non-alloy ohmic
The present invention is characterized in that In y Ga 1-y As having a larger lattice constant than GaAs is selected as a contact layer constituent material.

【0016】[0016]

【作用】本発明のHEMTでは、高集積化に有効なノン
・アロイ・オーミック・コンタクトをとるのに好都合で
あるようにショットキ障壁が低い材料を用い、且つ、高
濃度に不純物をドーピングしたコンタクト層に対し、ゲ
ートを形成する為の開口を形成した場合、キャリヤ供給
層の作用で開口近傍に於ける応力を略零の状態にするこ
とができ、従って、チャネル層内にはピエゾ分極が発生
せず、チャネルに於ける閾値電圧が変動することはな
い。
The HEMT of the present invention uses a material having a low Schottky barrier so as to favor a non-alloy ohmic contact effective for high integration, and has a high impurity concentration doped contact layer. On the other hand, when an opening for forming a gate is formed, the stress in the vicinity of the opening can be made substantially zero by the action of the carrier supply layer, and therefore, piezo polarization occurs in the channel layer. Therefore, the threshold voltage in the channel does not change.

【0017】[0017]

【実施例】図1は本発明一実施例を解説するためのHE
MTの要部切断側面図を表し、以下、これを詳細に説明
する。図に於いて、1は半絶縁性GaAs基板、2はア
ンドープGaAsチャネル層、3はn−In0.34Ga
0.66P電子供給層、4はn+ −In0.15Ga0.85Asコ
ンタクト層、4Aは開口、5はソース電極、6はドレイ
ン電極、7はゲート電極をそれぞれ示している。
FIG. 1 shows an HE for explaining an embodiment of the present invention.
FIG. 3 is a sectional side view of a main part of the MT, which will be described in detail below. In the figure, 1 is a semi-insulating GaAs substrate, 2 is an undoped GaAs channel layer, 3 is n-In 0.34 Ga
0.66 P electron supply layer, 4 is an n + -In 0.15 Ga 0.85 As contact layer, 4A is an opening, 5 is a source electrode, 6 is a drain electrode, and 7 is a gate electrode.

【0018】前記したように、基板がGaAsであるH
EMTに於いては、通常、ノン・アロイ・オーミック・
コンタクト用の半導体としてInGaAsを用い、そし
て、そのInGaAsの格子定数はGaAsの格子定数
に比較して大きいので、電子供給層の材料としては、G
aAsに比較して格子定数が小さいIn1-x Gax
(x>0.516)を選択する。従って、前記実施例に
見られるように、コンタクト層4の材料として、Iny
Ga1-y Asに於けるInAsモル比がy=0.15で
あるものを用いた場合、その格子定数と半絶縁性GaA
s基板1の格子定数とのずれ、及び、電子供給層3に於
ける格子定数と半絶縁性GaAs基板1の格子定数との
ずれの大きさを等しくするには、In1-x Gax Pのx
値を0.66にする必要がある。
As described above, the substrate is made of H
In EMT, usually non-alloy ohmic
InGaAs is used as the semiconductor for the contact, and the lattice constant of InGaAs is larger than that of GaAs.
In 1-x Ga x P whose lattice constant is smaller than that of aAs
(X> 0.516) is selected. Therefore, as seen in the above embodiment, the material of the contact layer 4 is In y
In the case where the InAs molar ratio in Ga 1-y As is y = 0.15, its lattice constant and semi-insulating GaAs are used.
In order to make the difference between the lattice constant of the s substrate 1 and the difference between the lattice constant of the electron supply layer 3 and the lattice constant of the semi-insulating GaAs substrate 1 equal to In 1−x Ga x P X
The value needs to be 0.66.

【0019】図2はIn1-x Gax Pに於けるx値とI
y Ga1-y Asに於けるy値との関係を表す線図であ
り、縦軸にはGaPのモル比、即ち、x値を、そして、
横軸にはInAsのモル比、即ち、y値をそれぞれ採っ
てある。
FIG. 2 shows the x value and I in In 1-x Ga x P.
is a diagram showing the relationship in y value and the n y Ga 1-y As, the vertical axis GaP molar ratio, i.e., the x value, and,
The abscissa indicates the molar ratio of InAs, that is, the y value.

【0020】図3は前記説明した実施例のようにしてI
1-x Gax Pに於けるx値並びにIny Ga1-y As
に於けるy値を選択したHEMTに於ける閾値電圧の変
動を説明する為の線図を表していて、図5と同様、縦軸
には閾値電圧を、横軸にはゲート長をそれぞれ採ってあ
る。図から明らかなように、電流を〔0,1,1〕方向
に流すHEMTに於いても、或いは、電流を〔0,1,
−1〕方向に流すHEMTに於いても閾値電圧の変動は
見られない。
FIG. 3 shows an example of I as in the above-described embodiment.
x value in n 1-x Ga x P and In y Ga 1-y As
5 is a diagram for explaining the variation of the threshold voltage in the HEMT in which the y value is selected in FIG. 5. As in FIG. 5, the vertical axis represents the threshold voltage, and the horizontal axis represents the gate length. It is. As is clear from the figure, the HEMT in which the current flows in the [0, 1, 1] direction or the current in the [0, 1, 1] direction is used.
In the HEMT flowing in the [-1] direction, the threshold voltage does not change.

【0021】尚、図1乃至図3について説明した実施例
のHEMTでは、キャリヤ供給層構成材料としてIn
1-x Gax P(x>0.516)を用いたが、実際の場
合、エネルギ・バンド・ギャップを調整する為、Gax
を(Gaz Al1-z x に代替し、z値を必要に応じて
選択する。この場合、Gaの作用及びAlの作用は、エ
ネルギ・バンド・ギャップの広狭を除き、略均等と考え
て良い。また、本発明に依るHEMTは、半導体層の組
成選択に留意しさえすれば、従来から多用されている技
術を利用し、且つ、通常の工程を採って容易に製造する
ことができる。
In the HEMT of the embodiment described with reference to FIGS. 1 to 3, the carrier supply layer constituting material is In.
1-x Ga x was used P (x> 0.516), the actual case, in order to adjust the energy band gap, Ga x
Is replaced by (GazAl1 -z ) x , and the z value is selected as needed. In this case, the action of Ga and the action of Al may be considered substantially equal except for the width of the energy band gap. Further, the HEMT according to the present invention can be easily manufactured by using a conventionally used technique and taking ordinary steps, as long as attention is paid to the selection of the composition of the semiconductor layer.

【0022】[0022]

【発明の効果】本発明に依るHEMTに於いては、基板
構成材料に対する格子定数のずれが、ノン・アロイ・オ
ーミック・コンタクト層構成材料の前記基板構成材料に
対する格子定数のずれと、大きさが等しく且つ符号が逆
であるようにその構成材料が選択されたキャリヤ供給層
と、該キャリヤ供給層上に積層形成されたノン・アロイ
・オーミック・コンタクト層に於けるゲート領域に形成
されて下地である該キャリヤ供給層の一部を表出させる
開口と、該ノン・アロイ・オーミック・コンタクト層上
に形成されたノン・アロイ・オーミック・コンタクトの
ソース電極及びドレイン電極と、該開口内に形成され且
つ該開口内に表出している該キャリヤ供給層にショット
キ・コンタクトしているゲート電極とを備えている。
In the HEMT according to the present invention, the deviation of the lattice constant from the material constituting the substrate is different from the deviation of the lattice constant of the material constituting the non-alloy ohmic contact layer from the material constituting the substrate. The constituent material is formed in a carrier supply layer selected so as to be equal and opposite in sign, and in a gate region in a non-alloy ohmic contact layer laminated on the carrier supply layer to form a base. An opening for exposing a part of the carrier supply layer; a source electrode and a drain electrode of the non-alloy ohmic contact formed on the non-alloy ohmic contact layer; and an opening formed in the opening. And a gate electrode in Schottky contact with the carrier supply layer exposed in the opening.

【0023】前記構成を採ることに依り、高集積化に有
効なノン・アロイ・オーミック・コンタクトをとるのに
好都合であるようにショットキ障壁が低い材料を用い、
且つ、高濃度に不純物をドーピングしたコンタクト層に
対し、ゲートを形成する為の開口を形成した場合、キャ
リヤ供給層の作用で開口近傍に於ける応力を略零の状態
にすることができ、従って、チャネル層内にはピエゾ分
極が発生せず、チャネルに於ける閾値電圧が変動するこ
とはない。
By adopting the above-mentioned structure, a material having a low Schottky barrier is used so as to favor a non-alloy ohmic contact effective for high integration.
In addition, when an opening for forming a gate is formed in a contact layer doped with impurities at a high concentration, the stress in the vicinity of the opening can be made substantially zero by the action of the carrier supply layer. Also, no piezo polarization occurs in the channel layer, and the threshold voltage in the channel does not change.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明一実施例を解説するためのHEMTの要
部切断側面図である。
FIG. 1 is a cutaway side view of a main part of a HEMT for explaining an embodiment of the present invention.

【図2】In1-x Gax Pに於けるx値とIny Ga
1-y Asに於けるy値との関係を表す線図である。
FIG. 2 is a graph showing x values of In 1-x Ga x P and In y Ga
It is a diagram showing the relationship with the y value in 1-y As.

【図3】In1-x Gax Pに於けるx値並びにIny
1-y Asに於けるy値を選択したHEMTに於ける閾
値電圧の変動を説明する為の線図である。
FIG. 3 shows the x value of In 1-x Ga x P and In y G
FIG. 9 is a diagram for explaining a change in threshold voltage in a HEMT in which ay value in a 1-y As is selected.

【図4】従来例を解説するための標準的なHEMTの要
部切断側面図である。
FIG. 4 is a cutaway side view of a main part of a standard HEMT for explaining a conventional example.

【図5】ピエゾ分極を生じた場合の閾値電圧の変動を説
明する為の線図である。
FIG. 5 is a diagram for explaining a change in threshold voltage when piezo polarization occurs.

【符号の説明】[Explanation of symbols]

1 半絶縁性GaAs基板 2 アンドープGaAsチャネル層 3 n−In0.34Ga0.66P電子供給層 4 n+ −In0.15Ga0.85Asコンタクト層 4A 開口 5 ソース電極 6 ドレイン電極 7 ゲート電極Reference Signs List 1 semi-insulating GaAs substrate 2 undoped GaAs channel layer 3 n-In 0.34 Ga 0.66 P electron supply layer 4 n + -In 0.15 Ga 0.85 As contact layer 4A opening 5 source electrode 6 drain electrode 7 gate electrode

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/778 H01L 21/338 H01L 29/812 ──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 29/778 H01L 21/338 H01L 29/812

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板構成材料に対する格子定数のずれが、
ノン・アロイ・オーミック・コンタクト層構成材料の前
記基板構成材料に対する格子定数のずれと、大きさが等
しく且つ符号が逆であるようにその構成材料が選択され
たキャリヤ供給層と、 該キャリヤ供給層上に積層形成されたノン・アロイ・オ
ーミック・コンタクト層に於けるゲート領域に形成され
て下地である該キャリヤ供給層の一部を表出させる開口
と、 該ノン・アロイ・オーミック・コンタクト層上に形成さ
れたノン・アロイ・オーミック・コンタクトのソース電
極及びドレイン電極と、 該開口内に形成され且つ該開口内に表出している該キャ
リヤ供給層にショットキ・コンタクトしているゲート電
極とを備えてなることを特徴とする高電子移動度トラン
ジスタ。
1. The deviation of a lattice constant from a substrate constituent material is as follows:
Before non-alloy ohmic contact layer material
The deviation of the lattice constant from the material of the substrate
The components are selected such that
A carrier supply layer, and an opening formed in a gate region of the non-alloy ohmic contact layer laminated on the carrier supply layer to expose a part of the carrier supply layer as a base, A source electrode and a drain electrode of the non-alloy ohmic contact formed on the non-alloy ohmic contact layer; and a carrier supply layer formed in the opening and exposed in the opening. -A high electron mobility transistor comprising a contacting gate electrode.
【請求項2】基板構成材料にGaAsを、キャリヤ供給
層構成材料にGaAsに比較して格子定数が小さいIn
1-x (Gaz Al1-z x P(x>0.516)を、ノ
ン・アロイ・オーミック・コンタクト層構成材料にGa
Asに比較して格子定数が大きいIny Ga1-y Asを
それぞれ選択してなることを特徴とする請求項1記載の
高電子移動度トランジスタ。
2. Indium having a smaller lattice constant than GaAs as a material constituting a substrate and GaAs as a material constituting a carrier supply layer.
1-x (Ga z Al 1 -z) x P a (x> 0.516), the non-alloy ohmic contact layer component Ga
2. The high electron mobility transistor according to claim 1, wherein In y Ga 1-y As having a larger lattice constant than As is selected.
JP3166992A 1991-07-08 1991-07-08 High electron mobility transistor Expired - Fee Related JP3032915B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3166992A JP3032915B2 (en) 1991-07-08 1991-07-08 High electron mobility transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3166992A JP3032915B2 (en) 1991-07-08 1991-07-08 High electron mobility transistor

Publications (2)

Publication Number Publication Date
JPH0513468A JPH0513468A (en) 1993-01-22
JP3032915B2 true JP3032915B2 (en) 2000-04-17

Family

ID=15841385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3166992A Expired - Fee Related JP3032915B2 (en) 1991-07-08 1991-07-08 High electron mobility transistor

Country Status (1)

Country Link
JP (1) JP3032915B2 (en)

Also Published As

Publication number Publication date
JPH0513468A (en) 1993-01-22

Similar Documents

Publication Publication Date Title
US4710788A (en) Modulation doped field effect transistor with doped Six Ge1-x -intrinsic Si layering
US5677553A (en) Semiconductor device strucutre having a two-dimensional electron gas and contact thereto
US11769825B2 (en) Nitride semiconductor device and nitride semiconductor package
KR20200017492A (en) Enhancement-mode GaN transistors with selective and non-selective etch layers for improved uniformity of GaN spacer thickness
JP3272259B2 (en) Semiconductor device
EP0100529A1 (en) High speed field-effect transistor employing heterojunction
US5298441A (en) Method of making high transconductance heterostructure field effect transistor
EP0482726A2 (en) Heterojunction field-effect transistor
JP3119248B2 (en) Field effect transistor and method of manufacturing the same
US5231040A (en) Method of making a field effect transistor
JP3032915B2 (en) High electron mobility transistor
JP3156891B2 (en) Field effect transistor
JPH0271563A (en) Semiconductor device, insulated gate type field effect transistor and schottky gate type field effect transistor
EP0131111B1 (en) Semiconductor device having a heterojunction
EP0452054B1 (en) HEMT structure with passivated structure
JPH0817241B2 (en) Thin wire field effect transistor and method of manufacturing the same
JPS63161677A (en) Field effect transistor
JP2910831B2 (en) Field effect transistor
JP2695832B2 (en) Heterojunction field effect transistor
JPH0513462A (en) Compound semiconductor structure
KR950001165B1 (en) Compound semiconductor device and manufacturing method thereof
JPH0653253A (en) Field effect transistor
JPH01107578A (en) High electron mobility field effect transistor
JPH02229438A (en) Field-effect transistor
JPH04207040A (en) Semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000118

LAPS Cancellation because of no payment of annual fees