JP3073145B2 - 光学素子の電界処理方法 - Google Patents
光学素子の電界処理方法Info
- Publication number
- JP3073145B2 JP3073145B2 JP07136729A JP13672995A JP3073145B2 JP 3073145 B2 JP3073145 B2 JP 3073145B2 JP 07136729 A JP07136729 A JP 07136729A JP 13672995 A JP13672995 A JP 13672995A JP 3073145 B2 JP3073145 B2 JP 3073145B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- optical element
- electric field
- insulating film
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、液晶光学素子、ＡＣタ
イプのプラズマディスプレイ、発光素子、調光素子等の
光学素子における絶縁膜の耐電圧性の向上のために施さ
れる電界処理方法に関する。
イプのプラズマディスプレイ、発光素子、調光素子等の
光学素子における絶縁膜の耐電圧性の向上のために施さ
れる電界処理方法に関する。
【０００２】
【従来の技術】液晶素子のように電界を印加することに
よって、透過光、反射光又は発光量等を調整する光学素
子においては、該素子の電極表面に絶縁層を必要として
いるものが存在する。
よって、透過光、反射光又は発光量等を調整する光学素
子においては、該素子の電極表面に絶縁層を必要として
いるものが存在する。
【０００３】これらの絶縁膜層は、例えば、MgO,SiO2,T
iO2,Al2O3 などの薄膜をスパッタ等の方法で形成された
り、MgO,SiO2,TiO2,Al2O3 単体又はそれらの混合物を加
熱、薬品処理等で作成した化合物溶液を塗布する等の方
法で形成されたりする。
iO2,Al2O3 などの薄膜をスパッタ等の方法で形成された
り、MgO,SiO2,TiO2,Al2O3 単体又はそれらの混合物を加
熱、薬品処理等で作成した化合物溶液を塗布する等の方
法で形成されたりする。
【０００４】ところが、現状の多くの素子に用いられて
いるガラス基板の表面にはミクロン単位、サブミクロン
単位の微小な突起が存在する。これら突起物はガラス基
板そのものの作成時に発生したもの、ガラス基板上に形
成される電極に存在するものなど、その由来は多様であ
る。これらの突起物はそれの上に形成される絶縁膜上に
も突起を形成し、絶縁性を低下させて耐電圧性を劣化さ
せる。
いるガラス基板の表面にはミクロン単位、サブミクロン
単位の微小な突起が存在する。これら突起物はガラス基
板そのものの作成時に発生したもの、ガラス基板上に形
成される電極に存在するものなど、その由来は多様であ
る。これらの突起物はそれの上に形成される絶縁膜上に
も突起を形成し、絶縁性を低下させて耐電圧性を劣化さ
せる。
【０００５】すなわち電極間において、これらの突起部
分には周辺に比べ高い電圧が印加されることになって、
局部的な放電現象が置き、その部分に絶縁破壊が進行す
る。そして電圧が印加され続けることにより、大きな絶
縁破壊が発生する。当然のことであるが、この傾向は電
極間の距離が短いほど、より顕著になる。
分には周辺に比べ高い電圧が印加されることになって、
局部的な放電現象が置き、その部分に絶縁破壊が進行す
る。そして電圧が印加され続けることにより、大きな絶
縁破壊が発生する。当然のことであるが、この傾向は電
極間の距離が短いほど、より顕著になる。
【０００６】現在、この原因による絶縁破壊を防ぐ方法
としては、絶縁層を十分に厚く形成する、ガラス基板や
電極等、突起物が存在すると思われる素子基板全てを研
磨処理する等の方法が取られている。
としては、絶縁層を十分に厚く形成する、ガラス基板や
電極等、突起物が存在すると思われる素子基板全てを研
磨処理する等の方法が取られている。
【０００７】
【発明が解決しようとする課題】しかし、絶縁膜を厚く
形成することは、例えば液晶層、発光ガス層などに印加
される実効電圧を低下させるために、各種素子に対する
表示品位や発光量の低下、スイッチングスピードの減
少、さらには製造コストの増加など多くの欠点を持って
いる。また、素子基板の研磨方法は作業そのものの困難
さに加え、製造プロセス、コストの増加を招き、決して
良い方法とは言えない。
形成することは、例えば液晶層、発光ガス層などに印加
される実効電圧を低下させるために、各種素子に対する
表示品位や発光量の低下、スイッチングスピードの減
少、さらには製造コストの増加など多くの欠点を持って
いる。また、素子基板の研磨方法は作業そのものの困難
さに加え、製造プロセス、コストの増加を招き、決して
良い方法とは言えない。
【０００８】本発明の目的は、光学素子の絶縁膜の耐電
圧性を向上させる光学素子の電界処理方法を提供するこ
とにある。
圧性を向上させる光学素子の電界処理方法を提供するこ
とにある。
【０００９】
【課題を解決するための手段】本発明は、電極と該電極
を被膜する絶縁膜とが形成された透明基板を用いた光学
素子に対し、前記電極にパルス電圧を印加して、前記絶
縁膜上の微小突起を破壊する光学素子の電界処理方法で
ある。
を被膜する絶縁膜とが形成された透明基板を用いた光学
素子に対し、前記電極にパルス電圧を印加して、前記絶
縁膜上の微小突起を破壊する光学素子の電界処理方法で
ある。
【００１０】このパルス電圧は、光学素子の駆動電圧の
０．１〜１．２倍を印加電圧とし、１μｓｅｃ〜１ｓｅ
ｃの電圧印加時間と該電圧印加時間以上の休止時間との
繰り返しである電圧が好ましい。
０．１〜１．２倍を印加電圧とし、１μｓｅｃ〜１ｓｅ
ｃの電圧印加時間と該電圧印加時間以上の休止時間との
繰り返しである電圧が好ましい。
【００１１】さらにパルス電圧は、光学素子の駆動電圧
の０．１〜１．２倍の印加電圧内で、より低電圧から高
電圧へと段階的に又は時間を追って変化するようにして
もよい。
の０．１〜１．２倍の印加電圧内で、より低電圧から高
電圧へと段階的に又は時間を追って変化するようにして
もよい。
【００１２】
【作用】素子電極間における絶縁破壊は、従来技術でも
述べたように、突起部分に周辺に比べ高い電圧が印加さ
れる為に局部的な放電現象がおき、突起部分の絶縁破壊
が進行する。そこで本発明において、電極に印加電圧の
時間幅とタイミングを調節したパルス電圧を印加すると
いう電界処理を行えば突起部分のみが破壊された状態を
実現でき、突起部分の無い絶縁膜層を持った素子を作り
だすことができる。これにより、以後に印加される電界
に対して電界処理以前よりも耐電圧性が向上した光学素
子を実現することができる。
述べたように、突起部分に周辺に比べ高い電圧が印加さ
れる為に局部的な放電現象がおき、突起部分の絶縁破壊
が進行する。そこで本発明において、電極に印加電圧の
時間幅とタイミングを調節したパルス電圧を印加すると
いう電界処理を行えば突起部分のみが破壊された状態を
実現でき、突起部分の無い絶縁膜層を持った素子を作り
だすことができる。これにより、以後に印加される電界
に対して電界処理以前よりも耐電圧性が向上した光学素
子を実現することができる。
【００１３】ここでいう印加電圧の時間幅とタイミング
を調節したパルス電圧は、実際に電界処理を行おうとす
る光学素子の種類、駆動電圧、電極形状及びそれらの電
極間距離などにより種々の条件が考えられる。光学素子
の駆動電圧の０．１〜１．２倍を印加電圧とし、１μｓ
ｅｃ〜１ｓｅｃの電圧印加時間と該電圧印加時間以上の
休止時間との繰り返しからなるパルス電圧や、さらに光
学素子の駆動電圧の０．１〜１．２倍の印加電圧内で、
より低電圧から高電圧へと段階的に又は時間を追って変
化する１μｓｅｃ〜１ｓｅｃの電圧印加時間と該電圧印
加時間以上の休止時間との繰り返しからなるパルス電圧
を印加することで、光学素子の耐電圧性が向上すること
が確認できている。
を調節したパルス電圧は、実際に電界処理を行おうとす
る光学素子の種類、駆動電圧、電極形状及びそれらの電
極間距離などにより種々の条件が考えられる。光学素子
の駆動電圧の０．１〜１．２倍を印加電圧とし、１μｓ
ｅｃ〜１ｓｅｃの電圧印加時間と該電圧印加時間以上の
休止時間との繰り返しからなるパルス電圧や、さらに光
学素子の駆動電圧の０．１〜１．２倍の印加電圧内で、
より低電圧から高電圧へと段階的に又は時間を追って変
化する１μｓｅｃ〜１ｓｅｃの電圧印加時間と該電圧印
加時間以上の休止時間との繰り返しからなるパルス電圧
を印加することで、光学素子の耐電圧性が向上すること
が確認できている。
【００１４】
【実施例】以下、図面を用いて本発明の実施例を詳細に
説明する。図１は、本発明に係る電界処理方法を用いた
液晶セルの構造を示す概略断面図である。この液晶セル
は、２枚のガラス基板１ａ，１ｂが互いに対向して配置
され、その間にセルギャップ制御用のスペーサー４を介
在させ隙間を設けて、該隙間に液晶５を注入して封止し
た構造である。
説明する。図１は、本発明に係る電界処理方法を用いた
液晶セルの構造を示す概略断面図である。この液晶セル
は、２枚のガラス基板１ａ，１ｂが互いに対向して配置
され、その間にセルギャップ制御用のスペーサー４を介
在させ隙間を設けて、該隙間に液晶５を注入して封止し
た構造である。
【００１５】一方のガラス基板１ａの表面には、インジ
ウム錫酸化物（以下ＩＴＯと略称する）からなる透明な
信号電極Ｓが複数本互いに平行に配置され、該信号電極
Ｓは絶縁膜２ａで被膜されている。他方のガラス基板１
ｂの表面にはＩＴＯからなる透明な走査電極Ｌが信号電
極Ｓと直行する向きに複数本互いに平行に配置されてお
り、該走査電極Ｌは絶縁膜２ａと同じ材料の絶縁膜２ｂ
で被膜されている。各絶縁膜２ａ，２ｂ上には配向膜３
ａ，３ｂが形成され、この配向膜３ａ，３ｂはラビング
により一軸配向処理が施されている。
ウム錫酸化物（以下ＩＴＯと略称する）からなる透明な
信号電極Ｓが複数本互いに平行に配置され、該信号電極
Ｓは絶縁膜２ａで被膜されている。他方のガラス基板１
ｂの表面にはＩＴＯからなる透明な走査電極Ｌが信号電
極Ｓと直行する向きに複数本互いに平行に配置されてお
り、該走査電極Ｌは絶縁膜２ａと同じ材料の絶縁膜２ｂ
で被膜されている。各絶縁膜２ａ，２ｂ上には配向膜３
ａ，３ｂが形成され、この配向膜３ａ，３ｂはラビング
により一軸配向処理が施されている。
【００１６】２枚のガラス基板１ａ，１ｂは、一部に液
晶の注入口を設けて貼り合わせし、該注入口から配向膜
３ａ，３ｂで挟まれ、スペーサ４により設けられた空間
５内に、液晶を注入した後、上記注入口は封止剤６で封
止される。
晶の注入口を設けて貼り合わせし、該注入口から配向膜
３ａ，３ｂで挟まれ、スペーサ４により設けられた空間
５内に、液晶を注入した後、上記注入口は封止剤６で封
止される。
【００１７】この液晶セルに、パルス電圧による電界処
理を行う。このパルス電圧は、光学素子の駆動電圧の
０．１〜１．２倍を印加電圧とし、１μｓｅｃ〜１ｓｅ
ｃの電圧印加時間と該電圧印加時間以上の休止時間との
繰り返しからなる電圧である。この処理を行うことによ
り、絶縁膜上の微小突起を破壊し、耐電圧性を向上させ
る。すなわち従来技術でも述べたように、周辺に比べ高
い電圧が印加されることになる突起部分がなくなるた
め、その部分から絶縁膜の絶縁破壊が進行することがな
く、耐電圧性が向上する。
理を行う。このパルス電圧は、光学素子の駆動電圧の
０．１〜１．２倍を印加電圧とし、１μｓｅｃ〜１ｓｅ
ｃの電圧印加時間と該電圧印加時間以上の休止時間との
繰り返しからなる電圧である。この処理を行うことによ
り、絶縁膜上の微小突起を破壊し、耐電圧性を向上させ
る。すなわち従来技術でも述べたように、周辺に比べ高
い電圧が印加されることになる突起部分がなくなるた
め、その部分から絶縁膜の絶縁破壊が進行することがな
く、耐電圧性が向上する。
【００１８】前述のような効果が得られるか否かを、図
２に示すパルス電圧を用いた電界処理を行い確認した。
このパルス電圧は、図２に示すように、電圧印加時間が
５００μｓｅｃで、１ｓｅｃ毎に、＋、−に印加する。
印加電圧を２，４，６，８，１０Ｖと順次大きくしてい
き、各電圧毎の印加時間は５分とする。そして前記液晶
セルに対して下記５種類のパルス電圧で電界処理を行っ
た。ここで、液晶セルの絶縁膜材料として、東京応化
（株）社製 OCD TYPE2 P-59310-SGを用い、絶縁膜厚を
約１００ｎｍとし、４５０℃にて焼成して使用した。ま
た、この液晶セルには、チッソ（株）社製配向膜材料 P
SI-A-X007-S01及びメルク社製強誘電性液晶SCE8 を使用
した。 ・パルス１：印加電圧が２，４，６，８，１０Ｖ ・パルス２：印加電圧が２，４，６，８，１０，２０Ｖ ・パルス３：印加電圧が２，４，６，８，１０，２０，
３０，４０Ｖ ・パルス４：印加電圧が２，４，６，８，１０，２０，
３０，５０，６０Ｖ ・パルス５：印加電圧が２，４，６，８，１０，２０，
４０，６０，８０Ｖ
２に示すパルス電圧を用いた電界処理を行い確認した。
このパルス電圧は、図２に示すように、電圧印加時間が
５００μｓｅｃで、１ｓｅｃ毎に、＋、−に印加する。
印加電圧を２，４，６，８，１０Ｖと順次大きくしてい
き、各電圧毎の印加時間は５分とする。そして前記液晶
セルに対して下記５種類のパルス電圧で電界処理を行っ
た。ここで、液晶セルの絶縁膜材料として、東京応化
（株）社製 OCD TYPE2 P-59310-SGを用い、絶縁膜厚を
約１００ｎｍとし、４５０℃にて焼成して使用した。ま
た、この液晶セルには、チッソ（株）社製配向膜材料 P
SI-A-X007-S01及びメルク社製強誘電性液晶SCE8 を使用
した。 ・パルス１：印加電圧が２，４，６，８，１０Ｖ ・パルス２：印加電圧が２，４，６，８，１０，２０Ｖ ・パルス３：印加電圧が２，４，６，８，１０，２０，
３０，４０Ｖ ・パルス４：印加電圧が２，４，６，８，１０，２０，
３０，５０，６０Ｖ ・パルス５：印加電圧が２，４，６，８，１０，２０，
４０，６０，８０Ｖ
【００１９】その後、液晶セルに６０Ｖ、５０ｋＨｚの
矩形波を５秒間印加して耐電圧性の測定を行ったとこ
ろ、表１に示す結果が得られた。いずれのセルもセルギ
ャップ１．５μｍ換算において６０Ｖ以上の耐電圧性を
有していた。ここで、印加電圧６０Ｖにおいても絶縁破
壊されなかった液晶セルは○、絶縁破壊された液晶セル
は×で表し、括弧内の数値は液晶セルのセルギャップを
示し、印加電圧はセルギャップ１．５μｍに換算してあ
る。
矩形波を５秒間印加して耐電圧性の測定を行ったとこ
ろ、表１に示す結果が得られた。いずれのセルもセルギ
ャップ１．５μｍ換算において６０Ｖ以上の耐電圧性を
有していた。ここで、印加電圧６０Ｖにおいても絶縁破
壊されなかった液晶セルは○、絶縁破壊された液晶セル
は×で表し、括弧内の数値は液晶セルのセルギャップを
示し、印加電圧はセルギャップ１．５μｍに換算してあ
る。
【００２０】
【表１】
【００２１】また、実施例１と同様の条件で液晶セルを
作成し（絶縁膜の焼成温度は３５０℃と４５０℃とし
た）、上記の電界処理を行うことなく、６０Ｖ，５０ｋ
Ｈｚの矩形波を５秒間印加して耐電圧性の測定を行っ
た。その結果は、表２に示すように、電界処理を行った
ものに比べ、低い耐電圧性を示した。このことから、こ
のパルス電圧による電界処理を行うことにより、明らか
に耐電圧性が向上することが確認できた。
作成し（絶縁膜の焼成温度は３５０℃と４５０℃とし
た）、上記の電界処理を行うことなく、６０Ｖ，５０ｋ
Ｈｚの矩形波を５秒間印加して耐電圧性の測定を行っ
た。その結果は、表２に示すように、電界処理を行った
ものに比べ、低い耐電圧性を示した。このことから、こ
のパルス電圧による電界処理を行うことにより、明らか
に耐電圧性が向上することが確認できた。
【００２２】
【表２】
【００２３】ＩＴＯ上に作成された上記絶縁膜に対し
て、蒸着によってＡｌの対向電極を取り付けて絶縁単体
における直流電界絶縁性を測定したところ、上記の電界
処理を行わなかった絶縁膜は３〜４０Ｖで絶縁破壊を起
こしたのに対し、上記の電界処理を行った絶縁膜は６０
Ｖまで絶縁破壊を起こさず上記電界処理の有効性が認め
られた。従って、上記電界処理は本実施例に挙げた構成
をもつ液晶光学素子だけでなく、広く絶縁膜を有する液
晶光学素子、ＡＣプラズマディスプレイ、液晶光シャッ
ター、ＥＬ素子などの耐電圧特性を向上させる上で有効
である。
て、蒸着によってＡｌの対向電極を取り付けて絶縁単体
における直流電界絶縁性を測定したところ、上記の電界
処理を行わなかった絶縁膜は３〜４０Ｖで絶縁破壊を起
こしたのに対し、上記の電界処理を行った絶縁膜は６０
Ｖまで絶縁破壊を起こさず上記電界処理の有効性が認め
られた。従って、上記電界処理は本実施例に挙げた構成
をもつ液晶光学素子だけでなく、広く絶縁膜を有する液
晶光学素子、ＡＣプラズマディスプレイ、液晶光シャッ
ター、ＥＬ素子などの耐電圧特性を向上させる上で有効
である。
【００２４】こうして、パルス電圧による電界処理によ
って耐電圧性が向上するので、絶縁膜を厚くしたり、透
明基板の研磨を行ったりせずに、光学素子の絶縁性の向
上を図ることができる。従って、素子の機能低下を招か
ず、コスト増加も防ぐことができる。
って耐電圧性が向上するので、絶縁膜を厚くしたり、透
明基板の研磨を行ったりせずに、光学素子の絶縁性の向
上を図ることができる。従って、素子の機能低下を招か
ず、コスト増加も防ぐことができる。
【００２５】この電界処理に用いるパルス電圧は、光学
素子の駆動電圧の０．１〜１．２倍の印加電圧内で、よ
り低電圧から高電圧へと段階的に又は時間を追って変化
するものでも、同様の効果が得られる。
素子の駆動電圧の０．１〜１．２倍の印加電圧内で、よ
り低電圧から高電圧へと段階的に又は時間を追って変化
するものでも、同様の効果が得られる。
【００２６】
【発明の効果】本発明によれば、光学素子にパルス電圧
による電界処理を行うことにより、絶縁膜上の微小突起
を破壊することができるため、絶縁膜を厚くしたり、透
明基板の研磨を行ったりせずに、光学素子の絶縁性の向
上を図ることができるとともに、素子の機能低下を招か
ず、コスト増加も防ぐことができる効果がある。
による電界処理を行うことにより、絶縁膜上の微小突起
を破壊することができるため、絶縁膜を厚くしたり、透
明基板の研磨を行ったりせずに、光学素子の絶縁性の向
上を図ることができるとともに、素子の機能低下を招か
ず、コスト増加も防ぐことができる効果がある。
【図１】本発明に係る光学素子の電界処理を用いた液晶
セルの一例を示す概略断面図である。
セルの一例を示す概略断面図である。
【図２】この電界処理のためのパルス電圧を示す波形図
である。
である。
１ａ，１ｂ ガラス基板 ２ａ，２ｂ 絶縁膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1333 505
Claims (3)
- 【請求項１】 電極と該電極を被膜する絶縁膜とが形成
された透明基板を用いた光学素子に対し、前記電極にパ
ルス電圧を印加して、前記絶縁膜上の微小突起を破壊す
る光学素子の電界処理方法。 - 【請求項２】 パルス電圧は、光学素子の駆動電圧の
０．１〜１．２倍を印加電圧とし、１μｓｅｃ〜１ｓｅ
ｃの電圧印加時間と該電圧印加時間以上の休止時間との
繰り返しであることを特徴とする請求項１記載の光学素
子の電界処理方法。 - 【請求項３】 パルス電圧は、光学素子の駆動電圧の
０．１〜１．２倍の印加電圧内で、より低電圧から高電
圧へと段階的に又は時間を追って変化することを特徴と
する請求項２記載の光学素子の電界処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07136729A JP3073145B2 (ja) | 1995-06-02 | 1995-06-02 | 光学素子の電界処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07136729A JP3073145B2 (ja) | 1995-06-02 | 1995-06-02 | 光学素子の電界処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08327992A JPH08327992A (ja) | 1996-12-13 |
| JP3073145B2 true JP3073145B2 (ja) | 2000-08-07 |
Family
ID=15182144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07136729A Expired - Fee Related JP3073145B2 (ja) | 1995-06-02 | 1995-06-02 | 光学素子の電界処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3073145B2 (ja) |
-
1995
- 1995-06-02 JP JP07136729A patent/JP3073145B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08327992A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4978203A (en) | Liquid crystal device with an apparent hysteresis | |
| JPH0561421A (ja) | 直流駆動平面表示装置 | |
| JP3073145B2 (ja) | 光学素子の電界処理方法 | |
| JPH11158620A (ja) | 成膜方法及び該成膜方法により製造された膜 | |
| JP3119233B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP2785144B2 (ja) | カイラルスメクチック液晶素子 | |
| JPH06202122A (ja) | 液晶装置 | |
| JP2605739B2 (ja) | 強誘電薄膜の形成方法 | |
| JPH0470716A (ja) | 液晶装置およびその製造方法 | |
| JP2620066B2 (ja) | 液晶装置 | |
| JP3244563B2 (ja) | ネマチック液晶パネルの製造法 | |
| JP2761581B2 (ja) | 液晶装置 | |
| JP3279481B2 (ja) | 液晶素子及びその製造方法 | |
| JPH03172820A (ja) | パネルヒーターおよびパネルヒーター付液晶装置 | |
| JPH0534666A (ja) | 光学変調素子 | |
| JP3097948B2 (ja) | 非線形素子の製造方法 | |
| JP3079819B2 (ja) | アクティブデバイスおよびその製造方法 | |
| JP3451704B2 (ja) | 画像表示装置 | |
| JPS61203426A (ja) | 液晶表示装置 | |
| JPH0736045A (ja) | 液晶表示装置 | |
| JPH0713203A (ja) | 液晶表示装置 | |
| JPH08179295A (ja) | 積層基板、該積層基板を用いた液晶装置、及び該液晶装置の製造方法 | |
| JPH0588154A (ja) | 強誘電液晶素子 | |
| JPH05289037A (ja) | 液晶表示素子の製造方法 | |
| JPH10148824A (ja) | カラー液晶素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |