JP3087669B2 - 半導体集積回路の設計支援装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体集積回路の設
計を支援するための装置に関するものであり、特にフロ
アプラン設計やレイアウト設計に用いられる設計支援装
置に関する。

【０００２】

【従来の技術】まず、本発明の対象となる半導体集積回
路であるマルチチップモジュールに関する技術に関して
説明を行なう。

【０００３】単一のＬＳＩの構成による高密度、高性能
を目指す設計技術とは別に、高密度、高性能をＬＳＩ半
導体回路の実装方法で実現する先行技術が提案されてき
ている。特にマルチチップモジュールと称する半導体製
造技術は、小型実装、機器の軽量化、回路特性の改善の
面で従来のプリント基板に比べて優れた特徴を持ち、回
路性能の向上、実装密度の向上を計っている。現在主流
となる２つの実現方法について簡単に説明する。

【０００４】（１）ＭＣＭ−Ｄ（デポジット法）：薄膜
基板を連続的にデポジットしていき、最終的には半導体
ＬＳＩチップがアセンブルされテストして完成する。

【０００５】（２）ＭＣＭ−Ｌ（積層法）：薄膜基板を
並行してデポジットしていき、最終的には半導体ＬＳＩ
チップがアセンブルされ、同基板を重ね合わせて完成す
る。しかしながら、上述したＭＣＭ技術には、次のよう
な問題がある。

【０００６】（１）ＭＣＭの基板製造コストが高くな
る。 （２）回路の大規模化により、ＭＣＭの基板製造期間、
特定用途ＬＳＩの製造期間が長期化する。

【０００７】そこで近年、より低コスト化を計るため
に、プリント基板実装の微細加工技術が進み、ＭＣＭ−
Ｌをさらに発展させた実装方法として、複数のＬＳＩチ
ップのパッド上にボール状のはんだや金の端子を配して
面接触させる実装方法ＣＯＣ（チップオンチップ）法が
提案されている。これは、上述したＭＣＭ用の基板をＬ
ＳＩ上で行なうため、コストの低下に役立つ。

【０００８】次に、半導体集積回路のフロアプラン設計
やレイアウト設計を対話的に行なうための設計支援装置
について説明する。従来の設計支援装置のハードウエア
構成の一例を図２２に示す。記憶装置２２０２に半導体
集積回路を構成する各機能ブロックの形状情報や機能情
報などの情報と機能ブロック間の接続情報などが記憶さ
れており、制御装置２２０４によって表示装置２２０３
にフロアプラン図やレイアウト図等が表示される。設計
者はこの表示画面を見ながら入力装置２２０１からの作
業により機能ブロックの配置位置や形状、機能ブロック
間の配線の経路などを決定する。

【０００９】この従来の設計支援装置を用いて前記ＣＯ
Ｃ型の2個のＬＳＩチップから成るマルチチップモジュ
ールを設計する方法は、これを構成する半導体集積回路
基板の各々を単独に設計した後これらを重ね合わせる
が、この際、設計制約や設計仕様に合わせるために、設
計者は試行錯誤的に各基板の設計を複数回繰り返してい
る。この設計の流れの例を図２３に示す。

【００１０】ステップ２３０１でマルチチップモジュー
ルを構成する第１の集積回路基板の設計を行い、ステッ
プ２３０２でその設計結果が、面積や速度、消費電力等
の設計制約条件に適合しているかを確認し、適合してい
なければ再度ステップ２３０１に戻る。ステップ２３０
３で第２の集積回路基板を設計し、ステップ２３０４で
その設計結果が設計制約条件に適合しているかを確認
し、適合していない場合、ステップ２３０５で先に設計
が完了している第１の設計回路基板の構成の変更も含ん
だ該マルチチップモジュールの機能ブロックの再配置を
行う必要性を検討し、この変更が必要である場合は、再
度２３０１から設計をやり直す。第２の集積回路基板の
みの修正で良い場合は、ステップ２３０３から再度実行
する。そして該両基板の設計が完了した後、ステップ２
３０６でこれらを張り合わせるための位置合わせの情報
を生成するが、この位置合わせで該基板間で配線遅延等
の設計制約条件に適合するかをステップ２３０７で判断
し、適合していなければステップ２３０８の判断でステ
ップ２３０６を再度やり直すか、あるいはステップ２３
０９の判断で、ステップ２３０３からやり直すか、もし
くはステップ２３０１からやり直す。

【００１１】この様に、マルチチップモジュールの設計
では、関連し合った２つの集積回路基板を相互に考慮し
ながら設計を進めて行かねばならないため、場合によっ
ては頻繁な設計のやり直しが発生する。これを効率的に
進めるためには、一方の集積回路基板の設計の際に、他
方の設計内容を即座に反映できる設計支援装置が不可欠
である。

【００１２】尚、この例では前期設計回路基板同士を貼
り合わせる位置合わせを各々の設計後に行う例で示した
が、例えこの位置合わせを最初に決め、その後に前期各
設計回路基板の設計を行ったとしても、この設計の結果
に応じた機能ブロックの移動等を行えば基板サイズが変
わり、再度位置合わせからやり直すことになる。このよ
うに、位置合わせと個々の基板設計のいずれから行って
も頻繁な設計のやり直しは発生し得る。

【００１３】複数の回路基板から構成される装置の設計
を効率化するための設計支援装置は、プリント基板設計
の分野で幾つか提案されている。例えば表示装置２２０
３上で２つの設計画面を重ね合わせる方法として、表示
装置２２０３上にタブレットの画面とそれに搭載される
図面の画面とを重ね合わせて表示させる方法（特開平４
−３１９７７５号公報）や、表示装置２２０３上の２つ
の画面（ウィンドウ）を重ね合わせる際、一方のウィン
ドウを透過的に表示する方法（特開平４−２５８９９５
号公報）等が提案されている。また表示装置２２０３上
に複数の画面を表示して設計する方法として、表示装置
２２０３上にプリント基板図と回路図を相互に関連付け
て同時に表示する方法（特開平４−１７５８７９号公
報）等が提案されている。また設計制約を評価する方法
として、回路基板内での配線等の設計ルールをチェック
する方法（特開平３−２１２７６９号公報，特開平５−
２８２１１号公報）や表示装置２２０３上に回路基板を
表示する際、配線数等の制約に基づいて制約違反となる
配線の色を他と変えて表示する方法（特開平５−７３６
３３号公報）、等が提案されている。

【００１４】しかしながら、こうした従来の設計支援装
置を用いても、構成が複雑な複数の集積回路基板の同時
設計が要求されるＣＯＣ型のマルチチップモジュールの
設計においては、効果的な適用ができない。例えば、特
開平４−２５８９９５号公報のような２つのウィンドウ
を単純に重ね合わせる方法も、全ての部品が透過的に表
示されるため却って視覚的に複雑となり、設計の効率化
は図れない。また、同じ種類の設計データを相互に関係
付けながら編集作業が行える装置については提案されて
いない。また、マルチチップモジュールに特徴的な基板
間の設計制約条件をチェックする装置についても提案さ
れていない。このため前記した設計支援装置を活用した
としても該マルチチップモジュールの設計の効率化は困
難である。

【００１５】

【発明が解決しようとする課題】前記従来の設計支援装
置の殆んどは、単一の集積回路基板の設計や非常に構成
が単純な回路基板の設計に対してのみ適用できるもので
あり、基板構成部品が多数で複雑な集積回路を重ね合わ
せる該ＣＯＣ型のマルチチップモジュールの設計には適
用が困難である。例えば従来の技術では、ＣＯＣ型のマ
ルチチップモジュールを構成する２つの集積回路基板を
同時に、効率的に設計できる編集機能や表示機能は実現
できず、また該マルチチップモジュールに特徴的な基板
間の設計制約条件をチェックすることもできない。

【００１６】本発明は、上記問題点を解決するため、Ｃ
ＯＣ型のマルチチップモジュールのフロアプラン設計や
レイアウト設計を設計を効率的に行なえる編集機能や表
示機能、またマルチチップモジュールの特徴的な設計制
約条件をチェックする機能を備えた設計支援装置を提供
するものである。

【００１７】

【課題を解決するための手段】上記課題を解決するため
に、請求項１に係る発明では、２つの集積回路基板から
構成される集積回路で、他の集積回路と端子接続可能な
構造を有する第１の集積回路基板、および同じく他の集
積回路と端子接続可能な構造を有する第２の集積回路基
板の２つの集積回路基板を端子接続して１つの集積回路
とする回路のフロアプランおよびレイアウトを決定する
ために、少くとも入力装置と記憶装置と表示装置と制御
装置を備えた設計支援装置であり、前記第１の集積回路
基板と前記第２の集積回路基板とで端子接続する位置関
係を管理しながら、前記制御装置が、前記入力装置から
の指定に応じた前記集積回路基板のフロアプラン図やレ
イアウト図を前記表示装置上に表示させることを特徴と
する半導体集積回路の設計支援装置を提供する。

【００１８】また、請求項２に係る発明では、前記請求
項１の半導体集積回路の設計支援装置において、前記第
１の集積回路基板と前記第２の集積回路基板との間で、
一方の集積回路基板を構成する機能ブロック群の中から
１つ以上の機能ブロックを選択できる前記入力装置と、
この選択された機能ブロックを、これの配置位置を管理
しながら他方の集積回路基板上に移動させる前記制御装
置と、を備えたことを特徴とする半導体集積回路の設計
支援装置を提供する。

【００１９】また、請求項３に係る発明では、前記請求
項１の半導体集積回路の設計支援装置において、前記第
１の集積回路基板と前記第２の集積回路基板との間で、
一方の集積回路基板上の任意の機能ブロックの一辺と、
他方の集積回路基板上の任意の機能ブロックの一辺とを
選択できる前記入力装置と、前記選択された機能ブロッ
クの辺同士でそのＸ座標値またはＹ座標値が一致するよ
うに、該機能ブロックをそれが搭載されている集積回路
基板上で移動させる前記制御装置と、を備えたことを特
徴とする半導体集積回路の設計支援装置を提供する。

【００２０】また、請求項４に係る発明では、２つの集
積回路基板から構成される集積回路で、他の集積回路と
端子接続可能な構造を有する第１の集積回路基板、およ
び同じく他の集積回路と端子接続可能な構造を有する第
２の集積回路基板の２つの集積回路基板を端子接続して
１つの集積回路とする回路のフロアプランおよびレイア
ウトを決定するための設計支援装置であり、キーボード
やマウス等の入力装置と、前記集積回路の設計データや
前記各集積回路基板の基板データを記憶する記憶装置
と、ＣＲＴ等の表示装置と、前記２つの集積回路基板同
士で前記端子接続するための論理的な位置の関係を付け
を行う関連付け装置と、前記入力装置からの指定に応じ
て獲得する前記基板データを切替える表示切替装置と、
これらの実行を制御する制御装置を備え、前記第１の集
積回路基板と前記第２の集積回路基板とで端子接続する
位置関係を記憶している前記記憶装置の内容に基づい
て、前記関連付け装置が該位置関係の変更に逐次対応し
た座標位置の管理を行うと共に、前記入力装置からの指
定に応じて前記表示切替装置が必要なデータの選択を行
うことで、前記集積回路基板のフロアプラン図やレイア
ウト図を前記位置関係に基づいて前記表示装置上に表示
させることを特徴とする半導体集積回路の設計支援装置
を提供する。

【００２１】また、請求項５に係る発明では、２つの集
積回路基板から構成される集積回路で、他の集積回路と
端子接続可能な構造を有する第１の集積回路基板、およ
び同じく他の集積回路と端子接続可能な構造を有する第
２の集積回路基板の２つの集積回路基板を端子接続して
１つの集積回路とする回路のフロアプランおよびレイア
ウトを決定するために、少くとも入力装置と記憶装置と
表示装置と制御装置を備えた設計支援装置であり、前記
表示装置は少くとも2つの表示画面を有し、前記制御装
置が前記第１の集積回路基板と前記第２の集積回路基板
とで端子接続する位置関係を管理しながら、前記各集積
回路基板のフロアプラン図やレイアウト図の設計図面を
前記表示装置上の別々の表示画面に同時に表示させるこ
とを特徴とする半導体集積回路の設計支援装置を提供す
る。

【００２２】また、請求項６に係る発明では、前記請求
項５の半導体集積回路の設計支援装置において、前記第
１の集積回路基板と前記第２の集積回路基板の前記設計
図面が前記表示装置の第1の表示画面及び第2の表示画面
に表示されている状態で、一方の表示画面に表示されて
いる設計図面を拡大表示もしくは縮小表示した時、他方
の表示画面に表示されている設計図面も連動して拡大表
示もしくは縮小表示させる機能を備えたことを特徴とす
る半導体集積回路の設計支援装置を提供する。

【００２３】また、請求項７に係る発明では、前記請求
項５の半導体集積回路の設計支援装置において、前記表
示画面に表示されている前記第１の集積回路基板と前記
第２の集積回路基板との設計図面の間で、この設計図面
を介して一方の集積回路基板を構成する機能ブロック群
の中から１つ以上の機能ブロックを選択できる前記入力
装置と、この選択された機能ブロックを、これの配置位
置を管理しながら他方の集積回路基板の設計図面上に移
動させる前記制御装置と、を備えたことを特徴とする半
導体集積回路の設計支援装置を提供する。

【００２４】また、請求項８に係る発明では、前記請求
項５の半導体集積回路の設計支援装置において、前記表
示画面に表示されている前記第１の集積回路基板と前記
第２の集積回路基板との設計図面の間で、この設計図面
を介して一方の集積回路基板上の任意の機能ブロックの
一辺と、他方の集積回路基板上の任意の機能ブロックの
一辺とを選択できる前記入力装置と、前記選択された機
能ブロックの辺同士でそのＸ座標値またはＹ座標値が一
致するように、該機能ブロックをそれが搭載されている
集積回路基板上で移動させる前記制御装置と、を備えた
ことを特徴とする半導体集積回路の設計支援装置を提供
する。

【００２５】また、請求項９に係る発明では、２つの集
積回路基板から構成される集積回路で、他の集積回路と
端子接続可能な構造を有する第１の集積回路基板、およ
び同じく他の集積回路と端子接続可能な構造を有する第
２の集積回路基板の２つの集積回路基板を端子接続して
１つの集積回路とする回路のフロアプランおよびレイア
ウトを決定するための設計支援装置であり、キーボード
やマウス等の入力装置と、前記集積回路の設計データや
前記各集積回路基板の基板データを記憶する記憶装置
と、ＣＲＴ等上に個々に他と共通の座標系を持つ多画面
を表示できる多画面表示装置と、前記２つの集積回路基
板間に論理的な関係付けを行う関連付け装置と、前記多
画面表示装置上の各表示画面に予め設定された座標系に
基づいて、各集積回路基板の設計画面の表示位置を管理
する座標管理装置と、これらの実行を制御する制御装置
を備え、前記表示装置は少くとも2つの表示画面を有
し、前記制御装置が前記第１の集積回路基板と前記第２
の集積回路基板とで端子接続する位置関係を前記座標管
理装置が管理しながら、前記各集積回路基板のフロアプ
ラン図やレイアウト図の設計図面を前記多画面表示装置
上の別々の表示画面に同時に表示させることを特徴とす
る半導体集積回路の設計支援装置を提供する。

【００２６】また、請求項１０に係る発明では、２つの
集積回路基板からなる集積回路で、他の集積回路と端子
接続可能な構造を有する第１の集積回路基板、および同
じく他の集積回路と端子接続可能な構造を有する第２の
集積回路基板の２つの集積回路基板を端子接続し、１つ
の集積回路とする回路のフロアプランおよびレイアウト
を決定するために、少くとも入力装置と記憶装置と表示
装置と制御装置を備えた設計支援装置であり、前記第１
の集積回路基板および前記第２の集積回路基板を構成す
る機能ブロック間の接続関係を前記表示装置上で視覚的
に示す補助線を表示する時に、前記表示装置に表示され
ている一方の集積回路基板内の指定された機能ブロック
と論理的に直接接続関係をもつ他方の集積回路基板内の
機能ブロックを探し出し、前記探し出された機能ブロッ
クの形状と配置位置を管理しながら前記一方の集積回路
基板上に表示させ、この表示させた機能ブロックと前記
指定された機能ブロック間に前記補助線を表示させる機
能を備えたことを特徴とする半導体集積回路の設計支援
装置を提供する。

【００２７】また、請求項１１に係る発明では、前記請
求項１０の半導体集積回路の設計支援装置において、前
記第１の集積回路基板上の機能ブロックと前記第２の集
積回路基板を上の機能ブロックの間での接続関係を表す
前記補助線を前記表示装置に表示する際、この補助線
を、同じ前記集積回路基板内の機能ブロック間の接続関
係を表す前記補助線とは表示方法を変えて表示する機能
を備えたことを特徴とする半導体集積回路の設計支援装
置を提供する。

【００２８】また、請求項１２に係る発明では、前記請
求項１１の半導体集積回路の設計支援装置において、前
記異る集積回路基板上の機能ブロック間の接続関係を表
す補助線を、前記同じ前記集積回路基板内の機能ブロッ
ク間の接続関係を表す補助線とは色を変えて表示するこ
とを特徴とする半導体集積回路の設計支援装置を提供す
る。

【００２９】また、請求項１３に係る発明では、前記請
求項１１の半導体集積回路の設計支援装置において、前
記異る集積回路基板上の機能ブロック間の接続関係を表
す補助線を、前記同じ前記集積回路基板内の機能ブロッ
ク間の接続関係を表す補助線とは太さや線種を変えて表
示することを特徴とする半導体集積回路の設計支援装置
を提供する。

【００３０】また、請求項１４に係る発明では、２つの
集積回路基板から構成される集積回路で、他の集積回路
と端子接続可能な構造を有する第１の集積回路基板、お
よび同じく他の集積回路と端子接続可能な構造を有する
第２の集積回路基板の２つの集積回路基板を端子接続し
て１つの集積回路とする回路のフロアプランおよびレイ
アウトを決定するための設計支援装置であり、キーボー
ドやマウス等の入力装置と、前記集積回路の設計データ
や前記各集積回路基板の基板データを記憶する記憶装置
と、ＣＲＴ等の表示装置と、指定された機能ブロックと
直接的な接続関係を持つ機能ブロック群を獲得する関係
ブロック抽出装置と、前記表示装置での前記両集積回路
基板の表示位置を管理する座標管理装置と、前記関係ブ
ロック抽出装置で獲得された前記機能ブロック群の中
の、前記指定された機能ブロックが存在する集積回路基
板上には存在しない他集積回路基板上の機能ブロックの
情報を獲得し、その情報に基づいて前記表示装置に表示
する他基板ブロック表示制御装置と、前記関係ブロック
抽出装置で獲得された機能ブロック群の中の、前記指定
された機能ブロックとこれが存在する集積回路基板上に
存在する機能ブロック群との間でラッツネストを生成し
表示する基板内ラッツネスト表示制御装置と、前記関係
ブロック抽出装置で獲得された機能ブロック群の中の、
前記指定された機能ブロックと、これが存在する集積回
路基板上には存在しない他集積回路基板上の機能ブロッ
ク群との間でラッツネストを生成し表示する基板間ラッ
ツネスト表示制御装置と、これらの実行を制御する制御
装置と、を備え、前記第１の集積回路基板および前記第
２の集積回路基板を構成する機能ブロック間の接続関係
を前記表示装置上で視覚的に示す補助線であるラッツネ
ストを表示する時に、前記表示装置に表示されている一
方の集積回路基板内の指定された機能ブロックと論理的
に直接接続関係をもつ他方の集積回路基板内の機能ブロ
ックを前記関係ブロック抽出装置が探し出し、前記探し
出された機能ブロックの形状と配置位置を前記座標管理
装置が管理しながら前記他基板ブロック表示制御装置が
前記一方の集積回路基板上に表示させ、この表示させた
機能ブロックと前記指定された機能ブロックとの間に基
板間ラッツネスト表示制御装置がラッツネストを表示さ
せ、前記一方の集積回路基板内の機能ブロックと前記指
定された機能ブロックとの間については前記基板内ラッ
ツネスト表示制御装置がラッツネストを表示させること
を特徴とする半導体集積回路の設計支援装置を提供す
る。

【００３１】また、請求項１５に係る発明では、２つの
集積回路基板からなる集積回路で、他の集積回路と端子
接続可能な構造を有する第１の集積回路基板、および同
じく他の集積回路と端子接続可能な構造を有する第２の
集積回路基板の２つの集積回路基板を端子接続し、１つ
の集積回路とする回路のフロアプランおよびレイアウト
を決定するために、少なくとも表示装置と入力装置と記
憶装置と制御装置とを備えた設計支援装置であり、前記
第１の集積回路基板と前記第２の集積回路基板との間の
基板間配線が存在する時に、前記各集積回路基板図上に
前記基板間配線の配線経路と基板上の配線端子を視覚的
に明示して表示する機能を備えることを特徴とする半導
体集積回路の設計支援装置を提供する。

【００３２】また、請求項１６に係る発明では、前記請
求項１５の半導体集積回路の設計支援装置において、前
記集積回路基板上に、前記基板間配線と前記各集積回路
基板の基板内だけで配線が完結する基板内配線とが共に
存在する時に、前記基板間配線と前記基板内配線を一緒
に表示する手段と、前記基板間配線のみを表示する手段
と、前記基板内配線のみを表示する手段とを備え、前記
入力装置からの前記表示の手段の指定に応じて、前記集
積回路基板図の配線の表示方法を変更することを特徴と
する半導体集積回路の設計支援装置を提供する。

【００３３】また、請求項１７に係る発明では、２つの
集積回路基板から構成される集積回路で、他の集積回路
と端子接続可能な構造を有する第１の集積回路基板、お
よび同じく他の集積回路と端子接続可能な構造を有する
第２の集積回路基板の２つの集積回路基板を端子接続し
て１つの集積回路とする回路のフロアプランおよびレイ
アウトを決定するための設計支援装置であり、キーボー
ドやマウス等の入力装置と、前記集積回路の設計データ
や前記各集積回路基板の基板データを記憶する記憶装置
と、ＣＲＴ等の表示装置と、前記２つの集積回路基板の
機能ブロック間を基板上の端子を介して接続している配
線を洗い出す基板間配線抽出装置と、前記基板間配線抽
出装置で獲得された基板間配線を前記各集積回路基板図
上に表示する配線表示制御装置と、これらの実行を制御
する制御装置と、を備え、前記第１の集積回路基板と前
記第２の集積回路基板との間の基板間配線の全てを前記
基板間配線抽出装置が見つけ出し、この見つけ出された
基板間配線の配線経路と基板上の配線端子を、前記配線
表示制御装置が前記各集積回路基板図上に前記基板間配
線の視覚的に明示して表示することを特徴とする半導体
集積回路の設計支援装置を提供する。

【００３４】また、請求項１８に係る発明では、２つの
集積回路基板からなる集積回路で、他の集積回路と端子
接続可能な構造を有する第１の集積回路基板、および同
じく他の集積回路と端子接続可能な構造を有する第２の
集積回路基板の２つの集積回路基板を端子接続し、１つ
の集積回路とする回路のフロアプランおよびレイアウト
を決定するために、少なくとも表示装置と入力装置と記
憶装置と制御装置とを備えた設計支援装置であり、前記
第１の集積回路基板と前記第２の集積回路基板との間で
の機能ブロックの移動等で、前記集積回路基板の構成や
形状を変更させた時、前記各集積回路基板への機能ブロ
ックの割り当てにより決まる基板間配線の数と、前記集
積回路基板の大きさにより決まる基板端子の数とを比較
して、設計制約の評価を行う手段を有することを特徴と
する半導体集積回路の設計支援装置を提供する。

【００３５】また、請求項１９に係る発明では、前記請
求項１８の半導体集積回路の設計支援装置において、前
記基板間配線の数と前記基板端子の数を比較した結果を
前記表示装置に表示する手段を有することを特徴とする
半導体集積回路の設計支援装置を提供する。

【００３６】また、請求項２０に係る発明では、２つの
集積回路基板から構成される集積回路で、他の集積回路
と端子接続可能な構造を有する第１の集積回路基板、お
よび同じく他の集積回路と端子接続可能な構造を有する
第２の集積回路基板の２つの集積回路基板を端子接続し
て１つの集積回路とする回路のフロアプランおよびレイ
アウトを決定するための設計支援装置であり、キーボー
ドやマウス等の入力装置と、前記集積回路の設計データ
や前記各集積回路基板の基板データを記憶する記憶装置
と、ＣＲＴ等の表示装置と、前記２つの集積回路基板間
の設計制約を評価する制約評価装置と、これらの実行を
制御する制御装置と、を備え、前記第１の集積回路基板
と前記第２の集積回路基板との間での機能ブロックの移
動等で、前記集積回路基板の構成や形状を変更させた
時、前記制御装置は前記制約評価装置に、前記各集積回
路基板への機能ブロックの割り当てにより決まる基板間
配線の数と、前記集積回路基板の大きさにより決まる基
板端子の数とを計算させてその計算結果を比較させるこ
とで、設計制約の評価を行う手段を有することを特徴と
する半導体集積回路の設計支援装置を提供する。

【００３７】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図を用いて説明する。

【００３８】（実施の形態１）本発明の第１の実施の形
態では請求項１、請求項２、請求項３、請求項４に係る
発明に関して説明をする。

【００３９】図１は本発明の第１の実施の形態における
ハードウエア構成図である。図１において１０１はキー
ボードやマウス等の入力装置、１０２はマルチチップモ
ジュール回路（ＭＣＭ回路）の接続情報等を記憶する主
記憶装置、１０３、１０４は各集積回路基板毎の基板情
報を記憶する副記憶装置、１０５はＣＲＴ等の表示装
置、１０６は２つの集積回路基板間に論理的な関係付け
を行う関連付け装置、１０７は第1副記憶装置１０３と
第２副記憶装置１０４のいずれかを選択し、その記憶内
容を獲得する表示切替装置、１０８は表示装置１０５へ
の前記集積回路基板の表示制御や表示情報の獲得、及び
上記各構成装置の動作を制御する制御装置、である。

【００４０】本発明の設計支援装置の対象となる半導体
集積回路装置（ＭＣＭ回路）２０５は、図２のように２
つの集積回路基板を端子接続することによってできるも
のである。図２において、２０１は第１の集積回路基
板、２０２は第２の集積回路基板であり、それぞれ対面
接続するパッド構造を有する。２０３は２０１と２０２
を接続するボール、２０４は外部との接続を行なう外部
端子である。以上をパッケージ化して装置２０５として
実現する。

【００４１】図３に本発明の設計支援装置の対象となる
半導体集積回路装置（ＭＣＭ回路）の各集積回路基板の
設計フローの一例を示す。図３において、３０１は機能
設計であり、半導体集積回路装置の機能を決定する。本
発明の対象となる半導体集積回路装置は１つ以上の機能
ブロックと機能ブロックの配線情報から成っている。３
０２はフロアプラン設計であり、３０１で決定した機能
ブロックをそれが置かれる基板と基板中の配置位置や機
能ブロックの形状を決定する。３０３は論理設計であ
り、各機能ブロック内およびブロック間の機能を実現す
るための論理回路レベルでの設計を行なう。３０４はレ
イアウト設計であり、各機能ブロック内、集積回路基板
内のマスクレイアウト設計を行なう。

【００４２】図１９は主記憶装置１０２に記憶されてい
るＭＣＭ回路のデータの構造例である。図１９におい
て、１９１０は設計対象となるＭＣＭ回路のデータの名
称等の情報が記憶されるヘッダー部、１９２０は前記Ｍ
ＣＭ回路の論理的な接続情報（ネットリスト）が記憶さ
れる論理情報部、１９３０は前記ＭＣＭ回路の各集積回
路基板を構成するブロックの形状情報を記憶するブロッ
ク情報部であり、このブロック情報部１９３０は、１９
３１のブロック名と１９３２の例えば２点の座標値で表
される形状情報とを単位データとして、該ＭＣＭ回路の
全ての機能ブロックの該単位データから構成される。１
９４０は該ＭＣＭ回路を構成する配線の経路情報を記憶
する配線情報部であり、この配線情報部１９４０は、１
９４１の配線名と１９４２の、該配線を構成する線分で
表された配線成分の識別名の集合の情報とを単位データ
として、該ＭＣＭ回路の全ての配線の該単位データから
構成される。１９５０は該配線成分の形状情報を記憶す
る配線成分情報部であり、この配線成分情報部１９５０
は、１９５１の配線成分の識別名と例えば始点・終点の
２点の座標値で表される形状情報１９５２とを単位デー
タとして、該ＭＣＭ回路上の全ての配線成分の該単位デ
ータから構成される。ここで、１９３２や１９５２の形
状情報を構成する座標位置は、予め設定された該各基板
の基板基準点、例えば該各基板の中心点と、これを原点
とする座標系から決められた座標値で表される。また、
同一の設計環境では該座標系のＸ軸、Ｙ軸方向や単位長
の幅の大きさは、基板の種類に関わらず同じものが使用
されることを前提とする。

【００４３】図２０はＭＣＭ回路を構成する２つの集積
回路基板の各々の情報を記憶する第1副記憶装置１０３
および第２副記憶装置１０４のデータ記憶構造の例であ
る。２０１０は該集積回路基板の識別名等の情報が記憶
されているヘッダー部、２０２０は該集積回路基板を構
成しているブロック名の集合の情報が記憶されているブ
ロック情報部、２０３０は該集積回路基板上に存在する
配線成分の識別名の集合の情報が記憶されている配線成
分情報部、２０４０は表示装置１０５の表示基準点、例
えば表示画面の中心点、から該各集積回路基板の前記基
板基準点までのベクトル値が記憶されている位置合わせ
情報部である。この位置合わせ情報部２０４０には、初
期値として例えばベクトル値（０，０）、即ち前記表示
基準点と前記基板基準点が一致する値、を設定しておい
ても良い。２０５０は該各集積回路基板の大きさを、例
えば２点の座標値で記憶した基板サイズ情報部である。
ここで、表示装置１０５は、前記表示基準点を原点とし
たＸＹ座標系が予め設定されているものとする。

【００４４】以下、図１、図２、図１９、図２０、を用
いて、本発明の請求項１および請求項４に係る設計支援
装置の実施形態の動作の例を説明する。

【００４５】今、第１の集積回路基板２０１と第２の集
積回路基板２０２の２つの基板から構成されるＭＣＭ回
路のデータが図１９に示す形式で主記憶装置１０２に記
憶され、前記各集積回路基板２０１と２０２の基板デー
タが図２０に示す形式で、各々第１副記憶装置１０３、
第２副記憶装置１０４に記憶されている場合を考える。

【００４６】入力装置１０１から、例えば集積回路基板
２０１のフロアプラン図の表示が指定されると、制御装
置１０８は表示切替装置１０７に集積回路基板２０１の
識別名を指定する。表示切替装置１０７は、この指定に
基づいて第1副記憶装置１０３と第２副記憶装置１０４
の各々のヘッダー２０１０の内容を確認して前記指定に
合致した第1副記憶装置１０３の記憶内容を獲得する。
制御装置１０８は、表示切替装置１０７により獲得され
た第1副記憶装置１０３の記憶内容と主記憶装置１０２
の記憶内容に基づいて、表示装置１０５上に集積回路基
板２０１のフロアプラン図を表示するが、この時、制御
装置１０８は表示装置１０５の表示基準点から位置合わ
せ情報２０４０に記憶されている該ベクトル値だけ離れ
た位置に集積回路基板２０１の前記基板基準点がくるよ
うに該フロアプラン図を表示する。

【００４７】続いて入力装置１０１から集積回路基板２
０２の表示の指定が入力されると、制御装置１０８は表
示切替装置１０７から上記と同様の処理で第２副記憶装
置１０４の記憶内容を獲得し、集積回路基板２０２のフ
ロアプラン図を位置合わせ情報２０４０で決まる表示装
置１０５上の位置に表示する。この時、先に表示されて
いた図面は消去されても良い。

【００４８】今、前記２つの集積回路基板の重ね合わせ
の位置を決めるために入力装置１０１からの作業によ
り、表示装置１０５上に表示中のフロアプラン図の位置
を変更すると、制御装置１０８は表示装置１０５上での
前記基板基準点の変更位置を関連付け装置１０６に通知
する。関連付け装置１０６は、この通知された基板基準
点の変更位置を表すベクトル値に、位置合わせ情報２０
４０の値を書き換える。

【００４９】上記装置により、集積回路基板の表示画面
の切替時に、基板の重ね合わせ位置に適合した表示場所
に該各基板図が表示されるため、設計作業者は基板相互
間の関係が容易に理解できるようになる。

【００５０】なお、上記説明ではＭＣＭ回路構成する各
集積回路基板のフロアプラン図を表示の対象としたが、
レイアウト図を対象にしても良い。また、図１で示した
設計支援装置は、主記憶装置１０２と第1副記憶装置１
０３、１０４を備えているが、これらの代わりに、これ
らに記憶する内容をまとめて記憶する１つの記憶装置の
みを備えても実現できる。また、上記説明では２つの集
積回路基板から構成されるＭＣＭ回路を前提としたが、
第１の集積回路基板上に複数の集積回路基板が搭載され
る設計にも、該搭載される複数の集積回路基板の各々を
第２の集積回路基板として個別に取り扱うことにより、
本発明が適用できる。

【００５１】図３に基づいた設計フローで装置２０５の
設計を進める際、フロアプラン設計３０２やレイアウト
設計３０４では、例えば、装置２０５の機能を実現する
機能ブロックを前記２つの集積回路基板２０１と２０２
のどちらに置くかの決定や、各々の該集積回路基板に置
かれる機能ブロックの配置位置や形状、該機能ブロック
間を接続する端子の位置、配線経路、等の決定が必要と
なる。

【００５２】特に、前記した各機能ブロックについてこ
れらを配置する集積回路基板を決める方法について言え
ば、該各集積回路基板のフロアプラン図等の表示画面を
見ながら対話的に該機能ブロックを基板間で移動させる
ための機能が必要である。

【００５３】図４は一方の該集積回路基板上の機能ブロ
ックを他方の該集積回路基板に移動させた例である。図
４（ａ）は該機能ブロックの移動処理前の該一方の集積
回路基板のフロアプラン図であり、図４（ｂ）は該機能
ブロックの移動処理後の他方の集積回路基板のフロアプ
ラン図である。図４（ａ）において、４０１は表示装置
１０５に現在表示されている一方の集積回路基板の表示
図、４０２と４０３は基板４０１上に配置されている機
能ブロックであり、特に機能ブロック４０２は、他方の
集積回路基板に移動される対象の機能ブロックである。
図４（ｂ）において、４０４は表示装置１０５に表示さ
れた該他方の集積回路基板の表示図、４０５は基板４０
４上に配置されている機能ブロック図である。

【００５４】以下、図１、図２、図１９、図２０、図４
を用いて、本発明の請求項２に係る設計支援装置の実施
形態の動作の例を説明する。

【００５５】今、任意の方法で該集積回路基板の各々の
上に幾つかの機能ブロックが配置されており、第１の集
積回路基板２０１と第２の集積回路基板２０２の２つの
基板から構成されるＭＣＭ回路のデータが図１９に示す
形式で主記憶装置１０２に記憶され、前記各集積回路基
板２０１と２０２の構成データが図２０に示す形式で、
各々第１副記憶装置１０３、第２副記憶装置１０４に記
憶されており、表示装置１０５には第１の集積回路基板
２０１のフロアプラン図４０１が表示されている場合を
考える。

【００５６】入力装置１０１により機能ブロック４０２
が選択されて集積回路基板２０２のフロアプラン図（元
フロアプラン図）への移動が指示されると、制御装置１
０８を介して関連付け装置１０６は、第1副記憶装置１
０３と第２副記憶装置１０４の各々の位置合わせ情報２
０４０の情報と、主記憶装置１０２に記憶されているフ
ロアプラン図４０１における機能ブロック４０２の位置
座標とから、この機能ブロック４０２の前記元フロアプ
ラン図上での位置座標を計算し、この計算結果を主記憶
装置１０２の機能ブロック４０２に対応する形状情報１
９３２に上書きする。更に、関連付け装置１０６は、第
1副記憶装置１０３のブロック情報部２０２０のブロッ
ク名の集合の中から機能ブロック４０２のブロック名を
削除すると共に、第２副記憶装置１０４のブロック情報
部２０２０のブロック名の集合の中に機能ブロック４０
２のブロック名を追加する。なお、上記処理の過程の途
中で、制御装置１０８は、現在表示されているフロアプ
ラン図４０１から機能ブロック４０２の表示を削除して
も良い。

【００５７】続いて、入力装置１０１により他方の集積
回路基板２０２の表示が指示されると、制御装置１０８
は、上記処理により記憶内容が変更された主記憶装置１
０２と第２副記憶装置１０４に基づいて表示するため、
結果として図４（ｂ）に示す様に、機能ブロック４０２
がフロアプラン図４０１から前記元フロアプラン図の上
に移動されたフロアプラン図４０４が表示されることに
なる。

【００５８】上記装置により、一方の集積回路基板のフ
ロアプラン図から他方の集積回路基板への機能ブロック
の移動処理を容易に行うことが可能となる。また、機能
ブロックの絶対位置が保持されたまま移動されるため、
移動された機能ブロックの識別が明確になり、また移動
前のフロアプラン図の復元も容易となる。

【００５９】なお、上記説明ではＭＣＭ回路構成する各
集積回路基板のフロアプラン図を表示の対象としたが、
レイアウト図を対象にしても良い。また、今回の例では
１つの機能ブロックの移動のみについて述べたが、複数
個の機能ブロックを一度に選択し、これらを該集積回路
基板間で一括して移動させてもよい。

【００６０】次に、図３に基づいた設計フローで装置２
０５の設計を進める際の、各集積回路基板上への機能ブ
ロックや配線の配置位置について考える。ＭＣＭ回路を
構成する集積回路基板間で、そのフロアプラン設計やレ
イアウト設計時に機能ブロック同士の辺の位置を合わせ
ると配線が単純で短くなり、レイアウト面積が小さくな
ることがある。

【００６１】図５は該各集積回路基板の機能ブロック同
士の辺を合わせる例である。図５（ａ）は前記辺合わせ
を行う前の図であり、図５（ｂ）は前記辺合わせを行っ
た後の図である。図５において、５０１は現在表示装置
に表示されている一方の集積回路基板、５０２は辺合わ
せを行なう機能ブロック、５０３は機能ブロック５０２
の１辺、５０４は他方の集積回路基板、５０５は集積回
路基板５０４上に存在する機能ブロックの１辺である。

【００６２】以下、図１、図２、図１９、図２０、図５
を用いて、本発明の請求項３に係る設計支援装置の実施
形態の動作の例を説明する。

【００６３】今、任意の方法で該集積回路基板の各々の
上に幾つかの機能ブロックが配置されており、第１の集
積回路基板２０１と第２の集積回路基板２０２の２つの
基板から構成されるＭＣＭ回路のデータが図１９に示す
形式で主記憶装置１０２に記憶され、前記各集積回路基
板２０１と２０２の構成データが図２０に示す形式で、
各々第１副記憶装置１０３、第２副記憶装置１０４に記
憶されており、表示装置１０５には第１の集積回路基板
２０１のフロアプラン図が表示されている場合を考え
る。

【００６４】今、表示装置１０５上に集積回路基板５０
１が表示されている時、入力装置１０１から辺合わせ処
理の実行が指定され、機能ブロック５０２の１辺５０３
が選択されると、続けて制御装置１０８は表示切替装置
１０７を介して集積回路基板５０４を表示装置１０５上
に表示する。この後、入力装置１０１から１辺５０５が
指定されると、関連付け装置１０６は、制御装置１０８
からの指示に基づき、主記憶装置１０２から辺５０５の
第１のＸ座標値と辺５０３の第２のＸ座標値を読みとる
と共に、機能ブロック５０２の形状情報１９３２の２つ
の座標位置の各Ｘ座標値を、（前記第１のＸ座標値）−
（前記第２のＸ座標値）だけずらした値に置き換える。
この処理が終了した後、制御装置１０８は変更された主
記憶装置１０２の内容に基づいて、表示装置１０５に集
積回路基板５０１を表示し直してもよい。この時、集積
回路基板５０１は図４（ｂ）に示すように、辺５０３が
辺５０５にＸ座標が一致するように機能ブロック５０２
が移動されて表示される。

【００６５】上記装置により、集積回路基板間で関連す
る機能ブロック同士の辺合わせが可能となるため、例え
ばクリティカルパス等の配線長を短くすることができた
り、基板面積全体を小さくできる可能性がある。

【００６６】なお今回の例ではＸ座標を合わせたが、辺
合わせの対象とする辺の方向に応じてＹ座標を合わせる
ことも可能である。また、一度に複数の機能ブロックの
辺を選択し、これら辺を一度に合わせることも可能であ
る。また、今回の例では先に選択した辺５０３を有する
機能ブロック５０２を移動させて辺５０５に合わせたが
たが、後から選択した辺５０５を有するブロックが移動
して辺５０３に合わせる様に実現しても構わない。

【００６７】以上説明したように本発明の請求項１およ
び請求項４に係る発明によれば、２つの集積回路基板を
端子接続することによってできる半導体集積回路装置の
フロアプラン設計およびレイアウト設計において２つの
画面を入力装置からの信号の入力によって１つの表示画
面に切替えて表示することによって２つの集積回路基板
を並行して設計することが可能となる。また、請求項２
に係る発明によれば、機能ブロックの集積回路基板間の
移動が可能となり、最適なフロアプランを行なうのに有
用な機能を提供できる。また、請求項３に係る発明によ
れば、異なる基板間の機能ブロックの辺の座標を合わせ
ることができ、配線を短くすることが可能となる。

【００６８】（実施の形態２）本発明の第２の実施の形
態では請求項５、請求項６、請求項７、請求項８、請求
項９に係る発明に関して説明する。

【００６９】図６は本発明の第２の実施の形態における
ハードウエア構成図である。図６において６０１はキー
ボードやマウス等の入力装置、６０２はマルチチップモ
ジュール回路（ＭＣＭ回路）の接続情報等を記憶する主
記憶装置、６０３、６０４は各集積回路基板毎の基板情
報を記憶する副記憶装置、６０５はＣＲＴ等上に個々に
他と共通の座標系を持つ多画面を表示できる多画面表示
装置、６０６は２つの集積回路基板間に論理的な関係付
けを行う関連付け装置、６０７は多画面表示装置６０５
上に表示される各集積回路基板の表示位置を、第1副記
憶装置６０３、第2副記憶装置６０４の記憶内容にアク
セスして管理する座標管理装置、６０８は多画面表示装
置６０５への前記集積回路基板の表示制御や表示情報の
獲得、及び上記各構成装置の動作を制御する制御装置、
である。

【００７０】図２１はＭＣＭ回路を構成する２つの集積
回路基板の各々の情報を記憶する第１副記憶装置６０３
および第２副記憶装置６０４のデータ記憶構造の例であ
る。２１１０は該集積回路基板の識別名等の情報が記憶
されているヘッダー部、２１２０は該集積回路基板を構
成しているブロック名の集合の情報が記憶されているブ
ロック情報部、２１３０は該集積回路基板上に存在する
配線成分の識別名の集合の情報が記憶されている配線成
分情報部、２１４０は多画面表示装置６０５の表示基準
点、例えば各表示画面の中心点、からそこに表示される
該集積回路基板の基板基準点、例えば該集積回路基板の
中心点、までのベクトル値が記憶されている基準位置情
報部である。この基準位置情報部２１４０には、初期値
として例えばベクトル値（０，０）、即ち前記各表示基
準点と各々に対応する前記各基板基準点が一致する値、
を設定しておいても良い。２１５０は該各集積回路基板
の大きさを、例えば２点の座標値で記憶した基板サイズ
情報部である。ここで、多画面表示装置６０５は、前記
各表示画面毎に、各々の表示基準点を原点としたＸＹ座
標系が予め設定されており、これらＸＹ座標系は、Ｘ
軸、Ｙ軸の方向や単位長の幅の大きさが全て同じ座標を
用いることを前提とする。

【００７１】以下、図２、図６、図１９、図２１、を用
いて、本発明の請求項５および請求項９に係る設計支援
装置の実施形態の動作の例を説明する。

【００７２】今、第１の集積回路基板２０１と第２の集
積回路基板２０２の２つの基板から構成されるＭＣＭ回
路のデータが図１９に示す形式で主記憶装置１０２に記
憶され、前記各集積回路基板２０１と２０２の基板デー
タが図２１に示す形式で、各々第１副記憶装置６０３、
第２副記憶装置６０４に記憶されている場合を考える。

【００７３】入力装置６０１から、集積回路基板２０１
および２０２の例えばフロアプラン図の表示が指定され
ると、制御装置６０８は主記憶装置６０２と、座標管理
装置６０７を介して獲得できる第１副記憶装置６０３、
第２副記憶装置６０４の記憶内容に基づいて、多画面表
示装置６０５上の第１の画面に例えば集積回路基板２０
１のフロアプラン図を、第２の画面に集積回路基板２０
２のフロアプラン図を表示する。この時、多画面表示装
置６０５の前記第１の画面および前記第２の画面には、
各々第１副記憶装置６０３と第２副記憶装置６０４に記
憶されている各基準位置情報部２１４０の座標位置に各
々の基板基準点が重なるようにして各フロアプラン図が
表示される。

【００７４】例えば、前記第１の画面と前記第２の画面
の表示基準点を各々の画面の中心点とし、かつ集積回路
基板２０１と集積回路基板２０２の基板基準点を各々の
基板の中心点とした時、第１副記憶装置６０３と第２副
記憶装置６０４の各基準位置情報部の値が、共に座標値
（０，０）であれば、前記各基板のフロアプラン図は、
この各基板に対応する前記第１と第２の画面の真中に表
示されることになる。

【００７５】上記表示状態で、続いて入力装置６０１か
らの入力で、例えば前記第２の画面上の集積回路基板２
０２のフロアプラン図が移動された場合を考える。制御
装置６０８は第２の画面の表示基準点から集積回路基板
２０２の基板基準点までのずれに相当するベクトル値を
認識し、この値を座標管理装置６０７に通知する。座標
管理装置６０７は、第２副記憶装置６０４の基準位置情
報部２１４０の値を、このベクトル値に更新する。集積
回路基板２０２を再表示させると、この変更された値に
基づいて集積回路基板２０２のフロアプラン図が表示さ
れるため、前記移動処理した結果が次回からの表示にも
反映されることになる。

【００７６】上記装置により、例えば集積回路基板２０
１と集積回路基板２０２をの重ね合わせを意図した図面
の移動を対話的に行うことができ、また、その編集結果
も逐次的に反映されるため、設計作業者は複数基板の設
計を同時に、断続的に実施することが可能となる。

【００７７】なお、上記説明ではＭＣＭ回路構成する各
集積回路基板のフロアプラン図を表示の対象としたが、
レイアウト図を対象にしても良い。また、図１で示した
設計支援装置は、主記憶装置６０２と第１副記憶装置６
０３、第2副記憶装置６０４を備えているが、これらの
代わりに、これらに記憶する内容をまとめて記憶する１
つの記憶装置のみを備えても実現できる。また、上記説
明では２つの集積回路基板から構成されるＭＣＭ回路を
前提としたが、第１の集積回路基板上に複数の集積回路
基板が搭載される設計にも、該搭載される複数の集積回
路基板の各々を第２の集積回路基板として個別に取り扱
うことにより、本発明が適用できる。

【００７８】図７は、前記第１の画面、第２の画面に表
示されている表示図の指定領域を拡大表示した時の図で
ある。図７において、７０１、７１１は前記第１の画
面、第２の画面であり、それぞれに集積回路基板２０１
と集積回路基板２０２のフロアプラン図またはレイアウ
ト図が表示されている。７０２は第１の画面７０１上で
入力装置６０１から指定された領域、７１２は領域７０
２の座標位置に相当する第２の画面７１１上の領域（以
降、対応領域と呼ぶ）、７０３は指定領域７０２上の任
意の位置Ａ点、７１３はＡ点７０３の座標位置に相当す
る対応領域７１２上の位置Ａ’点、７０４は指定領域７
０２が第１の画面７０１の大きさに合わせて拡大表示さ
れた結果、７１４は対応領域７１２が第２の画面７１１
の大きさに合わせて拡大表示された結果である。

【００７９】以下、図２、図６、図７、を用いて、本発
明の請求項６に係る設計支援装置の実施形態の動作の例
を説明する。

【００８０】図６の半導体集積回路の設計支援装置によ
り、多画面表示装置６０５上の第１の画面７０１と第２
の画面７１１にそれぞれ集積回路基板２０１と集積回路
基板２０２のフロアプラン図またはレイアウト図が表示
されている場合を考える。今、入力装置６０１により第
１の画面７０１上に表示されている集積回路基板２０１
のフロアプラン図の任意の領域７０３が指定されたとす
ると、制御装置６０８はこの指定領域の中心の座標値を
獲得すると共に、前記指定領域７０２の大きさと第１の
画面７０１の大きさに基づいて第１の画面７０１の座標
系の尺度を拡大し、続いて主記憶装置６０２と、座標管
理装置６０７を介して獲得した第１副記憶装置６０３の
記憶内容に基づいて、第１の画面７０１の中心点に前記
指定領域の中心座標が重なるようにブロックの形状情報
１９３２や配線成分の形状情報１９５２の値を前記指定
領域の中心座標の値だけずらして、集積回路基板２０１
のフロアプラン図を前記第１の画面上に拡大表示する。
この時、主記憶装置６０２の内容の更新は行われない。
更に、第２の画面７１１の座標系を前記拡大尺度で拡大
し、前記と同様の方法で、主記憶装置６０２と第２副記
憶装置６０４の記憶内容に基づいて、対応領域７１２の
中心座標が第２の画面７１１の中心点に重なるようにし
て、集積回路基板２０２のフロアプラン図を第２の画面
７１１に拡大表示させる。この時、第１の画面７０１お
よび第２の画面７１１の大きさを越える部分については
表示しなくてもよい。こうして拡大表示された画面７０
４と画面７１４は、点Ａと点Ａ’との対応でも分かるよ
うに、基板間の重ね合わせ位置に対応した場所の拡大図
が表示されることになる。

【００８１】上記装置により、集積回路基板２０１と前
記集積回路基板２０２のレイアウト図またはフロアプラ
ン図の表示画面を連動させて指定領域を拡大表示させる
ことが可能となる。

【００８２】なお、拡大尺度は、第１の画面７０１の大
きさと指定領域７０２の大きさとから求まるＸ軸とＹ軸
のそれぞれの拡大率の内、拡大率の小さい方に合わせて
両軸を同率で拡大してもよい。また、本実施例では入力
装置６０１から拡大表示する領域を指定したが、予め拡
大率あるいは縮小率を設定しておき、入力装置６０１か
ら直接倍率指定してもよい。また、本実施例では拡大表
示の場合について述べたが、縮小表示の場合も同様の方
法で実施することも可能である。

【００８３】図８は、上記本発明の設計支援装置を用い
て、前記２つの集積回路基板間でこれらを構成する機能
ブロックを移動する方法の説明図である。図８（ａ）は
機能ブロックの移動前の図であり、８０１、８０２は前
記第１の画面と第２の画面、８０３は移動対象の機能ブ
ロックである。図８（ｂ）は機能ブロックの移動後の図
である。

【００８４】以下、図２、図６、図８、図１９、図２１
を用いて、本発明の請求項７に係る設計支援装置の実施
形態の動作の例を説明する。

【００８５】今、任意の方法で該集積回路基板の各々の
上に幾つかの機能ブロックが配置されており、第１の集
積回路基板２０１と第２の集積回路基板２０２の２つの
基板から構成されるＭＣＭ回路のデータが図１９に示す
形式で主記憶装置６０２に記憶され、前記各集積回路基
板２０１と２０２の各基板情報が図２１に示す形式で、
各々第１副記憶装置６０３、第２副記憶装置６０４に記
憶されており、多画面表示装置６０５上の前記第１の画
面には集積回路基板２０１が、前記第２の画面には集積
回路基板２０２のフロアプラン図が表示されている場合
を考える。

【００８６】入力装置６０１により機能ブロック８０３
が選択されて集積回路基板２０１の移動先フロアプラン
図への移動が指示されると、制御装置６０８は座標管理
装置６０６を介して得られる第１副記憶装置６０３と第
２副記憶装置６０４の各々の基準位置情報２１４０の情
報と、主記憶装置６０２に記憶されている集積回路基板
２０２の移動元フロアプラン図における機能ブロック８
０３の位置座標とから、この機能ブロック８０３の前記
移動先フロアプラン図上での位置座標を計算し、前記移
動先フロアプラン図上の前記計算した位置に機能ブロッ
ク８０３を配置すると共に、前記移動元フロアプラン図
から機能ブロック８０３を削除する。更に制御装置６０
８は関連付け装置６０６を介して、前記計算された位置
座標値を主記憶装置６０２の機能ブロック８０３に対応
する形状情報１９３２に上書きすると共に、第２副記憶
装置６０４のブロック情報部２１２０のブロック名の集
合の中から機能ブロック８０３のブロック名を削除し、
第１副記憶装置６０３のブロック情報部２１２０のブロ
ック名の集合の中に機能ブロック８０３のブロック名を
追加する。この処理により集積回路基板間で機能ブロッ
クの移動を行なうことが可能となる。

【００８７】なお、本実施例では機能ブロックの移動を
座標位置に基づいて行ったが、例えば選択した移動対象
の機能ブロックをマウス等の入力装置６０１の動きに合
わせて移動先の表示領域８０２上の任意の場所まで移動
させるような、対話的な方法で実施してもよい。また、
この対話的な方法を行っている時、入力装置６０１の動
きに合わせて、移動対象の機能ブロック８０３の形状が
仮想的に表示され続けてもよい。

【００８８】図９は、互いに異なる前記集積回路基板に
存在する機能ブロック同志の位置を合わせる方法の説明
図である。図９（ａ）は前記機能ブロック同志の位置を
合わせる前の図であり、９０１、９１１は表示領域、９
０２は表示領域９０１に表示されている集積回路基板の
中の機能ブロック、９１２は表示領域９１１に表示され
ている集積回路基板の中の機能ブロック、９０３は機能
ブロック９０２の１辺、９１３は機能ブロック９１２の
１辺である。図９（ｂ）は前記機能ブロック同志の位置
を合わせた後の図である。

【００８９】以下、図２、図６、図９、図１９、図２１
を用いて、本発明の請求項８に係る設計支援装置の実施
形態の動作の例を説明する。

【００９０】今、任意の方法で該集積回路基板の各々の
上に幾つかの機能ブロックが配置されており、第１の集
積回路基板２０１と第２の集積回路基板２０２の２つの
基板から構成されるＭＣＭ回路のデータが図１９に示す
形式で主記憶装置６０２に記憶され、前記各集積回路基
板２０１と２０２の構成データが図２１に示す形式で、
各々第１副記憶装置６０３、第２副記憶装置６０４に記
憶されており、多画面表示装置６０５上の前記第１の画
面には集積回路基板２０１が、前記第２の画面には集積
回路基板２０２のフロアプラン図が表示されている場合
を考える。

【００９１】今、入力装置６０１から辺合わせ処理の実
行が指定され、機能ブロック９０２の１辺９０３が選択
され、続けて辺９１３が指定されると、関連付け装置６
０６は、制御装置６０８からの指示に基づき、主記憶装
置６０２から辺９１３の第１のＸ座標値と辺９０３の第
２のＸ座標値を読みとると共に、機能ブロック９０２の
形状情報２１３２の２つの座標位置の各Ｘ座標値を、
（前記第１のＸ座標値）−（前記第２のＸ座標値）だけ
ずらした値に置き換えると共に、機能ブロック９０２の
表示位置がこの値に合致するように第１の画面９０１上
を移動して表示させる。この処理により、図９（ｂ）に
示すように、辺９０３が辺９１３にＸ座標が一致するこ
とになる。

【００９２】なお、本実施例では、先に選択した機能ブ
ロック９０２の辺９０３を、後で選択した機能ブロック
９１２の辺９１３に合わせる例を説明したが、逆に、先
に選択した機能ブロックの辺を位置合わせの基準とし
て、後で選択した機能ブロックをずらすようにしてもよ
い。また、本実施例では、機能ブロックをＸ軸方向にず
らして位置合わせを行ったが、選択する辺により機能ブ
ロックをＹ軸方向にずらして位置合わせしてもよい。ま
た、本実施例では、１辺同志の位置合わせの説明を行っ
たが、位置をずらす対象となる機能ブロックと位置合わ
せの辺を一度に複数指定して、これらを位置合わせの基
準となる辺の位置に同時に合わせてもよい。また、本実
施例では機能ブロックの１辺を位置合わせの基準とした
が、入力装置６０１により位置合わせの基準線となる位
置を任意に設定し、この基準線に両表示領域９０１、９
０２上で選択された機能ブロックの辺が合うようにして
もよい。

【００９３】以上説明したように本発明の請求項５およ
び請求項９に係る発明では、２つの集積回路基板のフロ
アプラン図またはレイアウト図が関連付けられて同時に
表示されるため、対話的なフロアプラン設計あるいはレ
イアウト設計が非常に容易に行うことが可能となる。ま
た、請求項６に係る発明では、２つの集積回路基板のフ
ロアプラン図またはレイアウト図が連動して拡大表示や
縮小表示が行われるため、前記集積回路基板間の対応関
係が容易に理解できることになり、対話的なフロアプラ
ン設計あるいはレイアウト設計が非常に効率的に行うこ
とが可能となる。また、請求項７に係る発明では、２つ
の集積回路基板間で機能ブロックの移動が容易に行える
ため、例えばフロアプラン設計等で頻繁に発生する試行
錯誤的な設計を短時間で行うことが可能となる。また、
請求項８に係る発明では、集積回路基板間でそれぞれに
存在する機能ブロック同志の位置を容易に合わせること
ができ、集積回路基板間の配線を短くすることが可能と
なる。

【００９４】（実施の形態３）本発明の第３の実施の形
態では請求項１０、請求項１１、請求項１２、請求項１
３、請求項１４に係る発明に関して説明をする。

【００９５】本発明の設計支援装置の対象となる半導体
集積回路装置は図２のように２つの集積回路基板を端子
接続することによってできるものである。ＭＣＭ回路の
フロアプラン設計およびレイアウト設計を行なうために
は、２つの集積回路基板のそれぞれに置かれる機能ブロ
ックの配置位置や形状とその間を接続する端子の位置及
び配線経路を決定する必要がある。

【００９６】図１０は本発明の第３の実施の形態におけ
るハードウェア構成図である。図１０において１００１
はキーボードやマウス等の入力装置、１００２はＭＣＭ
回路の接続情報等を記憶する主記憶装置、１００３、１
００４は前記各集積回路基板毎の基板情報を記憶する副
記憶装置、１００５はＣＲＴ等の表示装置、１００６は
指定された機能ブロックと直接的な接続関係を持つ機能
ブロック群を獲得する関係ブロック抽出装置、１００７
は前記両集積回路基板の表示装置１００５での表示座標
位置を管理する座標管理装置、１００８は関係ブロック
抽出装置１００６で獲得された前記機能ブロック群の中
の、前記指定された機能ブロックが存在する集積回路基
板上には存在しない他集積回路基板上の機能ブロックの
情報を獲得し、その情報に基づいて表示装置１００５に
表示する他基板ブロック表示制御装置、１００９は関係
ブロック抽出装置１００６で獲得された機能ブロック群
の中の、前記指定された機能ブロックとこれが存在する
集積回路基板上に存在する機能ブロック群との間でラッ
ツネストを生成し表示する基板内ラッツネスト表示制御
装置、１０１０は関係ブロック抽出装置１００６で獲得
された機能ブロック群の中の、前記指定された機能ブロ
ックとこれが存在する集積回路基板上には存在しない他
集積回路基板上の機能ブロック群との間でラッツネスト
を生成し表示する基板間ラッツネスト表示制御装置、１
０１１は表示装置１００５への前記集積回路基板の表示
制御や表示情報の獲得、及び上記各構成装置の動作を制
御する制御装置である。ここでラッツネストとは、機能
ブロック間の接続関係を視覚的に表したものであり、機
能ブロックの配置位置を設計作業者が対話的に決定する
ために用いられたり、機能ブロック間の配線長や配線複
雑さの予想に用いられるものである。

【００９７】図１１はラッツネストの表示例を示す図で
ある。図１１において１１０１は集積回路基板、１１０
２、１１０３は集積回路基板１１０１上の機能ブロッ
ク、１１０４は他の集積回路基板上の機能ブロック、１
１０５は機能ブロック１１０２とこれが存在する集積回
路基板１１０１上の他の機能ブロックとの間のラッツネ
スト、１１０６は機能ブロック１１０２とこれが存在す
る集積回路基板１１０１上には存在しない他の集積回路
基板上の機能ブロックとの間のラッツネストである。

【００９８】以下、図２、図１０、図１１、図１９、図
２０を用いて、本発明の請求項１０、請求項１１、請求
項１２、請求項１３、請求項１４に係る設計支援装置の
実施形態の動作の例を説明する。

【００９９】今、第１の集積回路基板２０１と第２の集
積回路基板２０２の２つの基板から構成されるＭＣＭ回
路のデータが図１９に示す形式で主記憶装置に記憶さ
れ、集積回路基板２０１と２０３の基板情報が図２０に
示す形式で、各々第１副記憶装置１００３と第２副記憶
装置１００４に記憶されている場合を考える。また、集
積回路基板１１０１がこのＭＣＭ回路の集積回路基板２
０１であるとする。

【０１００】今、入力装置１００１から、機能ブロック
１１０２が選択され、ラッツネストの表示が指定される
と、制御装置１０１１からの制御により、関係ブロック
抽出装置１００６は、主記憶装置１００２のネットリス
トを参照して、機能ブロック１１０２と直接的に接続関
係がある機能ブロック群を獲得する。続いて関係ブロッ
ク抽出装置１００６は、第１副記憶装置１００３と第２
副記憶装置１００４の各々のブロック情報部２０２０に
記憶されているブロック名の集合を参照し、前記獲得し
た機能ブロック群を、集積回路基板２０１上の同基板上
の機能ブロック群と集積回路基板２０２上の他基板上の
機能ブロック群に分類する。

【０１０１】また、制御装置１０１１からの制御によ
り、座標管理装置１００７は、第1副記憶装置１００３
と第2副記憶装置１００４の位置合わせ情報部２０４０
に記憶されている各ベクトル値に基づいて集積回路基板
２０２の座標系を集積回路基板２０１の座標系に変換す
るベクトル値を計算する。例えば、第１副記憶装置１０
０３の位置合わせ情報部２０４０の値が（２，３）であ
り、第２副記憶装置１００４の位置合わせ情報部２０４
０の値が（５，１０）であった場合、前記変換ベクトル
値は（３，７）となる。即ち、集積回路基板２０２上の
位置座標のＸ座標値、Ｙ座標値に各々３と７を加えると
集積回路基板２０１の座標系での位置になる。

【０１０２】他基板ブロック表示制御装置１００８は、
関係ブロック抽出装置１００６で分類された前記他基板
上の機能ブロック群の情報と前記座標管理装置１００７
で計算された前記変換ベクトル値に基づいて、主記憶装
置１００２に記憶されている前記他基板上の機能ブロッ
ク群の形状情報１９３２の座標値を前記変換ベクトル値
で座標変換して集積回路基板２０１の表示図上に重ねて
表示する。この時、集積回路基板２０１に存在する機能
ブロック群とこの処理で表示される集積回路基板２０２
上の機能ブロック群とを区別するために、後者の機能ブ
ロック群をブロックの形状枠だけを表示し、内部を透過
的に表示しても良い。また、前記ブロックの形状枠を破
線等の線種で表示しても良い。

【０１０３】続いて基板内ラッツネスト表示制御装置
は、関係ブロック抽出装置１００６で分類された前記同
基板上の機能ブロック群の各々と機能ブロック１１０２
との接続関係の深さを主記憶装置１００２のネットリス
ト情報を参照して獲得し、この関係の深さに応じたラッ
ツネスト１１０５を表示させる。また基板間ラッツネス
ト表示制御装置１０１０は、関係ブロック抽出装置１０
０６で分類された前記他基板上の機能ブロック群の各々
と機能ブロック１１０２との接続関係の深さを主記憶装
置１００２のネットリスト情報を参照して獲得し、この
関係の深さに応じたラッツネスト１１０６を表示させ
る。この時、基板内ラッツネスト表示制御装置１００９
と基板間ラッツネスト表示制御装置１０１０の各々が表
示させるラッツネストを視覚的に区別させるため、ラッ
ツネスト１１０５とラッツネスト１１０６とで、色や太
さや線種を変えて表示させても良い。

【０１０４】上記一連の処理中に主記憶装置１００２及
び第1副記憶装置１００３、第2副記憶装置１００４の記
憶内容は変更されない。こうして図１１に示すような、
任意の機能ブロックに対する集積回路基板内、及び集積
回路基板間で関係する機能ブロック群とラッツネストが
表示される。

【０１０５】上記した設計支援装置により、異なる集積
回路基板に存在する機能ブロック間の配線長２０や配線
の複雑さを視覚的にとらえることが可能となる。また、
指定した機能ブロックに関与する機能ブロック群、及び
ラッツネスト群のみを表示するため、単純に２つの基板
全体を重ね表示する場合に比べ、視覚的に非常に見やす
い。また、基板内、基板間でラッツネストや機能ブロッ
クの色や太さの表示方法を変えることにより、１つの基
板内での配線の混雑度や複雑さを容易に確認することが
できる。

【０１０６】なお、上記集積回路基板間のラッツネスト
や他の集積回路基板の機能ブロックの表示位置が、表示
可能な画面の領域を越える場合でも、該領域を越えた位
置に該ラッツネストや機能ブロックが論理的に存在する
ものとして表示しても良い。また、上記実施例では第1
副記憶装置１００３や第2副記憶装置１００４の記憶構
造として図２０を用いたが、図２１に示す記憶構造でも
実現できる。

【０１０７】以上説明したように本発明の請求項１０、
請求項１４に係る発明によれば、ある機能ブロックの接
続情報を得るためにラッツネストを表示する際に、異な
る基板内にあり、接続関係のある機能ブロックを表示す
ることにより、異なる基板に存在する機能ブロック間の
配線長や配線の複雑さを視覚的にとらえることができ
る。また、請求項１１、請求項１２、請求項１３に係る
発明によれば、同じ基板内にある機能ブロック間のラッ
ツネストと、異なる基板にある機能ブロック間のラッツ
ネストの色や太さを変えることにより、１つの基板内で
の配線の混雑度や複雑さ、および基板間の端子数などを
視覚的にとらえることが可能となる。

【０１０８】（実施の形態４）本発明の第４の実施の形
態では請求項１５、請求項１６、請求項１７に係る発明
に関して説明する。

【０１０９】図１２は、本発明の第４の実施の形態にお
けるハードウェア構成図である。図１２において１２０
１はキーボードやマウス等の入力装置、１２０２はＭＣ
Ｍ回路の接続情報等を記憶する主記憶装置、１２０３、
１２０４は各集積回路基板の基板情報を記憶する副記憶
装置、１２０５はＣＲＴ等の表示装置、１２０６は２つ
の集積回路基板を渡る配線を抽出する基板間配線抽出装
置、１２０７は基板間配線抽出装置で獲得された配線を
各集積回路基板上に表示する配線表示制御装置、１２０
８は表示装置１２０５への前記集積回路基板の表示制御
や表示情報の獲得、及び上記各構成装置の動作を制御す
る制御装置である。

【０１１０】図１３は、集積回路基板間の配線が存在す
る時に、表示装置１２０５に表示される集積回路基板の
レイアウト図を示したものである。図１３において１３
０１〜１３０５は機能ブロック、１３１１〜１３１６は
該集積回路基板内で終始する配線（以降、基板内配線と
呼ぶ）、１３２１〜１３２２は集積回路基板間にまたが
る配線の該集積回路基板側の配線（以降、基板間配線と
呼ぶ）、１３３１〜１３３２はそれぞれ基板間配線１３
２１〜１３２２が他集積回路基板に端子接続する時の接
続点（以降、基板端子と呼ぶ）である。

【０１１１】以下、図２、図１２、図１３、図１９、図
２０を用いて、本発明の請求項１５および請求項１７に
係る設計支援装置の実施形態の動作の例を説明する。

【０１１２】今、第１の集積回路基板２０１と第２の集
積回路基板２０２の２つの基板から構成されるＭＣＭ回
路のデータが図１９で示す形式で主記憶装置１２０２に
記憶され、各集積回路基板２０１と２０２の基板情報が
図２０に示す形式で、各々第１副記憶装置１２０３、第
２副記憶装置１２０４に記憶されている場合を考える。

【０１１３】入力装置１２０１から、例えば集積回路基
板２０１のレイアウト図の表示が指定されると、制御装
置１２０８はまず、主記憶装置１２０２及び第１副記憶
装置１２０３の記憶内容に基づいて表示装置１２０５上
に、機能ブロック１３０１〜１３０５と基板内配線１３
１１〜１３１６を表示させると共に、１３２１や１３２
２の集積回路基板２０１と集積回路基板２０２の間で配
線される配線の一部を、１３１１〜１３１６と同じ表示
方法で表示する。この時、基板間の接続端子部は表示的
には断線しているように見える。

【０１１４】続いて、制御装置１２０８の制御に基づ
き、基板間配線抽出装置１２０６は、主記憶装置１２０
２の配線情報部の配線成分名の集合１９４２と、第１副
記憶装置１２０３の配線成分情報部２０３０から、集積
回路基板２０１と２０２の基板間に跨る配線名を洗い出
す。具体的には、例えば、配線成分情報部２０３０の構
成要素である配線成分名が少くとも１つ含まれる配線成
分名の集合１９４２で構成される配線群の中から、該配
線成分名の集合１９４２の構成要素の全てが前記配線成
分情報部２０３０にあるわけではない配線群のみを獲得
する。

【０１１５】続いて、配線表示制御装置１２０７は、基
板間配線抽出装置１２０６で獲得された基板間配線群に
中から、第１副記憶装置１２０３の配線成分情報部２０
３０に記憶されている配線成分についてのみ、集積回路
基板２０１の基板内で終始する基板内配線と表示方法を
変えて表示させる。例えば、１３３１や１３３２に示す
ような白抜きの○印等の記号や図形を全ての基板端子に
付加して表示させたり、１３２１や１３２２に示すよう
に、該配線成分のみを前記基板内配線と太さを変えて表
示させる。この処理により、基板間配線を基板内配線と
区別して明示的に表示することが可能である。

【０１１６】なお、基板内配線との区別を容易にするた
め、基板間配線の太さや色を基板内配線と違わせて表示
してもよい。また、本実施例では一方の集積回路基板の
表示方法のみを示したが、他方の集積回路基板も同様の
方法で表示してもよい。

【０１１７】請求項１６に係る発明は、表示装置１２０
５に表示される前記基板内配線と前記基板間配線の表示
切り替えを行うものである。具体的な実現方法は、例え
ば、制御装置１２０８が集積回路基板２０１のレイアウ
ト図の表示の際に、主記憶装置１２０２及び第１副記憶
装置１２０３の記憶内容に基づいて前記基板内配線のデ
ータと前記基板間配線のデータとを区別して表示制御を
させれば良い。例えば、入力装置１２０１からの表示切
替指定により、基板内配線のみの表示が指定された場合
は、前記区別された基板内配線のみを表示し、基板間配
線抽出装置１２０６は実行させない。また、基板間配線
のみの表示が指定された場合は、機能ブロックの表示の
みを表示させ、続いて基板間配線抽出装置１２０６を実
行させれば良い。この処理により、基板間配線と基板内
配線の区別をより明示的に表示することが可能となる。

【０１１８】以上説明したように本発明の請求項１５お
よび請求項１７に係る発明によれば、基板間配線の検索
や修正が容易化される。特に手作業による前記作業工程
の設計効率は飛躍的に向上する。また、本発明の請求項
１６に係る発明によれば、必要な種類の配線のみを表示
できるため、表示図面の煩雑性が緩和され、配線の選択
ミス等によるトラブルを減少させることが可能である。
また、配線端子を表示することにより、配線端子の混雑
度が視覚的にわかり、設計者が基板端子を分散させて置
くための指標となる。

【０１１９】（実施の形態５）本発明の第５の実施の形
態では請求項１８、請求項１９、及び請求項２０に係る
発明に関して説明を行う。

【０１２０】本発明の設計支援装置の対象となる半導体
集積回路装置は図２のように２つの集積回路基板を端子
接続することによって実現できるものである。この半導
体集積回路装置のフロアプラン設計やレイアウト設計を
行うためには、該２つの集積回路基板の各々についての
設計制約を満足させる必要がある他、更に該集積回路基
板間の設計制約を満足させなければならない。前者につ
いては従来の単基板の半導体集積回路装置における課題
と同一視できるが、後者については複数基板で構成され
る半導体集積回路装置に特有の課題である。本発明は、
該後者の課題を解決することを目的としている。

【０１２１】図１４（ａ）は本発明の第５の実施の形態
におけるハードウェア構成図である。図１４（ａ）にお
いて１４０１はキーボードやマウス等の入力装置、１４
０２はＭＣＭ回路の接続情報等を記憶する主記憶装置、
１４０３、１４０４は各集積回路基板の基板情報を記憶
する副記憶装置、１４０５はＣＲＴ等の表示装置、１４
０６は２つの集積回路基板間の設計制約を評価する制約
評価装置、１４０７は表示装置１４０５への前記集積回
路基板の表示制御や表示情報の獲得、及び上記各構成装
置の動作を制御する制御装置である。

【０１２２】図１４（ｂ）は、制約評価装置１４０６が
上記集積回路基板間の設計制約を評価する処理フローで
ある。図１４（ｂ）において、１４１１〜１４１５は処
理ステップである。

【０１２３】今、前記設計制約とは、ここでは前記集積
回路基板間を接続する端子（以降、基板端子と呼ぶ）の
数と該２つの集積回路基板に跨る配線数との関係により
決められるものとする。即ち、該半導体集積回路装置を
構成する集積回路基板の内、他の集積回路基板に搭載さ
れる方の集積回路基板の大きさに依存して決まる使用可
能な基板端子の最大数は、該半導体集積回路装置を構成
する回路の論理的な接続関係と該集積回路基板への機能
ブロック群の割り当てによって決まる該集積回路基板間
の配線数よりも大きくなければならない。更に、同一配
線であっても該集積回路基板間を行ききするような配線
が存在する場合も想定すると、前記基板端子の最大数が
該集積回路基板上の配線成分数よりも大きくなければな
らない。

【０１２４】以下、図２、図１４（ａ）、図１４
（ｂ）、図１９、図２０を用いて、本発明の請求項１
８、請求項１９、及び請求項２０に係る設計支援装置の
実施形態の動作の例を説明する。

【０１２５】今、第１の集積回路基板２０１と第２の集
積回路基板２０２の２つの基板から構成されるＭＣＭ回
路のデータが図１９で示す形式で主記憶装置１４０２に
記憶され、各集積回路基板２０１と２０２の基板情報が
図２０に示す形式で、各々第１副記憶装置１４０３、第
２副記憶装置１４０４に記憶されている場合を考える。
また集積回路基板２０１が集積回路基板２０２に搭載さ
れるものとする。

【０１２６】制御装置１４０７は、表示装置１４０５に
表示されている例えば集積回路基板２０１が入力装置１
４０１からの作業により編集された時、その編集結果に
応じて主記憶装置１４０２、及び第１副記憶装置１４０
３、第2副記憶装置１４０４の内容を書き換える。続け
て、制約評価装置１４０６を実行させる。

【０１２７】制約評価装置１４０６は、まず、基板サイ
ズ情報部２０５０から獲得できる集積回路基板２０１の
基板の大きさから使用可能な基板端子の数を計算する
（処理ステップ１４１１）。次に、論理的な集積回路基
板間の配線数を計算する（処理ステップ１４１２）。こ
の方法は設計工程の違いにより２つある。１つの方法
は、論理情報部１９２０に記憶されているネットリスト
と、第１副記憶装置１４０３と第2副記憶装置１４０４
の各々のブロック情報部２０２０に記憶されているにブ
ロック名の集合に基づいて、基板間の配線数を求める方
法である。この方法は、該半導体集積回路装置の未だ詳
細な配線経路が決定されていないフロアプラン設計時等
に使用する。

【０１２８】別の方法は詳細な配線経路が決定されてい
るレイアウト設計時等に使用するもので、配線情報部１
９４０と配線成分情報部２０３０とに基づいて、集積回
路基板２０１上に存在する配線成分の数を考慮する方法
である。具体的には、集積回路基板２０１上の各配線成
分について、この両端が集積回路基板２０１上の構成部
品である機能ブロックの端子や他の配線成分に継ってい
るものについては０、一端のみが前記構成部品に継って
いるものについては１、両端とも前記構成部品に継って
いないものについては２、という各々の値を割り当て、
その総和値を前記集積回路基板間の配線数とする。

【０１２９】続いて、前記使用可能な基板端子数と前記
基板間の配線数を比較し、前者の基板端子数より後者の
配線数が小さければこの実行を終了し、逆に大きければ
次処理ステップ１４１４に進む（処理ステップ１４１
３）。処理ステップ１４１４では、制御装置１４０７に
制約違反があった旨を通知して実行を終了する。この
後、制御装置１４０７が設計作業者に対し、設計変更を
促す注意や修正の助言を表示装置１４０５等を介して伝
えても良い。このことにより、該集積回路基板が修正さ
れる度に、前記基板間の設計制約条件を評価させること
ができる。

【０１３０】以上説明したように本発明の請求項１８、
請求項１９、及び請求項２０に係る発明によれば、フロ
アプラン設計やレイアウト設計の際に機能ブロックをど
ちらの基板上に配置するかを決定する時等に発生する設
計変更に連動して、基板間の配線数が使用可能な基板端
子数の制約を満足しているかを評価するため、早期に製
造可能性を確認することが可能となる。また、設計作業
者に表示装置等を通じて即時的に通知を行うことも可能
である。

【０１３１】（実施の形態６）本発明の第６の実施の形
態では、請求項1〜請求項20までの発明を組み合わせ
て、2つの集積回路基板からなるCOC型のマルチチップモ
ジュール構成の半導体集積回路を設計する方法、特に、
機能ブロックを前記２つの集積回路基板に振り分け、そ
れらの配置位置を決定する方法、の例について示す。

【０１３２】図１５は前記半導体集積回路の例である。
図１５において１５０１は第１の集積回路基板、１５０
２は第２の集積回路基板、１５０３〜１５０９は機能ブ
ロックである。今、各機能ブロックは初期配置として集
積回路基板１５０１、１５０２に振り分けられて置かれ
ているものとする。

【０１３３】今、基板1501上の機能ブロックと基板1502
上の機能ブロックとの間で直接的な接続関係がある時、
請求項10〜請求項14係る発明を用いると、例えば、図１
６に示すような画面が表示できる。図16(a)は、機能ブ
ロック1503に関わるラッツネストを表示させた例であ
り、１６０１は集積回路基板1501上の機能ブロック1504
や1506との間のラッツネスト、１６０２は集積回路基板
1502上の機能ブロック1509との間のラッツネストであ
る。同時に、集積回路基板1502上での配置位置や形状が
同じ機能ブロック１５０９のダミーブロック1510が、こ
の集積回路基板１５０１上に表示される。同様に、図16
(b)は、機能ブロック1508に関わるラッツネストを表示
させた例であり、1603は集積回路基板1502上の機能ブロ
ック1507や1509との間のラッツネスト、1604は集積回路
基板1501上の機能ブロック1506との間のラッツネストで
ある。1511は機能ブロック1506のダミーブロックであ
る。この時、ラッツネスト1601や1603とラッツネスト16
02や1604との色を変えることで、設計作業者は視覚的に
機能ブロック間の関係を即座に理解することができる。

【０１３４】この前記基板間、基板内のラッツネストの
表示結果から、例えば基板間の配線の数やクリティカル
パスの長さ、等から判断して、各集積回路基板1501、15
02への機能ブロックの振り分けを変更する必要があり、
機能ブロック1506と1509を各々他の集積回路基板に移動
する場合を考える。

【０１３５】この時、請求項２や請求項7に係る発明を
用いてこれら機能ブロックを集積回路基板間で移動を行
なった結果が図１７である。この直後に、請求項18〜請
求項20に係る発明を用いて、前記機能ブロックの集積回
路基板間の移動結果が、集積回路基板間の設計制約条件
に違反していないことを確認する。

【０１３６】続いて、従来の設計支援装置等を用いて各
集積回路基板内の機能ブロックを適当に配置し直した
後、請求項３や請求項8に係る発明を用いると、基板間
での機能ブロックの位置合わせを行なうことができるた
め、他方の集積回路基板の機能ブロックの配置位置を考
慮した、機能ブロックの最終配置が決定できる。図１８
に配置決定後の各集積回路基板を示す。

【０１３７】以上説明したように、請求項１〜請求項２
０までの本発明を組み合わせて用いることで、前記集積
回路装置を円滑に、対話的に、そして正確に設計するこ
とが可能となる。

【０１３８】

【発明の効果】本発明によると、2つの集積回路基板か
らなるCOC型のマルチチップモジュールの集積回路を設
計する際、これら集積回路基板を端子接続する場所を考
慮して、そのフロアプラン図やレイアウト図を表示する
ため、視覚的にこれら基板間の関係が容易に理解でき
る。

【０１３９】また、基板間での機能ブロックの移動や機
能ブロック同士の位置合わせ、基板間ラッツネストの表
示、、基板間で連動した表示図の拡大、縮小表示、基板
間配線経路の表示、等の編集機能を提供するため、前記
2つの基板の並行設計が可能となり、その設計作業や修
正作業も容易化、効率化できる。

【０１４０】また、基板間の設計制約への適合性の評価
を上記編集作業を行っている過程で確認できるため、早
期に前記集積回路の実現可能性が判断でき、結果として
設計手戻りの回数が減り、設計期間の短期化が可能とな
る。

【図面の簡単な説明】

【図１】本発明の半導体集積回路の設計支援装置の実施
の形態１のハードウエア構成図の例を示す図

【図２】半導体集積回路装置の例を示す図

【図３】半導体集積回路装置の設計フローの例を示す図

【図４】実施の形態１における機能ブロックの移動処理
の実行例を示す図

【図５】実施の形態１における機能ブロックの辺合わせ
処理の実行例を示す図

【図６】本発明の半導体集積回路の設計支援装置の実施
の形態２のハードウェア構成図の例を示す図

【図７】実施の形態２における表示図の拡大処理の実行
例を示す図

【図８】実施の形態２における機能ブロックの移動処理
の実行例を示す図

【図９】実施の形態２における機能ブロックの辺合わせ
処理の実行例を示す図

【図１０】本発明の半導体集積回路の設計支援装置の実
施の形態３のハードウエア構成図の例を示す図

【図１１】実施の形態３における基板間ラッツネストの
表示例を示す図

【図１２】本発明の半導体集積回路の設計支援装置の実
施の形態４のハードウェア構成図の例を示す図

【図１３】実施の形態４における基板間配線経路の表示
例を示す図

【図１４】（ａ）本発明の半導体集積回路の設計支援装
置の実施の形態５のハードウエア構成図の例を示す図 （ｂ）実施の形態５における制約評価装置の処理フロー
の例を示す図

【図１５】実施の形態６における半導体集積回路装置の
例を示す図

【図１６】実施の形態６におけるラッツネストの表示処
理の実行例を示す図

【図１７】実施の形態６における移動処理の実行例を示
す図

【図１８】実施の形態６における半導体集積回路装置の
編集結果の例を示す図

【図１９】主記憶装置の構成例を示す図

【図２０】実施の形態１における副記憶装置の構成例を
示す図

【図２１】実施の形態２における副記憶装置の構成例を
示す図

【図２２】従来の半導体集積回路の設計支援装置のハー
ドウエア構成図の例を示す図

【図２３】従来の半導体集積回路の設計フローの例を示
す図

【符号の説明】

１０１ 入力装置 １０２ 主記憶装置 １０３ 第１副記憶装置 １０４ 第２副記憶装置 １０５ 表示装置 １０６ 関連付け装置 １０７ 表示切替装置 １０８ 制御装置 ６０１ 入力装置 ６０２ 主記憶装置 ６０３ 第１副記憶装置 ６０４ 第２副記憶装置 ６０５ 多画面表示装置 ６０６ 関連付け装置 ６０７ 座標管理装置 ６０８ 制御装置 １００１ 入力装置 １００２ 主記憶装置 １００３ 第１副記憶装置 １００４ 第２副記憶装置 １００５ 表示装置 １００６ 関連ブロック抽出装置 １００７ 座標管理装置 １００８ 他基板ブロック表示制御装置 １００９ 基板内ラッツネスト表示制御装置 １０１０ 基板間ラッツネスト表示制御装置 １０１１ 制御装置 １２０１ 入力装置 １２０２ 主記憶装置 １２０３ 第１副記憶装置 １２０４ 第２副記憶装置 １２０５ 表示装置 １２０６ 基板間配線抽出装置 １２０７ 配線表示制御装置 １２０８ 制御装置 １４０１ 入力装置 １４０２ 主記憶装置 １４０３ 第１副記憶装置 １４０４ 第２副記憶装置 １４０５ 表示装置 １４０６ 制約評価装置 １４０７ 制御装置

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−106053（ＪＰ，Ａ) 特開 平７−271843（ＪＰ，Ａ) 特開 平７−44591（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 17/50 H01L 23/52

Claims (20)

(57)【特許請求の範囲】
1. 【請求項１】 ２つの集積回路基板から構成される集積
   回路で、他の集積回路と端子接続可能な構造を有する第
   １の集積回路基板、および同じく他の集積回路と端子接
   続可能な構造を有する第２の集積回路基板の２つの集積
   回路基板を端子接続して１つの集積回路とする回路のフ
   ロアプランおよびレイアウトを決定するために、少くと
   も入力装置と記憶装置と表示装置と制御装置を備えた設
   計支援装置であり、 前記第１の集積回路基板と前記第２の集積回路基板とで
   端子接続する位置関係を管理しながら、前記制御装置
   が、前記入力装置からの指定に応じた前記集積回路基板
   のフロアプラン図やレイアウト図を前記表示装置上に表
   示させることを特徴とする半導体集積回路の設計支援装
   置。
2. 【請求項２】 前記第１の集積回路基板と前記第２の集
   積回路基板との間で、一方の集積回路基板を構成する機
   能ブロック群の中から１つ以上の機能ブロックを選択で
   きる前記入力装置と、この選択された機能ブロックを、
   これの配置位置を管理しながら他方の集積回路基板上に
   移動させる前記制御装置と、を備えたことを特徴とする
   請求項１に記載の半導体集積回路の設計支援装置。
3. 【請求項３】 前記第１の集積回路基板と前記第２の集
   積回路基板との間で、一方の集積回路基板上の任意の機
   能ブロックの一辺と、他方の集積回路基板上の任意の機
   能ブロックの一辺とを選択できる前記入力装置と、前記
   選択された機能ブロックの辺同士でそのＸ座標値または
   Ｙ座標値が一致するように、該機能ブロックをそれが搭
   載されている集積回路基板上で移動させる前記制御装置
   と、を備えたことを特徴とする請求項１に記載の半導体
   集積回路の設計支援装置。
4. 【請求項４】 ２つの集積回路基板から構成される集積
   回路で、他の集積回路と端子接続可能な構造を有する第
   １の集積回路基板、および同じく他の集積回路と端子接
   続可能な構造を有する第２の集積回路基板の２つの集積
   回路基板を端子接続して１つの集積回路とする回路のフ
   ロアプランおよびレイアウトを決定するための設計支援
   装置であり、 キーボードやマウス等の入力装置と、 前記集積回路の設計データや前記各集積回路基板の基板
   データを記憶する記憶装置と、 ＣＲＴ等の表示装置と、 前記２つの集積回路基板同士で前記端子接続するための
   論理的な位置の関係を付けを行う関連付け装置と、 前記入力装置からの指定に応じて獲得する前記基板デー
   タを切替える表示切替装置と、 これらの実行を制御する制御装置を備え、 前記第１の集積回路基板と前記第２の集積回路基板とで
   端子接続する位置関係を記憶している前記記憶装置の内
   容に基づいて、前記関連付け装置が該位置関係の変更に
   逐次対応した座標位置の管理を行うと共に、前記入力装
   置からの指定に応じて前記表示切替装置が必要なデータ
   の選択を行うことで、前記集積回路基板のフロアプラン
   図やレイアウト図を前記位置関係に基づいて前記表示装
   置上に表示させることを特徴とする半導体集積回路の設
   計支援装置。
5. 【請求項５】 ２つの集積回路基板から構成される集積
   回路で、他の集積回路と端子接続可能な構造を有する第
   １の集積回路基板、および同じく他の集積回路と端子接
   続可能な構造を有する第２の集積回路基板の２つの集積
   回路基板を端子接続して１つの集積回路とする回路のフ
   ロアプランおよびレイアウトを決定するために、少くと
   も入力装置と記憶装置と表示装置と制御装置を備えた設
   計支援装置であり、 前記表示装置は少くとも2つの表示画面を有し、前記制
   御装置が前記第１の集積回路基板と前記第２の集積回路
   基板とで端子接続する位置関係を管理しながら、前記各
   集積回路基板のフロアプラン図やレイアウト図の設計図
   面を前記表示装置上の別々の表示画面に同時に表示させ
   ることを特徴とする半導体集積回路の設計支援装置。
6. 【請求項６】 前記第１の集積回路基板と前記第２の集
   積回路基板の前記設計図面が前記表示装置の第1の表示
   画面及び第2の表示画面に表示されている状態で、一方
   の表示画面に表示されている設計図面を拡大表示もしく
   は縮小表示した時、他方の表示画面に表示されている設
   計図面も連動して拡大表示もしくは縮小表示させる機能
   を備えたことを特徴とする請求項５に記載の半導体集積
   回路の設計支援装置。
7. 【請求項７】 前記表示画面に表示されている前記第１
   の集積回路基板と前記第２の集積回路基板との設計図面
   の間で、この設計図面を介して一方の集積回路基板を構
   成する機能ブロック群の中から１つ以上の機能ブロック
   を選択できる前記入力装置と、この選択された機能ブロ
   ックを、これの配置位置を管理しながら他方の集積回路
   基板の設計図面上に移動させる前記制御装置と、を備え
   たことを特徴とする請求項５に記載の半導体集積回路の
   設計支援装置。
8. 【請求項８】 前記表示画面に表示されている前記第１
   の集積回路基板と前記第２の集積回路基板との設計図面
   の間で、この設計図面を介して一方の集積回路基板上の
   任意の機能ブロックの一辺と、他方の集積回路基板上の
   任意の機能ブロックの一辺とを選択できる前記入力装置
   と、前記選択された機能ブロックの辺同士でそのＸ座標
   値またはＹ座標値が一致するように、該機能ブロックを
   それが搭載されている集積回路基板上で移動させる前記
   制御装置と、を備えたことを特徴とする請求項５に記載
   の半導体集積回路の設計支援装置。
9. 【請求項９】 ２つの集積回路基板から構成される集積
   回路で、他の集積回路と端子接続可能な構造を有する第
   １の集積回路基板、および同じく他の集積回路と端子接
   続可能な構造を有する第２の集積回路基板の２つの集積
   回路基板を端子接続して１つの集積回路とする回路のフ
   ロアプランおよびレイアウトを決定するための設計支援
   装置であり、 キーボードやマウス等の入力装置と、 前記集積回路の設計データや前記各集積回路基板の基板
   データを記憶する記憶装置と、 ＣＲＴ等上に個々に他と共通の座標系を持つ多画面を表
   示できる多画面表示装置と、 前記２つの集積回路基板間に論理的な関係付けを行う関
   連付け装置と、 前記多画面表示装置上の各表示画面に予め設定された座
   標系に基づいて、各集積回路基板の設計画面の表示位置
   を管理する座標管理装置と、 これらの実行を制御する制御装置を備え、 前記表示装置は少くとも2つの表示画面を有し、前記制
   御装置が前記第１の集積回路基板と前記第２の集積回路
   基板とで端子接続する位置関係を前記座標管理装置が管
   理しながら、前記各集積回路基板のフロアプラン図やレ
   イアウト図の設計図面を前記多画面表示装置上の別々の
   表示画面に同時に表示させることを特徴とする半導体集
   積回路の設計支援装置。
10. 【請求項１０】 ２つの集積回路基板からなる集積回路
    で、他の集積回路と端子接続可能な構造を有する第１の
    集積回路基板、および同じく他の集積回路と端子接続可
    能な構造を有する第２の集積回路基板の２つの集積回路
    基板を端子接続し、１つの集積回路とする回路のフロア
    プランおよびレイアウトを決定するために、少くとも入
    力装置と記憶装置と表示装置と制御装置を備えた設計支
    援装置であり、 前記第１の集積回路基板および前記第２の集積回路基板
    を構成する機能ブロック間の接続関係を前記表示装置上
    で視覚的に示す補助線を表示する時に、前記表示装置に
    表示されている一方の集積回路基板内の指定された機能
    ブロックと論理的に直接接続関係をもつ他方の集積回路
    基板内の機能ブロックを探し出し、前記探し出された機
    能ブロックの形状と配置位置を管理しながら前記一方の
    集積回路基板上に表示させ、この表示させた機能ブロッ
    クと前記指定された機能ブロック間に前記補助線を表示
    させる機能を備えたことを特徴とする半導体集積回路の
    設計支援装置。
11. 【請求項１１】 前記第１の集積回路基板上の機能ブロ
    ックと前記第２の集積回路基板を上の機能ブロックの間
    での接続関係を表す前記補助線を前記表示装置に表示す
    る際、この補助線を、同じ前記集積回路基板内の機能ブ
    ロック間の接続関係を表す前記補助線とは表示方法を変
    えて表示する機能を備えたことを特徴とする請求項１０
    に記載の半導体集積回路の設計支援装置。
12. 【請求項１２】 前記異る集積回路基板上の機能ブロッ
    ク間の接続関係を表す補助線を、前記同じ前記集積回路
    基板内の機能ブロック間の接続関係を表す補助線とは色
    を変えて表示することを特徴とする請求項１１に記載の
    半導体集積回路の設計支援装置。
13. 【請求項１３】 前記異る集積回路基板上の機能ブロッ
    ク間の接続関係を表す補助線を、前記同じ前記集積回路
    基板内の機能ブロック間の接続関係を表す補助線とは太
    さや線種を変えて表示することを特徴とする請求項１１
    に記載の半導体集積回路の設計支援装置。
14. 【請求項１４】 ２つの集積回路基板から構成される集
    積回路で、他の集積回路と端子接続可能な構造を有する
    第１の集積回路基板、および同じく他の集積回路と端子
    接続可能な構造を有する第２の集積回路基板の２つの集
    積回路基板を端子接続して１つの集積回路とする回路の
    フロアプランおよびレイアウトを決定するための設計支
    援装置であり、 キーボードやマウス等の入力装置と、 前記集積回路の設計データや前記各集積回路基板の基板
    データを記憶する記憶装置と、 ＣＲＴ等の表示装置と、 指定された機能ブロックと直接的な接続関係を持つ機能
    ブロック群を獲得する関係ブロック抽出装置と、 前記表示装置での前記両集積回路基板の表示位置を管理
    する座標管理装置と、 前記関係ブロック抽出装置で獲得された前記機能ブロッ
    ク群の中の、前記指定された機能ブロックが存在する集
    積回路基板上には存在しない他集積回路基板上の機能ブ
    ロックの情報を獲得し、その情報に基づいて前記表示装
    置に表示する他基板ブロック表示制御装置と、 前記関係ブロック抽出装置で獲得された機能ブロック群
    の中の、前記指定された機能ブロックとこれが存在する
    集積回路基板上に存在する機能ブロック群との間でラッ
    ツネストを生成し表示する基板内ラッツネスト表示制御
    装置と、 前記関係ブロック抽出装置で獲得された機能ブロック群
    の中の、前記指定された機能ブロックと、これが存在す
    る集積回路基板上には存在しない他集積回路基板上の機
    能ブロック群との間でラッツネストを生成し表示する基
    板間ラッツネスト表示制御装置と、 これらの実行を制御する制御装置と、を備え、 前記第１の集積回路基板および前記第２の集積回路基板
    を構成する機能ブロック間の接続関係を前記表示装置上
    で視覚的に示す補助線であるラッツネストを表示する時
    に、前記表示装置に表示されている一方の集積回路基板
    内の指定された機能ブロックと論理的に直接接続関係を
    もつ他方の集積回路基板内の機能ブロックを前記関係ブ
    ロック抽出装置が探し出し、前記探し出された機能ブロ
    ックの形状と配置位置を前記座標管理装置が管理しなが
    ら前記他基板ブロック表示制御装置が前記一方の集積回
    路基板上に表示させ、この表示させた機能ブロックと前
    記指定された機能ブロックとの間に基板間ラッツネスト
    表示制御装置がラッツネストを表示させ、前記一方の集
    積回路基板内の機能ブロックと前記指定された機能ブロ
    ックとの間については前記基板内ラッツネスト表示制御
    装置がラッツネストを表示させることを特徴とする半導
    体集積回路の設計支援装置。
15. 【請求項１５】 ２つの集積回路基板からなる集積回路
    で、他の集積回路と端子接続可能な構造を有する第１の
    集積回路基板、および同じく他の集積回路と端子接続可
    能な構造を有する第２の集積回路基板の２つの集積回路
    基板を端子接続し、１つの集積回路とする回路のフロア
    プランおよびレイアウトを決定するために、少なくとも
    表示装置と入力装置と記憶装置と制御装置とを備えた設
    計支援装置であり、 前記第１の集積回路基板と前記第２の集積回路基板との
    間の基板間配線が存在する時に、前記各集積回路基板図
    上に前記基板間配線の配線経路と基板上の配線端子を視
    覚的に明示して表示する機能を備えることを特徴とする
    半導体集積回路の設計支援装置。
16. 【請求項１６】 前記集積回路基板上に、前記基板間配
    線と前記各集積回路基板の基板内だけで配線が完結する
    基板内配線とが共に存在する時に、前記基板間配線と前
    記基板内配線を一緒に表示する手段と、前記基板間配線
    のみを表示する手段と、前記基板内配線のみを表示する
    手段とを備え、 前記入力装置からの前記表示の手段の指定に応じて、前
    記集積回路基板図の配線の表示方法を変更することを特
    徴とする請求項１５に記載の半導体集積回路の設計支援
    装置。
17. 【請求項１７】 ２つの集積回路基板から構成される集
    積回路で、他の集積回路と端子接続可能な構造を有する
    第１の集積回路基板、および同じく他の集積回路と端子
    接続可能な構造を有する第２の集積回路基板の２つの集
    積回路基板を端子接続して１つの集積回路とする回路の
    フロアプランおよびレイアウトを決定するための設計支
    援装置であり、 キーボードやマウス等の入力装置と、 前記集積回路の設計データや前記各集積回路基板の基板
    データを記憶する記憶装置と、 ＣＲＴ等の表示装置と、 前記２つの集積回路基板の機能ブロック間を基板上の端
    子を介して接続している配線を洗い出す基板間配線抽出
    装置と、 前記基板間配線抽出装置で獲得された基板間配線を前記
    各集積回路基板図上に表示する配線表示制御装置と、 これらの実行を制御する制御装置と、を備え、 前記第１の集積回路基板と前記第２の集積回路基板との
    間の基板間配線の全てを前記基板間配線抽出装置が見つ
    け出し、この見つけ出された基板間配線の配線経路と基
    板上の配線端子を、前記配線表示制御装置が前記各集積
    回路基板図上に前記基板間配線の視覚的に明示して表示
    することを特徴とする半導体集積回路の設計支援装置。
18. 【請求項１８】 ２つの集積回路基板からなる集積回路
    で、他の集積回路と端子接続可能な構造を有する第１の
    集積回路基板、および同じく他の集積回路と端子接続可
    能な構造を有する第２の集積回路基板の２つの集積回路
    基板を端子接続し、１つの集積回路とする回路のフロア
    プランおよびレイアウトを決定するために、少なくとも
    表示装置と入力装置と記憶装置と制御装置とを備えた設
    計支援装置であり、 前記第１の集積回路基板と前記第２の集積回路基板との
    間での機能ブロックの移動等で、前記集積回路基板の構
    成や形状を変更させた時、前記各集積回路基板への機能
    ブロックの割り当てにより決まる基板間配線の数と、前
    記集積回路基板の大きさにより決まる基板端子の数とを
    比較して、設計制約の評価を行う手段を有することを特
    徴とする半導体集積回路の設計支援装置。
19. 【請求項１９】 前記基板間配線の数と前記基板端子の
    数を比較した結果を前記表示装置に表示する手段を有す
    ることを特徴とする請求項１８に記載の半導体集積回路
    の設計支援装置。
20. 【請求項２０】 ２つの集積回路基板から構成される集
    積回路で、他の集積回路と端子接続可能な構造を有する
    第１の集積回路基板、および同じく他の集積回路と端子
    接続可能な構造を有する第２の集積回路基板の２つの集
    積回路基板を端子接続して１つの集積回路とする回路の
    フロアプランおよびレイアウトを決定するための設計支
    援装置であり、 キーボードやマウス等の入力装置と、 前記集積回路の設計データや前記各集積回路基板の基板
    データを記憶する記憶装置と、 ＣＲＴ等の表示装置と、 前記２つの集積回路基板間の設計制約を評価する制約評
    価装置と、 これらの実行を制御する制御装置と、を備え、 前記第１の集積回路基板と前記第２の集積回路基板との
    間での機能ブロックの移動等で、前記集積回路基板の構
    成や形状を変更させた時、前記制御装置は前記制約評価
    装置に、前記各集積回路基板への機能ブロックの割り当
    てにより決まる基板間配線の数と、前記集積回路基板の
    大きさにより決まる基板端子の数とを計算させてその計
    算結果を比較させることで、設計制約の評価を行う手段
    を有することを特徴とする半導体集積回路の設計支援装
    置。