Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3098503B2 - 前方後方保護段数の検出方法、その装置および前方後方保護段数の検出方法を記録した記録媒体 - Google Patents
[go: Go Back, main page]

JP3098503B2 - 前方後方保護段数の検出方法、その装置および前方後方保護段数の検出方法を記録した記録媒体 - Google Patents

前方後方保護段数の検出方法、その装置および前方後方保護段数の検出方法を記録した記録媒体

Info

Publication number
JP3098503B2
JP3098503B2 JP10353801A JP35380198A JP3098503B2 JP 3098503 B2 JP3098503 B2 JP 3098503B2 JP 10353801 A JP10353801 A JP 10353801A JP 35380198 A JP35380198 A JP 35380198A JP 3098503 B2 JP3098503 B2 JP 3098503B2
Authority
JP
Japan
Prior art keywords
input
protection
value
true
sampling clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10353801A
Other languages
English (en)
Other versions
JP2000165369A (ja
Inventor
武 小田島
竜一 高橋
Original Assignee
宮城日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 宮城日本電気株式会社 filed Critical 宮城日本電気株式会社
Priority to JP10353801A priority Critical patent/JP3098503B2/ja
Publication of JP2000165369A publication Critical patent/JP2000165369A/ja
Application granted granted Critical
Publication of JP3098503B2 publication Critical patent/JP3098503B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、検出対象にサンプ
リングクロックにて特定回数連続して所定の事象が入力
したかを判定して判定結果を生成する前方後方保護段数
の検出方法、その装置および前方後方保護段数の検出方
法を記録した記録媒体に関する。
【0002】
【従来の技術】従来、例えばデータを伝送する通信シス
テムなどにおいて、データの送信側および受信側に前方
および後方に複数段の保護段数を有する各種保護回路が
設けられている。これら保護回路としては、例えば特開
平6−36167号公報、特開平7−38623号公
報、特開平9−46328号公報および特開平10−2
8109号公報に記載の構成などが知られている。
【0003】そして、特開平6−36167号公報は、
2進数によるカウントで構成、すなわち保護段数が2の
n乗の桁で表せる場合、n個のFFにより構成し、リセ
ット部の一方の出力はFF1〜FFnのリセット端子に
並列に入力され、他方の出力は2ビットで構成され、そ
のうちの1ビットは前方検出部へ、他方の1ビットは後
方検出部へ入力される。そして、リセット部は、フリッ
プ・フロップFFが前方保護をカウントするときは、正
常パターンがきたときにFFをリセットさせる情報を作
成し、フリップ・フロップFFが後方保護をカウントす
るときは、異常パターンがきたときにFFをリセットさ
せる情報を作成して制御する。また、カウント部を構成
する各フリップ・フロップFFのQ出力は全て並列に前
方検出部および後方検出部に入力される。さらに、各フ
リップ・フロップFFの*Q出力は自己のD端子および
次段FFのC端子に入力される。なお、最終段のフリッ
プ・フロップFFnの*Q出力は自己のD端子のみに入
力される。そして、前方検出部の出力および後方検出部
の出力はいずれも保護部に入力され、保持部は一定期間
だけ保護アラームを発生する。この保護アラームは、同
時にリセット部にフィードバックされ、リセット情報の
作成に使用している。
【0004】また、特開平7−38623号公報に記載
のものは、フリップ・フロップの前方保護のアラームや
後方保護のアラーム解除の現在の出力をフィードバック
して排他的論理和演算手段に加え、次のタイミングで入
力されるエラーの有無を示す信号と排他的論理和を求め
てカウント手段に加えることにより、1個のカウント手
段で前方保護用のカウントと後方保護用のカウントの切
り替えを行う。そしてまた、前方保護/後方保護の段数
を決定する前方保護ようデコード手段において、所定の
信号を出力するための基準値をそれぞれ設定し、1つ前
の保護状態を認識する。そして、1つ前の状態と現在受
信したエラーの有無を示す入力信号により、第1の論理
演算手段および第2の論理演算手段において所定の論理
処理をし、フリップ・フロップの出力から前方保護のア
ラームの出力と後方保護のアラームの解除をし、エラー
の有無を示す入力信号を受信した直後にアラームまたは
アラーム解除出力を確定している。
【0005】さらに、特開平9−46328号公報に記
載のものは、一致信号を同期用として使用する加算信号
とし、不一致信号を同期外れ用として使用する減算信号
とする1つの加減算カウンタにて前方保護回路と後方保
護回路とを構成し、加減算カウンタにこの加減算カウン
タが保護段数以上に計数いることを回避するための制御
回路を付加した構成としている。
【0006】また、特開平10−28109号公報に記
載のものは、プリセット付きの一対のカウンタを用いて
後方および前方の保護段数を計数する。そして、保護段
数の計数値を後方と前方とに分けて共通のメモリを用い
て記憶させ、各ビット毎に保護段数の計数値の書き込み
および読み出しの処理をしている。
【0007】
【発明が解決しようとする課題】しかしながら、上記デ
ジタル回路設計における保護回路などの特開平6−36
167号公報、特開平7−38623号公報、特開平9
−46328号公報および特開平10−28109号公
報に記載のような前方後方の保護段数を検出する構成で
は、シフトレジスタを用いているので、定義された保護
段数のビット幅を持つシフトレジスタが必要となり、保
護段数が大きい場合に回路規模を縮小することができな
くなるとともに、任意の保護段数の変更に対応して回路
を設計することが困難である問題がある。
【0008】本発明は、このような点に鑑みなされたも
ので、回路規模を大きくすることなく任意の保護段数の
変更に対応可能な前方後方保護段数の検出方法、その装
置および前方後方保護段数の検出方法を記録した記録媒
体に関する。
【0009】
【課題を解決するための手段】請求項1記載の前方後方
保護段数の検出方法は、検出対象にサンプリングクロッ
クにて特定回数連続して所定の事象が入力したかを判定
して判定結果を生成する前方後方保護段数の検出方法で
あって、前方後方共通に用いられるとともに、前記サン
プリングクロックと任意に設定可能な設定値とが入力さ
れ、所定のカウント値を出力する第1の工程と、前記サ
ンプリングクロック、前記カウント値、検出対象、任意
に設定可能な前方段数値及び後方段数値が入力され、前
記保護段数カウンタへの初期値読込およびカウントUp
許可を出力するとともに、判定結果を生成する第2の工
程と、前記検出対象に「偽」の事象が前記サンプリング
クロックでn回連続入力したら、前記判定結果を「偽」
とし、前記検出対象に「真」の事象が前記サンプリング
クロックでm回連続入力したら、前記判定結果を「真」
とする第3の工程と、前記サンプリングクロックの入力
をトリガに動作し、前記初期値読込の入力が「真」の場
合はカウント値を前記設定値の初期値とし、前記初期値
読込の入力が「偽」で前記カウントUp許可の入力が
「真」であればカウント値をインクリメントするととも
に、前記初期値が入力されることにより、[前方段数値
又は後方段数値+1−初期値]段の前方後方の保護動作
を行う第4の工程とを備えることを特徴とする。請求項
2に記載の前方後方保護段数の検出装置は、検出対象に
サンプリングクロックにて特定回数連続して所定の事象
が入力したかを判定して判定結果を生成する前方後方保
護段数の検出装置であって、前方後方共通に用いられる
とともに、前記サンプリングクロックと任意に設定可能
な設定値とが入力され、所定のカウント値を出力する保
護段数用カウンタと、前記サンプリングクロック、前記
カウント値、検出対象、任意に設定可能な前方段数値及
び後方段数値が入力され、前記保護段数カウンタへの初
期値読込およびカウントUp許可を出力するとともに、
判定結果を生成する保護段数判定機能とを備え、前記保
護段数判定機能は、前記検出対象に「偽」の事象が前記
サンプリングクロックでn回連続入力したら、前記判定
結果を「偽」とし、前記検出対象に「真」の事象が前記
サンプリングクロックでm回連続入力したら、前記判定
結果を「真」とし、前記保護段数用カウンタは、前記サ
ンプリングクロックの入力をトリガに動作し、前記初期
値読込の入力が「真」の場合はカウント値を前記設定値
の初期値とし、前記初期値読込の入力が「偽」で前記カ
ウントUp許可の入力が「真」であればカウント値をイ
ンクリメントするとともに、前記初期値が入力されるこ
とにより、[前方段数値又は後方段数値+1−初期値]
段の前方後方の保護動作を行うことを特徴とする。
【0010】
【0011】
【0012】
【0013】
【0014】
【0015】
【0016】
【0017】
【発明の実施の形態】次に、本発明の一実施の形態を示
す前方後方保護段数の検出装置の構成を図面を参照して
説明する。
【0018】図1において、前方後方保護段数の検出装
置は、前方・後方共通に用いられる保護段数用カウンタ
1と、この保護段数カウンタ1へ出力される制御信号お
よび保護段数判定結果を生成する保護段数判定機能2と
を備え、検出対象3に「偽」の事象がサンプリングクロ
ック4でn回連続入力したら、保護段数判定機能2の判
定結果5を「偽」とし、検出対象3に「真」の事象がサ
ンプリングクロック4でm回連続入力したら、保護段数
判定機能2の判定結果5を「真」とするもので、前方n
段・後方m段の保護段数検出装置である。
【0019】そして、保護段数用カウンタ1には、サン
プリングクロック4が入力されるとともに、任意に設定
可能な初期設定値7が初期値8から入力される。また、
保護段数用カウンタ1は、所定のカウント値を保護段数
判定機能2に出力する。
【0020】一方、保護段数判定機能2には、検出対象
3が接続されて所定の信号が入力されるとともに、サン
プリングクロック4および任意に設定可能な前方段数値
10と後方段数値11とが入力される。そして、保護段
数判定機能2は、初期値読込6カウントUp許可9の信
号を保護段数カウンタ1に出力するとともに、判定結果
5を出力する。
【0021】そして、保護段数用カウンタ1は、サンプ
リングクロック4の入力をトリガに動作し、初期値読込
6の入力が「真」の場合は保護段数用カウンタ1のカウ
ント値を初期設定値7の入力の値である初期値8とし、
初期値読込6の入力が「偽」でカウントUp許可9の入
力が「真」であれば保護段数用カウンタ1のカウント値
をインクリメントする。さらに、保護段数用カウンタ1
は、初期値8が入力されることにより、前方段数値10
および後方段数値11を保護段数判定機能2へ入力し、
[数値+1−初期値]段の保護動作をする。そして、段
数値を保護段数の値そのものの値とする場合は、初期設
定値7への入力となる初期値8の値を「1」とする。
【0022】また、保護段数判定機能2は、判定結果
5、検出対象3、カウント値、前方段数値1および後方
段数値を参照した新たな判定結果5、前方保護段数およ
び後方保護段数を一つの保護段数用カウンタ1でカウン
トさせる制御の生成をする。
【0023】なお、「真」および「偽」の各値は、実際
のデジタル回路において使用するアプリケーションに対
応して、対応する電圧が決定される。
【0024】次に、上記実施の形態の動作を図2に示す
フローチャートおよび図3に示すタイミングチャートを
参照して説明する。
【0025】まず、保護段数判定機能2は、判定結果5
が「真」か否かを判断する(ステップ1)。そして、判
定結果5が「真」であることを判断すると、検出対象3
が「真」か否かを判断する(ステップ2)。さらに、検
出対象3が「真」であると判断した場合、初期値読込6
が「真」およびカウントUp許可9が「偽」に設定され
て保護段数用カウンタ1にこれらを入力するとともに、
判定結果5はサンプリングクロック4に同期して「真」
が代入され(ステップ3)、処理が終了する。
【0026】また、ステップ2で、検出対象が「真」で
はない、すなわち検出対象が「偽」であることを判断す
ると、保護段数用カウンタ1のカウント値が前方段数値
10と同一か否かを判断する(ステップ4)そして、カ
ウント値が前方段数値10と同一であると判断した場合
には、初期値読込6が「真」およびカウントUp許可9
が「偽」に設定されて保護段数用カウンタ1にこれらを
入力するとともに、判定結果5はサンプリングクロック
4に同期して「偽」が代入され(ステップ5)、処理が
終了する。
【0027】さらに、ステップ4で、カウント値が前方
段数値10と同一ではないことを判断すると、初期値読
込6が「偽」およびカウントUp許可9が「真」に設定
されて保護段数用カウンタ1にこれらを入力するととも
に、判定結果5はサンプリングクロック4に同期して
「真」が代入され(ステップ6)、処理が終了する。
【0028】一方、ステップ1で、判定結果5が「真」
ではないことを判断すると、検出対象3が「偽」か否か
を判断する(ステップ7)。さらに、検出対象3が
「真」であると判断した場合、初期値読込6が「真」お
よびカウントUp許可9が「偽」に設定されて保護段数
用カウンタ1にこれらを入力するとともに、判定結果5
はサンプリングクロック4に同期して「偽」が代入され
(ステップ8)、処理が終了する。
【0029】また、ステップ7で、検出対象が「偽」で
はないことを判断すると、保護段数用カウンタ1のカウ
ント値が後方段数値11と同一か否かを判断する(ステ
ップ9)そして、カウント値が後方段数値11と同一で
あると判断した場合には、初期値読込6が「真」および
カウントUp許可9が「偽」に設定されて保護段数用カ
ウンタ1にこれらを入力するとともに、判定結果5はサ
ンプリングクロック4に同期して「真」が代入され(ス
テップ10)、処理が終了する。
【0030】さらに、ステップ9で、カウント値が後方
段数値11と同一ではないことを判断すると、初期値読
込6が「偽」およびカウントUp許可9が「真」に設定
されて保護段数用カウンタ1にこれらを入力するととも
に、判定結果5はサンプリングクロック4に同期して
「偽」が代入され(ステップ11)、処理が終了する。
【0031】次に、上記実施の形態の具体的な動作を図
3に示すタイミングチャートを参照して説明する。ここ
で、前方段数値10が「4」、後方段数値11が「3」
の信号を設定入力し、初期値8が「1」でサンプリング
クロック4の立ち上がり動作について説明する。まず、
判定結果5が「偽」の状態から始まり、サンプリングク
ロック4から入力されるクロック1入力時に、検出対象
3は「偽」なので初期値読込6が「真」となり、初期値
8の「1」に保護段数用カウンタ1のカウント値が初期
化される。
【0032】そして、クロック2入力時には検出対象3
が「真」で、かつ保護段数用カウンタ1のカウント値が
後方段数値「3」に満たないので、カウントUp許可9
が「真」となり、保護段数用カウンタ1のカウント値が
インクリメントされる。
【0033】また、クロック3入力時には検出対象3が
「偽」なので、クロック1入力時と同じカウント値の初
期化の動作をする。
【0034】さらに、クロック4およびクロック5入力
時には検出対象3が「真」なので、クロック2入力時と
同じカウント値のインクリメントの動作をする。
【0035】そして、クロック6入力時には検出対象3
が「偽」なので、クロック1入力時と同じカウント値の
初期化の動作をする。
【0036】また、クロック7およびクロック8入力時
には検出対象3が「真」なので、クロック2入力時と同
じカウント値のインクリメントの動作をする。
【0037】さらに、クロック9入力時には検出対象3
が「真」で、かつ保護段数用カウンタ1のカウント値が
後方段数値11の「3」を満たし、「後方段数値+1−
初期値=3」回連続して検出対象3に「真」が入力した
ことになり、判定結果5を「真」とする。そして、初期
値読込6が「真」となり、初期値(8)の1に保護段数
用カウンタ1のカウント値が初期化される。
【0038】一方、クロック10入力からは、判定結果
5が「真」の状態での処理となる。すなわち、クロック
10入力時には検出対象3か「偽」で、かつ保護段数用
カウンタ1のカウント値が前方段数値「4」に満たない
ので、カウントUp許可9が「真」となり、保護段数用
カウンタ1のカウント値がインクリメントされる。
【0039】また、クロック11入力時には検出対象3
が「真」なので初期値読込6が「真」となり、初期値8
の「1」に保護段数用カウンタ1のカウント値が初期化
される。
【0040】さらに、クロック12およびクロック13
入力時には検出対象3が「偽」なので、クロック10入
力時と同じカウント値のインクリメントの動作をする。
【0041】また、クロック14入力時には検出対象3
が「真」なので、クロック11入力時と同じカウント値
の初期化の動作をする。
【0042】さらに、クロック15、クロック16およ
びクロック17入力時には検出対象3が「偽」なので、
クロック10入力時と同じカウント値のインクリメント
の動作をする。
【0043】また、クロック18入力時には検出対象3
が「真」なので、クロック11入力時と同じカウント値
の初期化の動作をする。
【0044】さらに、クロック19、クロック20およ
びクロック21入力時には検出対象3が「偽」なのでク
ロック10入力時と同じカウント値のインクリメントの
動作をする。
【0045】そして、クロック22入力時には検出対象
3が「偽」で、かつ保護段数用カウンタ1のカウント値
が前方段数値10の「4」を満たし、「前方段数値+1
−初期値=4」回連続して検出対象3に「偽」が入力し
たことになり、判定結果5を「偽」とする。さらに、初
期値読込6が「真」となり、初期値8の1に保護段数用
カウンタ1のカウント値が初期化される。
【0046】このように、上記実施の形態では、前方4
段(4+1−1=4)、後方3段(3+1−1=3)の
保護段数検出装置を実現できる。ここで用いた「初期
値」および前方段数値10、後方段数値11を任意に変
える事で、任意段数の前方後方保護段数検出装置を提供
でき、汎用性を向上できる。
【0047】上述したように、上記実施の形態によれ
ば、検出対象3にサンプリングクロック4にて特定回数
連続して「真」あるいは「偽」の事象が入力したかを判
定して判定結果5を生成する前方後方保護段数検出装置
であって、前方・後方共通に用いられる保護段数用カウ
ンタ1と、保護段数カウンタ1へ出力される制御信号お
よび保護段数判定結果を生成する保護段数判定機能2と
を備え、カウンタを用いて実現することで、nビットの
カウンタにて2のn乗段の保護段数へ対応できる。
【0048】さらに、前方・後方共通に用いられる保護
段数用カウンタ1を用いたため、前方保護段数用カウン
タと後方保護段数用カウンタとを共用可能とする制御機
能が付与されることにより、従来の前方後方保護段数検
出装置に比して回路規模を削減できる。
【0049】また、保護段数用カウンタ1のカウンタ値
を前方・後方個別に制御する機能を有する保護段数判定
機能2を用いたため、従来の前方後方保護段数検出装置
では困難な1つの回路構成による任意の保護段数への対
応が簡単な構成で容易にでき、汎用性を向上できる。
【0050】なお、上記実施の形態において、前方段数
値10を「4」、後方段数値11を「3」と入力し、カ
ウント値との比較判定ステップにある「初期値」を
「1」として説明したが、上述したように、「初期値」
および前方段数値10、後方段数値11を任意に設定で
きる。
【0051】また、上記実施の形態においては、例えば
図4に示すように、デジタル回路設計において、ハード
ウェアの動作を表現する機能記述言語を用いて前方後方
保護段数の検出装置を設計するなど、いずれのアプリケ
ーションの動作に対応して設定できる。
【0052】
【発明の効果】本発明によれば、検出対象にサンプリン
グクロックにて特定回数連続して所定の事象が入力した
かを判定して判定結果を生成する前方後方保護段数検出
の際に、前方・後方共通に用いられる保護段数用カウン
タと、保護段数カウンタへ出力される制御信号および保
護段数判定結果を生成する保護段数判定機能とを備え、
カウンタを用いて実現することで、nビットのカウンタ
にて2のn乗段の保護段数へ対応できる。
【0053】また、前方・後方共通に用いられる保護段
数用カウンタを用いたため、前方保護段数用カウンタと
後方保護段数用カウンタとを共用可能とする制御機能が
付与されることにより、従来の前方後方保護段数検出装
置に比して回路規模を削減できる。
【0054】さらに、保護段数用カウンタのカウンタ値
を前方・後方個別に制御する機能を有する保護段数判定
機能を用いたため、従来の前方後方保護段数検出装置で
は困難な1つの回路構成による任意の保護段数への対応
が簡単な構成で容易にでき、汎用性を向上できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態を示す前方後方保護段数
の検出装置のブロック図である。
【図2】同上保護段数を検出する動作を示すフローチャ
ートである。
【図3】同上保護段数を検出する動作を示すタイミング
チャートである。
【図4】同上デジタル回路設計においてハードウェアの
動作を表現する機能記述言語を用いて設計した説明図で
ある。
【符号の説明】
1 保護段数用カウンタ 2 保護段数判定機能 3 検出対象 4 サンプリングクロック 5 判定結果 6 初期値読込 7 初期設定値 8 初期値 9 カウントUp許可 10 前方段数値 11 後方段数値
フロントページの続き (56)参考文献 特開 平6−21937(JP,A) 特開 平9−46328(JP,A) 特開 平3−270335(JP,A) 特開 平3−77446(JP,A) 特開 昭62−147832(JP,A) 特開 平5−207006(JP,A) 特開 昭62−245833(JP,A) (58)調査した分野(Int.Cl.7,DB名) H04L 7/00

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 検出対象にサンプリングクロックにて特
    定回数連続して所定の事象が入力したかを判定して判定
    結果を生成する前方後方保護段数の検出方法であって、 前方後方共通に用いられるとともに、前記サンプリング
    クロックと任意に設定可能な設定値とが入力され、所定
    のカウント値を出力する第1の工程と、 前記サンプリングクロック、前記カウント値、検出対
    象、任意に設定可能な前方段数値及び後方段数値が入力
    され、前記保護段数カウンタへの初期値読込およびカウ
    ントUp許可を出力するとともに、判定結果を生成する
    第2の工程と、 前記検出対象に「偽」の事象が前記サンプリングクロッ
    クでn回連続入力したら、前記判定結果を「偽」とし、
    前記検出対象に「真」の事象が前記サンプリングクロッ
    クでm回連続入力したら、前記判定結果を「真」とする
    第3の工程と、 前記サンプリングクロックの入力をトリガに動作し、前
    記初期値読込の入力が「真」の場合はカウント値を前記
    設定値の初期値とし、前記初期値読込の入力が「偽」で
    前記カウントUp許可の入力が「真」であればカウント
    値をインクリメントするとともに、前記初期値が入力さ
    れることにより、[前方段数値又は後方段数値+1−初
    期値]段の前方後方の保護動作を行う第4の工程とを備
    えることを特徴とする前方後方保護段数の検出方法。
  2. 【請求項2】 検出対象にサンプリングクロックにて特
    定回数連続して所定の事象が入力したかを判定して判定
    結果を生成する前方後方保護段数の検出装置であって、 前方後方共通に用いられるとともに、前記サンプリング
    クロックと任意に設定可能な設定値とが入力され、所定
    のカウント値を出力する保護段数用カウンタと、 前記サンプリングクロック、前記カウント値、検出対
    象、任意に設定可能な前方段数値及び後方段数値が入力
    され、前記保護段数カウンタへの初期値読込およびカウ
    ントUp許可を出力するとともに、判定結果を生成する
    保護段数判定機能とを備え、 前記保護段数判定機能は、 前記検出対象に「偽」の事象が前記サンプリングクロッ
    クでn回連続入力したら、前記判定結果を「偽」とし、
    前記検出対象に「真」の事象が前記サンプリングクロッ
    クでm回連続入力したら、前記判定結果を「真」とし、 前記保護段数用カウンタは、前記サンプリングクロック
    の入力をトリガに動作し、前記初期値読込の入力が
    「真」の場合はカウント値を前記設定値の初期値とし、
    前記初期値読込の入力が「偽」で前記カウントUp許可
    の入力が「真」であればカウント値をインクリメントす
    るとともに、 前記初期値が入力されることにより、[前方段数値又は
    後方段数値+1−初期値]段の前方後方の保護動作を行
    うことを特徴とする前方後方保護段数の検出装置。
JP10353801A 1998-11-30 1998-11-30 前方後方保護段数の検出方法、その装置および前方後方保護段数の検出方法を記録した記録媒体 Expired - Fee Related JP3098503B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10353801A JP3098503B2 (ja) 1998-11-30 1998-11-30 前方後方保護段数の検出方法、その装置および前方後方保護段数の検出方法を記録した記録媒体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10353801A JP3098503B2 (ja) 1998-11-30 1998-11-30 前方後方保護段数の検出方法、その装置および前方後方保護段数の検出方法を記録した記録媒体

Publications (2)

Publication Number Publication Date
JP2000165369A JP2000165369A (ja) 2000-06-16
JP3098503B2 true JP3098503B2 (ja) 2000-10-16

Family

ID=18433316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10353801A Expired - Fee Related JP3098503B2 (ja) 1998-11-30 1998-11-30 前方後方保護段数の検出方法、その装置および前方後方保護段数の検出方法を記録した記録媒体

Country Status (1)

Country Link
JP (1) JP3098503B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3565206B2 (ja) * 2002-02-05 2004-09-15 日本電気株式会社 伝送データフレーム同期回路及び伝送データフレーム同期方法

Also Published As

Publication number Publication date
JP2000165369A (ja) 2000-06-16

Similar Documents

Publication Publication Date Title
US7069481B2 (en) Data recovery circuit for minimizing power consumption by non-integer times oversampling
US4774686A (en) Serial digital signal processing circuitry
JP3098503B2 (ja) 前方後方保護段数の検出方法、その装置および前方後方保護段数の検出方法を記録した記録媒体
JP3049029B1 (ja) 前方後方保護段数の検出方法、その装置および前方後方保護段数の検出方法を記録した記録媒体
US4096471A (en) Method and apparatus for transfer of asynchronously changing data words
US5590371A (en) Serial communication circuit on an LSI chip and communicating with another microcomputer on the chip
JP2967649B2 (ja) 受信同期回路
US5752183A (en) Method and apparatus for reducing power consumption in a subscriber unit of a communication system
CA1074920A (en) Detection of errors in digital signals
JP3412927B2 (ja) フレーム同期回路
JP2849952B2 (ja) フレーム同期回路
JP2644112B2 (ja) Fifo試験診断回路
US7158599B2 (en) Elastic store circuit
JP2586375B2 (ja) 試験機能付きカウンタ回路
JP2862926B2 (ja) フレーム同期保護回路
JP2002271427A (ja) ノイズ除去回路
JP3266034B2 (ja) 通信制御装置
JP3137090B2 (ja) エラー検出回路
SU670958A2 (ru) Устройство дл обработки телеизмерительной информации
SU1272357A1 (ru) Буферное запоминающее устройство
JP2638337B2 (ja) エラーカウンタ回路
JP2001168729A (ja) データ伝送システム
JPH0332138A (ja) インタフェース制御装置
JPH04365236A (ja) フレームアライナ
JP2002281504A (ja) 0/1検出回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees