JP3103741B2 - 樹脂封止型半導体装置およびその製造方法 - Google Patents
樹脂封止型半導体装置およびその製造方法Info
- Publication number
- JP3103741B2 JP3103741B2 JP07016832A JP1683295A JP3103741B2 JP 3103741 B2 JP3103741 B2 JP 3103741B2 JP 07016832 A JP07016832 A JP 07016832A JP 1683295 A JP1683295 A JP 1683295A JP 3103741 B2 JP3103741 B2 JP 3103741B2
- Authority
- JP
- Japan
- Prior art keywords
- external connection
- package
- semiconductor device
- resin
- connection electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000000034 method Methods 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 7
- 238000007747 plating Methods 0.000 claims description 3
- 239000003566 sealing material Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、樹脂封止型半導体装置
のパッケージ部より突出して設けられた外部電極端子の
配列効率を向上させた樹脂封止型半導体装置およびその
製造方法に関するものである。
のパッケージ部より突出して設けられた外部電極端子の
配列効率を向上させた樹脂封止型半導体装置およびその
製造方法に関するものである。
【０００２】
【従来の技術】図５は従来の樹脂封止型半導体装置を示
す平面図であり、図６はその側面図、図７はその底面図
である。図５，図６および図７において、従来の樹脂封
止型半導体装置は、半導体素子をその内部に封止したパ
ッケージ部１と、前記パッケージ部１の側面より突出し
た外部接続電極２より構成されている。前記外部接続電
極２は、その形状において、表面実装可能なように、外
部接続電極の先端部２ａは接合面に対して平坦な形状と
なってる。
す平面図であり、図６はその側面図、図７はその底面図
である。図５，図６および図７において、従来の樹脂封
止型半導体装置は、半導体素子をその内部に封止したパ
ッケージ部１と、前記パッケージ部１の側面より突出し
た外部接続電極２より構成されている。前記外部接続電
極２は、その形状において、表面実装可能なように、外
部接続電極の先端部２ａは接合面に対して平坦な形状と
なってる。
【０００３】そして従来の樹脂封止型半導体装置は、パ
ッケージ部１の側面に設けた外部接続電極２をプリント
回路基板上にはんだ付けすることにより実装されるもの
である。
ッケージ部１の側面に設けた外部接続電極２をプリント
回路基板上にはんだ付けすることにより実装されるもの
である。
【０００４】
【発明が解決しようとする課題】しかしながら、近年は
電子機器の小型化に伴う樹脂封止型半導体装置の小型
化、外部接続電極の狭ピッチ化の要望が強く、外部接続
電極間がこれまで以上に狭くなるとプリント回路基板に
実装不可能となり、またプリント回路基板面積の縮小化
に伴い、実装面積もできる限り縮小化することが必要と
なってくる。このような背景により、従来の樹脂封止型
半導体装置の構成、特に外部接続電極の構成では、パッ
ケージ部の周辺部に外部接続電極をリードとして設けて
いるので、小型化・狭ピッチ化に対応することはできな
くなり、面積の縮小したプリント回路基板には実装する
ことができないという課題があった。
電子機器の小型化に伴う樹脂封止型半導体装置の小型
化、外部接続電極の狭ピッチ化の要望が強く、外部接続
電極間がこれまで以上に狭くなるとプリント回路基板に
実装不可能となり、またプリント回路基板面積の縮小化
に伴い、実装面積もできる限り縮小化することが必要と
なってくる。このような背景により、従来の樹脂封止型
半導体装置の構成、特に外部接続電極の構成では、パッ
ケージ部の周辺部に外部接続電極をリードとして設けて
いるので、小型化・狭ピッチ化に対応することはできな
くなり、面積の縮小したプリント回路基板には実装する
ことができないという課題があった。
【０００５】本発明は、前記課題を解決し、小型化・狭
ピッチ化を実現できる樹脂封止型半導体装置を提供する
ことを目的とするものである。
ピッチ化を実現できる樹脂封止型半導体装置を提供する
ことを目的とするものである。
【０００６】
【課題を解決するための手段】前記課題を解決するため
に、本発明の樹脂封止型半導体装置は、半導体素子をパ
ッケージ部内に封止してなる樹脂封止型半導体装置であ
って、前記パッケージ部側面に設けられ、封止された前
記半導体素子と電気的に接続された側面外部接続電極
と、前記側面外部接続電極と電気的に接続し、前記パッ
ケージ部の上下両表面に配列して設けられた外部接続電
極とを有し、前記外部接続電極においてパッケージ部の
上下両表面のどちらか一面の外部接続電極は、パッケー
ジ部に対して凹形状であり、他の一面の外部接続電極
は、パッケージ部に対して凸形状であることを特徴とす
る。
に、本発明の樹脂封止型半導体装置は、半導体素子をパ
ッケージ部内に封止してなる樹脂封止型半導体装置であ
って、前記パッケージ部側面に設けられ、封止された前
記半導体素子と電気的に接続された側面外部接続電極
と、前記側面外部接続電極と電気的に接続し、前記パッ
ケージ部の上下両表面に配列して設けられた外部接続電
極とを有し、前記外部接続電極においてパッケージ部の
上下両表面のどちらか一面の外部接続電極は、パッケー
ジ部に対して凹形状であり、他の一面の外部接続電極
は、パッケージ部に対して凸形状であることを特徴とす
る。
【０００７】製造方法においては、リードフレーム部上
に半導体素子を接合した後、接合した半導体素子を含む
領域を封止材で封止し、パッケージ部を形成する第１工
程と、前記第１工程で形成したパッケージ部の全面に金
属を蒸着する第２工程と、前記第２工程で形成した金属
蒸着物を部分的に除去し、前記パッケージ部の一表面に
対して、前記リードフレーム部と接続した電極パターン
を配列形成する第３工程と、前記第３工程で配列形成し
た電極パターンに対して、メッキ処理し、パッケージ部
の一表面に外部接続電極を形成する第４工程と、リード
フレーム部とパッケージ部とを分断する第５工程とより
なることを特徴とする。
に半導体素子を接合した後、接合した半導体素子を含む
領域を封止材で封止し、パッケージ部を形成する第１工
程と、前記第１工程で形成したパッケージ部の全面に金
属を蒸着する第２工程と、前記第２工程で形成した金属
蒸着物を部分的に除去し、前記パッケージ部の一表面に
対して、前記リードフレーム部と接続した電極パターン
を配列形成する第３工程と、前記第３工程で配列形成し
た電極パターンに対して、メッキ処理し、パッケージ部
の一表面に外部接続電極を形成する第４工程と、リード
フレーム部とパッケージ部とを分断する第５工程とより
なることを特徴とする。
【０００８】
【作用】前記構成により、側面外部接続電極の電極間ピ
ッチが狭い場合でも、側面外部接続電極と電気的に接続
された表面外部接続電極もしくは裏面外部接続電極、ま
たは表面外部接続電極と裏面外部接続電極の両方とを用
いることにより、パッケージ部の面を利用して電極配列
の効率化を図ることができ、より狭ピッチ化、多ピン化
に対応できる。また、実装面積の縮小化が要求される場
合でも、従来より外部接続電極が短いため、より実装面
積を狭くできる。
ッチが狭い場合でも、側面外部接続電極と電気的に接続
された表面外部接続電極もしくは裏面外部接続電極、ま
たは表面外部接続電極と裏面外部接続電極の両方とを用
いることにより、パッケージ部の面を利用して電極配列
の効率化を図ることができ、より狭ピッチ化、多ピン化
に対応できる。また、実装面積の縮小化が要求される場
合でも、従来より外部接続電極が短いため、より実装面
積を狭くできる。
【０００９】また、本発明の樹脂封止型半導体装置の表
面外部接続電極を凹型、裏面外部接続電極を凸型などと
することにより、樹脂封止型半導体装置同士を重ね合わ
せて実装することができる。
面外部接続電極を凹型、裏面外部接続電極を凸型などと
することにより、樹脂封止型半導体装置同士を重ね合わ
せて実装することができる。
【００１０】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。
しながら説明する。
【００１１】図１は本発明の実施例における樹脂封止型
半導体装置を示す平面図であり、図２はその側面図、図
３は底面図である。
半導体装置を示す平面図であり、図２はその側面図、図
３は底面図である。
【００１２】図１，図２および図３において、本実施例
の樹脂封止型半導体装置は、その内部に半導体素子を封
止しているパッケージ部１の側面に形成された側面外部
接続電極３をそれぞれ表面外部接続電極４、もしくは裏
面外部接続電極５と電気的に接続している。すなわち、
側面外部接続電極３から表面側に表面外部接続電極４と
して引き回し、また側面外部接続電極３から裏面側に裏
面外部接続電極５として引き回している。前記表面外部
接続電極４は、側面に形成された側面外部接続電極３の
ピン数と、実装するべきプリント回路基板の接合電極の
配列とを考慮して、パッケージ部１の表面上に対して、
パッケージ部１の面積を有効に利用できる最適条件で引
き回して配列している。なお、図においては、格子状配
列としているが、ちどり配列であっても何等問題ない。
の樹脂封止型半導体装置は、その内部に半導体素子を封
止しているパッケージ部１の側面に形成された側面外部
接続電極３をそれぞれ表面外部接続電極４、もしくは裏
面外部接続電極５と電気的に接続している。すなわち、
側面外部接続電極３から表面側に表面外部接続電極４と
して引き回し、また側面外部接続電極３から裏面側に裏
面外部接続電極５として引き回している。前記表面外部
接続電極４は、側面に形成された側面外部接続電極３の
ピン数と、実装するべきプリント回路基板の接合電極の
配列とを考慮して、パッケージ部１の表面上に対して、
パッケージ部１の面積を有効に利用できる最適条件で引
き回して配列している。なお、図においては、格子状配
列としているが、ちどり配列であっても何等問題ない。
【００１３】したがって、側面外部接続電極３が多ピン
となったり、狭ピッチとなったり、あるいはプリント回
路基板の実装面積が狭い場合でも、前記表面外部接続電
極４もしくは前記裏面外部接続電極５によって、プリン
ト回路基板等に実装することが可能となる。なお、前記
パッケージ部１の側面に形成された側面外部接続電極３
は、前記パッケージ部１の内部に封止されている半導体
素子の電極と電気的に内部接続されているものである。
となったり、狭ピッチとなったり、あるいはプリント回
路基板の実装面積が狭い場合でも、前記表面外部接続電
極４もしくは前記裏面外部接続電極５によって、プリン
ト回路基板等に実装することが可能となる。なお、前記
パッケージ部１の側面に形成された側面外部接続電極３
は、前記パッケージ部１の内部に封止されている半導体
素子の電極と電気的に内部接続されているものである。
【００１４】また、たとえば前記表面外部接続電極４を
パッケージ部１に埋め込んだ凹型、前記裏面外部接続電
極５を厚みを持たせた凸型とし、表面外部接続電極４と
裏面外部接続電極５とを重ね合わせることができる形状
とすることにより、樹脂封止型半導体装置のパッケージ
部１同士を重ね合わせて実装することも可能である。さ
らに、たとえば前記表面外部接続電極４も前記裏面外部
接続電極５もプリント回路基板に両面実装することによ
り、体積的に小型化できる。本実施例においては、パッ
ケージ部１の表面・裏面の両面に外部接続電極４，５を
形成しているが、どちらか一方の面に形成してもよく、
プリント回路基板への実装構成を考慮して形成する。
パッケージ部１に埋め込んだ凹型、前記裏面外部接続電
極５を厚みを持たせた凸型とし、表面外部接続電極４と
裏面外部接続電極５とを重ね合わせることができる形状
とすることにより、樹脂封止型半導体装置のパッケージ
部１同士を重ね合わせて実装することも可能である。さ
らに、たとえば前記表面外部接続電極４も前記裏面外部
接続電極５もプリント回路基板に両面実装することによ
り、体積的に小型化できる。本実施例においては、パッ
ケージ部１の表面・裏面の両面に外部接続電極４，５を
形成しているが、どちらか一方の面に形成してもよく、
プリント回路基板への実装構成を考慮して形成する。
【００１５】次に、本発明の一実施例にかかる樹脂封止
型半導体装置の製造方法について図面を参照しながら説
明する。
型半導体装置の製造方法について図面を参照しながら説
明する。
【００１６】図４（ａ）〜（ｅ）は、本実施例の樹脂封
止型半導体装置の製造方法を示す工程図である。図４に
おいては、各工程の処理を明瞭に示すために、ハッチン
グを一部に付している。
止型半導体装置の製造方法を示す工程図である。図４に
おいては、各工程の処理を明瞭に示すために、ハッチン
グを一部に付している。
【００１７】まず図４（ａ）においては、リードフレー
ム６上に半導体素子を接合した後、接合した半導体素子
を含む領域を樹脂封止し、パッケージ部１を形成した状
態を示している（第１工程）。
ム６上に半導体素子を接合した後、接合した半導体素子
を含む領域を樹脂封止し、パッケージ部１を形成した状
態を示している（第１工程）。
【００１８】次に図４（ｂ）においては、前記第１工程
で形成したパッケージ部１の表面・側面・裏面の全面に
金属蒸着物７を蒸着した状態を示している（第２工
程）。
で形成したパッケージ部１の表面・側面・裏面の全面に
金属蒸着物７を蒸着した状態を示している（第２工
程）。
【００１９】次に図４（ｃ）においては、マスクを用い
て、レーザー技術やエッチング技術により前記第２工程
で形成した金属蒸着物７を部分的に除去し、表面、裏面
に対して、目的とする配列を構成できるように電極パタ
ーン８を形成した状態を示している（第３工程）。
て、レーザー技術やエッチング技術により前記第２工程
で形成した金属蒸着物７を部分的に除去し、表面、裏面
に対して、目的とする配列を構成できるように電極パタ
ーン８を形成した状態を示している（第３工程）。
【００２０】次に図４（ｄ）においては、前記第３工程
で形成した電極パターン８に対して、メッキ処理するこ
とにより表面外部接続電極４もしくは裏面外部接続電極
５を形成した状態を示している（第４工程）。
で形成した電極パターン８に対して、メッキ処理するこ
とにより表面外部接続電極４もしくは裏面外部接続電極
５を形成した状態を示している（第４工程）。
【００２１】最後に図４（ｅ）においては、リードフレ
ーム６とパッケージ部１とを分断（フレームカット工
程）した状態を示している（第５工程）。この状態にお
いて、パッケージ部１の側面のリードフレーム６の破断
面と表面外部接続電極４もしくは裏面外部接続電極５と
は、接続しているものである。
ーム６とパッケージ部１とを分断（フレームカット工
程）した状態を示している（第５工程）。この状態にお
いて、パッケージ部１の側面のリードフレーム６の破断
面と表面外部接続電極４もしくは裏面外部接続電極５と
は、接続しているものである。
【００２２】なお、パッケージ部１上に凹形状の電極パ
ターン８を形成する際は、第２工程の金属蒸着物７を蒸
着する前に予め、パッケージ部１に凹部を形成すること
により、凹形状の電極パターン８を形成し、凹形状の表
面（裏面）外部接続電極４（５）を形成することができ
る。また、凸形状の電極パターン８を形成する際は、第
２工程の金属蒸着物７の蒸着量を多くすることにより、
凸形状の電極パターン８を形成し、凸形状の表面（裏
面）外部接続電極４（５）を形成することができる。
ターン８を形成する際は、第２工程の金属蒸着物７を蒸
着する前に予め、パッケージ部１に凹部を形成すること
により、凹形状の電極パターン８を形成し、凹形状の表
面（裏面）外部接続電極４（５）を形成することができ
る。また、凸形状の電極パターン８を形成する際は、第
２工程の金属蒸着物７の蒸着量を多くすることにより、
凸形状の電極パターン８を形成し、凸形状の表面（裏
面）外部接続電極４（５）を形成することができる。
【００２３】
【発明の効果】以上説明したように、本発明は多ピン、
狭ピッチ、実装面積の縮小化により実装が困難と思われ
る樹脂封止型半導体装置の表面もしくは裏面に、側面外
部接続電極と電気的に接続された表面外部接続電極もし
くは裏面外部接続電極を形成することにより、実装可能
とし、多ピン、狭ピッチ、実装面積の縮小化に大きな効
果をもたらすことができる。
狭ピッチ、実装面積の縮小化により実装が困難と思われ
る樹脂封止型半導体装置の表面もしくは裏面に、側面外
部接続電極と電気的に接続された表面外部接続電極もし
くは裏面外部接続電極を形成することにより、実装可能
とし、多ピン、狭ピッチ、実装面積の縮小化に大きな効
果をもたらすことができる。
【図１】本発明の一実施例にかかる樹脂封止型半導体装
置を示す平面図
置を示す平面図
【図２】本発明の一実施例にかかる樹脂封止型半導体装
置を示す側面図
置を示す側面図
【図３】本発明の一実施例にかかる樹脂封止型半導体装
置を示す底面図
置を示す底面図
【図４】本発明の一実施例にかかる樹脂封止型半導体装
置の製造方法を示す工程図
置の製造方法を示す工程図
【図５】従来の樹脂封止型半導体装置を示す平面図
【図６】従来の樹脂封止型半導体装置を示す側面図
【図７】従来の樹脂封止型半導体装置を示す底面図
１ パッケージ部 ２ 外部接続電極 ３ 側面外部接続電極 ４ 表面外部接続電極 ５ 裏面外部接続電極 ６ リードフレーム ７ 金属蒸着物 ８ 電極パターン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−128891（ＪＰ，Ａ) 特開 昭63−258050（ＪＰ，Ａ) 特開 平４−37057（ＪＰ，Ａ) 特開 平４−277636（ＪＰ，Ａ) 特開 平６−140738（ＪＰ，Ａ) 実開 平２−68446（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/28 H01L 21/60
Claims (2)
- 【請求項１】 半導体素子をパッケージ部内に封止して
なる樹脂封止型半導体装置であって、前記パッケージ部
側面に設けられ、封止された前記半導体素子と電気的に
接続された側面外部接続電極と、前記側面外部接続電極
と電気的に接続し、前記パッケージ部の上下両表面に配
列して設けられた外部接続電極とを有し、前記外部接続
電極においてパッケージ部の上下両表面のどちらか一面
の外部接続電極は、パッケージ部に対して凹形状であ
り、他の一面の外部接続電極は、パッケージ部に対して
凸形状であることを特徴とする樹脂封止型半導体装置。 - 【請求項２】 リードフレーム部上に半導体素子を接合
した後、接合した半導体素子を含む領域を封止材で封止
し、パッケージ部を形成する第１工程と、前記第１工程
で形成したパッケージ部の全面に金属を蒸着する第２工
程と、前記第２工程で形成した金属蒸着物を部分的に除
去し、前記パッケージ部の一表面に対して、前記リード
フレーム部と接続した電極パターンを配列形成する第３
工程と、前記第３工程で配列形成した電極パターンに対
して、メッキ処理し、パッケージ部の一表面に外部接続
電極を形成する第４工程と、リードフレーム部とパッケ
ージ部とを分断する第５工程とよりなることを特徴とす
る樹脂封止型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07016832A JP3103741B2 (ja) | 1995-02-03 | 1995-02-03 | 樹脂封止型半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07016832A JP3103741B2 (ja) | 1995-02-03 | 1995-02-03 | 樹脂封止型半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08213504A JPH08213504A (ja) | 1996-08-20 |
| JP3103741B2 true JP3103741B2 (ja) | 2000-10-30 |
Family
ID=11927179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07016832A Expired - Fee Related JP3103741B2 (ja) | 1995-02-03 | 1995-02-03 | 樹脂封止型半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3103741B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63258050A (ja) * | 1987-04-15 | 1988-10-25 | Mitsubishi Electric Corp | 半導体装置 |
| JP2654034B2 (ja) * | 1987-11-14 | 1997-09-17 | 松下電工株式会社 | 半導体ｉｃ装置 |
| JPH0268446U (ja) * | 1988-11-14 | 1990-05-24 | ||
| JP2799472B2 (ja) * | 1990-05-31 | 1998-09-17 | イビデン株式会社 | 電子部品搭載用基板 |
| JP2962586B2 (ja) * | 1991-03-05 | 1999-10-12 | 新光電気工業株式会社 | 半導体装置とその製造方法及びこれに用いる接合体 |
| JP2794972B2 (ja) * | 1991-03-12 | 1998-09-10 | イビデン株式会社 | リードレスチップキャリア |
-
1995
- 1995-02-03 JP JP07016832A patent/JP3103741B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08213504A (ja) | 1996-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5240588A (en) | Method for electroplating the lead pins of a semiconductor device pin grid array package | |
| US5953589A (en) | Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same | |
| JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
| JP4731021B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US20040094833A1 (en) | Semiconductor package | |
| JP2001326295A (ja) | 半導体装置および半導体装置製造用フレーム | |
| KR20030076199A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH01179334A (ja) | 半導体素子の実装方法 | |
| JP3292082B2 (ja) | ターミナルランドフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
| JP3103741B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| US5118556A (en) | Film material for film carrier manufacture and a method for manufacturing film carrier | |
| JPH05343608A (ja) | 混成集積回路装置 | |
| JP2533011B2 (ja) | 表面実装型半導体装置 | |
| JP2901941B2 (ja) | 高周波電力用半導体装置 | |
| JP3467410B2 (ja) | リードフレームの製造方法 | |
| JP3271500B2 (ja) | 半導体装置 | |
| JP3230318B2 (ja) | 半導体装置用リードフレーム | |
| JPH11102991A (ja) | 半導体素子搭載フレーム | |
| JP2500610B2 (ja) | 半導体装置 | |
| JPH07249707A (ja) | 半導体パッケージ | |
| JPS63307762A (ja) | 半導体装置 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| JP3409465B2 (ja) | 樹脂封止型半導体装置 | |
| JP2025183632A (ja) | 半導体装置、および半導体装置の製造方法 | |
| JP4569048B2 (ja) | 面実装型半導体パッケージおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070825 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080825 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080825 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090825 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100825 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110825 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120825 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |