Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3105273B2 - Inspection method of resist pattern - Google Patents
[go: Go Back, main page]

JP3105273B2 - Inspection method of resist pattern - Google Patents

Inspection method of resist pattern

Info

Publication number
JP3105273B2
JP3105273B2 JP03030091A JP3009191A JP3105273B2 JP 3105273 B2 JP3105273 B2 JP 3105273B2 JP 03030091 A JP03030091 A JP 03030091A JP 3009191 A JP3009191 A JP 3009191A JP 3105273 B2 JP3105273 B2 JP 3105273B2
Authority
JP
Japan
Prior art keywords
pattern
resist
resist pattern
resist film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03030091A
Other languages
Japanese (ja)
Other versions
JPH04268712A (en
Inventor
洋之 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP03030091A priority Critical patent/JP3105273B2/en
Publication of JPH04268712A publication Critical patent/JPH04268712A/en
Application granted granted Critical
Publication of JP3105273B2 publication Critical patent/JP3105273B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】 本発明は、LSI,超LSI等
の高密度集積回路の製造に際するレジストパターンの検
査方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for inspecting a resist pattern when manufacturing a high-density integrated circuit such as an LSI and a super LSI.

【0002】[0002]

【従来の技術】 近年、半導体集積回路等の高性能化、
高集積度化への要求は一層増大の傾向にあり、従来の紫
外線を用いたフォトリソグラフィーに代わって電子線、
軟X線、イオンビーム等を用いたリソグラフィーによる
超微細なパターン加工技術の確立への努力が払われてい
る。特に、フォトマスクの製造では既に電子線リソグラ
フィーが工業的に実用化されており、ウェハ基板への電
子線の直接描画も試みられている。一方、このような超
微細リソグラフィー技術を可能にするためには、露光装
置の描画精度の要求が厳しくなり、使われるレジスト材
料もそれに応えられる特性を有するものでなければなら
ないし、レジストプロセスも非常に重要視される。ま
た、レジストは数多く開発されているが、一般的には電
子線等の照射によって崩壊反応を起こして照射部が可溶
化するポジ型と、電子線等の照射によって架橋反応を起
こして照射部が不溶化するネガ型とに分類される。超微
細な高解像度を形成し得るという点ではポジ型レジスト
の方がネガ型レジストよりも優れている。
2. Description of the Related Art In recent years, the performance of semiconductor integrated circuits and the like has been improved.
The demand for higher integration is on the rise, and electron beams, instead of conventional photolithography using ultraviolet light,
Efforts have been made to establish an ultrafine pattern processing technique by lithography using soft X-rays, ion beams, and the like. In particular, in the manufacture of photomasks, electron beam lithography has already been industrially put to practical use, and direct writing of electron beams on wafer substrates has been attempted. On the other hand, in order to enable such ultra-fine lithography technology, the requirements for drawing accuracy of an exposure apparatus have become strict, and the resist material used must have properties that can meet the demands. Is considered important. In addition, many resists have been developed, but in general, a positive type, in which a collapse reaction is caused by irradiation with an electron beam and the irradiated part is solubilized, and a cross-linking reaction is caused by irradiation with an electron beam and the irradiated part is generally formed. It is classified as a negative type that insolubilizes. A positive resist is superior to a negative resist in that an ultrafine high resolution can be formed.

【0003】さて、半導体集積回路等の製造工程におい
ては、品質管理等を目的として、基板上に形成されたレ
ジストパターンの検査が行われており、レジストパター
ンが微細な場合には走査型電子顕微鏡(SEM)を用い
て検査している。
In a manufacturing process of a semiconductor integrated circuit or the like, a resist pattern formed on a substrate is inspected for the purpose of quality control and the like. When the resist pattern is fine, a scanning electron microscope is used. (SEM).

【0004】[0004]

【発明が解決しようとする課題】しかしながら、電子ビ
ーム、イオンビームあるいはX線によって基板にレジス
トを形成する際に、前記基板上のすでに形成された複雑
もしくは微細なパターンの中に、レジストパターンを形
成した場合、前記レジストパターンをSEMにて観察す
ると、鮮明な前記レジストパターンの画像が得られない
ものであり、従来では不鮮明なレジストパターン画像か
ら精度の低い検査が行われていたに過ぎないものであっ
た。
However, when a resist is formed on a substrate by electron beam, ion beam or X-ray, a resist pattern is formed in a complicated or fine pattern already formed on the substrate. In this case, when the resist pattern is observed with a SEM, a clear image of the resist pattern cannot be obtained. Conventionally, only a low-precision inspection is performed from an unclear resist pattern image. there were.

【0005】また、レジストパターンの寸法の検査を行
うについては、基板を破断し、その断面をSEMにより
観察することにより行われていた。上述したように、レ
ジストパターンをSEMを用いて観察する方法は種々提
案されているのであるが、いずれの方法も、前記レジス
トパターンをリアルタイムに、且つ高精度に観察するの
は非常に困難であった。
[0005] Inspection of the dimensions of a resist pattern has been carried out by breaking a substrate and observing a cross section thereof with an SEM. As described above, various methods for observing a resist pattern using an SEM have been proposed. However, it is very difficult to observe the resist pattern in real time and with high accuracy in any method. Was.

【0006】本発明は、かかる事情によりなされたもの
であり、製造工程に関わる基板の性質に関与することな
く、しかも基板を破断することなく前記レジストパター
ンの観察を容易に行い得るレジストパターンの検査方法
を提供することを目的とするものである。
The present invention has been made in view of the foregoing circumstances, and has been made in consideration of the above-described circumstances. Inspection of a resist pattern capable of easily observing the resist pattern without affecting the properties of the substrate involved in the manufacturing process and without breaking the substrate. It is intended to provide a method.

【0007】[0007]

【課題を解決するための手段】上記の目的を達成するた
めに種々研究の結果、基板への電子ビーム、集束イオン
ビーム、紫外線又はX線を用いたレジストパターン形成
工程において、微細もしくは複雑なパターンの中に前記
レジストパターンを形成後、直接に前記レジストパター
ンを検査せずに、前記基板の所定の場所に検査用パター
ンを前記レジストパターンと同時に形成し、前記検査用
パターンを検査することにより、前記レジストパターン
の評価を行うことによって上記の課題を解決し得ること
を見い出して本発明を完成したものである。そのため
に、本発明のレジストパターンの検査方法は、基板への
電子ビーム、集束イオンビーム、紫外線又はX線を用い
たレジストパターン形成工程において、微細もしくは複
雑なパターンの中に前記レジストパターンを形成後、前
記基板の微細もしくは複雑な加工がなされていない部分
に検査用パターンを前記レジストパターンと同時に形成
し、前記検査用パターンを検査することによって、前記
レジストパターンの評価を可能にしたレジストパターン
の検査方法であって、前記レジストパターンには下層レ
ジスト膜と上層レジスト膜が形成され、上層レジスト膜
には所定の幅のレジストパターンが形成され、当該上層
レジスト膜に形成されたレジストパターンの中の下層レ
ジスト膜には、前記上層レジスト膜に形成されたレジス
トパターンより幅の狭い所定の幅のレジストパターンが
形成されてなり、前記検査用パターンには下層レジスト
膜と上層レジスト膜が形成され、この上層レジスト膜に
は、前記レジストパターンの上層レジスト膜に形成され
たレジストパターンより幅の広い所定の幅のレジストパ
ターンが形成され、この上層レジスト膜に形成されたレ
ジストパターンの中の下層レジスト膜には、この上層レ
ジスト膜に形成されたレジストパターンより幅の狭い所
定の幅のレジストパターンが形成されてなり、当該検査
用レジストパターンの下層レジスト膜に形成されている
レジストパターンの寸法を測長することによって、前記
レジストパターンの下層レジスト膜に形成されたレジス
トパターンの寸法を評価することを特徴とする。
As a result of various studies for achieving the above object, fine or complicated patterns are formed in a resist pattern forming process using an electron beam, a focused ion beam, ultraviolet rays or X-rays on a substrate. After forming the resist pattern in, without directly inspecting the resist pattern, by forming an inspection pattern simultaneously with the resist pattern in a predetermined location of the substrate, by inspecting the inspection pattern, The present invention has been completed by finding that the above problem can be solved by evaluating the resist pattern. Therefore, the method for inspecting a resist pattern according to the present invention includes a step of forming the resist pattern in a fine or complicated pattern in a resist pattern forming step using an electron beam, a focused ion beam, ultraviolet rays or X-rays on a substrate. Inspection of a resist pattern that enables the evaluation of the resist pattern by forming an inspection pattern simultaneously with the resist pattern on a portion of the substrate where fine or complicated processing is not performed, and inspecting the inspection pattern. A method, wherein a lower resist film and an upper resist film are formed on the resist pattern, a resist pattern having a predetermined width is formed on the upper resist film, and a lower resist film in the resist pattern formed on the upper resist film is formed. The resist film has a resist pattern formed on the upper resist film. A resist pattern having a predetermined width smaller than the predetermined width is formed, a lower resist film and an upper resist film are formed on the inspection pattern, and the upper resist film is formed on the upper resist film of the resist pattern. A resist pattern having a predetermined width wider than the formed resist pattern is formed, and the lower resist film in the resist pattern formed on the upper resist film has a smaller width than the resist pattern formed on the upper resist film. A resist pattern having a predetermined width is formed, and the length of the resist pattern formed on the lower resist film of the inspection resist pattern is measured, whereby the resist pattern formed on the lower resist film of the resist pattern is measured. Is characterized by evaluating the dimensions of

【0008】[0008]

【作用】一般にレジストパターンの測長検査が問題とな
るのは、レジストパターンが、微細もしくは複雑なパタ
ーンの中に存在する場合である。このとき、基板を破断
せずにレジストパターンを測長検査するには、レジスト
パターン形成時に、同一基板上の既に段差等の加工がな
く、本パターンにも影響を与えない所定の場所に検査用
パターンを形成し、この検査用パターンを検査して本パ
ターンのレジストパターンを評価すればよい。即ち、予
め本パターンと検査用パターンの寸法の対応を調べてお
いて、実際にはレジスト形成後、SEMでの測長が可能
な検査用パターンを測長することにより本パターンの寸
法を知ることができ、この本パターンのレジストパター
ンの検査を行うことができる。
In general, the length measurement inspection of a resist pattern becomes a problem when the resist pattern exists in a fine or complicated pattern. At this time, in order to measure the length of the resist pattern without breaking the substrate, the resist pattern is formed at a predetermined location on the same substrate that has no processing such as steps and does not affect the present pattern when the resist pattern is formed. A pattern may be formed, and the inspection pattern may be inspected to evaluate the resist pattern of the present pattern. In other words, the correspondence between the dimensions of the main pattern and the inspection pattern is checked in advance, and the dimensions of the main pattern are known by actually measuring the length of the inspection pattern that can be measured by SEM after forming the resist. The inspection of the resist pattern of this main pattern can be performed.

【0009】[0009]

【実施例】以下、図面を参照しつつ、GaAsウェーハ基板
を用いたHEMT(高電子移動度トランジスタ:High Elect
ron Mobility Transistor )デバイスのマッシュルーム
型ゲートを作製する場合の実施例について説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring now to the drawings, an HEMT (High Electron Mobility Transistor) using a GaAs wafer substrate will be described below.
An example in which a mushroom type gate of a ron Mobility Transistor device is manufactured will be described.

【0010】図1はレジストパターン形成方法の工程を
示す断面図であり、図2は線幅測定するための検査用パ
ターン形成方法の工程を示す断面図である。なお、図1
中、1は半絶縁性GaAs基板、2は高純度GaAsエピタキシ
ャル層、3は2次元電子チャンネル、4はn型AlGaAs
層、5はソース電極、6はドレイン電極、7は下層レジ
スト膜、8は上層レジスト膜、9、10は電子線、11
はマッシュルーム型ゲート形成用パターン、12はゲー
ト電極金属膜、13はマッシュルーム型ゲートを示す。
FIG. 1 is a sectional view showing the steps of a method for forming a resist pattern, and FIG. 2 is a sectional view showing the steps of a method for forming an inspection pattern for measuring a line width. FIG.
1 is a semi-insulating GaAs substrate, 2 is a high-purity GaAs epitaxial layer, 3 is a two-dimensional electron channel, and 4 is an n-type AlGaAs.
5, a source electrode, 6 a drain electrode, 7 a lower resist film, 8 an upper resist film, 9, 10 an electron beam, 11
Denotes a mushroom type gate forming pattern, 12 denotes a gate electrode metal film, and 13 denotes a mushroom type gate.

【0011】まず図1Aに示すように半絶縁性GaAs基板
1上に、高純度GaAsエピタキシャル層2を成膜し、当該
高純度GaAsエピタキシャル層2の表面に2次元電子チャ
ンネル3を形成した後、n型AlGaAs層4を成膜し、更に
その上に、例えば、AuとGeとの合金またはAu単体を真空
蒸着することにより、ソース、ドレイン電極5、6を形
成し、2次元電子チャンネル3とオーミック接触を得る
ための合金化を行った。
First, as shown in FIG. 1A, a high-purity GaAs epitaxial layer 2 is formed on a semi-insulating GaAs substrate 1, and a two-dimensional electron channel 3 is formed on the surface of the high-purity GaAs epitaxial layer 2. An n-type AlGaAs layer 4 is formed, and further, for example, an alloy of Au and Ge or Au alone is vacuum-deposited thereon to form source and drain electrodes 5 and 6, and a two-dimensional electron channel 3 is formed. Alloying was performed to obtain ohmic contact.

【0012】次に、図1Bに示すように、ポリメチルメ
タクリレートを主成分とする低感度レジスト(商品名:
東京応化製 OEBR−1000)をスピンナ塗布したものを、
170℃で30分間プリベーキングし、膜厚 0.2μmの
下層レジスト膜7を得、次に、ポリメチルメタアクリレ
ートを主成分とする高感度レジスト(商品名、サンヨー
製SEBR−115 )をスピンナー塗布したものを 170℃で3
0分間プリベーキングして、膜厚 0.6μmの上層レジス
ト膜8を得た。
Next, as shown in FIG. 1B, a low-sensitivity resist containing polymethyl methacrylate as a main component (trade name:
OHBR-1000 manufactured by Tokyo Ohka Co., Ltd.)
Pre-baking was performed at 170 ° C. for 30 minutes to obtain a lower resist film 7 having a thickness of 0.2 μm. Then, a high-sensitivity resist (trade name, Sanyo SEBR-115) containing polymethyl methacrylate as a main component was spin-coated. Things at 170 ℃ 3
Prebaking was performed for 0 minutes to obtain an upper resist film 8 having a thickness of 0.6 μm.

【0013】次に図1Cに示すように、0.7 μm幅の太
いパターン用の電子線9を加速電圧20kV、露光量2
μC/cm2で照射し、所定のパターンの描画を行っ
た。また、同時に図2Aに示すように、検査のためのパ
ターンを形成する部分にあらかじめ、5μm幅の電子線
描画14を行った。上記の電子線描画は露光量が小さ
く、更に下層レジスト膜7は感度が低いので、0.7 μm
幅のパターンは上層レジスト膜8のみに描画されること
になる。
Next, as shown in FIG. 1C, an electron beam 9 for a thick pattern having a width of 0.7 μm is irradiated with an acceleration voltage of 20 kV and an exposure amount of 2 kV.
Irradiation was performed at μC / cm 2 to draw a predetermined pattern. At the same time, as shown in FIG. 2A, an electron beam drawing 14 having a width of 5 μm was previously performed on a portion where a pattern for inspection is to be formed. In the above electron beam writing, the exposure amount is small, and the sensitivity of the lower resist film 7 is low.
The width pattern is drawn only on the upper resist film 8.

【0014】以上の描画が終了したら、次に、現像液
(メチルイソブチルケトン:イソプロピルアルコール=
1:3)に23℃、60秒浸漬して現像した後、リンス
液(イソプロピルアルコール)に23℃、30秒浸漬し
てリンスし、図1Dに示すような、上層レジストパター
ン幅 0.7μmを形成した。
When the above-described drawing is completed, the developing solution (methyl isobutyl ketone: isopropyl alcohol =
1: 3), immersed in a rinse solution (isopropyl alcohol) at 23 ° C. for 30 seconds, rinsed at 23 ° C. for 60 seconds, and rinsed to form an upper resist pattern width of 0.7 μm as shown in FIG. 1D. did.

【0015】次に、図1Dに示すように、0.25μm幅の
細い抜けパターン用の電子線10を、加速電圧20k
V、露光量100μC/cm2で照射し、所定のパターンの
描画を行った。これにより、下層レジスト膜7に0.25μ
m幅の細いパターンが描画される。また、同時に図2B
に示すように、5μm幅のパターンの中に、0.25μm幅
の細い抜けパターン用の電子線描画15を行った。
Next, as shown in FIG. 1D, an electron beam 10 for a narrow hole pattern having a width of 0.25 μm is applied with an acceleration voltage of 20 kV.
V, irradiation was performed at an exposure amount of 100 μC / cm 2 , and a predetermined pattern was drawn. As a result, the lower resist film 7 has a thickness of 0.25 μm.
A thin pattern of m width is drawn. At the same time, FIG.
As shown in the figure, an electron beam drawing 15 for a narrow hole pattern having a width of 0.25 μm was performed in a pattern having a width of 5 μm.

【0016】以上より形成した図1Eに示すマッシュル
ーム型ゲート形成用のパターン11の下層レジスト部の
寸法を図るためSEMで上面より観察すると上層レジス
トの開口寸法が小さいので、下層レジストからの2次電
子の数が減り、下層レジストの鮮明な画像は得られな
い。そこで、図2Cに示す検査用レジストパターン16
をSEM観察し、寸法を測長する。その結果あらかじめ
調べてあるマッシュルーム型ゲート形成用のパターン1
1の下層レジスト部の寸法と検査用レジストパターン1
6の寸法との関係から、マッシュルーム型ゲート形成用
のパターン11の下層レジスト部の寸法を確認すること
ができる。
When the lower resist portion of the pattern 11 for forming a mushroom type gate shown in FIG. 1E formed as described above is observed from the upper surface with a SEM to measure the size of the lower resist portion, the size of the opening of the upper resist is small. And the clear image of the lower resist cannot be obtained. Therefore, the inspection resist pattern 16 shown in FIG.
Is observed by SEM, and the length is measured. As a result, the pattern 1 for forming a mushroom type gate, which was checked in advance,
1 lower layer resist part dimensions and inspection resist pattern 1
The dimension of the lower resist portion of the pattern 11 for forming a mushroom type gate can be confirmed from the relationship with the dimension of 6.

【0017】このようにして得られたマッシュルーム型
ゲート形成用パターン11をマスクにして、蒸着法によ
りAl堆積させ、図1Fに示すようなゲート電極金属膜
12を成膜した後、アセトンを用いて上層レジスト膜8
および下層レジスト膜7を溶解除去し、図1Gに示すよ
うな、ゲート長0.25μm、上部幅 0.7μm長さ 200μm
のAuマッシュルーム型ゲート13を形成した。
Using the thus obtained mushroom-type gate forming pattern 11 as a mask, Al is deposited by vapor deposition to form a gate electrode metal film 12 as shown in FIG. 1F, and then acetone is used. Upper resist film 8
And the lower resist film 7 is dissolved and removed, and as shown in FIG. 1G, the gate length is 0.25 μm, the upper width is 0.7 μm, and the length is 200 μm.
Au mushroom type gate 13 was formed.

【0018】[0018]

【発明の効果】以上の説明から明らかなように、本発明
によれば、マッシュルーム型ゲート用のレジストパター
ンの検査を、新しい加工工程を加えることなく、高精度
に行うことができる。
As is apparent from the above description, according to the present invention, it is possible to inspect a resist pattern for a mushroom type gate with high accuracy without adding a new processing step.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明によるレジストパターン形成方法の工
程を示す断面図である。
FIG. 1 is a cross-sectional view showing steps of a method for forming a resist pattern according to the present invention.

【図2】 線幅測定するための検査用パターン形成方法
の工程を示す断面図である。
FIG. 2 is a cross-sectional view showing the steps of a method of forming an inspection pattern for measuring a line width.

【符号の説明】[Explanation of symbols]

1…半絶縁性GaAs基板、2…高純度GaAsエピタキシャル
層、3…2次元電子チャンネル、4…n型AlGaAs層、5
…ソース電極、6…ドレイン電極、7…下層レジスト
膜、8…上層レジスト膜、9、10…電子線、11…マ
ッシュルーム型ゲート形成用パターン、12…ゲート電
極金属膜、13…マッシュルーム型ゲート。
DESCRIPTION OF REFERENCE NUMERALS 1: semi-insulating GaAs substrate, 2: high-purity GaAs epitaxial layer, 3: two-dimensional electron channel, 4: n-type AlGaAs layer, 5
... source electrode, 6 ... drain electrode, 7 ... lower layer resist film, 8 ... upper layer resist film, 9, 10 ... electron beam, 11 ... pattern for forming a mushroom type gate, 12 ... gate electrode metal film, 13 ... mushroom type gate.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板への電子ビーム、集束イオンビーム、
紫外線又はX線を用いたレジストパターン形成工程にお
いて、微細もしくは複雑なパターンの中に前記レジスト
パターンを形成後、前記基板の微細もしくは複雑な加工
がなされていない部分に検査用パターンを前記レジスト
パターンと同時に形成し、前記検査用パターンを検査す
ることによって、前記レジストパターンの評価を可能に
したレジストパターンの検査方法であって、 前記レジストパターンには下層レジスト膜と上層レジス
ト膜が形成され、上層レジスト膜には所定の幅のレジス
トパターンが形成され、当該上層レジスト膜に形成され
たレジストパターンの中の下層レジスト膜には、前記上
層レジスト膜に形成されたレジストパターンより幅の狭
い所定の幅のレジストパターンが形成されてなり、 前記検査用パターンには下層レジスト膜と上層レジスト
膜が形成され、この上層レジスト膜には、前記レジスト
パターンの上層レジスト膜に形成されたレジストパター
ンより幅の広い所定の幅のレジストパターンが形成さ
れ、この上層レジスト膜に形成されたレジストパターン
の中の下層レジスト膜には、この上層レジスト膜に形成
されたレジストパターンより幅の狭い所定の幅のレジス
トパターンが形成されてなり、 当該検査用レジストパターンの下層レジスト膜に形成さ
れているレジストパターンの寸法を測長することによっ
て、前記レジストパターンの下層レジスト膜に形成され
たレジストパターンの寸法を評価することを特徴とする
レジストパターンの検査方法。
An electron beam, a focused ion beam,
In a resist pattern forming step using ultraviolet rays or X-rays, after forming the resist pattern in a fine or complicated pattern, an inspection pattern is formed on the portion of the substrate where fine or complicated processing is not performed with the resist pattern. A method of inspecting a resist pattern, comprising: simultaneously forming and inspecting the inspection pattern, whereby the resist pattern can be evaluated, wherein a lower resist film and an upper resist film are formed on the resist pattern; A resist pattern having a predetermined width is formed on the film, and a lower resist film in the resist pattern formed on the upper resist film has a predetermined width smaller than the resist pattern formed on the upper resist film. A resist pattern is formed. A resist film having a predetermined width wider than the resist pattern formed on the upper resist film of the resist pattern is formed on the upper resist film, and the upper resist film is formed on the upper resist film. In the lower resist film in the formed resist pattern, a resist pattern having a predetermined width narrower than the resist pattern formed in the upper resist film is formed, and is formed in the lower resist film of the inspection resist pattern. A method for inspecting a resist pattern, comprising: measuring a dimension of a resist pattern described above to evaluate a dimension of a resist pattern formed on a lower resist film of the resist pattern.
JP03030091A 1991-02-25 1991-02-25 Inspection method of resist pattern Expired - Fee Related JP3105273B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03030091A JP3105273B2 (en) 1991-02-25 1991-02-25 Inspection method of resist pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03030091A JP3105273B2 (en) 1991-02-25 1991-02-25 Inspection method of resist pattern

Publications (2)

Publication Number Publication Date
JPH04268712A JPH04268712A (en) 1992-09-24
JP3105273B2 true JP3105273B2 (en) 2000-10-30

Family

ID=12294120

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03030091A Expired - Fee Related JP3105273B2 (en) 1991-02-25 1991-02-25 Inspection method of resist pattern

Country Status (1)

Country Link
JP (1) JP3105273B2 (en)

Also Published As

Publication number Publication date
JPH04268712A (en) 1992-09-24

Similar Documents

Publication Publication Date Title
JPH10303125A (en) Pattern formation method
JP2550412B2 (en) Method for manufacturing field effect transistor
GB1597605A (en) Semiconductor device fabrication
JP3105273B2 (en) Inspection method of resist pattern
JPH02251129A (en) Manufacturing process of multilevel resist
Yoshizawa et al. Quantitative factor analysis of resolution limit in electron beam lithography using the edge roughness evaluation method
JP3612533B2 (en) Manufacturing method of semiconductor device
JPS5819127B2 (en) Fine pattern formation method
US20050031966A1 (en) Method to improve photomask critical dimension uniformity and photomask fabrication process
US5212117A (en) Method of manufacturing a semiconductor device contact structure using lift
JPH11162810A (en) Alignment mark for electron beam exposure
KR940009996B1 (en) Manufacturing Method of Semiconductor Device
JPH0414212A (en) Resist pattern formation
JPH02112715A (en) Method for inspecting resist pattern
JPH06163379A (en) Method of forming resist pattern
JPH01200256A (en) Resist pattern forming method
JPH05241350A (en) Resist pattern formation method
JPH039353A (en) Inspecting method for resist pattern
JPH04192540A (en) Resist pattern forming method
JPH01169927A (en) Manufacture of x-ray mask
JP2536558B2 (en) Method of manufacturing mask for X-ray exposure
JPH02189918A (en) How to form a resist pattern
JPH0334416A (en) Resist pattern forming method
JPH04125944A (en) Inspection method of resist pattern
Small et al. SEM inspection methods for process development and manufacturing of a 0.25-um T-gate GaAs MESFET fabrication

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080901

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees