JP3105273B2 - レジストパターンの検査方法 - Google Patents
レジストパターンの検査方法Info
- Publication number
- JP3105273B2 JP3105273B2 JP03030091A JP3009191A JP3105273B2 JP 3105273 B2 JP3105273 B2 JP 3105273B2 JP 03030091 A JP03030091 A JP 03030091A JP 3009191 A JP3009191 A JP 3009191A JP 3105273 B2 JP3105273 B2 JP 3105273B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- resist pattern
- resist film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【産業上の利用分野】 本発明は、ＬＳＩ，超ＬＳＩ等
の高密度集積回路の製造に際するレジストパターンの検
査方法に関するものである。
の高密度集積回路の製造に際するレジストパターンの検
査方法に関するものである。
【０００２】
【従来の技術】 近年、半導体集積回路等の高性能化、
高集積度化への要求は一層増大の傾向にあり、従来の紫
外線を用いたフォトリソグラフィーに代わって電子線、
軟Ｘ線、イオンビーム等を用いたリソグラフィーによる
超微細なパターン加工技術の確立への努力が払われてい
る。特に、フォトマスクの製造では既に電子線リソグラ
フィーが工業的に実用化されており、ウェハ基板への電
子線の直接描画も試みられている。一方、このような超
微細リソグラフィー技術を可能にするためには、露光装
置の描画精度の要求が厳しくなり、使われるレジスト材
料もそれに応えられる特性を有するものでなければなら
ないし、レジストプロセスも非常に重要視される。ま
た、レジストは数多く開発されているが、一般的には電
子線等の照射によって崩壊反応を起こして照射部が可溶
化するポジ型と、電子線等の照射によって架橋反応を起
こして照射部が不溶化するネガ型とに分類される。超微
細な高解像度を形成し得るという点ではポジ型レジスト
の方がネガ型レジストよりも優れている。
高集積度化への要求は一層増大の傾向にあり、従来の紫
外線を用いたフォトリソグラフィーに代わって電子線、
軟Ｘ線、イオンビーム等を用いたリソグラフィーによる
超微細なパターン加工技術の確立への努力が払われてい
る。特に、フォトマスクの製造では既に電子線リソグラ
フィーが工業的に実用化されており、ウェハ基板への電
子線の直接描画も試みられている。一方、このような超
微細リソグラフィー技術を可能にするためには、露光装
置の描画精度の要求が厳しくなり、使われるレジスト材
料もそれに応えられる特性を有するものでなければなら
ないし、レジストプロセスも非常に重要視される。ま
た、レジストは数多く開発されているが、一般的には電
子線等の照射によって崩壊反応を起こして照射部が可溶
化するポジ型と、電子線等の照射によって架橋反応を起
こして照射部が不溶化するネガ型とに分類される。超微
細な高解像度を形成し得るという点ではポジ型レジスト
の方がネガ型レジストよりも優れている。
【０００３】さて、半導体集積回路等の製造工程におい
ては、品質管理等を目的として、基板上に形成されたレ
ジストパターンの検査が行われており、レジストパター
ンが微細な場合には走査型電子顕微鏡（ＳＥＭ）を用い
て検査している。
ては、品質管理等を目的として、基板上に形成されたレ
ジストパターンの検査が行われており、レジストパター
ンが微細な場合には走査型電子顕微鏡（ＳＥＭ）を用い
て検査している。
【０００４】
【発明が解決しようとする課題】しかしながら、電子ビ
ーム、イオンビームあるいはＸ線によって基板にレジス
トを形成する際に、前記基板上のすでに形成された複雑
もしくは微細なパターンの中に、レジストパターンを形
成した場合、前記レジストパターンをＳＥＭにて観察す
ると、鮮明な前記レジストパターンの画像が得られない
ものであり、従来では不鮮明なレジストパターン画像か
ら精度の低い検査が行われていたに過ぎないものであっ
た。
ーム、イオンビームあるいはＸ線によって基板にレジス
トを形成する際に、前記基板上のすでに形成された複雑
もしくは微細なパターンの中に、レジストパターンを形
成した場合、前記レジストパターンをＳＥＭにて観察す
ると、鮮明な前記レジストパターンの画像が得られない
ものであり、従来では不鮮明なレジストパターン画像か
ら精度の低い検査が行われていたに過ぎないものであっ
た。
【０００５】また、レジストパターンの寸法の検査を行
うについては、基板を破断し、その断面をＳＥＭにより
観察することにより行われていた。上述したように、レ
ジストパターンをＳＥＭを用いて観察する方法は種々提
案されているのであるが、いずれの方法も、前記レジス
トパターンをリアルタイムに、且つ高精度に観察するの
は非常に困難であった。
うについては、基板を破断し、その断面をＳＥＭにより
観察することにより行われていた。上述したように、レ
ジストパターンをＳＥＭを用いて観察する方法は種々提
案されているのであるが、いずれの方法も、前記レジス
トパターンをリアルタイムに、且つ高精度に観察するの
は非常に困難であった。
【０００６】本発明は、かかる事情によりなされたもの
であり、製造工程に関わる基板の性質に関与することな
く、しかも基板を破断することなく前記レジストパター
ンの観察を容易に行い得るレジストパターンの検査方法
を提供することを目的とするものである。
であり、製造工程に関わる基板の性質に関与することな
く、しかも基板を破断することなく前記レジストパター
ンの観察を容易に行い得るレジストパターンの検査方法
を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに種々研究の結果、基板への電子ビーム、集束イオン
ビーム、紫外線又はＸ線を用いたレジストパターン形成
工程において、微細もしくは複雑なパターンの中に前記
レジストパターンを形成後、直接に前記レジストパター
ンを検査せずに、前記基板の所定の場所に検査用パター
ンを前記レジストパターンと同時に形成し、前記検査用
パターンを検査することにより、前記レジストパターン
の評価を行うことによって上記の課題を解決し得ること
を見い出して本発明を完成したものである。そのため
に、本発明のレジストパターンの検査方法は、基板への
電子ビーム、集束イオンビーム、紫外線又はＸ線を用い
たレジストパターン形成工程において、微細もしくは複
雑なパターンの中に前記レジストパターンを形成後、前
記基板の微細もしくは複雑な加工がなされていない部分
に検査用パターンを前記レジストパターンと同時に形成
し、前記検査用パターンを検査することによって、前記
レジストパターンの評価を可能にしたレジストパターン
の検査方法であって、前記レジストパターンには下層レ
ジスト膜と上層レジスト膜が形成され、上層レジスト膜
には所定の幅のレジストパターンが形成され、当該上層
レジスト膜に形成されたレジストパターンの中の下層レ
ジスト膜には、前記上層レジスト膜に形成されたレジス
トパターンより幅の狭い所定の幅のレジストパターンが
形成されてなり、前記検査用パターンには下層レジスト
膜と上層レジスト膜が形成され、この上層レジスト膜に
は、前記レジストパターンの上層レジスト膜に形成され
たレジストパターンより幅の広い所定の幅のレジストパ
ターンが形成され、この上層レジスト膜に形成されたレ
ジストパターンの中の下層レジスト膜には、この上層レ
ジスト膜に形成されたレジストパターンより幅の狭い所
定の幅のレジストパターンが形成されてなり、当該検査
用レジストパターンの下層レジスト膜に形成されている
レジストパターンの寸法を測長することによって、前記
レジストパターンの下層レジスト膜に形成されたレジス
トパターンの寸法を評価することを特徴とする。
めに種々研究の結果、基板への電子ビーム、集束イオン
ビーム、紫外線又はＸ線を用いたレジストパターン形成
工程において、微細もしくは複雑なパターンの中に前記
レジストパターンを形成後、直接に前記レジストパター
ンを検査せずに、前記基板の所定の場所に検査用パター
ンを前記レジストパターンと同時に形成し、前記検査用
パターンを検査することにより、前記レジストパターン
の評価を行うことによって上記の課題を解決し得ること
を見い出して本発明を完成したものである。そのため
に、本発明のレジストパターンの検査方法は、基板への
電子ビーム、集束イオンビーム、紫外線又はＸ線を用い
たレジストパターン形成工程において、微細もしくは複
雑なパターンの中に前記レジストパターンを形成後、前
記基板の微細もしくは複雑な加工がなされていない部分
に検査用パターンを前記レジストパターンと同時に形成
し、前記検査用パターンを検査することによって、前記
レジストパターンの評価を可能にしたレジストパターン
の検査方法であって、前記レジストパターンには下層レ
ジスト膜と上層レジスト膜が形成され、上層レジスト膜
には所定の幅のレジストパターンが形成され、当該上層
レジスト膜に形成されたレジストパターンの中の下層レ
ジスト膜には、前記上層レジスト膜に形成されたレジス
トパターンより幅の狭い所定の幅のレジストパターンが
形成されてなり、前記検査用パターンには下層レジスト
膜と上層レジスト膜が形成され、この上層レジスト膜に
は、前記レジストパターンの上層レジスト膜に形成され
たレジストパターンより幅の広い所定の幅のレジストパ
ターンが形成され、この上層レジスト膜に形成されたレ
ジストパターンの中の下層レジスト膜には、この上層レ
ジスト膜に形成されたレジストパターンより幅の狭い所
定の幅のレジストパターンが形成されてなり、当該検査
用レジストパターンの下層レジスト膜に形成されている
レジストパターンの寸法を測長することによって、前記
レジストパターンの下層レジスト膜に形成されたレジス
トパターンの寸法を評価することを特徴とする。
【０００８】
【作用】一般にレジストパターンの測長検査が問題とな
るのは、レジストパターンが、微細もしくは複雑なパタ
ーンの中に存在する場合である。このとき、基板を破断
せずにレジストパターンを測長検査するには、レジスト
パターン形成時に、同一基板上の既に段差等の加工がな
く、本パターンにも影響を与えない所定の場所に検査用
パターンを形成し、この検査用パターンを検査して本パ
ターンのレジストパターンを評価すればよい。即ち、予
め本パターンと検査用パターンの寸法の対応を調べてお
いて、実際にはレジスト形成後、ＳＥＭでの測長が可能
な検査用パターンを測長することにより本パターンの寸
法を知ることができ、この本パターンのレジストパター
ンの検査を行うことができる。
るのは、レジストパターンが、微細もしくは複雑なパタ
ーンの中に存在する場合である。このとき、基板を破断
せずにレジストパターンを測長検査するには、レジスト
パターン形成時に、同一基板上の既に段差等の加工がな
く、本パターンにも影響を与えない所定の場所に検査用
パターンを形成し、この検査用パターンを検査して本パ
ターンのレジストパターンを評価すればよい。即ち、予
め本パターンと検査用パターンの寸法の対応を調べてお
いて、実際にはレジスト形成後、ＳＥＭでの測長が可能
な検査用パターンを測長することにより本パターンの寸
法を知ることができ、この本パターンのレジストパター
ンの検査を行うことができる。
【０００９】
【実施例】以下、図面を参照しつつ、GaAsウェーハ基板
を用いたHEMT（高電子移動度トランジスタ：High Elect
ron Mobility Transistor ）デバイスのマッシュルーム
型ゲートを作製する場合の実施例について説明する。
を用いたHEMT（高電子移動度トランジスタ：High Elect
ron Mobility Transistor ）デバイスのマッシュルーム
型ゲートを作製する場合の実施例について説明する。
【００１０】図１はレジストパターン形成方法の工程を
示す断面図であり、図２は線幅測定するための検査用パ
ターン形成方法の工程を示す断面図である。なお、図１
中、１は半絶縁性GaAs基板、２は高純度GaAsエピタキシ
ャル層、３は２次元電子チャンネル、４はｎ型AlGaAs
層、５はソース電極、６はドレイン電極、７は下層レジ
スト膜、８は上層レジスト膜、９、１０は電子線、１１
はマッシュルーム型ゲート形成用パターン、１２はゲー
ト電極金属膜、１３はマッシュルーム型ゲートを示す。
示す断面図であり、図２は線幅測定するための検査用パ
ターン形成方法の工程を示す断面図である。なお、図１
中、１は半絶縁性GaAs基板、２は高純度GaAsエピタキシ
ャル層、３は２次元電子チャンネル、４はｎ型AlGaAs
層、５はソース電極、６はドレイン電極、７は下層レジ
スト膜、８は上層レジスト膜、９、１０は電子線、１１
はマッシュルーム型ゲート形成用パターン、１２はゲー
ト電極金属膜、１３はマッシュルーム型ゲートを示す。
【００１１】まず図１Ａに示すように半絶縁性GaAs基板
１上に、高純度GaAsエピタキシャル層２を成膜し、当該
高純度GaAsエピタキシャル層２の表面に２次元電子チャ
ンネル３を形成した後、ｎ型AlGaAs層４を成膜し、更に
その上に、例えば、AuとGeとの合金またはAu単体を真空
蒸着することにより、ソース、ドレイン電極５、６を形
成し、２次元電子チャンネル３とオーミック接触を得る
ための合金化を行った。
１上に、高純度GaAsエピタキシャル層２を成膜し、当該
高純度GaAsエピタキシャル層２の表面に２次元電子チャ
ンネル３を形成した後、ｎ型AlGaAs層４を成膜し、更に
その上に、例えば、AuとGeとの合金またはAu単体を真空
蒸着することにより、ソース、ドレイン電極５、６を形
成し、２次元電子チャンネル３とオーミック接触を得る
ための合金化を行った。
【００１２】次に、図１Ｂに示すように、ポリメチルメ
タクリレートを主成分とする低感度レジスト（商品名：
東京応化製 OEBR−1000）をスピンナ塗布したものを、
１７０℃で３０分間プリベーキングし、膜厚 0.2μｍの
下層レジスト膜７を得、次に、ポリメチルメタアクリレ
ートを主成分とする高感度レジスト（商品名、サンヨー
製SEBR−115 ）をスピンナー塗布したものを 170℃で３
０分間プリベーキングして、膜厚 0.6μｍの上層レジス
ト膜８を得た。
タクリレートを主成分とする低感度レジスト（商品名：
東京応化製 OEBR−1000）をスピンナ塗布したものを、
１７０℃で３０分間プリベーキングし、膜厚 0.2μｍの
下層レジスト膜７を得、次に、ポリメチルメタアクリレ
ートを主成分とする高感度レジスト（商品名、サンヨー
製SEBR−115 ）をスピンナー塗布したものを 170℃で３
０分間プリベーキングして、膜厚 0.6μｍの上層レジス
ト膜８を得た。
【００１３】次に図１Ｃに示すように、0.7 μｍ幅の太
いパターン用の電子線９を加速電圧２０ｋＶ、露光量２
μＣ／ｃｍ2で照射し、所定のパターンの描画を行っ
た。また、同時に図２Ａに示すように、検査のためのパ
ターンを形成する部分にあらかじめ、５μｍ幅の電子線
描画１４を行った。上記の電子線描画は露光量が小さ
く、更に下層レジスト膜７は感度が低いので、0.7 μｍ
幅のパターンは上層レジスト膜８のみに描画されること
になる。
いパターン用の電子線９を加速電圧２０ｋＶ、露光量２
μＣ／ｃｍ2で照射し、所定のパターンの描画を行っ
た。また、同時に図２Ａに示すように、検査のためのパ
ターンを形成する部分にあらかじめ、５μｍ幅の電子線
描画１４を行った。上記の電子線描画は露光量が小さ
く、更に下層レジスト膜７は感度が低いので、0.7 μｍ
幅のパターンは上層レジスト膜８のみに描画されること
になる。
【００１４】以上の描画が終了したら、次に、現像液
（メチルイソブチルケトン：イソプロピルアルコール＝
１：３）に２３℃、６０秒浸漬して現像した後、リンス
液（イソプロピルアルコール）に２３℃、３０秒浸漬し
てリンスし、図１Ｄに示すような、上層レジストパター
ン幅 0.7μｍを形成した。
（メチルイソブチルケトン：イソプロピルアルコール＝
１：３）に２３℃、６０秒浸漬して現像した後、リンス
液（イソプロピルアルコール）に２３℃、３０秒浸漬し
てリンスし、図１Ｄに示すような、上層レジストパター
ン幅 0.7μｍを形成した。
【００１５】次に、図１Ｄに示すように、0.25μｍ幅の
細い抜けパターン用の電子線１０を、加速電圧２０ｋ
Ｖ、露光量100μＣ／ｃｍ2で照射し、所定のパターンの
描画を行った。これにより、下層レジスト膜７に0.25μ
ｍ幅の細いパターンが描画される。また、同時に図２Ｂ
に示すように、５μｍ幅のパターンの中に、0.25μｍ幅
の細い抜けパターン用の電子線描画１５を行った。
細い抜けパターン用の電子線１０を、加速電圧２０ｋ
Ｖ、露光量100μＣ／ｃｍ2で照射し、所定のパターンの
描画を行った。これにより、下層レジスト膜７に0.25μ
ｍ幅の細いパターンが描画される。また、同時に図２Ｂ
に示すように、５μｍ幅のパターンの中に、0.25μｍ幅
の細い抜けパターン用の電子線描画１５を行った。
【００１６】以上より形成した図１Ｅに示すマッシュル
ーム型ゲート形成用のパターン１１の下層レジスト部の
寸法を図るためＳＥＭで上面より観察すると上層レジス
トの開口寸法が小さいので、下層レジストからの２次電
子の数が減り、下層レジストの鮮明な画像は得られな
い。そこで、図２Ｃに示す検査用レジストパターン１６
をＳＥＭ観察し、寸法を測長する。その結果あらかじめ
調べてあるマッシュルーム型ゲート形成用のパターン１
１の下層レジスト部の寸法と検査用レジストパターン１
６の寸法との関係から、マッシュルーム型ゲート形成用
のパターン１１の下層レジスト部の寸法を確認すること
ができる。
ーム型ゲート形成用のパターン１１の下層レジスト部の
寸法を図るためＳＥＭで上面より観察すると上層レジス
トの開口寸法が小さいので、下層レジストからの２次電
子の数が減り、下層レジストの鮮明な画像は得られな
い。そこで、図２Ｃに示す検査用レジストパターン１６
をＳＥＭ観察し、寸法を測長する。その結果あらかじめ
調べてあるマッシュルーム型ゲート形成用のパターン１
１の下層レジスト部の寸法と検査用レジストパターン１
６の寸法との関係から、マッシュルーム型ゲート形成用
のパターン１１の下層レジスト部の寸法を確認すること
ができる。
【００１７】このようにして得られたマッシュルーム型
ゲート形成用パターン１１をマスクにして、蒸着法によ
りＡｌ堆積させ、図１Ｆに示すようなゲート電極金属膜
１２を成膜した後、アセトンを用いて上層レジスト膜８
および下層レジスト膜７を溶解除去し、図１Ｇに示すよ
うな、ゲート長0.25μｍ、上部幅 0.7μｍ長さ 200μｍ
のＡｕマッシュルーム型ゲート１３を形成した。
ゲート形成用パターン１１をマスクにして、蒸着法によ
りＡｌ堆積させ、図１Ｆに示すようなゲート電極金属膜
１２を成膜した後、アセトンを用いて上層レジスト膜８
および下層レジスト膜７を溶解除去し、図１Ｇに示すよ
うな、ゲート長0.25μｍ、上部幅 0.7μｍ長さ 200μｍ
のＡｕマッシュルーム型ゲート１３を形成した。
【００１８】
【発明の効果】以上の説明から明らかなように、本発明
によれば、マッシュルーム型ゲート用のレジストパター
ンの検査を、新しい加工工程を加えることなく、高精度
に行うことができる。
によれば、マッシュルーム型ゲート用のレジストパター
ンの検査を、新しい加工工程を加えることなく、高精度
に行うことができる。
【図１】 本発明によるレジストパターン形成方法の工
程を示す断面図である。
程を示す断面図である。
【図２】 線幅測定するための検査用パターン形成方法
の工程を示す断面図である。
の工程を示す断面図である。
１…半絶縁性GaAs基板、２…高純度GaAsエピタキシャル
層、３…２次元電子チャンネル、４…ｎ型AlGaAs層、５
…ソース電極、６…ドレイン電極、７…下層レジスト
膜、８…上層レジスト膜、９、１０…電子線、１１…マ
ッシュルーム型ゲート形成用パターン、１２…ゲート電
極金属膜、１３…マッシュルーム型ゲート。
層、３…２次元電子チャンネル、４…ｎ型AlGaAs層、５
…ソース電極、６…ドレイン電極、７…下層レジスト
膜、８…上層レジスト膜、９、１０…電子線、１１…マ
ッシュルーム型ゲート形成用パターン、１２…ゲート電
極金属膜、１３…マッシュルーム型ゲート。
Claims (1)
- 【請求項１】基板への電子ビーム、集束イオンビーム、
紫外線又はＸ線を用いたレジストパターン形成工程にお
いて、微細もしくは複雑なパターンの中に前記レジスト
パターンを形成後、前記基板の微細もしくは複雑な加工
がなされていない部分に検査用パターンを前記レジスト
パターンと同時に形成し、前記検査用パターンを検査す
ることによって、前記レジストパターンの評価を可能に
したレジストパターンの検査方法であって、 前記レジストパターンには下層レジスト膜と上層レジス
ト膜が形成され、上層レジスト膜には所定の幅のレジス
トパターンが形成され、当該上層レジスト膜に形成され
たレジストパターンの中の下層レジスト膜には、前記上
層レジスト膜に形成されたレジストパターンより幅の狭
い所定の幅のレジストパターンが形成されてなり、 前記検査用パターンには下層レジスト膜と上層レジスト
膜が形成され、この上層レジスト膜には、前記レジスト
パターンの上層レジスト膜に形成されたレジストパター
ンより幅の広い所定の幅のレジストパターンが形成さ
れ、この上層レジスト膜に形成されたレジストパターン
の中の下層レジスト膜には、この上層レジスト膜に形成
されたレジストパターンより幅の狭い所定の幅のレジス
トパターンが形成されてなり、 当該検査用レジストパターンの下層レジスト膜に形成さ
れているレジストパターンの寸法を測長することによっ
て、前記レジストパターンの下層レジスト膜に形成され
たレジストパターンの寸法を評価することを特徴とする
レジストパターンの検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03030091A JP3105273B2 (ja) | 1991-02-25 | 1991-02-25 | レジストパターンの検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03030091A JP3105273B2 (ja) | 1991-02-25 | 1991-02-25 | レジストパターンの検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04268712A JPH04268712A (ja) | 1992-09-24 |
| JP3105273B2 true JP3105273B2 (ja) | 2000-10-30 |
Family
ID=12294120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03030091A Expired - Fee Related JP3105273B2 (ja) | 1991-02-25 | 1991-02-25 | レジストパターンの検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3105273B2 (ja) |
-
1991
- 1991-02-25 JP JP03030091A patent/JP3105273B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04268712A (ja) | 1992-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10303125A (ja) | パターン形成方法 | |
| JP2550412B2 (ja) | 電界効果トランジスタの製造方法 | |
| GB1597605A (en) | Semiconductor device fabrication | |
| JP3105273B2 (ja) | レジストパターンの検査方法 | |
| JPH02251129A (ja) | マルチレベル・レジストの製造プロセス | |
| Yoshizawa et al. | Quantitative factor analysis of resolution limit in electron beam lithography using the edge roughness evaluation method | |
| JP3612533B2 (ja) | 半導体装置の製造方法 | |
| JPS5819127B2 (ja) | 微細パタ−ン形成方法 | |
| US20050031966A1 (en) | Method to improve photomask critical dimension uniformity and photomask fabrication process | |
| US5212117A (en) | Method of manufacturing a semiconductor device contact structure using lift | |
| JPH11162810A (ja) | 電子ビーム露光用アラインメントマーク | |
| KR940009996B1 (ko) | 반도체장치의 제조방법 | |
| JPH0414212A (ja) | レジストパターン形成方法 | |
| JPH02112715A (ja) | レジストパターンの検査方法 | |
| JPH06163379A (ja) | レジストパターンの形成方法 | |
| JPH01200256A (ja) | レジストパターン形成方法 | |
| JPH05241350A (ja) | レジストパターン形成方法 | |
| JPH039353A (ja) | レジストパターンの検査方法 | |
| JPH04192540A (ja) | レジストパターン形成方法 | |
| JPH01169927A (ja) | Ｘ線マスクの製造方法 | |
| JP2536558B2 (ja) | Ｘ線露光用マスクの製造方法 | |
| JPH02189918A (ja) | レジストパターンの形成方法 | |
| JPH0334416A (ja) | レジストパターン形成方法 | |
| JPH04125944A (ja) | レジストパターンの検査方法 | |
| Small et al. | SEM inspection methods for process development and manufacturing of a 0.25-um T-gate GaAs MESFET fabrication |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |