JP3106087B2 - リードフレーム及び半導体装置 - Google Patents
リードフレーム及び半導体装置Info
- Publication number
- JP3106087B2 JP3106087B2 JP07082170A JP8217095A JP3106087B2 JP 3106087 B2 JP3106087 B2 JP 3106087B2 JP 07082170 A JP07082170 A JP 07082170A JP 8217095 A JP8217095 A JP 8217095A JP 3106087 B2 JP3106087 B2 JP 3106087B2
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- lead frame
- lead
- bonding
- inner leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、リードフレームの構造
及びリードフレームを用いて実装される半導体装置に係
り、特に複数のボンディングパッドを共通のインナーリ
ードに接続するようにしたものの改良に関するものであ
る。
及びリードフレームを用いて実装される半導体装置に係
り、特に複数のボンディングパッドを共通のインナーリ
ードに接続するようにしたものの改良に関するものであ
る。
【０００２】
【従来の技術】従来、半導体装置の実装工程では、４２
アロイ、Ｃｕ等の材料で作られたリードフレームのダイ
パッドの片面に単一の半導体チップを搭載し、この半導
体チップのボンディングパッドとリードフレームのイン
ナーリードとをＡｕ、Ａｌ、Ｃｕ等の金属細線でワイヤ
ボンディングし、さらに半導体チップおよびボンディン
グワイヤを外部環境から保護するために、半導体チッ
プ，ボンディングワイヤ及びリードフレームを絶縁性樹
脂材で樹脂封止するようにしていた。
アロイ、Ｃｕ等の材料で作られたリードフレームのダイ
パッドの片面に単一の半導体チップを搭載し、この半導
体チップのボンディングパッドとリードフレームのイン
ナーリードとをＡｕ、Ａｌ、Ｃｕ等の金属細線でワイヤ
ボンディングし、さらに半導体チップおよびボンディン
グワイヤを外部環境から保護するために、半導体チッ
プ，ボンディングワイヤ及びリードフレームを絶縁性樹
脂材で樹脂封止するようにしていた。
【０００３】その場合、半導体チップの電極には信号を
入出力する電極と半導体チップに電力を供給する電源電
極とが存在し、消費電力が比較的大きい半導体チップで
は、ボンディングワイヤの溶断による断線を防止し、半
導体チップの高速動作を図るために、電源電極の高電位
側電極或いは低電位側電極を複数個共通のインナーリー
ドに接続する場合があった。
入出力する電極と半導体チップに電力を供給する電源電
極とが存在し、消費電力が比較的大きい半導体チップで
は、ボンディングワイヤの溶断による断線を防止し、半
導体チップの高速動作を図るために、電源電極の高電位
側電極或いは低電位側電極を複数個共通のインナーリー
ドに接続する場合があった。
【０００４】例えば図３に示すように、リードフレーム
３０のダイパッド３１上に半導体チップ３２を搭載した
半導体装置において、半導体チップ３２の２つのボンデ
ィングパッド５０ｘ，５０ｙを共通のインナーリード３
７ｘにそれぞれボンディングワイヤ３６ｘ，３６ｙを介
して接続するようになされていた。
３０のダイパッド３１上に半導体チップ３２を搭載した
半導体装置において、半導体チップ３２の２つのボンデ
ィングパッド５０ｘ，５０ｙを共通のインナーリード３
７ｘにそれぞれボンディングワイヤ３６ｘ，３６ｙを介
して接続するようになされていた。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
リードフレームの構造において、図３に示すような接続
状態とすると、インナーリード１本当たりに接続できる
ボンディングワイヤの本数に制限があった。また、互い
に離れた位置に配置されている複数のボンディングパッ
ドと１つのインナーリードとの間をボンディングワイヤ
で接続しようとすると、他のボンディングワイヤを横切
らなければならないので、ボンディングワイヤ同士が交
錯して、接触する虞れがあった。
リードフレームの構造において、図３に示すような接続
状態とすると、インナーリード１本当たりに接続できる
ボンディングワイヤの本数に制限があった。また、互い
に離れた位置に配置されている複数のボンディングパッ
ドと１つのインナーリードとの間をボンディングワイヤ
で接続しようとすると、他のボンディングワイヤを横切
らなければならないので、ボンディングワイヤ同士が交
錯して、接触する虞れがあった。
【０００６】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、半導体チップ上の複数のボンディン
グパッドを共通のインナーリードに接続するに際し、１
つのインナーリードに接続可能なボンディングワイヤの
数に対する制限や、各ボンディングパッドの位置関係に
ついての制限を緩和することにある。
あり、その目的は、半導体チップ上の複数のボンディン
グパッドを共通のインナーリードに接続するに際し、１
つのインナーリードに接続可能なボンディングワイヤの
数に対する制限や、各ボンディングパッドの位置関係に
ついての制限を緩和することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明が講じた手段は、リードフレームの１つのイン
ナーリードの先端からダイパッド−インナーリード間の
空間に向かって延びる桿状部材を設け、この桿状部材と
複数のボンディングパッドとの間でワイヤボンディング
しうる構造とすることにある。
に本発明が講じた手段は、リードフレームの１つのイン
ナーリードの先端からダイパッド−インナーリード間の
空間に向かって延びる桿状部材を設け、この桿状部材と
複数のボンディングパッドとの間でワイヤボンディング
しうる構造とすることにある。
【０００８】本発明のリードフレームは、平面形状にお
いて２つの四角形を互いに交差するように中心点におけ
る法線回りに回転させて重ね合わせたものの輪郭を最外
周部とする星形形状のダイパッドと、該ダイパッドに向
かって延び先端が上記ダイパッドの輪郭を構成する２つ
の四角形の各頂点を結んで形成される８角形を外方に拡
大して形成される仮想８角形の各辺上に位置する複数の
インナーリードと、該各インナーリードから導出される
アウターリードとを有する１つのリードフレームと、上
記各インナーリードのうちの少なくとも１つのインナー
リードの先端から上記各インナーリードとダイパッドと
の間の空間に向かって延びる桿状部材とを備えている。
いて２つの四角形を互いに交差するように中心点におけ
る法線回りに回転させて重ね合わせたものの輪郭を最外
周部とする星形形状のダイパッドと、該ダイパッドに向
かって延び先端が上記ダイパッドの輪郭を構成する２つ
の四角形の各頂点を結んで形成される８角形を外方に拡
大して形成される仮想８角形の各辺上に位置する複数の
インナーリードと、該各インナーリードから導出される
アウターリードとを有する１つのリードフレームと、上
記各インナーリードのうちの少なくとも１つのインナー
リードの先端から上記各インナーリードとダイパッドと
の間の空間に向かって延びる桿状部材とを備えている。
【０００９】本発明の半導体装置は、平面形状において
２つの四角形を互いに交差するように中心点における法
線回りに回転させて重ね合わせたものの輪郭を最外周部
とする星形形状のダイパッドと、上記ダイパッドに向か
って延び先端が上記ダイパッドの輪郭を構成する２つの
四角形の各頂点を結んで形成される８角形を外方に拡大
して形成される仮想８角形の各辺上に位置する複数のイ
ンナーリードと、該各インナーリードから導出されるア
ウターリードとを有する１つのリードフレームと、上記
各インナーリードのうちの少なくとも１つのインナーリ
ードの先端から上記各インナーリードとダイパッドとの
間の空間に向かって延びる桿状部材とを有するリードフ
レームと、上記リードフレームの上記ダイパッドの両面
上に搭載される少なくとも２つの半導体チップと、上記
半導体チップに設けられた複数のボンディングパッド
と、上記各インナーリードと上記各ボンディングパッド
とを接続するボンディングワイヤとを備えるとともに、
上記桿状部材は、少なくとも２つのボンディングパッド
に上記ボンディングワイヤを介してそれぞれ接続されて
いる。
２つの四角形を互いに交差するように中心点における法
線回りに回転させて重ね合わせたものの輪郭を最外周部
とする星形形状のダイパッドと、上記ダイパッドに向か
って延び先端が上記ダイパッドの輪郭を構成する２つの
四角形の各頂点を結んで形成される８角形を外方に拡大
して形成される仮想８角形の各辺上に位置する複数のイ
ンナーリードと、該各インナーリードから導出されるア
ウターリードとを有する１つのリードフレームと、上記
各インナーリードのうちの少なくとも１つのインナーリ
ードの先端から上記各インナーリードとダイパッドとの
間の空間に向かって延びる桿状部材とを有するリードフ
レームと、上記リードフレームの上記ダイパッドの両面
上に搭載される少なくとも２つの半導体チップと、上記
半導体チップに設けられた複数のボンディングパッド
と、上記各インナーリードと上記各ボンディングパッド
とを接続するボンディングワイヤとを備えるとともに、
上記桿状部材は、少なくとも２つのボンディングパッド
に上記ボンディングワイヤを介してそれぞれ接続されて
いる。
【００１０】上記リードフレームのダイパッドの両面上
に搭載される２つの半導体チップは、その各辺がリード
フレームの複数のインナーリードの先端が形成する仮想
８角形の各辺に対峙するように搭載されていることが好
ましい。
に搭載される２つの半導体チップは、その各辺がリード
フレームの複数のインナーリードの先端が形成する仮想
８角形の各辺に対峙するように搭載されていることが好
ましい。
【００１１】
【作用】以上の構成により、各請求項の発明では、下記
の作用が奏される。
の作用が奏される。
【００１２】請求項１の発明では、このリードフレーム
上に半導体チップを搭載する際に、リードフレームのイ
ンナーリード先端に設けられた桿状部材を介して半導体
チップ上の各ボンディングパッドからインナーリードに
接続されるボンディングワイヤを設けることが可能とな
り、ワイヤボンディングの際の接続方法の選択の幅が拡
大する。
上に半導体チップを搭載する際に、リードフレームのイ
ンナーリード先端に設けられた桿状部材を介して半導体
チップ上の各ボンディングパッドからインナーリードに
接続されるボンディングワイヤを設けることが可能とな
り、ワイヤボンディングの際の接続方法の選択の幅が拡
大する。
【００１３】請求項２の発明では、半導体チップの複数
のボンディングパッドと共通の桿状部材とが複数のボン
ディングワイヤを介して接続されるので、ボンディング
ワイヤを多数個共通のインナーリードに接続することが
可能になる。また、離れた位置にある複数のボンディン
グパッドから共通のインナーリードに対してワイヤボン
ディングを行う場合にも、ボンディングワイヤ同士の交
錯を回避することが可能となる。
のボンディングパッドと共通の桿状部材とが複数のボン
ディングワイヤを介して接続されるので、ボンディング
ワイヤを多数個共通のインナーリードに接続することが
可能になる。また、離れた位置にある複数のボンディン
グパッドから共通のインナーリードに対してワイヤボン
ディングを行う場合にも、ボンディングワイヤ同士の交
錯を回避することが可能となる。
【００１４】請求項３の発明では、特にボンディングワ
イヤの切断による不良が生じやすい電源電位を供給する
ボンディングワイヤに対し、上記請求項２の作用が得ら
れることになる。
イヤの切断による不良が生じやすい電源電位を供給する
ボンディングワイヤに対し、上記請求項２の作用が得ら
れることになる。
【００１５】
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。
ながら説明する。
【００１６】（第１実施例）まず、第１実施例について
説明する。図１は、第１実施例に係る半導体装置に使用
される４辺にリードをもつＱＦＰ用のリードフレームの
平面図である。同図に示すように、リードフレーム１
は、半導体チップを搭載するためのダイパッド２と、先
端がダイパッド２の外周部に近接して配置されかつダイ
パッド２に向かって延びる多数のインナーリード３と、
各インナーリード３の後端から導出されインナーリード
３と同数のアウターリード４と、各アウターリード４の
先端を順次接続するダイバー５と、各アウターリード４
の後端を順次接続する外枠部材６と、上記ダイパッド２
とダイバー５との間を接続する４本のダイパッド・サポ
ート７とを備えている。上記ダイバー５は、各々外枠部
材６の各レール６ａ〜６ｄに平行な４辺からなる四角形
の閉ループを形成している。
説明する。図１は、第１実施例に係る半導体装置に使用
される４辺にリードをもつＱＦＰ用のリードフレームの
平面図である。同図に示すように、リードフレーム１
は、半導体チップを搭載するためのダイパッド２と、先
端がダイパッド２の外周部に近接して配置されかつダイ
パッド２に向かって延びる多数のインナーリード３と、
各インナーリード３の後端から導出されインナーリード
３と同数のアウターリード４と、各アウターリード４の
先端を順次接続するダイバー５と、各アウターリード４
の後端を順次接続する外枠部材６と、上記ダイパッド２
とダイバー５との間を接続する４本のダイパッド・サポ
ート７とを備えている。上記ダイバー５は、各々外枠部
材６の各レール６ａ〜６ｄに平行な４辺からなる四角形
の閉ループを形成している。
【００１７】ここで、本実施例の特徴として、多数のイ
ンナーリード３のうちの２つには、インナーリード３の
先端とダイパッドとの間で、インナーリード３の先端が
並ぶ直線にほぼ平行に延びる桿状の共通リード部２０
ａ，２０ｂが設けられている。そして、この１つの共通
リード部２０ａには、半導体チップ８上のボンディング
パッドのうち互いに離れた位置にある２つのボンディン
グパッド２１a1，２１a2がボンディングワイヤ９を介し
て共通に接続されている。この各ボンディングパッド２
１a1，２１a2は半導体チップ８の高電位側の電源電極に
接続されている。
ンナーリード３のうちの２つには、インナーリード３の
先端とダイパッドとの間で、インナーリード３の先端が
並ぶ直線にほぼ平行に延びる桿状の共通リード部２０
ａ，２０ｂが設けられている。そして、この１つの共通
リード部２０ａには、半導体チップ８上のボンディング
パッドのうち互いに離れた位置にある２つのボンディン
グパッド２１a1，２１a2がボンディングワイヤ９を介し
て共通に接続されている。この各ボンディングパッド２
１a1，２１a2は半導体チップ８の高電位側の電源電極に
接続されている。
【００１８】また、もう１つの共通リード部２０ｂに
は、半導体チップ８の互いに離れた位置にある３つのボ
ンディングパッド２１b1，２１b2，２１b3がボンディン
グワイヤ９を介して共通に接続されている。この各ボン
ディングパッド２１b1，２１b2，２１b3は半導体チップ
８の低電位側の電源電極に接続されている。
は、半導体チップ８の互いに離れた位置にある３つのボ
ンディングパッド２１b1，２１b2，２１b3がボンディン
グワイヤ９を介して共通に接続されている。この各ボン
ディングパッド２１b1，２１b2，２１b3は半導体チップ
８の低電位側の電源電極に接続されている。
【００１９】つまり、上記各共通リード部２０ａ，２０
ｂは、それぞれ共通に接続されるボンディングパッド２
１a1，２１a2に対向する２つの位置の間及びボンディン
グパッド２１b1，21b2，２１b3に対向する３つの位置の
間に亘って延びている。
ｂは、それぞれ共通に接続されるボンディングパッド２
１a1，２１a2に対向する２つの位置の間及びボンディン
グパッド２１b1，21b2，２１b3に対向する３つの位置の
間に亘って延びている。
【００２０】本実施例では、共通のインナーリードに接
続したい複数のボンディングパッドが半導体チップ上に
ある場合でも、ボンディングワイヤが接触することな
く、確実に共通のリードに接続することができる。特
に、各ボンディングパッドが互いに遠く離れた位置にあ
る場合でも、インナーリードの先端に共通リード部を各
ボンディングパッドに対向する複数の位置の間に設ける
ことで、容易に各ボンディングパッドを共通のインナー
リードに接続することができる。そして、消費電力の大
きい半導体チップでも、複数の電極を複数のボンディン
グワイヤで共通リード部に接続できるために、ボンディ
ングワイヤへの電流の集中が緩和される。したがって、
ボンディングワイヤの溶断による断線を有効に防止する
ことができ、半導体装置の信頼性の向上を図ることがで
きる。さらに、このように、電源電極に接続されるボン
ディングワイヤを複数本にして１本の太いインナーリー
ドにまとめて接続することにより、電源ノイズを低減す
ることができる。すなわち、本実施例のような共通リー
ド部２０ａ，２０ｂを設けることにより、簡素な構成
で、半導体装置の信頼性の向上を図ることができる。
続したい複数のボンディングパッドが半導体チップ上に
ある場合でも、ボンディングワイヤが接触することな
く、確実に共通のリードに接続することができる。特
に、各ボンディングパッドが互いに遠く離れた位置にあ
る場合でも、インナーリードの先端に共通リード部を各
ボンディングパッドに対向する複数の位置の間に設ける
ことで、容易に各ボンディングパッドを共通のインナー
リードに接続することができる。そして、消費電力の大
きい半導体チップでも、複数の電極を複数のボンディン
グワイヤで共通リード部に接続できるために、ボンディ
ングワイヤへの電流の集中が緩和される。したがって、
ボンディングワイヤの溶断による断線を有効に防止する
ことができ、半導体装置の信頼性の向上を図ることがで
きる。さらに、このように、電源電極に接続されるボン
ディングワイヤを複数本にして１本の太いインナーリー
ドにまとめて接続することにより、電源ノイズを低減す
ることができる。すなわち、本実施例のような共通リー
ド部２０ａ，２０ｂを設けることにより、簡素な構成
で、半導体装置の信頼性の向上を図ることができる。
【００２１】（第２実施例）図２は、第２実施例に係る
半導体装置の第２半導体チップ８ｂ側から見た平面図で
ある。図２に示すように、本実施例においても、リード
フレーム１におけるアウターリード４、ダイバー５、外
枠部材６の形状は、基本的に上記第１実施例と同じであ
る。
半導体装置の第２半導体チップ８ｂ側から見た平面図で
ある。図２に示すように、本実施例においても、リード
フレーム１におけるアウターリード４、ダイバー５、外
枠部材６の形状は、基本的に上記第１実施例と同じであ
る。
【００２２】しかし、本実施例では、ダイパッド２は、
正四角形の平面形状ではなく、２つの正四角形を中心点
における法線回りに４５度回転させて重ね合わせたもの
の輪郭を最外周部とする星形パターンを有している。こ
の正四角形のうち１つは外枠部材６の各レールに平行で
あり、他の四角形は各レールに対して４５度の角度で傾
いている。すなわち、ダイパッド２の両面に半導体チッ
プを１つずつ搭載する際、ダイパッド２の輪郭を形成す
る２つの正四角形の各辺に対して各半導体チップの各辺
がそれぞれ平行になるように搭載した場合に、各半導体
チップの１つの辺のダイパッド面への投影同士が４５度
の角度で交差するように構成されている。
正四角形の平面形状ではなく、２つの正四角形を中心点
における法線回りに４５度回転させて重ね合わせたもの
の輪郭を最外周部とする星形パターンを有している。こ
の正四角形のうち１つは外枠部材６の各レールに平行で
あり、他の四角形は各レールに対して４５度の角度で傾
いている。すなわち、ダイパッド２の両面に半導体チッ
プを１つずつ搭載する際、ダイパッド２の輪郭を形成す
る２つの正四角形の各辺に対して各半導体チップの各辺
がそれぞれ平行になるように搭載した場合に、各半導体
チップの１つの辺のダイパッド面への投影同士が４５度
の角度で交差するように構成されている。
【００２３】また、インナーリード３の先端は、ダイパ
ッド２の輪郭を構成する２つの正四角形の各頂点を結ん
で形成される正８角形を外方に拡大して形成される仮想
正８角形の各辺上に位置するように構成されている。そ
して、上記ダイパッド２の両面に半導体チップを搭載す
る際、図２に示す第１半導体チップ８ａをダイパッド２
の第１面上で外枠部材６の各レール６ａ〜６ｄに平行と
なる位置（標準位置とする）に搭載し、第２半導体チッ
プ８ｂをダイパッド２の第２面上で外枠部材の各レール
６ａ〜６ｄから４５度傾いた位置（傾き位置とする）に
搭載する。そのとき、上記仮想正８角形の各辺がそれぞ
れ各半導体チップ８ａ，８ｂの各辺に対峙するように構
成されている。
ッド２の輪郭を構成する２つの正四角形の各頂点を結ん
で形成される正８角形を外方に拡大して形成される仮想
正８角形の各辺上に位置するように構成されている。そ
して、上記ダイパッド２の両面に半導体チップを搭載す
る際、図２に示す第１半導体チップ８ａをダイパッド２
の第１面上で外枠部材６の各レール６ａ〜６ｄに平行と
なる位置（標準位置とする）に搭載し、第２半導体チッ
プ８ｂをダイパッド２の第２面上で外枠部材の各レール
６ａ〜６ｄから４５度傾いた位置（傾き位置とする）に
搭載する。そのとき、上記仮想正８角形の各辺がそれぞ
れ各半導体チップ８ａ，８ｂの各辺に対峙するように構
成されている。
【００２４】さらに、ダイパッド・サポート７は、ダイ
パッド２の輪郭を構成する２つの正四角形のうち傾き位
置にある正四角形の頂点のうちサイドレール６ｃ，６ｄ
に対向する２つの頂点部と、各サイドレール６ｃ，６ｄ
との間を接続している。
パッド２の輪郭を構成する２つの正四角形のうち傾き位
置にある正四角形の頂点のうちサイドレール６ｃ，６ｄ
に対向する２つの頂点部と、各サイドレール６ｃ，６ｄ
との間を接続している。
【００２５】そして、本実施例においても、２か所に桿
状の共通リード部２０ａ，２０ｂが設けられている。そ
して、この１つの共通リード部２０ａには、第２半導体
チップ８ａ上のボンディングパッドのうち互いに離れた
位置にある２つのボンディングパッド２１a1，２１a2が
ボンディングワイヤ９を介して共通に接続されている。
もう１つの共通リード部２０ｂには、第２半導体チップ
８ｂの互いに離れた位置にある２つのボンディングパッ
ド２１b1，２１b2がボンディングワイヤ９を介して共通
に接続されている。
状の共通リード部２０ａ，２０ｂが設けられている。そ
して、この１つの共通リード部２０ａには、第２半導体
チップ８ａ上のボンディングパッドのうち互いに離れた
位置にある２つのボンディングパッド２１a1，２１a2が
ボンディングワイヤ９を介して共通に接続されている。
もう１つの共通リード部２０ｂには、第２半導体チップ
８ｂの互いに離れた位置にある２つのボンディングパッ
ド２１b1，２１b2がボンディングワイヤ９を介して共通
に接続されている。
【００２６】本実施例では、上記第１実施例の効果に加
え、ダイパッド２の両面に２つの半導体チップ８ａ，８
ｂを搭載しながら、各ボンディングワイヤ間の間隔やボ
ンディングワイヤの長さを均一化できる利点がある。
え、ダイパッド２の両面に２つの半導体チップ８ａ，８
ｂを搭載しながら、各ボンディングワイヤ間の間隔やボ
ンディングワイヤの長さを均一化できる利点がある。
【００２７】
【発明の効果】請求項１の発明によれば、リードフレー
ムにおいて、インナーリード先端からインナーリード−
ダイパッド間の空間に向かって延びる桿状部材を設けた
ので、このリードフレーム上に半導体チップを搭載する
際におけるボンディングパッドとインナーリードとの接
続方法の選択の幅の拡大を図ることができる。
ムにおいて、インナーリード先端からインナーリード−
ダイパッド間の空間に向かって延びる桿状部材を設けた
ので、このリードフレーム上に半導体チップを搭載する
際におけるボンディングパッドとインナーリードとの接
続方法の選択の幅の拡大を図ることができる。
【００２８】請求項２の発明によれば、請求項１の構成
を有するリードフレーム上に半導体チップを搭載してな
る半導体装置において、半導体チップの複数のボンディ
ングパッドと共通の桿状部材とが複数のボンディングワ
イヤを介して接続される構成としたので、共通のインナ
ーリードに接続されるボンディングワイヤの数の制限を
緩和することができる。また、離れた位置にあるボンデ
ィングパッドからボンディングワイヤ同士の交錯を回避
しながら共通のインナーリードにワイヤボンディングす
ることができる。
を有するリードフレーム上に半導体チップを搭載してな
る半導体装置において、半導体チップの複数のボンディ
ングパッドと共通の桿状部材とが複数のボンディングワ
イヤを介して接続される構成としたので、共通のインナ
ーリードに接続されるボンディングワイヤの数の制限を
緩和することができる。また、離れた位置にあるボンデ
ィングパッドからボンディングワイヤ同士の交錯を回避
しながら共通のインナーリードにワイヤボンディングす
ることができる。
【００２９】請求項３の発明によれば、特にボンディン
グワイヤの切断による不良が生じやすい電源電位を供給
するボンディングワイヤに対し、上記請求項２の効果を
発揮することができる。
グワイヤの切断による不良が生じやすい電源電位を供給
するボンディングワイヤに対し、上記請求項２の効果を
発揮することができる。
【図１】第１実施例に係る半導体装置の平面図である。
【図２】第２実施例に係る半導体装置の平面図である。
【図３】共通のインナーリードに対して複数のボンディ
ングパッドからワイヤボンディングを行った従来の半導
体装置の平面図である。
ングパッドからワイヤボンディングを行った従来の半導
体装置の平面図である。
１ リードフレーム ２ ダイパッド ３ インナーリード ４ アウターリード ５ ダイバー ６ 外枠部材 ７ ダイパッドサポート ８ 半導体チップ ９ ボンディングワイヤ ２０ 共通リード部（桿状部材） ２１ ボンディングパッド
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50
Claims (3)
- 【請求項１】 平面形状において２つの四角形を互いに
交差するように中心点における法線回りに回転させて重
ね合わせたものの輪郭を最外周部とする星形形状のダイ
パッドと、 該ダイパッドに向かって延び先端が上記ダイパッドの輪
郭を構成する２つの四角形の各頂点を結んで形成される
８角形を外方に拡大して形成される仮想８角形の各辺上
に位置する複数のインナーリードと、 該各インナーリードから導出されるアウターリードとを
有する１つのリードフレームと、 上記各インナーリードのうちの少なくとも１つのインナ
ーリードの先端から上記各インナーリードとダイパッド
との間の空間に向かって延びる桿状部材とを備えたこと
を特徴とするリードフレーム。 - 【請求項２】 平面形状において２つの四角形を互いに
交差するように中心点における法線回りに回転させて重
ね合わせたものの輪郭を最外周部とする星形形状のダイ
パッドと、上記ダイパッドに向かって延び先端が上記ダ
イパッドの輪郭を構成する２つの四角形の各頂点を結ん
で形成される８角形を外方に拡大して形成される仮想８
角形の各辺上に位置する複数のインナーリードと、該各
インナーリードから導出されるアウターリードとを有す
る１つのリードフレームと、上記各インナーリードのう
ちの少なくとも１つのインナーリードの先端から上記各
インナーリードとダイパッドとの間の空間に向かって延
びる桿状部材とを有するリードフレームと、 上記リードフレームの上記ダイパッドの両面上に搭載さ
れる少なくとも２つの半導体チップと、 上記半導体チップに設けられた複数のボンディングパッ
ドと、 上記各インナーリードと上記各ボンディングパッドとを
接続するボンディングワイヤとを備えるとともに、 上記桿状部材は、少なくとも２つのボンディングパッド
に上記ボンディングワイヤを介してそれぞれ接続されて
いることを特徴とする半導体装置。 - 【請求項３】 請求項２記載の半導体装置において、上記リードフレームのダイパッドの両面上に搭載される
２つの半導体チップは、その各辺がリードフレームの複
数のインナーリードの先端が形成する仮想８角形の各辺
に対峙するように搭載されている ことを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07082170A JP3106087B2 (ja) | 1995-04-07 | 1995-04-07 | リードフレーム及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07082170A JP3106087B2 (ja) | 1995-04-07 | 1995-04-07 | リードフレーム及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08279584A JPH08279584A (ja) | 1996-10-22 |
| JP3106087B2 true JP3106087B2 (ja) | 2000-11-06 |
Family
ID=13766963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07082170A Expired - Fee Related JP3106087B2 (ja) | 1995-04-07 | 1995-04-07 | リードフレーム及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3106087B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998031051A1 (fr) * | 1997-01-14 | 1998-07-16 | Hitachi, Ltd. | Dispositif semiconducteur et son procede de fabrication |
| JP3768744B2 (ja) * | 1999-09-22 | 2006-04-19 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
| JP2007088378A (ja) * | 2005-09-26 | 2007-04-05 | Mitsubishi Electric Corp | 半導体モールドパッケージ |
| JP4767277B2 (ja) * | 2008-04-08 | 2011-09-07 | パナソニック株式会社 | リードフレームおよび樹脂封止型半導体装置 |
| EP3725737B1 (en) * | 2018-05-22 | 2023-07-26 | Murata Manufacturing Co., Ltd. | Reducing crosstalk in a mixed-signal multi-chip mems device package |
-
1995
- 1995-04-07 JP JP07082170A patent/JP3106087B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08279584A (ja) | 1996-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0149798B1 (ko) | 반도체 장치 및 그 제조방법과 리드프레임 | |
| US6495773B1 (en) | Wire bonded device with ball-shaped bonds | |
| JP2002118221A (ja) | 半導体装置およびそれに用いるリードフレーム | |
| JP3106087B2 (ja) | リードフレーム及び半導体装置 | |
| JP2004014801A (ja) | 半導体装置およびその製造方法 | |
| JP2807396B2 (ja) | 半導体装置 | |
| JPH05218281A (ja) | 半導体装置 | |
| JPS62130549A (ja) | 集積回路チツプ | |
| JPH07335826A (ja) | 半導体装置及びその製造方法 | |
| JPH1140563A (ja) | 半導体装置およびその電気特性変更方法 | |
| JP2803642B2 (ja) | 半導体装置 | |
| JP4271096B2 (ja) | 半導体装置 | |
| JP2932796B2 (ja) | 半導体装置用リードフレーム | |
| JPS63239852A (ja) | 半導体装置 | |
| JP2002076048A (ja) | フリップチップ接続によるバンプの配置方法 | |
| JP2521944B2 (ja) | 集積回路パッケ−ジ | |
| JPH03163858A (ja) | 樹脂封止型半導体装置 | |
| JPH0547819A (ja) | 半導体装置 | |
| JPH0513658A (ja) | 半導体装置用リードフレーム | |
| JPH0753989Y2 (ja) | Ｉｃカード用モジュール | |
| JPH05183090A (ja) | 樹脂封止型半導体装置 | |
| JP3073101B2 (ja) | 集積回路の装着構造 | |
| JP2004228167A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JP2968769B2 (ja) | 樹脂封止型半導体装置 | |
| JPH06326235A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000815 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |