JP4271096B2

JP4271096B2 - 半導体装置

Info

Publication number: JP4271096B2
Application number: JP2004211445A
Authority: JP
Inventors: 毅紘加藤
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2004-07-20
Filing date: 2004-07-20
Publication date: 2009-06-03
Anticipated expiration: 2024-07-20
Also published as: JP2006032766A

Description

本発明は、半導体装置に関する。

半導体デバイスのチップでは、多ピン化およびチップシュリンク化のため、ボンディングパッドの狭パッドピッチ化が求められており、一般にチップ上において千鳥パッド配置がとられている。

千鳥パッド配置のチップを、モールドタイプのパッケージで、面実装型のＱＦＰ（ＱｕａｄＦｌａｔＰａｃｋａｇｅ）に実装する際に、低ループのボンディングワイヤおよび高ループのボンディングワイヤを使ったボンディング方法がとられる。

一方、近年、ＱＦＰの薄型化が進んでおり、厚さ１．２ｍｍ程度のＴＱＦＰ（ＴｈｉｎＱｕａｄＦｌａｔＰａｃｋａｇｅ）がある。ＴＱＦＰに既存の千鳥パッド配置のチップを実装する際には、ボンディングの際にワイヤーループの高さが高くなり、ループの最大高さがパッケージ封止部を越える可能性がある。そのため、一般に低ループを使ったボンディング方法で、千鳥パッドの外側または内側のみを使用する。

また、従来の技術では、半導体チップのボンディングパッドを単列パッド配置で実現する方法と、千鳥パッド配置で実現する方法がある。一般的に単列パッド配置ではワイヤのループの高さを低く抑える事が出来るため、パッケージの薄型化を実現するためにメリットがある。しかし、単列パッド配置を小チップで実現するためには、汎用性の高い半導体チップを用いることは困難であり、特殊なボンディングパッド構造のチップを作る必要がある。

そこで、このような薄型ＱＦＰでの千鳥パッドボンディングを行うための技術が、特許文献１に記載されている。特許文献１の半導体装置では、薄型部材において、チップを支持する部分を通常のＱＦＰより１５０μｍ〜２００μｍ下げている。また、厚さを２００μｍ程度に研磨した半導体チップを使用することにより、天面と半導体チップとの間隔を離すことを可能にしている。これにより、ワイヤが封止部の天面から露出する事を抑制でき、薄型のＱＦＰにおいて千鳥パッドボンディングが可能になる。
特開２００１−１６８２６０号公報

しかしながら、上述のように、千鳥パッド配置をボンディングする際に、外側または内側のパッドを単列でボンディングすることとなると、導出できるボンディングパッド数が半分程度になってしまう。そのため、従来の構造のＴＱＦＰを用いる場合には、ボンディングパッドが数パッド足りない状況においても、単列パッド仕様でボンディング可能な、より大きなチップサイズへの変更を余儀なくされてしまう。
一方、上記文献記載の従来技術は、ＱＦＰに使用する通常の薄型部材と異なり、半導体チップを指示する部分を下げた部材を新たに作成しなければならないため、追加で特殊な部材を作成するための費用が発生する。また、半導体チップに使用可能なボンディングパッドを数箇所だけ追加できれば、チップサイズを大きくしなくて済み、既存の部材で半導体装置を組立可能な場合があるが、そういった場合にも、上記特許文献１記載の従来技術では、部材を新たに作成して対応することになる。

本発明は上記事情に鑑みてなされたものであり、その目的とするところは、既存のボンディングパッド構造でチップサイズを変更することなく、既存のＴＱＦＰパッケージに半導体チップが実装された半導体装置を提供することにある。

本発明によれば、半導体チップと、半導体チップの１以上の辺の両端部の少なくとも一部の領域に千鳥状に２列以上で配置され、該１以上の辺の中央近傍部に千鳥状に２列以上で配置されている複数の電極パッドと、半導体チップの前記１以上の辺の外側に１列以上設けられている複数のインナーリードと、電極パッドと前記電極パッドに対応するインナーリードとを接続するワイヤーと、を備え、両端部に配置されている複数の電極パッドのうち２列以上の電極パッドがワイヤーにより接続されており、中央近傍部に配置されている複数の電極パッドのうち１列の電極パッドがワイヤーにより接続されている半導体装置が提供される。

この構成によれば、半導体チップの１以上の辺の両端部では、２列以上の電極パッドをワイヤーにより千鳥状に接続しても、ワイヤーループ高さを低く抑えることができる。また、半導体チップの１以上の辺の中央近傍部においては、ワイヤーにより接続されている電極パッドが１列であるため、同様にワイヤーループ高さを低く抑えることができる。このため、既存のボンディングパッド構造でチップサイズを変更することなく、既存のＴＱＦＰパッケージに半導体チップが実装された半導体装置が得られる。

本発明において、両端部の電極パッド間隔は、中央近傍部の電極パッド間隔よりも広い構成とすることができる。

この構成によれば、電極パッド間隔が広いところで千鳥パッド仕様、電極パッド間隔が狭いところで単列パッド仕様とするため、ワイヤー同士のショートが生じる可能性をさらに低減できる。そのため、ワイヤーループ高さを低く抑えることがさらに容易になる。

本発明において、中央近傍部の電極パッドのうちワイヤーと接続されていない列の電極パッドと、両端部の電極パッドのうちワイヤーと接続されている電極パッドと、を接続する導電部材をさらに備える構成とすることができる。

この構成によれば、ワイヤーにより接続されていない列の電極パッドを有効に活用できる。

また、上記の導電部材に接続している電極パッドは、電源またはグラウンドと接続してもよい。

この構成によれば、信号ピンとして機能する電極パッドを最大限に確保でき、導電部材をおいた電極パッドからＩ／Ｏ部に接続が可能であるため、電源を強化することができる。

そして、上記の複数の電極パッドは、半導体チップの１以上の辺の両端部の全体にわたって千鳥状に２列以上で配置してもよい。

この構成によれば、半導体チップの１以上の辺の両サイドのコーナー部の広い間隔をとりやすい部分で、電極パッドを千鳥パッド構成で２列に配列するため、該１以上の辺の両端部における有効パッド数を増やすことが可能になる。

本発明によれば、特定の配置で電極パッドとインナーリードとを接続するため、既存のボンディングパッド構造でチップサイズを変更することなく、既存のＴＱＦＰパッケージに半導体チップが実装された半導体装置が得られる。

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

<実施形態１>
図１は、本実施形態に係る半導体装置の外形を模式的に示した斜視図である。

本実施形態の半導体装置は、樹脂封止型かつ面実装型のＴＱＦＰタイプの半導体装置である。一例として、図１に示す薄型タイプのＴＱＦＰ５を取り上げて説明する。

薄型タイプのＴＱＦＰ５は、厚さが１．４ｍｍ以下の実装形態の半導体装置である。ＴＱＦＰ５は、多ピンでパッドピッチの狭い半導体チップ２を組み込んだ半導体装置である。また、複数のリード１が、４方向からガルウイング状に成形された半導体装置である。

図２は、本実施形態に係る半導体装置の構成を説明するための断面図である。

ＴＱＦＰ５は、図２に示すように、半導体チップ２と、半導体チップ２周辺に存在するリード１と、半導体チップ２の表面に構成されたボンディングパッド２ａと、ボンディングパッド２ａとリード１とを電気的に接合するワイヤー４と、を含む。また、半導体チップ２とリード１とを樹脂封止した封止部３も含む。

図３は、本実施形態に係る半導体装置の千鳥パッド配置を示す部分平面図である。

ボンディングパッド２ａが千鳥状に配置されており、それに対応するＩ／０バッファ７が配置されている。これらは半導体チップ２の４辺に同様の形態で配置されている。

図４は、本実施形態に係る半導体装置の千鳥パッド配置を示す部分平面図である。このうち、図４（ａ）は、半導体チップ２内側の列のボンディングパッド２ａのうち、両端を除いてすべてのボンディングパッド２ａをワイヤー４により接続した場合を示す部分平面図である。また、図４（ｂ）は、半導体チップ２外側の列のボンディングパッド２ａのすべてをワイヤー４により接続した場合を示す部分平面図である。

いずれにおいても、本実施形態の構成によれば、インナーリード１ｂとボンディングパッド２ａとをワイヤー４で接続する。そして、両サイドコーナー部の間隔の広い部分（グレーに着色されたボンディングパッド２ａを含む部分）は、千鳥パッド構成の接続仕様でボンディングし、中央近傍の間隔が狭くなる部分（着色されていないボンディングパッド２ａを含む部分）では単列仕様にてボンディングする。

このような構成にすることによって、この場合には各辺２パッド（グレーに着色された部分が対象）ずつ有効パッド数を増やすことができる。

また、この場合には、単列パッド使用時より、半導体チップ２全体で信号線として使用できるボンディングパッド２ａの数が８個増える。このため、今までボンディングパッド２ａの数がわずかに足りずに、半導体チップ２のサイズを大きくしていた場合に、増加したボンディングパッド２ａを当てることにより、半導体チップ２のサイズを大きくしなくて済む場合がある。

すなわち、既存の千鳥マスターからなるボンディングパッド２ａの配置を用いて、単列パッド使用では数パッド足りないことで対応困難であった、薄型ＱＦＰ（ＴＱＦＰ）でのワイヤーボンディングが可能になる。また、既存の部材である半導体チップ２を使用することができるため、追加で開発費がかかることがない。

両サイドのコーナー部では、半導体チップを上面から見たとき、半導体チップの外周の１辺とワイヤーとの形成する角度が大きい。このため、内側のボンディングパッドに接続したワイヤーと外側のボンディングパッドに接続したワイヤーが重なりにくいので、ループの高さは低く抑えられている。また、両サイドのコーナー部では、ボンディングパッド２ａ同士の間隔が広いため、内側および外側のボンディングパッド２ａを同じボンディングワイヤー４の形状（カール）でボンディングしても、樹脂充填時の圧力によるボンディングワイヤー４の流れの発生などによるショートが起こりにくい。

一方、中央近傍の間隔が狭くなる部分では、内側もしくは外側のいずれか一方の列のみボンディングしているのでループの高さを低くすることができる。

よって、本実施形態の構成によれば、半導体チップのサイズを変更することなく、既存のボンディングパッド２ａの配列を変更せずに、ＴＱＦＰに実装可能な有効ボンディングパッド２ａの引き出し方法が実現できる。

一方、上記特許文献１記載の従来技術では、ＱＦＰに使用する通常の薄型部材と異なり、半導体チップを支持する部分を下げた部材を新たに作成するため、追加で特殊な部材を作成するための費用が発生する。また、半導体チップに使用可能なボンディングパッドを数箇所だけ追加できれば、チップサイズを大きくしなくて済み、既存の部材で半導体装置を組立可能な場合があるが、そういった場合にも、上記特許文献１記載の従来技術では、部材を新たに作成して対応することになる。

<実施形態２>
図５は、本実施形態に係る半導体装置の千鳥パッド配置を示す部分平面図である。図５（ａ）は、半導体チップ２の外側の列のボンディングパッド２ａにアルミ配線８を接続した場合を示す部分平面図である。図５（ｂ）は、半導体チップ２の内側の列のボンディングパッド２ａにアルミ配線８を接続した場合を示す部分断面図である。

本実施形態に係る半導体装置は、基本的には実施形態１に係る半導体装置と同様であるが、ボンディングしていないボンディングパッド２ａと、ボンディングしているボンディングパッド２ａとを、アルミ配線８を用いて接続し、電源又はグランドとして使用する点が異なる。

本実施形態の半導体装置では、インナーリード１ｂとボンディングパッド２ａとをワイヤー４で接続する。ボンディングパッド２ａの一方の列は、信号線としてのみ使用する。もう一方の列のボンディングパッド２ａは、アルミ配線８で接続し、ボンディングパッド２ａの間隔が広いコーナー部で接続する。アルミ配線８で接続したボンディングパッド２ａには、電源又はグランドを接続する。

また、使用していない側のボンディングパッド２ａをアルミパターン（アルミ配線８）で繋げ、ボンディングパッド２ａの間隔が広いコーナー部にてボンディングする。アルミパターン（アルミ配線８）で繋いだボンディングパッド２ａにはグランドまたは電源を接続し、そのほかのボンディングパッドを信号ピン（シグナルピン）としてのみ使用する。これにより信号ピンが最大限に確保できる。また、アルミパターン（アルミ配線８）をおいたボンディングパッド２ａからＩ／Ｏ部に接続が可能であるため電源を強化することが出来る。

アルミ配線８を用いて接続したボンディングパッド２ａ部分を電源またはグランドとして使用することにより、単列仕様にてボンディングをしていた際に電源、グランドとして使用されていたボンディングパッド２ａが信号線として使用できる。そして、アルミ配線８は両サイドのコーナー部にてボンディングされ、各辺２パッドが空くことになる。

また、アルミ配線８で接続されたボンディングパッド２ａは、電源またはグランドであることから、Ｉ／Ｏ部で電源またはグランドの供給が不足している部分に接続する事により、電源を強化することが可能になる。

実施形態１では、ボンディングしていないボンディングパッド２ａ部分が未使用なままである。その未使用なボンディングパッド２ａを含むスペースを有効利用するため、アルミ配線８を用いてボンディングパッド２ａを接続する。そして、そのボンディングパッド２ａ部をコーナー部にてボンディングし電源またはグランドとして使用することにより、Ｉ／Ｏ部で電源またはグランドの供給が不足している部分に接続すると電源を強化することが可能になる。

本実施形態では、現状活用されていないボンディングパッド２ａを、配線パターン（アルミ配線８）で接続する構造とする。このような構造とすることで、その箇所に電源・グランドを接続すると、同時動作が起こりそうな箇所に電源、グランドを追加で挿入できるため、同時動作対策として電源強化を図ることが可能になった。

図７は、実施形態２に係る半導体装置の千鳥パッド配置の変形例を示す部分平面図である。

本実施形態において、半導体チップ２の１以上の辺におけるボンディングパッド２ａの配置は、図７のような配置であってもよい。すなわち、１以上の辺の中央近傍のみでなく、１以上の辺の両端に至るまで、ボンディングパッド２ａが、互い違いに設けられていてもよい。この場合も、中央近傍では、ボンディングパッド２ａ同士の間隔は狭く、両端部では、ボンディングパッド２ａ同士の間隔は広くする。

このような配置であっても、半導体チップの１以上の辺の両サイドコーナー部の間隔の広い部分は、千鳥パッド構成の接続仕様でボンディングし、中央近傍の間隔が狭くなる部分では単列仕様にてボンディングすることにより、同様に、有効パッド数を増やし、半導体装置を小型化できる。

また、このような配置であっても、ボンディングしていないボンディングパッド２ａと、ボンディングしているボンディングパッド２ａとを、アルミ配線８を用いて接続し、電源またはグランドとして使用することにより、単列仕様にてボンディングをしていた際に電源、グランドとして使用されていたボンディングパッド２ａが信号線として使用できる。

<実施形態３>
図６は、本実施形態に係る半導体装置の千鳥パッド配置を示す部分平面図である。図６（ａ）は、半導体チップ２の外側の列のボンディングパッド２ａに、アルミ配線８を接続した場合を示す図である。図６（ｂ）は、半導体チップ２の内側の列のボンディングパッド２ａにアルミ配線８を接続した場合を示す図である。

本実施形態に係る半導体装置は、インナーリード１ｂとボンディングパッド２ａとをワイヤー４で接続する。ボンディングパッド２ａの一方の列は、信号線としてのみ使用する。もう一方の列のボンディングパッド２ａは、アルミ配線８で接続するが、実施形態２と異なり、図６のように、アルミ配線８を中心部にて二つに分けた図になる。ワイヤー４によるボンディングは、ボンディングパッド２ａの間隔が広い半導体チップ２のコーナー部で行う。アルミ配線８で接続したボンディングパッド２ａには、電源またはグランドを接続する。

アルミ配線８を用いて接続したボンディングパッド２ａ部分を、電源またはグランドとして使用することにより、単列仕様にてボンディングをしていた際に電源またはグランドとして使用されていたボンディングパッド２ａが信号線として使用できる。そして、アルミ配線８は、両サイドのコーナー部にてボンディングされ、各辺２パッドが空くことになる。

本実施形態では、各辺のグランドまたは電源のどちらかとしてしか使用できなかったが、アルミ配線８を中央付近にて分割することにより、一方をグランドとして、もう一方を電源として使用することが可能になり、電源強化を効率よく行うことが可能になる。

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。

たとえば、上記実施形態では、ＴＱＦＰタイプの実装による半導体装置を例に挙げたが、特に限定する趣旨ではない。例えば、ＳＯＰタイプ、ＳＯＪタイプ、ＱＦＪタイプの実装による半導体装置であっても、本発明を好適に適用し得る。

実施形態１に係る半導体装置の外形を模式的に示した斜視図である。実施形態１に係る半導体装置の構成を説明するための断面図である。実施形態１に係る半導体装置の千鳥パッド配置を示す部分平面図である。実施形態１に係る半導体装置の千鳥パッド配置を示す部分平面図である。実施形態２に係る半導体装置の千鳥パッド配置を示す部分平面図である。実施形態３に係る半導体装置の千鳥パッド配置を示す部分平面図である。実施形態２に係る半導体装置の千鳥パッド配置の変形例を示す部分平面図である。

符号の説明

１リード
１ｂインナーリード
２半導体チップ
２ａボンディングパッド
４ワイヤー
５ＴＱＦＰ
７Ｉ／０バッファ
８アルミ配線

Claims

半導体チップと、
前記半導体チップの１以上の辺の両端部の少なくとも一部の領域に千鳥状に２列以上で配置され、該１以上の辺の中央近傍部に千鳥状に２列以上で配置されている複数の電極パッドと、
前記半導体チップの前記１以上の辺の外側に１列以上設けられている複数のインナーリードと、
前記電極パッドと前記電極パッドに対応する前記インナーリードとを接続するワイヤーと、
を備え、
前記両端部に配置されている複数の電極パッドのうち２列以上の電極パッドが前記ワイヤーにより接続されており、
前記中央近傍部に配置されている複数の電極パッドのうち１列の電極パッドが前記ワイヤーにより接続されている
ことを特徴とする半導体装置。
請求項１に記載の半導体装置において、
前記両端部の電極パッド間隔は、前記中央近傍部の電極パッド間隔よりも広い
ことを特徴とする半導体装置。
請求項１または２に記載の半導体装置において、
前記中央近傍部の電極パッドのうち前記ワイヤーと接続されていない列の電極パッドと、
前記両端部の電極パッドのうち前記ワイヤーと接続されている電極パッドと、
を接続する導電部材をさらに備える
ことを特徴とする半導体装置。
請求項３に記載の半導体装置において、
前記導電部材に接続している前記電極パッドは、電源またはグラウンドと接続されている
ことを特徴とする半導体装置。
請求項１乃至４いずれかに記載の半導体装置において、
前記複数の電極パッドは、前記半導体チップの１以上の辺の両端部の全体にわたって千鳥状に２列以上で配置されている
ことを特徴とする半導体装置。