Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3134858B2 - Method of assembling semiconductor device and semiconductor device manufactured by the method - Google Patents
[go: Go Back, main page]

JP3134858B2 - Method of assembling semiconductor device and semiconductor device manufactured by the method - Google Patents

Method of assembling semiconductor device and semiconductor device manufactured by the method

Info

Publication number
JP3134858B2
JP3134858B2 JP10289000A JP28900098A JP3134858B2 JP 3134858 B2 JP3134858 B2 JP 3134858B2 JP 10289000 A JP10289000 A JP 10289000A JP 28900098 A JP28900098 A JP 28900098A JP 3134858 B2 JP3134858 B2 JP 3134858B2
Authority
JP
Japan
Prior art keywords
chip
bonding
ribbon
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10289000A
Other languages
Japanese (ja)
Other versions
JP2000124269A (en
Inventor
隆 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10289000A priority Critical patent/JP3134858B2/en
Publication of JP2000124269A publication Critical patent/JP2000124269A/en
Application granted granted Critical
Publication of JP3134858B2 publication Critical patent/JP3134858B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07552Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in structures or sizes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/521Structures or relative sizes of bond wires
    • H10W72/527Multiple bond wires having different sizes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/533Cross-sectional shape
    • H10W72/534Cross-sectional shape being rectangular
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/59Bond pads specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/951Materials of bond pads

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の組立
方法に関し、特に、小型の半導体チップを正常に実装す
ることを可能にする半導体装置の組立方法に関する。
The present invention relates to a method for assembling a semiconductor device, and more particularly, to a method for assembling a semiconductor device which enables normal mounting of a small semiconductor chip.

【0002】[0002]

【従来の技術】近年の半導体装置では、コストダウンや
小型化から半導体チップの縮小化が進んでいる。光透過
窓を有する半導体装置、特に、固体撮像装置等において
は、その小型化の傾向が著しい。中でもファクシミリや
イメージスキャナなどに使用されているリニア・イメー
ジ・センサを搭載した固体撮像装置においては、チップ
幅がチップ厚と同程度か、あるいはそれ以下となってき
ており、高い組立技術を必要としている。このような半
導体チップは、例えば、長さ35mm、幅0.35m
m、厚さ0.4mm程度である。
2. Description of the Related Art In recent years, semiconductor devices have been reduced in size due to cost reduction and miniaturization. In a semiconductor device having a light transmission window, in particular, in a solid-state imaging device or the like, there is a remarkable tendency to reduce the size. In particular, in solid-state imaging devices equipped with linear image sensors used in facsimile machines and image scanners, the chip width is about the same as or smaller than the chip thickness, requiring high assembly technology. I have. Such a semiconductor chip has, for example, a length of 35 mm and a width of 0.35 m.
m and a thickness of about 0.4 mm.

【0003】図8(a)は、ケース(装置フレーム)に
セラミックを使用した固体撮像装置の一例を示す斜視図
である。図8(b)は、図8(a)に示した固体撮像装
置のA−A線を通って、固体撮像装置の表面に垂直に切
断したときの断面図である。なお、図8(a)では、図
8(b)に示した透明キャップ110を図示していな
い。
FIG. 8A is a perspective view showing an example of a solid-state imaging device using a ceramic for a case (device frame). FIG. 8B is a cross-sectional view of the solid-state imaging device illustrated in FIG. 8A taken along line AA and cut perpendicular to the surface of the solid-state imaging device. FIG. 8A does not show the transparent cap 110 shown in FIG. 8B.

【0004】図8に示すように、ケースは、セラミック
のベース101とフレーム102が、内部リード104
と外部リード103とから構成されるリードフレームを
挟み、フリットガラス114によって接着されて形成さ
れる。
As shown in FIG. 8, a case comprises a ceramic base 101 and a frame 102, and internal leads 104.
And a lead frame composed of the external lead 103 and a frit glass 114 therebetween.

【0005】リニア・イメージ・センサであるチップ
(半導体チップ)108は、マウント工程にてケースの
平坦なマウント面105に、マウント材(接着剤)11
2によって接着される。
A chip (semiconductor chip) 108, which is a linear image sensor, is mounted on a flat mounting surface 105 of a case by a mounting material (adhesive) 11 in a mounting process.
2 glued.

【0006】上記のような小型のチップ108をマウン
ト面105に接着する場合、1チップ単位に分断された
チップ108を、図9に示すようなマウントコレット1
16で真空吸着等によって吸い付け、マウント面105
に接着する。
When the small chip 108 as described above is bonded to the mounting surface 105, the chip 108 divided into one chip unit is mounted on the mounting collet 1 as shown in FIG.
At 16, suction is performed by vacuum suction or the like, and the mounting surface 105 is sucked.
Glue to

【0007】その後、ボンディング工程において、チッ
プ108上のボンディングパッドと所定の内部リード1
04とが、金、アルミ、又は、銅合金等から形成された
ボンディングワイヤー109によって接続される。
Thereafter, in a bonding step, bonding pads on chip 108 and predetermined internal leads 1 are formed.
04 are connected by a bonding wire 109 formed of gold, aluminum, a copper alloy, or the like.

【0008】そして、ガラスや透明樹脂を用いた透明キ
ャップ110を接着剤111でケースに接着し、チップ
108をケース内に封止する。
Then, a transparent cap 110 made of glass or transparent resin is adhered to the case with an adhesive 111, and the chip 108 is sealed in the case.

【0009】しかし、上記のようなケースでは、セラミ
ックを焼成する際に、セラミックが収縮してマウント面
105に反りが発生する。このマウント面105の反り
により、チップ108がマウント面105に傾いて固定
され、光学系装置では、像がぼける原因となり、画質劣
化の原因となってしまう。
However, in the above case, when the ceramic is fired, the ceramic shrinks and the mounting surface 105 is warped. Due to the warpage of the mounting surface 105, the chip 108 is fixed to the mounting surface 105 in an inclined manner, which causes an image to be blurred in the optical system device and causes a deterioration in image quality.

【0010】この問題を解決するために、特開平5−2
83660号公報に開示されている技術は、チップのマ
ウント面を機械研削法により平坦にし、チップを接着剤
(マウント材)で固定している。
In order to solve this problem, Japanese Patent Laid-Open Publication No.
In the technique disclosed in Japanese Patent No. 83660, the chip mounting surface is flattened by a mechanical grinding method, and the chip is fixed with an adhesive (mounting material).

【0011】また、チップをマウントする位置の精度を
向上するため、マウント面105にチップ108を挿入
するための段差部(貫通穴115)を設ける技術が、特
開昭64−22035号公報に開示されている。
A technique for providing a step portion (through hole 115) for inserting the chip 108 on the mounting surface 105 in order to improve the accuracy of the mounting position of the chip is disclosed in Japanese Patent Application Laid-Open No. 64-22035. Have been.

【0012】図10(a)は、マウント面105に貫通
穴115を設けた固体撮像装置を、チップ108の長手
方向に沿って、固体撮像装置の表面に垂直に切断したと
きの斜視図である。また、図10(b)は、チップ10
8に垂直な面で、この固体撮像装置を切断したときの断
面図である。なお、この固体撮像装置では、マウント面
105をリードフレームで形成している。
FIG. 10A is a perspective view of a solid-state imaging device having a through-hole 115 formed in a mounting surface 105, which is cut along the longitudinal direction of a chip 108 and perpendicular to the surface of the solid-state imaging device. . FIG. 10B shows the chip 10.
FIG. 9 is a cross-sectional view of the solid-state imaging device cut along a plane perpendicular to 8. In this solid-state imaging device, the mounting surface 105 is formed by a lead frame.

【0013】図10に示すように、マウント面105の
チップ108をマウントする部分に、チップ108より
僅かに大きい貫通穴115を段差部として設け、この貫
通穴115にチップ108を挿入する。挿入されたチッ
プ108は、マウント材112によって固定される。こ
の場合、貫通穴115はリードフレームに設けられるの
で、リードフレームの厚さが250μmの場合は、貫通
穴115の深さは250μm以上である。
As shown in FIG. 10, a through hole 115 slightly larger than the chip 108 is provided as a step in a portion of the mounting surface 105 where the chip 108 is mounted, and the chip 108 is inserted into the through hole 115. The inserted chip 108 is fixed by the mount material 112. In this case, since the through-hole 115 is provided in the lead frame, when the thickness of the lead frame is 250 μm, the depth of the through-hole 115 is 250 μm or more.

【0014】しかし、上記のように、貫通穴115を設
けるためには、マウント面105が貫通穴115よりも
広くなければならない。従って、装置全体が大きくなる
という問題がある。
However, as described above, in order to provide the through hole 115, the mounting surface 105 must be wider than the through hole 115. Therefore, there is a problem that the entire apparatus becomes large.

【0015】上記以外にも、チップの搭載位置の精度を
向上する技術は、特開平2−112280号公報に開示
されている。
In addition to the above, another technique for improving the accuracy of the chip mounting position is disclosed in Japanese Patent Application Laid-Open No. HEI 2-112280.

【0016】この技術では、チップのマウント面をケー
スと独立した金属板で形成し、この金属板に位置合わせ
用の金属突起物を形成している。そして、この金属突起
物にチップが沿うように配置し、金属板とケースとの相
対位置を調節することによって、チップの位置精度を向
上するようにしている。
In this technique, the mounting surface of the chip is formed of a metal plate independent of the case, and a metal projection for positioning is formed on the metal plate. The chip is arranged along the metal projection, and the relative position between the metal plate and the case is adjusted to improve the positional accuracy of the chip.

【0017】しかし、この技術でも、チップのマウント
面に金属突起物を形成しているので、その分、装置全体
が大きくなるという問題がある。
However, even in this technique, since the metal projection is formed on the mounting surface of the chip, there is a problem that the entire device becomes large accordingly.

【0018】このように装置が大きくなるという問題を
解決するために、特公平7−24296号公報に開示さ
れている技術は、チップの位置精度向上のために、コの
字型の金属板をチップの両端に嵌合するように設けてい
る。
In order to solve such a problem that the device becomes large, the technology disclosed in Japanese Patent Publication No. Hei 7-24296 discloses a U-shaped metal plate for improving the positional accuracy of the chip. It is provided so as to fit to both ends of the chip.

【0019】以上に示したようなセラミックを使用した
ケースは高価である。従って、生産コストを低下するた
めに、ケースを樹脂で形成するようになってきている。
ケースに樹脂を使用することによって、低コスト化と共
に軽量化も実現することができる。
Cases using ceramics as described above are expensive. Therefore, in order to reduce the production cost, the case is being made of resin.
By using a resin for the case, it is possible to realize both cost reduction and weight reduction.

【0020】ケースを樹脂で形成する場合、リードフレ
ームを予めケース金型の中央に挿入しておけば、図11
に示すように、図8、図10で示したセラミックのケー
スと同様な外形に形成することができる。
When the case is made of resin, if the lead frame is inserted into the center of the case mold in advance, the case shown in FIG.
As shown in FIG. 8, it can be formed in the same outer shape as the ceramic case shown in FIGS.

【0021】この場合も、セラミックケースの場合と同
様に、チップ108をケースの平坦なマウント面105
にマウント材112で接着する。そして、ボンディング
工程において、チップ108上のボンディングパッドと
所定の内部リード104とを、金、アルミ、又は、銅合
金等からなるボンディングワイヤー109で接続する。
そして、ガラスや透明樹脂を用いた透明キャップ110
を接着剤111で接着し、チップ108をケース内に封
止する。
In this case, as in the case of the ceramic case, the chip 108 is connected to the flat mounting surface 105 of the case.
Is bonded with a mounting material 112. Then, in a bonding step, bonding pads on the chip 108 and predetermined internal leads 104 are connected by bonding wires 109 made of gold, aluminum, a copper alloy, or the like.
Then, a transparent cap 110 made of glass or transparent resin is used.
Is bonded with an adhesive 111, and the chip 108 is sealed in the case.

【0022】しかし、樹脂ケースを使用した場合、高温
多湿などの環境下では、図12、図13に例示するよう
に、樹脂が時間と共に変形し、マウント面105が反る
場合がある。マウント面105が反ると、その影響でチ
ップ108の長手方向では、チップ中央と両端で約50
から100μmも反りが発生する。
However, when a resin case is used, in an environment such as high temperature and high humidity, the resin may be deformed with time and the mounting surface 105 may be warped as illustrated in FIGS. When the mounting surface 105 is warped, about 50 mm at the center and both ends of the chip 108 in the longitudinal direction of the chip 108 due to the influence.
From 100 to 100 μm.

【0023】光学系装置では、このようなチップ108
の反りが、像がぼける原因となり、画質劣化の原因とな
ってしまう。
In an optical system device, such a chip 108
Warpage causes blurring of the image and causes deterioration of image quality.

【0024】さらに、図12に示すように、マウント面
105の反りの応力に対して、チップ108が耐えきれ
ず、クラック117が生じたり、折れたりする場合があ
り、装置の信頼性が低下するといった問題も生じる。
Furthermore, as shown in FIG. 12, the chip 108 cannot withstand the warping stress of the mounting surface 105, and cracks 117 or breaks may occur, which lowers the reliability of the device. Such a problem also arises.

【0025】クラック117は、マウント材112がチ
ップ108下に一様に塗布されていない場合に発生しや
すい。特に、図12のように、マウント材112が、チ
ップ108の両端にあり、中央にない場合は、チップ1
08の中央部に応力が集中して、クラック117が生じ
る。
The cracks 117 are likely to occur when the mounting material 112 is not applied uniformly under the chip 108. In particular, as shown in FIG. 12, when the mounting material 112 is at both ends of the chip 108 and is not at the center, the chip 1
The stress is concentrated on the central portion of the part 08, and a crack 117 is generated.

【0026】このようなクラック117の発生を防止す
るために、図13のように、チップ108下にマウント
材112を一様に塗布すると、マウント面105の反り
とともにチップ108が反り、ストレスが分散してチッ
プ108にクラックが入らない。しかし、この場合も、
チップ108が反るため、上述したような画質劣化が生
じる。
When the mounting material 112 is uniformly applied under the chip 108 as shown in FIG. 13 to prevent the generation of such cracks 117, the chip 108 warps together with the warping of the mounting surface 105, and the stress is dispersed. As a result, the chip 108 does not crack. However, in this case,
Since the chip 108 is warped, the image quality is deteriorated as described above.

【0027】この反りの対策として、図14に示すよう
に、例えば粘度10,000CPS(100g/cm・
secまたは10kg/m・sec)以下の低応力マウ
ント材118を使用すると、マウント面105の反りに
よるチップ108へのストレスを緩和し、チップ108
の反りを低減することができる。
As a countermeasure against this warpage, as shown in FIG. 14, for example, a viscosity of 10,000 CPS (100 g / cm ·
The use of the low-stress mounting material 118 of 10 kg / m · sec or less reduces stress on the chip 108 due to warpage of the mounting surface 105, and
Warpage can be reduced.

【0028】[0028]

【発明が解決しようとする課題】チップ幅がチップ厚と
同程度かそれ以下である小型のチップ(半導体チップ)
をマウントする際、チップがマウントコレットに傾いて
吸い上げられると、図15のようにチップが傾いたり、
横転したりする場合があり、歩留を低下させるという問
題がある。
A small chip (semiconductor chip) having a chip width equal to or less than the chip thickness.
When mounting the chip, if the chip is tilted and sucked up by the mount collet, the chip tilts as shown in FIG.
There is a problem that the rollover may occur and the yield is reduced.

【0029】また、チップが小型の場合、図10のよう
な貫通穴を設けると、チップの半分以上がこの貫通穴の
中に入ってしまう。この場合、マウント材の塗布量によ
っては、マウント材がチップ表面へ這い上がる場合があ
る。チップ表面にマウント材等があると、光学系装置で
は像がぼけてしまうという問題が生じる。
When a chip is small, if a through hole as shown in FIG. 10 is provided, more than half of the chip enters this through hole. In this case, depending on the application amount of the mounting material, the mounting material may crawl on the chip surface. If there is a mounting material or the like on the chip surface, there is a problem that an image is blurred in the optical system device.

【0030】さらに、チップのマウント位置精度向上の
ために設けられた貫通穴は、チップより大きいサイズで
あり、上述したようにマウントコレット内にチップが傾
いて吸い上げられた場合は、チップが傾いたり横転した
りする場合があるという問題がある。
Further, the through hole provided for improving the mounting position accuracy of the chip is larger in size than the chip, and as described above, if the chip is tilted and sucked into the mount collet, the chip may be tilted. There is a problem that it may roll over.

【0031】また、特公平7−24296号公報に開示
されている技術のコの字型の金属板は、チップの位置を
決めるだけのものであり、チップの固定には従来と同様
に接着剤を使用しなければならない。従って、ケースに
樹脂を使用した場合、上述したようなマウント面の反り
によって、チップが沿ったり、クラックが発生したりす
る場合があるという問題がある。この場合、低応力のマ
ウント材(接着剤)を使用しても、チップの反りを低減
するだけで、なくすことはできないという問題がある。
The U-shaped metal plate of the technique disclosed in Japanese Patent Publication No. 7-24296 only determines the position of the chip. Must be used. Therefore, when resin is used for the case, there is a problem that the chip may follow or crack may occur due to the warpage of the mounting surface as described above. In this case, there is a problem that even if a low-stress mounting material (adhesive) is used, it is only possible to reduce the warpage of the chip but not to eliminate it.

【0032】従って、本発明は、簡単な方法で半導体チ
ップを正常にマウントし、半導体装置の性能と信頼性を
向上し、さらには製造コストの低減をも可能にする半導
体装置の組立方法、及び、その方法で製造された半導体
装置を提供することを目的とする。
Accordingly, the present invention provides a method of assembling a semiconductor device which normally mounts a semiconductor chip by a simple method, improves the performance and reliability of the semiconductor device, and can reduce the manufacturing cost. And a semiconductor device manufactured by the method.

【0033】[0033]

【課題を解決するための手段】以上の目的を達成するた
めに、本発明の第1の観点にかかる半導体装置の組立方
法は、装置フレームに半導体チップを装着して、半導体
装置を組み立てる方法であって、前記半導体チップを支
持可能で、かつ柔軟性を有する複数のリボンを、該半導
体チップに接着する第1の接着工程と、前記第1の接着
工程で前記リボンを接着された前記半導体チップを、前
記装置フレーム内の所定位置に設置し、前記リボンを該
装置フレーム内の所定位置に接着して、該半導体チップ
を固定する第2の接着工程と、を備えることを特徴とす
る。
In order to achieve the above object, a method of assembling a semiconductor device according to a first aspect of the present invention is a method of assembling a semiconductor device by mounting a semiconductor chip on a device frame. A first bonding step of bonding a plurality of flexible ribbons capable of supporting the semiconductor chip to the semiconductor chip; and the semiconductor chip having the ribbon bonded in the first bonding step. A second bonding step of setting the semiconductor chip at a predetermined position in the device frame, bonding the ribbon to a predetermined position in the device frame, and fixing the semiconductor chip.

【0034】この発明によれば、複数のリボンによっ
て、装置フレーム内で半導体チップが横転しないように
することができる。また、半導体チップと装置フレーム
とを、接着剤を使用せずに固定することができる。従っ
て、半導体チップは、装置フレームの反り等に影響され
ず、生産コストを低減することができる。
According to the present invention, the plurality of ribbons can prevent the semiconductor chip from rolling over in the apparatus frame. Further, the semiconductor chip and the device frame can be fixed without using an adhesive. Therefore, the production cost of the semiconductor chip can be reduced without being affected by the warpage of the device frame or the like.

【0035】前記第1の接着工程は、前記複数のリボン
を前記半導体チップの両端部に接着する工程を備えても
よい。リボンを半導体チップの両端部に接着することに
よって、より強固に該半導体チップを固定することがで
きる。
[0035] The first bonding step may include a step of bonding the plurality of ribbons to both ends of the semiconductor chip. By bonding the ribbon to both ends of the semiconductor chip, the semiconductor chip can be more firmly fixed.

【0036】前記リボンは、前記半導体チップの幅より
も長く、前記第1の接着工程は、前記リボンの中心部分
を前記半導体チップに接着する工程を備えてもよい。
[0036] The ribbon may be longer than the width of the semiconductor chip, and the first bonding step may include a step of bonding a central portion of the ribbon to the semiconductor chip.

【0037】前記リボンは、導電性を有し、前記第1の
接着工程は、前記リボンを前記半導体チップのボンディ
ングパッドにボンディングする工程を備え、前記第2の
接着工程は、前記リボンを前記装置フレーム内に備えら
れたリードフレームにボンディングする工程を備えても
よい。
The ribbon has conductivity, the first bonding step includes bonding the ribbon to a bonding pad of the semiconductor chip, and the second bonding step includes bonding the ribbon to the device. A step of bonding to a lead frame provided in the frame may be provided.

【0038】前記リボンは、異方導電性フィルムであ
り、前記第1の接着工程は、前記異方導電性フィルムを
構成する金属ボールを押圧して、該異方導電性フィルム
を前記半導体チップに接着する工程を備え、前記第2の
接着工程は、前記異方導電性フィルムを構成する金属ボ
ールを押圧して、該異方導電性フィルムを前記リードフ
レームに接着する工程を備えてもよい。
The ribbon is an anisotropic conductive film, and the first bonding step is to press a metal ball constituting the anisotropic conductive film to apply the anisotropic conductive film to the semiconductor chip. The second bonding step may include a step of pressing a metal ball forming the anisotropic conductive film and bonding the anisotropic conductive film to the lead frame.

【0039】前記第2の接着工程は、前記複数のリボン
が前記半導体チップの外周に接触するように、該複数の
リボンを前記リードフレームに接着する工程を備えても
よい。リボンを半導体チップの外周に接触するように接
着することによって、より強固に該半導体チップを固定
することができる。
The second bonding step may include a step of bonding the plurality of ribbons to the lead frame so that the plurality of ribbons come into contact with the outer periphery of the semiconductor chip. By bonding the ribbon so as to be in contact with the outer periphery of the semiconductor chip, the semiconductor chip can be more firmly fixed.

【0040】本発明の第2の観点にかかる半導体装置
は、本発明の第1の観点にかかる半導体装置の組立方法
によって製造された半導体装置であって、装置フレーム
と、前記装置フレーム内の所定位置に載置され、複数の
リボンによって該装置フレームに固定された半導体チッ
プと、を備えることを特徴とする。
A semiconductor device according to a second aspect of the present invention is a semiconductor device manufactured by the method of assembling a semiconductor device according to the first aspect of the present invention. And a semiconductor chip mounted at the position and fixed to the device frame by a plurality of ribbons.

【0041】[0041]

【発明の実施の形態】次に、本発明の第1の実施の形態
にかかる固体撮像装置の組立方法について図面を参照し
て説明する。
Next, a method of assembling a solid-state imaging device according to a first embodiment of the present invention will be described with reference to the drawings.

【0042】図1は、リニア・イメージ・センサである
チップ(半導体チップ)を搭載した固体撮像装置の斜視
図である。
FIG. 1 is a perspective view of a solid-state imaging device on which a chip (semiconductor chip) as a linear image sensor is mounted.

【0043】図1に示すように、ベース1とフレーム2
とから構成されるケース(装置フレーム)は、従来と同
様のケースであり、樹脂やセラミック等から形成され、
このケースのマウント面5に、細長いチップ8がマウン
トされている。このチップ8は、その幅と厚さが同程度
であり、例えば、長さ35mm、幅0.35mm、厚さ
0.4mmである。
As shown in FIG. 1, a base 1 and a frame 2
(Device frame) is a case similar to the conventional case, and is formed of resin, ceramic, or the like.
An elongated chip 8 is mounted on the mounting surface 5 of this case. The width and thickness of the chip 8 are substantially the same, for example, 35 mm in length, 0.35 mm in width, and 0.4 mm in thickness.

【0044】そして、チップ8の両端部は、リボン6に
よって内部リード4に固定されている。また、チップ8
の電極(図示せず)と内部リード4とは、ボンディング
ワイヤ9によって接続されている。
The both ends of the chip 8 are fixed to the internal leads 4 by the ribbon 6. In addition, chip 8
(Not shown) and the internal leads 4 are connected by bonding wires 9.

【0045】外部リード3と内部リード4は、目的に応
じて一体的に形成されたり、別々に形成されワイヤ等で
接続される。
The external lead 3 and the internal lead 4 are formed integrally according to the purpose, or formed separately and connected by a wire or the like.

【0046】このような固体撮像装置を組み立てる場
合、初めに、チップ8にリボン6を接着する。
When assembling such a solid-state imaging device, first, the ribbon 6 is bonded to the chip 8.

【0047】チップ8には、図2(a)、(b)に示す
ように、ある面上にボンディングパッド15が複数形成
されている。このボンディングパッド15は、チップ8
の電極上に形成されているものでもよく、リボン6を接
着するために新たに設けられたものでもよい。そして、
図2(c)、(d)に示すように、リボン6がボンディ
ングパッド15に接着される。なお、図2(d)に示す
ようにリボン6を2カ所の電極(ボンディングパッド1
5)に接着する場合、この2カ所の電極は同電位である
か、あるいはグランドに接続される。この2カ所の電極
が同電位でない等の理由により、同一のリボン6に接着
できない場合は、予め図2(d)の矢印で示した位置に
電極をずらし、図2(a)のように配置する。
As shown in FIGS. 2A and 2B, a plurality of bonding pads 15 are formed on a certain surface of the chip 8. This bonding pad 15 is connected to the chip 8
May be formed on the electrodes described above, or may be newly provided for bonding the ribbon 6. And
As shown in FIGS. 2C and 2D, the ribbon 6 is bonded to the bonding pad 15. As shown in FIG. 2D, the ribbon 6 is connected to two electrodes (bonding pads 1).
In the case of bonding in 5), the two electrodes are at the same potential or are connected to the ground. If the two electrodes cannot be adhered to the same ribbon 6 because they are not at the same potential, the electrodes are shifted in advance to the position indicated by the arrow in FIG. 2D and are arranged as shown in FIG. I do.

【0048】なお、リボン6を、図2(c)、(d)に
示すように、両端のボンディングパッド15に接着する
と、中央部に接着した場合よりもリボン6にかかる力が
少なくなる。即ち、リボン6をチップ8の両端に接着し
た方が、チップ8をより強固に固定することができる。
リボン6は、その材質により熱、超音波、マイクロ波等
によって圧着されて、接着される。リボン6は、半田リ
ボンやアルミニウムのリボン等である。
When the ribbon 6 is bonded to the bonding pads 15 at both ends as shown in FIGS. 2C and 2D, the force applied to the ribbon 6 is smaller than when the ribbon 6 is bonded to the center. That is, when the ribbon 6 is bonded to both ends of the chip 8, the chip 8 can be more firmly fixed.
The ribbon 6 is bonded by being pressed by heat, ultrasonic waves, microwaves or the like depending on the material. The ribbon 6 is a solder ribbon, an aluminum ribbon, or the like.

【0049】また、リボン6の接着の際、チップ8の表
面からリボン6の両端までの高さが、それぞれ等しくな
るように調節する。リボン6の両端の高さの調節は、例
えば、平らなリボン6をチップ8に接着した後、両端に
等しい力を加えて曲げたり、チップ8の接着部分からリ
ボン6の両端部までの高さが目的の高さとなるように予
めリボン6を整形しておくことによって行う。リボン6
の整形は、目的とする形状を有する型等でリボン6を押
圧したり、上下から挟んだりすることによって行われ
る。以上のようにしてリボン6の両端の高さを調節して
おくと、チップ8をケースに固定したときに、チップ8
が固体撮像装置の表面に対して傾くのを抑えることがで
きる。
When the ribbon 6 is bonded, the height from the surface of the chip 8 to both ends of the ribbon 6 is adjusted to be equal. The height of both ends of the ribbon 6 can be adjusted, for example, by bonding the flat ribbon 6 to the chip 8 and then bending the same by applying equal force to both ends, or adjusting the height from the bonded portion of the chip 8 to both ends of the ribbon 6. Is performed by shaping the ribbon 6 in advance so that the target height becomes the target height. Ribbon 6
Is performed by pressing the ribbon 6 with a mold or the like having a desired shape or sandwiching the ribbon 6 from above and below. By adjusting the height of both ends of the ribbon 6 as described above, when the chip 8 is fixed to the case, the chip 8
Can be suppressed from tilting with respect to the surface of the solid-state imaging device.

【0050】なお、リボン6は、チップ8の両端に接着
された2本のリボン6で、チップ8の重さを支えること
ができる程度の柔軟性を有するように、厚さや幅を調節
する。
The thickness and width of the ribbon 6 are adjusted so that the two ribbons 6 bonded to both ends of the chip 8 have flexibility enough to support the weight of the chip 8.

【0051】そして、図2(c)、(d)のようにリボ
ン6を接着されたチップ8を、従来と同様に、マウント
コレットを使用して真空吸着等によって吸着し、マウン
ト面に設置する。ただし、マウントコレットの吸着によ
って、リボン6が大きく変形しないように、マウントコ
レットには、チップ8よりも短いか、あるいは、図3に
示すような形状にしたものを使用する。
Then, the chip 8 to which the ribbon 6 is adhered as shown in FIGS. 2C and 2D is sucked by vacuum suction or the like using a mount collet and placed on the mount surface, as in the conventional case. . However, in order to prevent the ribbon 6 from being largely deformed by the suction of the mount collet, a mount collet shorter than the chip 8 or having a shape as shown in FIG. 3 is used.

【0052】この設置の際、チップ8には、図2
(c)、(d)に示すようにリボン6が接着されている
ため、リボン6が内部リード4に引っかかり、傾いたり
横転したりすることを防止できる。
At the time of this installation, the chip 8
Since the ribbon 6 is adhered as shown in (c) and (d), the ribbon 6 can be prevented from being caught on the internal lead 4 and tilting or rolling over.

【0053】その後、ボンディングパッド15上に接着
したリボン6をケースの内部リード4に接着することに
よりチップ8をケースへマウントし、固定する。両端以
外のボンディングパッド15の配線(ボンディングワイ
ヤー9)は、従来通り、金線やアルミ線でもよい。
Thereafter, the chip 8 is mounted and fixed to the case by bonding the ribbon 6 bonded on the bonding pad 15 to the internal lead 4 of the case. The wires (bonding wires 9) of the bonding pads 15 other than both ends may be gold wires or aluminum wires as in the past.

【0054】チップ8をケースに固定する方法として
は、図4(a)のように、内部リード3の高さをチップ
8の上面に近づける方法と、図4(b)のように、内部
リード3の高さをチップ8の底面に近づける方法があ
る。しかし、チップ8の固定強度を増すためには、図4
(b)の方が望ましい。ただし、ボンディングパッド1
5とチップ8の外周で電位が異なり、電気的に接触する
ことを避けたいような場合には、リボン6に非導電性の
ものを使用したり、後述する異方電導性フィルム等を使
用する。
As a method of fixing the chip 8 to the case, a method of making the height of the internal lead 3 close to the upper surface of the chip 8 as shown in FIG. 4A and a method of fixing the internal lead 3 as shown in FIG. There is a method of bringing the height of the chip 3 closer to the bottom surface of the chip 8. However, in order to increase the fixing strength of the chip 8, FIG.
(B) is more desirable. However, bonding pad 1
When the potential is different between the outer periphery of the chip 5 and the outer periphery of the chip 8 and it is desired to avoid electrical contact, a non-conductive ribbon is used, or an anisotropic conductive film described later is used.

【0055】また、上記以外に、図4(c)に示すよう
に、リボン6をある力で引っ張って内部リード4に接着
してもよい。このようにすると、チップ8をマウント面
5に押さえつける力が働き、チップ8をより強固に固定
することができる。
In addition to the above, as shown in FIG. 4C, the ribbon 6 may be pulled with a certain force and adhered to the internal lead 4. In this way, a force for pressing the chip 8 against the mounting surface 5 acts, and the chip 8 can be more firmly fixed.

【0056】以降の組立は従来通り、ケース上面に透明
キャップ10を接着剤11で接着し、封止する。
In the subsequent assembling, the transparent cap 10 is adhered to the upper surface of the case with an adhesive 11 as usual, and the case is sealed.

【0057】以上のようにして、チップ8の両端に接着
したリボン6によりチップ傾き、横転が無くなる。
As described above, the ribbon 6 adhered to both ends of the chip 8 eliminates chip inclination and rollover.

【0058】また、チップ8をリボン6によって固定し
ているので、マウント面5の反り等による影響を低減す
ることができる。
Further, since the chip 8 is fixed by the ribbon 6, the influence of the warpage of the mounting surface 5 can be reduced.

【0059】次に、本発明の第2の実施の形態にかかる
固体撮像装置の組立方法について図面を参照して説明す
る。
Next, a method for assembling a solid-state imaging device according to a second embodiment of the present invention will be described with reference to the drawings.

【0060】図5は、リニア・イメージ・センサである
チップ(半導体チップ)を搭載した固体撮像装置の斜視
図である。
FIG. 5 is a perspective view of a solid-state imaging device equipped with a chip (semiconductor chip) which is a linear image sensor.

【0061】この固体撮像装置の構成は、第1の実施の
形態で示した固体撮像装置と同様であるが、リボン6に
異方電導性フィルムを使用する点が異なる。図6(a)
は、この異方電導性フィルムの断面図である。この異方
電導性フィルムは、金属ボール12を絶縁膜13で挟
み、絶縁膜13の片側表面に導電膜14を形成したもの
である。
The configuration of this solid-state imaging device is the same as that of the solid-state imaging device shown in the first embodiment, except that an anisotropic conductive film is used for the ribbon 6. FIG. 6 (a)
FIG. 2 is a sectional view of the anisotropic conductive film. This anisotropic conductive film is obtained by sandwiching a metal ball 12 with an insulating film 13 and forming a conductive film 14 on one surface of the insulating film 13.

【0062】金属ボール12の材質は、ボンディングパ
ッド15や内部リード4に圧着可能な種々の材質、例え
ばアルミ等である。また金属ボール12のサイズはボン
ディングパッド15のサイズや内部リード4の幅に合わ
せたものであればよく、例えば50〜100μm位であ
る。
The material of the metal ball 12 is various materials which can be press-bonded to the bonding pad 15 and the internal lead 4, for example, aluminum. The size of the metal ball 12 may be any size that matches the size of the bonding pad 15 and the width of the internal lead 4, and is, for example, about 50 to 100 μm.

【0063】このようなリボン6をチップ8等に接着す
る場合は、チップ8上の所定位置に絶縁膜13がチップ
8に接触するように置く。そして、導電膜14側から突
起物で金属ボール12を押すと、図6(b)に示すよう
に、その部分の絶縁膜13が破れ、異方電導性フィルム
とボンディングパッド15やケースの内部リード4とが
接着する。
When bonding such a ribbon 6 to the chip 8 or the like, the ribbon 6 is placed at a predetermined position on the chip 8 so that the insulating film 13 contacts the chip 8. Then, when the metal ball 12 is pushed by the protrusion from the conductive film 14 side, as shown in FIG. 6B, the insulating film 13 in that portion is broken, and the anisotropic conductive film and the bonding pad 15 or the internal lead of the case are broken. 4 adheres.

【0064】以上のようにして、圧着部7以外の面で
は、チップ8とリボン6とが絶縁膜で電気的に絶縁さ
れ、チップ8上のボンディングパッド15と内部リード
4とは、異方電導性フィルム表面の導電膜14で配線さ
れる。この絶縁膜13と導電膜14が透明であれば、外
部より金属ボール12が確認でき位置合わせが容易とな
る。また、この異方電導性フィルムの絶縁膜13に覆わ
れている金属ボール12は、互いに電気的に接続されて
いてもよく、この場合は、異方電導性フィルム表面の導
電膜14は不要となる。
As described above, on the surface other than the crimping portion 7, the chip 8 and the ribbon 6 are electrically insulated by the insulating film, and the bonding pad 15 on the chip 8 and the internal lead 4 are electrically connected to each other. The wiring is formed by the conductive film 14 on the surface of the conductive film. If the insulating film 13 and the conductive film 14 are transparent, the metal balls 12 can be confirmed from the outside, and the alignment becomes easy. The metal balls 12 covered with the insulating film 13 of the anisotropically conductive film may be electrically connected to each other. In this case, the conductive film 14 on the surface of the anisotropically conductive film is unnecessary. Become.

【0065】チップ8の両端以外のボンディングパッド
15と内部リード4とは、従来のように金線やアルミ線
等のボンディングワイヤ9で配線するが、上記の異方電
導性フィルムを使用してもよい。
The bonding pads 15 other than both ends of the chip 8 and the internal leads 4 are wired by bonding wires 9 such as gold wires or aluminum wires as in the conventional case. However, even if the above-described anisotropic conductive film is used. Good.

【0066】また、図5に示すように、チップ8両端以
外のリボン6′は、チップ8上のボンディングパッド1
5と片側の内部リード14だけの接続でもよい。
As shown in FIG. 5, the ribbon 6 'other than the both ends of the chip 8 is
5 and only one internal lead 14 may be connected.

【0067】以上のように、リボン6に異方電導性フィ
ルムを使用しても、チップ8の傾き、横転が無くなると
共に、マウント面5の反り等による影響を低減すること
ができる。
As described above, even if the anisotropic conductive film is used for the ribbon 6, the inclination and rollover of the chip 8 can be eliminated and the influence of the warpage of the mounting surface 5 can be reduced.

【0068】第1及び第2の実施の形態で示したリボン
は、チップ両端の2カ所だけでなく、チップ中央やそれ
以外の部分にも同様に接着することによって、チップを
さらに安定に設置することができる。
The ribbons shown in the first and second embodiments can be stably mounted not only at two places at both ends of the chip but also at the center of the chip and other parts in the same manner. be able to.

【0069】さらに、リボンの接着は、チップの両端に
限らず、チップの傾きや横転を防止してケースに固定す
ることが可能であれば、例えば、Xという字のように2
本のリボンを交差させて、チップの中央部に接着する
等、様々な方法が可能である。
Further, the bonding of the ribbon is not limited to both ends of the chip. If the chip can be fixed to the case while preventing the chip from tilting or rolling over, for example, a two-character like X is used.
Various methods are possible, such as crossing book ribbons and bonding them to the center of the chip.

【0070】以上に示した半導体チップは、その断面が
正方形や長方形でなく、台形等であっても、上記のよう
に両端にリボンが接着されていれば、半導体チップを安
定して固定することができる。
Even if the cross section of the semiconductor chip shown above is not a square or a rectangle but a trapezoid, etc., the semiconductor chip can be fixed stably if the ribbons are adhered to both ends as described above. Can be.

【0071】また、リボンは1本のリボンではなく、2
本のリボンを使用して、図7のようにしてもよい。この
場合も、半導体チップの横転を防止できるが、リボンの
強度等から、1本のリボンで半導体チップを支える方が
望ましい。
Also, the ribbon is not one ribbon, but two ribbons.
As shown in FIG. 7, a book ribbon may be used. In this case as well, it is possible to prevent the semiconductor chip from rolling over, but it is desirable to support the semiconductor chip with one ribbon in view of the strength of the ribbon and the like.

【0072】また、チップ8をリボン6で固定する際、
チップ8の底面がマウント面5に接触しないように、チ
ップ8を僅かに浮かせて固定してもよい。このようにす
ると、チップ8がケースの変形等により一層影響されに
くくなる。
When the chip 8 is fixed with the ribbon 6,
The chip 8 may be slightly lifted and fixed so that the bottom surface of the chip 8 does not contact the mounting surface 5. In this case, the chip 8 is less likely to be affected by deformation of the case.

【0073】[0073]

【発明の効果】以上の説明から明らかなように、本発明
により、小型の半導体チップを両端部に接着したリボン
によって、装置フレーム(ケース)内に傾いたり横転し
たりせずに設置することができる。従って、簡単な方法
で半導体装置の性能と信頼性を向上し、製造コストも低
減することができる。
As is apparent from the above description, according to the present invention, a small semiconductor chip can be installed in a device frame (case) without tilting or rolling over by means of a ribbon having both ends adhered. it can. Therefore, the performance and reliability of the semiconductor device can be improved by a simple method, and the manufacturing cost can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態にかかる固体撮像装
置の斜視図である。
FIG. 1 is a perspective view of a solid-state imaging device according to a first embodiment of the present invention.

【図2】チップにリボンを接着する方法を説明するため
の図である。
FIG. 2 is a diagram for explaining a method of bonding a ribbon to a chip.

【図3】マウントコレットの形状を示す図である。FIG. 3 is a view showing a shape of a mount collet.

【図4】固体撮像装置の断面図である。FIG. 4 is a cross-sectional view of the solid-state imaging device.

【図5】本発明の第2の実施の形態にかかる固体撮像装
置の斜視図である。
FIG. 5 is a perspective view of a solid-state imaging device according to a second embodiment of the present invention.

【図6】異方電導性フィルムの断面図である。FIG. 6 is a cross-sectional view of the anisotropic conductive film.

【図7】他の固体撮像装置を示す図である。FIG. 7 is a diagram illustrating another solid-state imaging device.

【図8】半導体装置の従来例を示す図である。FIG. 8 is a diagram showing a conventional example of a semiconductor device.

【図9】マウントコレットによってチップが吸着された
状態を示す図である。
FIG. 9 is a diagram showing a state in which a chip is sucked by a mount collet.

【図10】半導体装置の他の従来例を示す図である。FIG. 10 is a diagram showing another conventional example of a semiconductor device.

【図11】ケースに樹脂を使用した場合の半導体装置を
示した図である。
FIG. 11 is a diagram showing a semiconductor device when a resin is used for a case.

【図12】マウント面の反りによって受ける、チップの
影響を示す図である。
FIG. 12 is a diagram showing the influence of a chip on warpage of a mounting surface.

【図13】マウント面の反りによって受ける、チップの
影響を示す図である。
FIG. 13 is a diagram showing the influence of a chip on the warpage of the mounting surface.

【図14】マウント面の反りによって受ける、チップの
影響を示す図である。
FIG. 14 is a diagram showing the influence of a chip on the warpage of the mounting surface.

【図15】従来の方法による、チップのマウント状態を
示す図である。
FIG. 15 is a diagram showing a mounted state of a chip according to a conventional method.

【符号の説明】[Explanation of symbols]

1 ベース 2 フレーム 3 外部リード 4 内部リード 5 マウント面 6 リボン 6’ リボン 7 圧着部 8 チップ 9 ボンディングワイヤ 10 透明キャップ 11 接着剤 12 金属ボール 13 絶縁膜 14 導電膜 15 ボンディングパッド DESCRIPTION OF SYMBOLS 1 Base 2 Frame 3 External lead 4 Inner lead 5 Mounting surface 6 Ribbon 6 'Ribbon 7 Crimp part 8 Chip 9 Bonding wire 10 Transparent cap 11 Adhesive 12 Metal ball 13 Insulating film 14 Conductive film 15 Bonding pad

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】装置フレームに半導体チップを装着して、
半導体装置を組み立てる方法であって、 前記半導体チップを支持可能で、かつ柔軟性を有する複
数のリボンを、該半導体チップに接着する第1の接着工
程と、 前記第1の接着工程で前記リボンを接着された前記半導
体チップを、前記装置フレーム内の所定位置に設置し、
前記リボンを該装置フレーム内の所定位置に接着して、
該半導体チップを固定する第2の接着工程と、を備える
ことを特徴とする半導体装置の組立方法。
1. A semiconductor chip is mounted on an apparatus frame.
A method for assembling a semiconductor device, comprising: a first bonding step of bonding a plurality of flexible ribbons capable of supporting the semiconductor chip and having flexibility to the semiconductor chip; and bonding the ribbon in the first bonding step. The bonded semiconductor chip is installed at a predetermined position in the device frame,
Gluing the ribbon at a predetermined position in the device frame,
A second bonding step of fixing the semiconductor chip.
【請求項2】前記第1の接着工程は、前記複数のリボン
を前記半導体チップの両端部に接着する工程を備えるこ
とを特徴とする請求項1に記載の半導体装置の組立方
法。
2. The method according to claim 1, wherein the first bonding step includes a step of bonding the plurality of ribbons to both ends of the semiconductor chip.
【請求項3】前記リボンは、前記半導体チップの幅より
も長く、 前記第1の接着工程は、前記リボンの中心部分を前記半
導体チップに接着する工程を備えることを特徴とする請
求項1に記載の半導体装置の組立方法。
3. The semiconductor device according to claim 1, wherein the ribbon is longer than a width of the semiconductor chip, and wherein the first bonding step includes a step of bonding a center portion of the ribbon to the semiconductor chip. A method of assembling the semiconductor device according to the above.
【請求項4】前記リボンは、導電性を有し、 前記第1の接着工程は、前記リボンを前記半導体チップ
のボンディングパッドにボンディングする工程を備え、 前記第2の接着工程は、前記リボンを前記装置フレーム
内に備えられたリードフレームにボンディングする工程
を備える、ことを特徴とする請求項1乃至3の何れか1
項に記載の半導体装置の組立方法。
4. The ribbon has conductivity. The first bonding step includes a step of bonding the ribbon to a bonding pad of the semiconductor chip. The second bonding step includes bonding the ribbon. 4. The method according to claim 1, further comprising a step of bonding to a lead frame provided in the device frame.
13. The method for assembling a semiconductor device according to any one of the preceding items.
【請求項5】前記リボンは、異方導電性フィルムであ
り、 前記第1の接着工程は、前記異方導電性フィルムを構成
する金属ボールを押圧して、該異方導電性フィルムを前
記半導体チップに接着する工程を備え、 前記第2の接着工程は、前記異方導電性フィルムを構成
する金属ボールを押圧して、該異方導電性フィルムを前
記リードフレームに接着する工程を備える、ことを特徴
とする請求項1乃至4の何れか1項に記載の半導体装置
の組立方法。
5. The method according to claim 1, wherein the ribbon is an anisotropically conductive film, and the first bonding step is to press a metal ball constituting the anisotropically conductive film and to attach the anisotropically conductive film to the semiconductor. The second bonding step includes a step of pressing a metal ball constituting the anisotropic conductive film and bonding the anisotropic conductive film to the lead frame. The method for assembling a semiconductor device according to claim 1, wherein:
【請求項6】前記第2の接着工程は、前記複数のリボン
が前記半導体チップの外周に接触するように、該複数の
リボンを前記リードフレームに接着する工程を備えるこ
とを特徴とする請求項1乃至5の何れか1項に記載の半
導体装置の組立方法。
6. The method according to claim 1, wherein the second bonding step includes a step of bonding the plurality of ribbons to the lead frame such that the plurality of ribbons contact the outer periphery of the semiconductor chip. 6. The method for assembling a semiconductor device according to claim 1.
【請求項7】請求項1乃至6の何れか1項に記載の半導
体装置の組立方法によって製造された半導体装置であっ
て、 装置フレームと、 前記装置フレーム内の所定位置に載置され、複数のリボ
ンによって該装置フレームに固定された半導体チップ
と、を備えることを特徴とする半導体装置。
7. A semiconductor device manufactured by the method for assembling a semiconductor device according to claim 1, further comprising: a device frame; and a plurality of devices mounted at predetermined positions in the device frame. And a semiconductor chip fixed to the device frame by the ribbon.
JP10289000A 1998-10-12 1998-10-12 Method of assembling semiconductor device and semiconductor device manufactured by the method Expired - Fee Related JP3134858B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10289000A JP3134858B2 (en) 1998-10-12 1998-10-12 Method of assembling semiconductor device and semiconductor device manufactured by the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10289000A JP3134858B2 (en) 1998-10-12 1998-10-12 Method of assembling semiconductor device and semiconductor device manufactured by the method

Publications (2)

Publication Number Publication Date
JP2000124269A JP2000124269A (en) 2000-04-28
JP3134858B2 true JP3134858B2 (en) 2001-02-13

Family

ID=17737554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10289000A Expired - Fee Related JP3134858B2 (en) 1998-10-12 1998-10-12 Method of assembling semiconductor device and semiconductor device manufactured by the method

Country Status (1)

Country Link
JP (1) JP3134858B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4112816B2 (en) 2001-04-18 2008-07-02 株式会社東芝 Semiconductor device and manufacturing method of semiconductor device
JP5559556B2 (en) * 2010-01-27 2014-07-23 エムテックスマツムラ株式会社 Hollow package for storing linear sensor and linear sensor device using the same

Also Published As

Publication number Publication date
JP2000124269A (en) 2000-04-28

Similar Documents

Publication Publication Date Title
US6118184A (en) Semiconductor device sealed with a sealing resin and including structure to balance sealing resin flow
US7389026B2 (en) Method for manufacturing optical module
JP2002334975A (en) Support structure of semiconductor device, CCD semiconductor device, method of manufacturing the same, and package for CCD semiconductor device
US20070177266A1 (en) Optical module and method for manufacturing the same
US10580711B2 (en) Electronic device mounting board and electronic package
JP2002270647A (en) Semiconductor chip mounting board and method of manufacturing the same
KR100384990B1 (en) How to connect mechanical and electrical boards
JP3134858B2 (en) Method of assembling semiconductor device and semiconductor device manufactured by the method
KR20050117480A (en) Optical device and method for fabricating the same
JP3127584B2 (en) Semiconductor device using resin hollow package
US7364372B2 (en) Method of manufacturing optical module
US7350988B2 (en) Optical module and method of manufacturing the same
JP4829877B2 (en) Semiconductor element mounting member and semiconductor device using the same
JP2002289741A (en) Semiconductor device
JPH0969618A (en) CCD solid-state imaging device package and sealing method thereof
JP4543605B2 (en) Solid-state imaging device and manufacturing method thereof
JPH1120216A (en) Thermal head, wire bonding method for thermal head, and manufacture of thermal head
JP2005168180A (en) Electrostatic actuation type micro-actuator
JP3058409B2 (en) Semiconductor chip mounting method and mounting structure
JPS6150394A (en) Mounting unit
JP2828075B2 (en) Semiconductor device
JPH08316504A (en) Optical component and manufacturing method thereof
JPH0864980A (en) Semiconductor device and manufacturing method thereof
JP3049410B2 (en) Semiconductor package
JP2005142334A (en) Pre-molded semiconductor package and semiconductor device using the same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001031

LAPS Cancellation because of no payment of annual fees