JP3137082B2 - 階層的資源競合を持つシステムの性能評価装置及び方法 - Google Patents
階層的資源競合を持つシステムの性能評価装置及び方法Info
- Publication number
- JP3137082B2 JP3137082B2 JP10195552A JP19555298A JP3137082B2 JP 3137082 B2 JP3137082 B2 JP 3137082B2 JP 10195552 A JP10195552 A JP 10195552A JP 19555298 A JP19555298 A JP 19555298A JP 3137082 B2 JP3137082 B2 JP 3137082B2
- Authority
- JP
- Japan
- Prior art keywords
- performance evaluation
- upper layer
- lower layer
- hardware
- software
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 145
- 238000011156 evaluation Methods 0.000 claims description 140
- 230000008569 process Effects 0.000 claims description 121
- 238000012545 processing Methods 0.000 claims description 38
- 238000004364 calculation method Methods 0.000 claims description 36
- 238000004458 analytical method Methods 0.000 claims description 4
- 230000003796 beauty Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 230000007704 transition Effects 0.000 description 8
- 230000008859 change Effects 0.000 description 5
- 238000011160 research Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000007405 data analysis Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000010365 information processing Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000007781 pre-processing Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Description
の性能評価装置及び方法に関し、特に階層的な資源競合
を持つシステムの性能評価に用いて好適な装置及び方法
に関する。
価方法の一例として、例えば特開平6−274363号
公報には、制御用計算機システムの性能評価を行うに際
して、計算機システムをアプリケーション部、オペレー
ティングシステム部、ハードウェア部に分割し、各部の
性能表を表わすアプリケーションモデル、オペレーティ
ングシステムモデル、ハードウェアモデルで前記制御用
計算機システムのシステム性能モデルを求め、該システ
ム性能モデルを用いてシステムシミュレーションを行っ
てシステム性能データを求めて制御用計算機システムの
性能を評価するようにした方法が提案されている。
ーティングモデル、ハードウェアモデルはシステムの性
能を評価するシステム性能モデルである。このシステム
性能モデルを用いてシステムシミュレーションを行う。
ングシステムが実行するアプリケーションの実行単位の
状態遷移処理のきっかけとなる事象をいくつかに限定
し、実行単位の並行優先処理を事象駆動に係るものをシ
ミュレートする。このシミュレーションからシステム性
能データである実行単位の動作状態やCPU、ディスク
メモリ等の資源にかかる負荷を計算しそれを評価する。
ケーションの機能を実現するプロセスの資源の使用分布
と並行優先と一定周期の起動とで定義される。
の状態制御を行う事象ごとに、その処理量が定義されて
いる。
の実行時間、データ転送時間、メモリ使用量で定義され
る。
して、1995年、「日本オペレーションズ・リサーチ
学会学会誌」の7月号の第370頁−375頁、および
8月号の第431頁−436頁に掲載された「情報処理
システムの性能評価」と題する解説記事(「文献1」と
いう)が参照される。
システム構成を設定する手段と、シングルプロファイル
と呼ばれる基礎データの入力手段と、そのデータから性
能評価値を算出する手段と、評価結果の表示手段と、か
ら構成されている。
式は次のように動作する。まず、システム構成を入力す
る。次に、シングルプロファイルと呼ばれる競合状況が
無い時の各トランザクションのハードウェア資源使用率
を入力し、それを元に性能評価値を算出し表示する。こ
の方法は「シングルプロファイル法」と呼ばれている。
性能評価値を算出する部分で用いられている解析手法
は、K.Kant著、「Introduction to ComputerSystem
Performance Evaluation」、1992年、McGraw-Hill In
c.発行)(「文献2」という)の7章3節、第235頁
−240頁等にも記載されている。
似計算手法の一例が、上記文献2の8章、第263頁−
311頁に示されている。
1996, pp.3051−3062.」に掲載される、I.Kinoによる
“Queueing networks with hierachical configura
tionof active and passivestations”と題する論文
(「文献3」という)にも、下位層のスループットから
上位層のサービス率を近似し、そのサービス率を用いて
性能評価値を行う手法が記載されている。
フ連鎖として近似計算する手法が、蔵杉俊康、紀一誠に
よる「2層型待ち行列網モデルとその応用」(情報通信
ネットワークの新しい性能評価法に関する総合的研究、
第222頁−233頁、1997年1月)と題する論文(「文
献4」という)に記載されている。
する手法が、蔵杉俊康、紀一誠による「2層型待ち行列
網モデルの積形式近似とその精度検証」(情報通信ネッ
トワークの新しい性能評価法に関する総合的研究、第33
2頁−341頁、1998年1月)と題する論文(「文献
5」という)に記載されている。
合についてコンピュータシステムを例に説明する。一般
に、コンピュータシステムで実行される処理は、「トラ
ンザクション」と呼ばれ、各トランザクションは、図9
に示すように、直接ハードウェア資源を使用する場合が
ある。そして、複数のトランザクションが同時に実行さ
れる場合には、ハードウェア資源競合が生じる。
実行できるトランザクションの数が制限されている場合
もあり、この場合、ハードウェア資源競合の前に、トラ
ンザクションを実行できる権利を獲得するための競合
(CPU時間、メモリの確保の)が存在する。
ンが、ハードウェア資源を直接的に利用する構成でない
場合もある。これは、トランザクションの処理内容が、
幾つかの細かい処理に分割されており、これらの処理を
行うプロセスが、トランザクションから呼び出され実行
されることで、処理が実行される。
数が限られているなどの制約があると、ハードウェア資
源競合だけでなく、その1つ上の階層で、プロセスを奪
い合うソフトウェア資源競合が存在することになる。
ているシステムのことを、「階層的資源競合を持つシス
テム」と呼ぶ。
層」と呼ばれ、ハードウェア資源の層が「下位層」と呼
ばれる。ソフトウェア資源に制限が設けられる理由は、
メモリの割り当て量の制約やシステム仕様など様々であ
る。
いては、下記記載の問題点を有している。
ステムの性能評価を行うことができない、ということで
ある。
う方法も、シングルプロファイル等の解析手段を用いた
方法も、階層構造をモデル化することができず、評価に
適用できないためである。
示した、下位層を独立なシステムとして近似した際の各
プロセスのスループットで上位層のサービス率を近似す
る手法も単にアイデアが示されるに留まっており、具体
的な実現の仕方までは開示されていない。
が可能だが、実際にコンピュータシステムを用いて性能
評価できない可能性がある、ということである。
て追うものとすると、状態数が指数的に増えるため、計
算に必要となるメモリ等の資源が溢れる場合や計算量が
多すぎて実行不可能となる場合がある、ためである。
要なモデルを構築することがができない場合がある、と
いうことである。
モデル化してパラメータ等で表現することが不可能であ
ること、及び、システムの挙動の把握しきれず、モデル
化が不可能となる場合が多い、ためである。
なされたものであって、その目的は、階層的な資源競合
が存在する場合にも、システム性能評価を可能とする性
能評価装置及び方法を提供することにある。
算量、及び必要とされる記憶容量を縮減可能とし、処理
の高速化、効率化を図る性能評価装置及び方法を提供す
ることにある。
を規定しなくても性能評価を行うことを可能とする、性
能評価装置及び方法を提供することにある。
明のシステムの性能評価装置は、基礎データの入力手段
と、そのデータを解析し性能評価値を算出する性能評価
手段とを備え、システムの性能評価結果を表示するよう
動作する。
層の条件付き性能評価結果を算出する下位層の性能評価
算出手段と、その算出結果から上位層の処理速度を算出
する上位層の処理速度算出手段と、それらの算出された
処理速度を用い上位層の性能評価値を算出する上位層の
性能評価手段と、上位層および下位層の性能評価結果を
まとめ全体の性能評価を行う手段とを備え、性能評価結
果を表示するよう動作する。
評価算出において、待ち行列理論を用いて下位層の性能
評価を行う。
評価算出において、待ち行列理論を用いて上位層の性能
評価を行う。
て図面を参照して詳細に説明する。
実施の形態の構成を示すブロック図である。図1を参照
すると、本発明の一実施の形態は、プログラム制御によ
り動作する演算装置100と、データ入力手段110
と、表示手段120と、プログラムを記録した記憶媒体
130と、を備えている。
る演算装置100の構成を示すブロック図である。図2
を参照すると、演算装置100は、データ解析手段10
1と、演算手段102と、表示前処理手段103と、を
含む。
動作する。データ解析手段101は、データ入力手段1
10により入力されたデータのチェックを行い、演算手
段102での処理に適切なフォーマットに変換した上で
データを引き渡す。演算手段102は、データ解析手段
101から与えられたデータを受け取り、性能評価値を
算出する。表示前処理手段手段103は、演算手段10
2で算出された性能評価値を、例えばテーブル形式、も
しくはグラフ等、ユーザに見やすい形態に編集・加工し
て表示手段120に出力する。
フローを示す流れ図である。次に、図1、図8及び図4
を参照して本発明の第1の実施の形態の動作について詳
細に説明する。
基礎データを入力する。最初に下位層のハードウェア構
成を入力する(ステップA1)。
るトランザクションのトランザクションデータを入力す
る(ステップA2)。トランザクションデータは、各ト
ランザクションのロード(負荷)、利用するプロセス名
と、利用タイミング等のトランザクションのプロセス利
用の動作を表すデータを含む。
るプロセスのプロセスデータを入力する(ステップA
3)。プロセスデータは、各プロセスが、どのハードウ
ェア資源をどういうタイミングで使用するかについての
情報など、プロセスのハードウェア資源の利用の動作を
表すデータを含む。
テップA4)。
形式で表示を行うか設定を行う(ステップA5)。
を算出するのに十分であるか否かをチェックし、不足す
る場合や誤りがある場合には、ユーザに再入力を要求す
る(ステップA6)。十分であると判定した場合、性能
評価値を算出する(ステップA7)。算出されるべき性
能評価値の一例として、負荷状況によるスループット、
各ハードウェア資源、ソフトウェア資源の使用率、各ト
ランザクションのレスポンスタイムなどがある。
8)、性能評価値を表示手段に表示する(ステップA
9)。
し(ステップA10)、再実行しない場合には終了し、
一方、性能評価を再実行する場合、ハードウェア構成を
変えて性能評価を再実行する場合には図4のステップA
1に戻り、トランザクションデータを変更して性能評価
を行う場合には、図4のステップA2、プロセスデータ
を変更して性能評価を行う場合にはステップA3へ、表
示する性能評価値の条件を変える場合にはステップA4
に戻り、評価を繰り返す。
果について説明する。
の制約条件を、性能評価算出時に考慮しているため、階
層的構造を持つ資源競合を適切に評価することができ、
ソフトウェア資源競合とハードウェア資源を同時に評価
することができる。
形態を具体的な実施例に即して説明する。図8に示すよ
うに、CPU(中央処理装置)、DISK(ディスク装
置)1、DISK2のハードウェア構成を有する情報処
理システムについて性能評価を行う場合について説明す
る。まずこれらのハードウェア構成を入力する。
類のトランザクションが存在する。TAのロード、TB
のロードを入力する。TAの利用するプロセスがP1、
P2で、TBの利用するプロセスがP1、P3である。
これらのプロセス名とその利用タイミングなど、トラン
ザクションのプロセス利用の動作を表すデータを入力を
する。
がどのハードウェア資源をどういうタイミングで使用す
るかなど、プロセスのハードウェア資源の利用の動作を
表すデータを入力する。
K1のハードウェア資源を、プロセスP2、P3はCP
UとDISK2のハードウェア資源を利用することを入
力し、さらに、各プロセスが、ハードウェア資源を利用
するタイミング等のハードウェア利用動作を表すデータ
を入力する。
ではプロセスP1は最大ロード値が4、プロセスP2は
使用メモリ量が5MB、プロセスP3は同時実行プロセ
ス数が「2」という制約があるため、これらを入力す
る。
ばトランザクションTAのロードが0からNまで変化し
た時のトランザクションTAのスループット、および、
そのグラフなどと指定すればよい。
が無いかをチェックし、ある場合はユーザにそのデータ
の入力を要求する。上記データの設定入力、修正等は、
エラー、データに不足がなくなるまで続けられる。
ると、設定されたデータを用いて、プロセスの制約条件
における性能評価演算が実行され、入力した表示条件で
表示がされる。
施の形態について説明する。図3は、本発明の第2の実
施の形態の構成を示す図であり、図1に示した演算装置
100における演算手段102の構成を示す図である。
図3を参照すると、本発明の第2の実施の形態におい
て、演算手段102は、上位層のロード条件生成手段1
021と、下位層の性能評価手段1022と、上位層の
プロセス処理速度演算手段1023と、上位層の性能評
価手段1024と、全体の性能評価手段1025と、を
備えている。
フローを示す流れ図である。図5を参照して、本発明の
第2の実施の形態の動作について説明する。本発明の第
2の実施の形態が、図4を参照して説明した前記実施の
形態と、性能評価値算出処理のステップA7が相違して
いる。図5は、図4のステップA7の詳細を示したもの
である。
で、与えられたデータを基に、上位層のロード条件生成
部1021で、プロセス各種のロードが変化する範囲を
算出する(ステップA71)。
れない場合には、そのプロセス制約で動く時に、プロセ
スが取り得るロード値を算出して置き換える。そしてそ
の範囲に属するプロセスのロードについて、ステップA
72の処理を実行する。すなわち、プロセス各種のロー
ドが与えられると、下位層の性能評価手段1022は、
そのプロセスロードの条件下での下位層の性能評価値を
行う。
スロード全てに対して、ステップA72の処理は実行さ
れる。
条件の時の各プロセスの処理速度を上位層のプロセス処
理速度演算手段1023で算出する(ステップA7
3)。この処理速度を用いて、上位層の性能評価を上位
層の性能評価手段1024で行う(ステップA74)。
層、上位層の性能評価をまとめて、全体の性能評価値を
算出する(ステップA75)。
果について説明する。
位層の状況に依存している。このため、下位層と上位層
すべての状態の変化を追わない限り、システムの性能評
価はできない。しかし、プロセスの処理速度を、下位層
に上位層のプロセスのロードを条件として与えることで
算出し、この値を処理速度とすることにより、上位層と
下位層と切り離して性能評価できることになる。
算に必要となるメモリ量や演算量を節約できる。
価を行っているにもかかわらず、下位層性能評価時に
は、上位層のプロセスのロードを条件として与え、上位
層の性能評価算出時には、下位層の性能評価値からプロ
セスの処理速度を算出することにより、システムの階層
的構造を取り入れているために、精度を損なうことな
く、性能評価を行うことができる。
形態を具体的な実施例に即して説明する。以下では、図
8に示した構成のシステムを用いて説明する。プロセス
P1、P2、P3のロード値が、それぞれc1、c2、c
3で与えられるとする。与えられたプロセスの制約デー
タから、プロセスP1については、0≦c1≦4とすれば
よいが、プロセスP2はメモリを最大メモリ使用量が5
MBまで、プロセスP3は実行プロセス数が2までとい
う制約であることから、これらをロード値に換算し、c
2、c3の取りうる値の範囲を算出する。
ついて下位層の性能評価を行う。下位層の性能評価法を
具体的に説明する。
り離されており、与えられたロード条件cのプロセスが
循環してハードウェア資源を使用するシステムに置き換
える。
cの下位層近似システム」と呼ぶ。プロセスの制約デー
タのもとで取り得るc全てに対して、ロード条件cの下
位層近似システムの性能評価を行い、この性能評価値
を、本来のシステムにおけるロード条件cの時の性能評
価値とする。
の性能評価値を基に、ロード条件cの時における、上位
層の各プロセスの処理速度を算出する。この時、プロセ
スの処理速度の算出に用いる下位層の性能評価値として
は、好ましくは、スループットまたは平均滞在時間が用
いられる。その理由は、これらの値が、下位層における
処理速度を反映している値であることによる。
離されており、このロード条件に依存するプロセス処理
速度を持つシステムに置き換えることで、上位層の性能
評価を行う。これらの算出結果を全体の性能評価手段で
まとめて、全体の性能評価値を算出する。
施の形態について説明する。本発明の第3の実施の形態
は、下位層の性能評価手段の演算として、複数連鎖の待
ち行列網モデルを利用したものに置き換えている。
の形態の動作について詳細に説明する。本発明の第3の
実施の形態は、前記第2の実施の形態の一部を変更した
ものであり、その第1の変更点は、入力するプロセスデ
ータの内容である。前記第2の実施の形態では、図4に
示したステップA3におけるプロセスデータの入力とし
て、プロセスがハードウェア資源を使うタイミング等の
動作を表すデータを入力したが、本発明の第3の実施の
形態では、プロセスデータとして、プロセスの種類毎に ・プロセスが使用する下位層のハードウェア資源とその
使用時間、 ・プロセスの制約(例えば同時に起動できる数、合計メ
モリ使用量、その他仕様等)、を与える。
いては、タイミング等の動作を表すデータの入力を行う
必要はない。
手段の構成である。本発明の第3の実施の形態では、前
記第2の実施の形態を説明する流れ図である図5のステ
ップA72の、下位層の性能評価値算出手段として、待
ち行列理論を用いる。より具体的な手段の例としては、
上記文献1(1995年に日本オペレーションズ・リサ
ーチ学会学会誌7月号の第370頁−375頁および8
月号第431頁−436頁)に掲載された「情報処理シ
ステムの性能評価」と題する解説記事に記載のシングル
プロファイル法、または上記文献3(K.Kant著,1992年
にMcGraw-HillInc.発行の“Introduction to Computer
System Performance Evaluation”)の7章3節(235
項−240項)で示されている複数連鎖の待ち行列網の
性能評価手法などの待ち行列理論を挙げることができ
る。
果について説明する。
性能評価算出において、待ち行列理論を利用したシング
ルプロファイル法、または複数連鎖の待ち行列網の性能
評価手法を用いることで、動作タイミング等の細かい情
報が不必要になる。
入力するべきデータが少なくて済む。さらに下位層にお
ける性能評価値算出において追うべき状態数が減るた
め、メモリ量や計算量が劇的に減少する。
具体的な実施例に即して説明する。この実施例は、前記
実施例2とほぼ同様であるが、プロセスデータとして
は、プロセスP1,P2それぞれの、 ・使用する下位層のハードウェア資源とその使用時間、 ・制約(同時に起動できる数、合計メモリ使用量、その
他仕様等)を与えれば良く、タイミング等の動作を表す
データの入力を行う必要はない。
施の形態について説明する。本発明の第4の実施の形態
は、上位層の性能評価の演算をマルコフ連鎖で行ってい
る。
第4の実施の形態の動作について説明する。本発明の第
4の実施の形態は、第2又は第2の実施の形態の一部を
変更したものであり、その第1の変更点は、入力するト
ランザクションデータの内容である。前記第2、第3の
実施の形態では、その処理フローを説明するための図4
のステップA2で、トランザクションデータの入力で、
トランザクションがプロセスを使うタイミング等の動作
を表すデータの入力を行っていた。
ランザクションの種類毎にトランザクションデータとし
て、 ・任意時点でのトランザクションのロード算出に必要な
データ、 ・トランザクションが利用するプロセス名とプロセス終
了時における他のプロセスへの推移率を与える。本発明
の第4の実施の形態においては、タイミング等の動作を
表すデータの入力を行う必要はない。
ある。図5のステップA74における上位層の性能評価
において、上位層をマルコフ連鎖として解析し、性能評
価を行う。例えば上記文献(4)(蔵杉俊康、紀一誠、
「2層型待ち行列網モデルとその応用」、情報通信ネッ
トワークの新しい性能評価法に関する総合的研究、19
97年1月)に示されているマルコフ連鎖への近似手法
を用いることができる。
果について説明する。
において、上位層の評価にマルコフ連鎖を用いることに
より、トランザクションによるプロセス利用の動作タイ
ミング等の細かい情報が不必要になる。このため調べる
べき情報が減り、さらに入力するべきデータが少なくて
済む。さらに上位層における性能評価値算出において追
うべき状態数が減るため、メモリ量や計算量が劇的に減
少する。
具体的な実施例に即して説明する。この実施例は、前記
第2の実施の形態の実施例とほぼ同様であるが、トラン
ザクションデータとしては、トランザクションのTA、
TBそれぞれの、 ・任意時点でのロード算出に必要なデータ、 ・利用するプロセス名とプロセス終了時における他のプ
ロセスへの推移率を与えればよく、タイミング等の動作
を表すデータの入力を行う必要はない。
施の形態について説明する。本発明の第5の実施の形態
は、上位層の性能評価手段での性能評価値算出を積形式
解を用いて行う。
Kino, “Queueing networks with hierachical configu
ration of active and passive stations”, Proc. IEE
E SMC 96, Beijing, 1996, pp.3051−3062)の記載が参
照される。
第5の実施の形態の動作について説明する。本実施の形
態は、前記第2、第3、第4の実施の形態の一部に変更
を加えたものである。
ンデータの内容である。前記第2、第3、第4の実施の
形態を説明する流れ図である図4におけるステップA3
では、トランザクションがプロセスを使うタイミング等
の動作を表すデータまたはプロセス終了時の次のプロセ
スへの推移率の入力を行っていた。本発明の第4の実施
の形態では、トランザクションの種類毎にトランザクシ
ョンデータとして、 ・任意時点でのトランザクションのロード算出に必要な
データ、 ・トランザクションが利用するプロセス名とその利用頻
度を与える。タイミング等の動作を表すデータの入力、
プロセス終了時の次のプロセスへの推移率などは入力す
る必要はない。
の性能評価値算出を積形式解を用いて行うことである。
する。まず、上記文献(5)(蔵杉俊康、紀一誠、「2
層型待ち行列網モデルの積形式近似とその精度検証」、
情報通信ネットワークの新しい性能評価法に関する総合
的研究,1998年1月)の式(6)で定義されるサー
ビス率関数を算出する。ロード条件すべてのサービス率
関数を算出した後、それを用いて上記文献(5)の式
(7)を用いて積形式解として上位層を解く。
果について説明する。
終了時の次のプロセスへの推移率などを入力する必要が
なくなる。そのため、調べるべき情報が減り、さらに必
要とするデータ入力を減らすことができる。
式近似を用いることにより、さらに上位層における性能
評価値算出において、追うべき状態数が減るため、さら
にメモリ量や計算量が劇的に減少する。
具体的な実施例に即して説明する。前記第2の実施の形
態の実施例で説明したものと同様であるが、トランザク
ションデータとしては、トランザクションTA、TBそ
れぞれの、 ・任意時点でのロード算出に必要なデータ、 ・利用するプロセス名とその利用頻度、を与えればよ
く、タイミング等の動作を表すデータの入力、プロセス
終了時の次のプロセスへの推移率などは入力する必要は
ない。
記記載の効果を奏する。
が存在する場合にも、システムの性能評価ができる、と
いうことである。
に際して、上位層のプロセスの制約を考慮している、た
めである。
計算量、メモリ量を縮減する、ということである。
位層を切り離して算出しているためである。
定しなくても、性能評価ができる、ということである。
理論を用いることで、システム構造を、厳密にモデル化
する必要が無くなるためである。
ある。
ロック図である。
示すブロック図である。
図である。
動作を示す流れ図である。
を模式的に示す図である。
の構成を示すブロック図である。
ェア資源を使うシステムの構成を模式的に示す図であ
る。
うシステムの構成を模式的に示す図である。
Claims (8)
- 【請求項1】下位層をなすハードウェア資源の競合、及
び、その上位層でのソフトウェア資源の競合が行われる
システムの性能評価を行う装置であって、 システム負荷の基礎データを入力する手段と、 前記入力したシステム負荷の基礎データから前記システ
ムの下位層のハードウェアの性能評価を行う手段と、前記下位層のハードウェアの性能評価結果を用いて上位
層のソフトウェアの処理速度を算出する手段と 、前記上位層のソフトウェアの処理速度を用いて上位層の
ソフトウェアの性能評価を行う手段と 、 前記算出結果を表示する手段と、 を備え、前記上位層と前記下位層を切り離して性能評価
を行い、 さらに、前記上位層と前記下位層の性能評価をまとめて
全体の性能評価を行なう手段を備えた ことを特徴とする
システム性能評価装置。 - 【請求項2】前記性能評価値を算出する手段が、待ち行
列法による性能評価を行う、ことを特徴とする請求項1
記載のシステム性能評価装置。 - 【請求項3】下位層をなすハードウェア資源の競合、及
び、その上位層でのソフトウェア資源の競合が行われる
システムの性能評価方法であって、 システム負荷の基礎データを入力し、前記システム負荷の基礎データから下位層のハードウェ
アの性能評価を行い 、前記下位層のハードウェアの性能評価結果を用いて上位
層の処理速度を算出し 、 前記処理速度を用いて上位層のソフトウェアの性能評価
を行うことで前記上位層のソフトウェアと前記下位層の
ハードウェアを切り離して性能評価を行い、前記上位層
のソフトウェアと前記下位層のハードウェアの性能評価
をまとめて全体の性能評価を行なう、ことを特徴とする
システム性能評価方法 - 【請求項4】前記性能評価を待ち行列を用いてその値を
算出することを特徴とする請求項3記載のシステムの性
能評価方法。 - 【請求項5】(a)入力されたシステム負荷の基礎デー
タを解析する処理、 (b−1)システム負荷の基礎データから下位層のハー
ドウェアの性能評価を行う処理、 (b−2)前記下位層のハードウェアの性能評価結果を
用いて上位層のソフトウェアの処理速度を算出する処
理、 (b−3)前記上位層のソフトウェアの前記処理速度を
用いて上位層のソフトウェアの性能評価を行う処理、 (b−4)前記上位層のソフトウェアと前記下位層のハ
ードウェアの性能評価をまとめて全体の性能評価を行な
う処理、及び、 (c)算出された性能評価を表示する処理、 の上記(a)〜(c)の各処理をコンピュータに実行さ
せるためのプログラムを記録した記録媒体。 - 【請求項6】(a)下位層のハードウェア構成を入力す
る処理、 (b)上位層のソフトウェア資源を利用するトランザク
ションについてトランザクションのプロセス利用の動作
を表すデータを含むトランザクションデータを入力する
処理、 (c)上位層のソフトウェア資源を構成するプロセスに
ついて該プロセスのハードウェア資源の利用の動作を表
すデータを含むプロセスデータを入力する処理、(d)プロセスについて最大ロード値、メモリ量、同時
実行プロセス数など制約がある場合、これらの制約条件
を入力する処理、 (e)解析対象の性能評価の種別及び表示形式を設定す
る処理、 (f)前記入力されたデータが前記性能評価値を算出す
るのに十分であるか否かチェックし、不足する場合や誤
りがある場合はユーザに再入力を要求する処理 、 (g)上位層のプロセスの制約条件のもとで、解析対象
の性能評価値を算出する処理、及び、 (h)性能評価値を表示装置からユーザに表示する処
理、 の上記(a)〜(h)の各処理をコンピュータに実行さ
せるためのプログラムを記録した記録媒体。 - 【請求項7】(a)下位層のハードウェア構成を入力す
るステップ、 (b)上位層のソフトウェア資源を利用するトランザク
ションについてトランザクションのプロセス利用の動作
を表すデータを含むトランザクションデータを入力する
ステップ、 (c)上位層のソフトウェア資源を構成するプロセスに
ついて該プロセスのハードウェア資源の利用の動作を表
すデータを含むプロセスデータを入力するステップ、 (d)プロセスについて最大ロード値、メモリ量、同時
実行プロセス数など制約がある場合、これらの制約条件
を入力するステップ、 (e)解析対象の性能評価の種別及び表示形式を設定す
るステップ、 (f)前記入力されたデータが前記性能評価値を算出す
るのに十分である否かチェックし、不足する場合や誤り
がある場合はユーザに再入力を要求するステップ、 (g)上位層のプロセスの制約条件のもとで、解析対象
の性能評価値を算出するステップ、及び、 (h)性能評価値をユーザに表示するステップ、 を含むことを特徴とするシステム性能評価方法。 - 【請求項8】(g−1)前記ステップ(f)までの段階
で与えられたデータを基に、プロセスのロードが変化す
る範囲を算出して上位層のロード条件を生成するステッ
プ、 (g−2)プロセスのロードの範囲においてプロセスロ
ードの条件下での下位層の性能評価値を行うステップ、 (g−3)前記下位層の性能評価の算出結果を、各プロ
セスロード条件の時の各プロセスの処理速度を算出する
ステップ、 (g−4)前記処理速度を用いて上位層の性能評価を行
なうステップ、及び、 (g−5)下位層、上位層の性能評価をまとめて、全体
の性能評価値を算出するステップ、 を含むことを特徴とする請求項7記載のシステム性能評
価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10195552A JP3137082B2 (ja) | 1998-07-10 | 1998-07-10 | 階層的資源競合を持つシステムの性能評価装置及び方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10195552A JP3137082B2 (ja) | 1998-07-10 | 1998-07-10 | 階層的資源競合を持つシステムの性能評価装置及び方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000029753A JP2000029753A (ja) | 2000-01-28 |
| JP3137082B2 true JP3137082B2 (ja) | 2001-02-19 |
Family
ID=16343013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10195552A Expired - Fee Related JP3137082B2 (ja) | 1998-07-10 | 1998-07-10 | 階層的資源競合を持つシステムの性能評価装置及び方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3137082B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4716259B2 (ja) | 2006-03-29 | 2011-07-06 | 日本電気株式会社 | サイジング支援システム、方法、及びプログラム |
| US8583698B2 (en) | 2007-10-03 | 2013-11-12 | Nec Corporation | Hierarchical load estimation system, method and program |
-
1998
- 1998-07-10 JP JP10195552A patent/JP3137082B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000029753A (ja) | 2000-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Le et al. | Allox: compute allocation in hybrid clusters | |
| US8719742B2 (en) | Conversion of circuit description to an abstract model of the circuit | |
| JP2004507838A (ja) | 情報システムのモデルベースのアーキテクチャを設計する自動システムおよび方法 | |
| CN113052696A (zh) | 金融业务任务处理方法、装置、计算机设备和存储介质 | |
| JP2001202397A (ja) | システム・オン・チップのアーキテクチャ設計支援システム及びアーキテクチャ生成方法 | |
| JP4001584B2 (ja) | シミュレーション装置 | |
| US20050089063A1 (en) | Computer system and control method thereof | |
| US20130185691A1 (en) | Task-based multi-process design synthesis | |
| Poquet | Simulation approach for resource management | |
| JP3137082B2 (ja) | 階層的資源競合を持つシステムの性能評価装置及び方法 | |
| US6536012B1 (en) | Database for designing integrated circuit device, and method for designing integrated circuit device | |
| US8392866B2 (en) | Task-based multi-process design synthesis with notification of transform signatures | |
| CN112463389A (zh) | 分布式机器学习任务的资源管理方法及装置 | |
| US8041551B1 (en) | Algorithm and architecture for multi-argument associative operations that minimizes the number of components using a latency of the components | |
| US20120159406A1 (en) | Task-based multi-process design synthesis with reproducible transforms | |
| CN121309379A (zh) | 一种面向ai负载的网络拓扑感知与通信优化方法、装置及相关系统 | |
| CN120631595A (zh) | 一种多云环境下资源调度的强化学习系统及方法 | |
| CN117993268B (zh) | 云cae系统及云cae系统的数据处理方法 | |
| US20060005152A1 (en) | Method and device for designing semiconductor integrated circuit and logic design program | |
| CN118069374B (zh) | 数据中心智能训练仿真事务加速方法、装置、设备及介质 | |
| JP2002269163A (ja) | 設計支援装置および設計支援方法ならびに設計支援プログラム | |
| JP3529287B2 (ja) | 論理回路最適化方法 | |
| Kamath | Recent developments in modeling and performance analysis tools for manufacturing systems | |
| JP2006502500A (ja) | 回路合成中における最小コストで正確なタイミングのハードウェアの設計方法 | |
| JP2938170B2 (ja) | 機能設計支援装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001107 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101208 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111208 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121208 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131208 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |