JP3146808B2

JP3146808B2 - テレビジョン受像機

Info

Publication number: JP3146808B2
Application number: JP28553593A
Authority: JP
Inventors: 直也佐藤; 一貴塩田
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1993-10-21
Filing date: 1993-10-21
Publication date: 2001-03-19
Anticipated expiration: 2016-03-19
Also published as: JPH07123336A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アスペクト比１６：９
の表示画面を有するテレビジョン受像機に係り、特に、
その表示画面にアスペクト比４：３の映像を表示させる
際に、水平方向の表示サイズを表示画面の水平方向中央
部に対し相対的に左右端部に近付くに従って拡大させる
ことにより前記アスペクト比４：３の映像を前記表示画
面全体に表示させる非線形処理回路と、親画面の中に子
画面を挿入するピクチャ・イン・ピクチャ（ＰＩＰ）回
路とを備えたテレビジョン受像機に関する。

【０００２】

【従来の技術】最近になって、ハイビジョン放送等、従
来のアスペクト比４：３の映像と比較してより臨場感の
得られるアスペクト比１６：９の映像が登場し、これに
伴って、アスペクト比１６：９の表示画面を有するテレ
ビジョン受像機が商品化され普及しつつある。このアス
ペクト比１６：９の表示画面を有するテレビジョン受像
機にアスペクト比１６：９の映像信号を表示させたり、
従来のアスペクト比４：３の映像信号を表示させたりす
ることが行われている。このように、アスペクト比１
６：９の映像の登場により、テレビジョン受像機の表示
画面のアスペクト比とは異なるアスペクト比の映像を表
示させることが行われるようになってきた。

【０００３】アスペクト比１６：９の表示画面を有する
テレビジョン受像機にアスペクト比４：３の映像信号を
表示させる際の表示方法としては、アスペクト比４：３
の映像信号を時間軸圧縮してアスペクト比１６：９の表
示画面に表示するモード、アスペクト比４：３の映像信
号における垂直方向中央部のアスペクト比１６：９の部
分を拡大して表示するモード、アスペクト比４：３の映
像信号をそのままアスペクト比１６：９の表示画面に横
伸びさせて表示するモード等がある。他のモードとし
て、本出願人は先に、特願平４−２５５８７１号によ
り、アスペクト比１６：９の表示画面を有するテレビジ
ョン受像機の表示画面にアスペクト比４：３の映像を表
示させる際に、水平方向の表示サイズを、前記表示画面
の水平方向中央部に対し相対的に左右端部に近付くに従
って拡大させることにより、アスペクト比４：３の映像
をアスペクト比１６：９の表示画面全体に表示する方法
を提案した。

【０００４】ここで、この新規な表示方法の概要につい
て説明する。この表示方法を実現する１つの手法として
水平偏向出力回路を用いるものがある。図８において、
水平出力トランジスタ１，ダンパーダイオード２，共振
コンデンサ３，水平偏向コイル４，Ｓ字補正コンデンサ
５，フライバックトランス（または水平出力トランス）
６よりなる水平偏向出力回路に、新たに、Ｓ字補正コン
デンサ５と並列にＳ字補正コンデンサ７と、Ｓ字補正コ
ンデンサ７の導通・非導通を切り換えるためのスイッチ
８を設ける。この時、スイッチ８をオフ（切断）し、ト
ランス６に印加する電源電圧Ｖccを適度に選択すること
により、アスペクト比４：３の映像をアスペクト比１
６：９の表示画面にそのまま横伸びさせて表示させた時
に、Ｓ字補正コンデンサ５の容量を表示画面上における
表示サイズが水平方向で一定となるように選ぶ。

【０００５】そして、上記のように表示させる場合は、
スイッチ８をオン（投入）し、水平方向の表示範囲が表
示画面と略一致するように電源電圧Ｖccを増加させる。
スイッチ８がオンすると、Ｓ字補正コンデンサ５とＳ字
補正コンデンサ７との合成容量によりＳ字補正コンデン
サの容量が増大し、水平偏向コイル４に流れる水平偏向
電流は、表示画面上の左右端部ほど電子ビームの走査速
度が上昇するよう変調され、水平方向の表示サイズは、
図９（Ａ）に示すクロスハッチ信号の表示例より分かる
ように、左右端部ほど拡大する。この図９（Ａ）に示す
ような表示方法においては、水平方向の表示サイズは表
示画面の水平方向中央部に対し相対的に左右端部に近付
くに従って拡大しており、非線形な処理となっている。
以下、この表示方法を非線形処理と称する。

【０００６】このような非線形処理によれば、図９
（Ｂ）に示すモノスコープ信号の表示例より分かるよう
に、表示画面の左右端部では歪んだ映像となるが、表示
画面の中央部では映像のアスペクト比はほぼ４：３に保
たれる。従って、アスペクト比４：３の映像をその一部
が欠落することもなく、アスペクト比１６：９の表示画
面全体に視聴者に違和感を与えることなく表示させるこ
とができ、アスペクト比１６：９のワイドアスペクトを
十分に生かした表示が可能となる。

【０００７】ところで一方、１つの画面（親画面）の中
に別の画面（子画面）を挿入するＰＩＰ回路を備えたテ
レビジョン受像機も多く普及している。ここで、ＰＩＰ
回路を備えたテレビジョン受像機の構成及び動作につい
て説明する。図１０において、入力端子１０１には親画
面用の複合映像信号が入来し、入力端子１０２には子画
面用の複合映像信号が入来する。入力された親画面用の
複合映像信号は親画面用の映像信号処理回路１０３及び
親画面用の同期信号処理回路１０４に入力され、子画面
用の複合映像信号は子画面用の映像信号処理回路１０５
及び子画面用の同期信号処理回路１０６に入力される。
子画面用の映像信号処理回路１０５より出力された子画
面用の映像信号はメモリ１０７に入力される。親画面用
の同期信号処理回路１０４及び子画面用の同期信号処理
回路１０６より出力されたそれぞれの同期信号はメモリ
制御回路１０８に入力される。

【０００８】メモリ１０７に入力された子画面用の映像
信号は、メモリ制御回路１０８による低速書き込み／高
速読み出し及びアドレス制御により、垂直方向及び水平
方向に圧縮される。このようにして、子画面用の映像信
号はメモリ１０７によって縮小された画面の映像信号と
なり、信号切換回路１０９に入力される。信号切換回路
１０９には親画面用の映像信号処理回路１０３より出力
された親画面用の映像信号が入力されており、信号切換
回路１０９はシステム制御回路１１２の制御により親画
面の中に子画面を挿入するべく、親画面用の映像信号と
子画面用の映像信号とを切り換えて出力する。また、シ
ステム制御回路１１２は偏向回路１１１を制御し、陰極
線管（ＣＲＴ）１１０に入力された映像信号を所定の表
示状態（モード）となるよう映出させる。

【０００９】このような構成において、上記した親画面
用の映像信号が例えばアスペクト比１６：９の映像で子
画面用の映像信号が例えばアスペクト比４：３の映像で
あれば、ＣＲＴ１１０には、図１１に示すように、親画
面の中に子画面が挿入されて映出されることになる。な
お、この子画面表示のオン／オフの制御やその表示位置
の制御はシステム制御回路１１２によりなされる。

【００１０】

【発明が解決しようとする課題】上記のような水平方向
の表示サイズを表示画面の水平方向中央部に対し相対的
に左右端部に近付くに従って拡大させる非線形処理回路
と、親画面の中に子画面を挿入するＰＩＰ回路との双方
を備えたテレビジョン受像機、即ち、例えば図８に示す
ような非線形処理回路を図１０中の偏向回路１１１内に
設けたテレビジョン受像機においては、非線形処理回路
による処理とＰＩＰ回路による処理が同時に行われる
と、親画面の右下端部に子画面を表示させる場合におい
ては、図１２に示すように、子画面の映像の右端部が端
部に近付くにつれて伸長された映像となってしまうとい
う問題点があった。本発明はこのような問題点に鑑みな
されたものであり、水平方向の表示サイズを表示画面の
水平方向中央部に対し相対的に左右端部に近付くに従っ
て拡大させる非線形処理回路と、親画面の中に子画面を
挿入するＰＩＰ回路との双方を備えたテレビジョン受像
機において、非線形処理回路による処理とＰＩＰ回路に
よる処理を同時に行った際にも歪みのない子画面を表示
させることができるテレビジョン受像機を提供すること
を目的とする。

【００１１】

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、アスペクト比１６：９の
表示画面と、前記表示画面にアスペクト比４：３の映像
を表示させる際に、水平方向の表示サイズを前記表示画
面の水平方向中央部に対し相対的に左右端部に近付くに
従って拡大させることにより前記アスペクト比４：３の
映像を前記表示画面全体に表示させる非線形処理回路
と、前記表示画面全体に表示する親画面の中にそれより
小なる子画面を挿入するピクチャ・イン・ピクチャ回路
とを備えたテレビジョン受像機において、前記非線形処
理回路によって前記アスペクト比４：３の映像を非線形
処理して表示させる際に、前記子画面の映像を前記非線
形処理による歪みを相殺するように補正する逆補正回路
を有し、前記逆補正回路として、前記子画面の入力画素
データを書き込むメモリと、このメモリより読み出され
た画素データの隣接した２つのデータを所定の混合比で
混合して水平方向に画素補間し、水平方向に非直線の出
力画素データを出力する混合器とを備えて構成したこと
を特徴とするテレビジョン受像機を提供するものであ
る。

【００１２】

【実施例】以下、本発明のテレビジョン受像機につい
て、添付図面を参照して説明する。図１は本発明のテレ
ビジョン受像機の一実施例を示すブロック図、図２は図
１中の逆補正回路１１３の一例を示すブロック図、図３
及び図４は逆補正回路１１３の動作を説明するための
図、図５及び図６は本発明のテレビジョン受像機の動作
を説明するための図、図７は本発明のテレビジョン受像
機によるＰＩＰ画像を示す図である。

【００１３】図１において、入力端子１０１には親画面
用の複合映像信号が入来し、入力端子１０２には子画面
用の複合映像信号が入来する。入力された親画面用の複
合映像信号は親画面用の映像信号処理回路１０３及び親
画面用の同期信号処理回路１０４に入力され、子画面用
の複合映像信号は子画面用の映像信号処理回路１０５及
び子画面用の同期信号処理回路１０６に入力される。子
画面用の映像信号処理回路１０５より出力された子画面
用の映像信号はメモリ１０７に入力される。親画面用の
同期信号処理回路１０４及び子画面用の同期信号処理回
路１０６より出力されたそれぞれの同期信号はメモリ制
御回路１０８に入力される。

【００１４】メモリ１０７に入力された子画面用の映像
信号は、メモリ制御回路１０８による低速書き込み／高
速読み出し及びアドレス制御により、垂直方向及び水平
方向に圧縮される。このようにして、子画面用の映像信
号はメモリ１０７によって縮小された画面の映像信号と
なる。メモリ１０７より出力された子画面用の映像信号
は本発明により新たに加えられた逆補正回路１１３に入
力される。この逆補正回路１１３は、後に詳述するよう
に、動作オンの指令がなされたときには入力された映像
信号を逆補正して信号切換回路１０９に入力し、動作オ
ンの指令がなされない（動作オフの指令がなされた）と
きには入力された映像信号をそのまま信号切換回路１０
９に入力する。信号切換回路１０９には親画面用の映像
信号処理回路１０３より出力された親画面用の映像信号
が入力されており、信号切換回路１０９はシステム制御
回路１１２の制御により親画面の中に子画面を挿入する
べく、親画面用の映像信号と子画面用の映像信号とを切
り換えて出力する。また、システム制御回路１１２は偏
向回路１１１を制御し、陰極線管（ＣＲＴ）１１０に入
力された映像信号を所定の表示状態（モード）となるよ
う映出させる。

【００１５】ここで、逆補正回路１１３の構成及び動作
について説明する。上述したように、偏向回路１１１内
に水平方向の表示サイズを表示画面の水平方向中央部に
対し相対的に左右端部に近付くに従って拡大させる非線
形処理回路を設けて構成されるテレビジョン受像機にお
いては、非線形処理回路によってアスペクト比４：３の
映像を図９に示すように非線形処理した際にＰＩＰ回路
を動作させると、その非線形処理の影響により子画面の
映像が歪んでしまうことが問題であった。そこで、非線
形処理回路を動作させた際には、非線形処理の影響を相
殺するように子画面用の映像信号に補正をかければよ
い。即ち、親画面の右下端部に子画面を表示させる場合
においては、逆補正回路１１３によって子画面の映像の
左側を右側に比べて拡大するような補正（もしくは子画
面の映像の右側を左側に比べて縮小するような補正）を
かければよい。

【００１６】図２は逆補正回路１１３の一例の構成を示
している。図２において、入力端子１１より入力された
デジタルの映像信号はスイッチ１２を介して２つのライ
ンメモリ１３，１４のいずれかに書込みクロックＷＣＫ
によって選択的に書き込まれる。ラインメモリ１３，１
４は共に書込みクロックＷＣＫと読出しクロックＲＣＫ
が独立に入力され、後に説明するようにリードイネーブ
ル信号（ＲＥ）が外部より入力されて制御される。ここ
で、入力される映像信号の水平期間の画素データ数を９
１０とすると、ラインメモリ１３，１４の書込みクロッ
クＷＣＫは４ｆｓｃ（＝１４．３ＭＨｚ）、読出しクロ
ックＲＣＫは例えばその２倍の８ｆｓｃ（＝２８．６Ｍ
Ｈｚ）である。

【００１７】そして、スイッチ１２と逆動作するスイッ
チ１５が水平ライン毎に切り換えられ、ラインメモリ１
３，１４に書き込まれたデータは読出しクロックＲＣＫ
によって読み出される。ラインメモリ１３，１４の出力
を選択するスイッチ１５の出力はデータバッファ２１に
入力され、データバッファ２１からは互いに隣接した２
個の画素データが２つの出力端子よりそれぞれ出力され
る。これらの画素データは混合器２２に入力され、混合
器２２は外部より与えられた所定の係数に従った混合比
で２個の画素データを混合した画素データを生成し、出
力端子１６より出力する。混合器２２に与えられる係数
及び混合器２２の動作については後に詳述する。

【００１８】一方、ＲＯＭまたはＲＡＭ２３には水平期
間の全画素データの位置情報が増分値の形でメモリされ
ており、この位置情報の増分値は、端子２５より入力さ
れる水平ドライブパルス（ＨＤ）をトリガとして順次取
り出され、加算器２４の一方の入力端子に加えられる。
加算器２４の出力はその他方の入力端子に巡回される。
この加算器２４は有限ビット数の入出力をもつ加算器で
あり、そのビット数を６とすれば、その最上位ビット
（ＭＳＢ）はラインメモリ１３，１４のリードイネーブ
ル信号ＲＥとなり、また、データバッファ２１の制御信
号としてデータバッファ２１を制御する。ＭＳＢを除く
残りの５ビットは補間係数となり、混合器２２の制御端
子に加えられる。

【００１９】図３は２つのラインメモリ１３，１４の内
の一方のラインメモリの書込み，読出し動作を横軸を時
間、縦軸をメモリアドレスとして示したものであり、前
半の１水平期間は書込み、後半の１水平期間は読出しを
示している。他方のラインメモリは前記した一方のライ
ンメモリが書込みのときは読出し、読出しのときは書込
みと互いに逆の動作をしている。入力された映像信号は
書込みクロックＷＣＫによって１水平期間が９１０デー
タに直線的に分割されてラインメモリ（１３または１
４）に蓄積される。書込みの終了したラインメモリ（１
３または１４）は書込みクロックＷＣＫの２倍の周波数
の読出しクロックＲＣＫによって読み出されるので、ラ
インメモリ（１３または１４）を常に読出し可能な状態
（リードイネーブル信号ＲＥを常にオン）とすると、そ
の読出しは図３中のＡで示すように直線的に１水平期間
の１／２で終了してしまう。また、リードイネーブル信
号ＲＥを読出しクロックＲＣＫの２倍の周期で加えるこ
とによって読出しは図３中のＢで示すように直線的に１
水平期間で終了する。さらに、リードイネーブル信号Ｒ
Ｅを変則的に制御することによって読出しを図３中のＣ
で示す曲線のように任意の非直線にすることができる。

【００２０】図４は映像信号の入力画素データ群が水平
方向に非直線的に変換されて出力画素データとなる場合
の変換の概念図である。図４において、入力画素データ
ｎ，ｎ＋１，ｎ＋２…は水平方向の映像情報を等間隔に
サンプリングして配列されている。これに対し、時間的
に等間隔である出力画素データｍ，ｍ＋１，ｍ＋２…は
水平方向の映像情報を非直線的にサンプリングして配列
される。出力画素データｍは入力画素データｎより直接
得られるが、出力画素データｍ＋１は入力画素データｎ
と入力画素データｎ＋１を３／４，１／４の係数で混合
することによって得られ、出力画素データｍ＋２は入力
画素データｎ＋１を３／８，５／８の係数で混合するこ
とによって得られる。また、出力画素データｍ＋３は入
力画素データｎ＋１と入力画素データｎ＋２を１／４，
３／４の係数で混合して得られる。これは出力画素デー
タｍから出力画素データｍ＋１の画素データの変化は大
きくないが、出力画素データｍ＋１，ｍ＋２…となるに
従って徐々に変化が大きくなる状態である。このような
非直線的変換を利用して、子画面の映像の水平期間の左
側が右側に比べて拡大されている状態を作り出すことが
できる。

【００２１】これら２つの係数は混合比を表し、その和
は１である。以上より明らかなように、出力画素データ
群は入力画素データ群の互いに隣接した２個の画素デー
タを混合器２２によって補間して得られる。従って、混
合器２２には任意の補間が得られるよう外部より制御係
数が与えられる。制御ビット数は係数の精度を決定する
が、上記のように、加算器２４の有限ビット数は６であ
り、ＭＳＢがリードイネーブル信号ＲＥとなり、ＭＳＢ
を除く残りの５ビットが補間係数となるので、補間係数
の精度は１／３２となる。なお、本実施例では最大の精
度を得るようにＭＳＢを除く残りの５ビット全てを混合
器２２に供給して補間係数として用いているが、混合器
２２を簡略化するためにその５ビットの内の例えば上位
３ビットを用いてもよい。

【００２２】そして、ラインメモリ１３，１４の出力に
はリードイネーブル信号ＲＥを制御することにより入力
画素データ群ｎ，ｎ＋１，ｎ＋２…が順次図３中の曲線
Ｃのタイミングで得られ、混合器２２が補間データを発
生するに必要な互いに隣接した２個の入力画素データを
データバッファ２１が保持する。従って、ラインメモリ
（１３または１４）のリードイネーブル信号ＲＥ、デー
タバッファ２１の制御信号、混合器２２の係数は互いに
リンクして一元的に制御される必要がある。その制御方
式の動作原理について以下に詳細に説明する。

【００２３】図２において、加算器２４の一方の入力端
子には、上記のように、ＲＯＭまたはＲＡＭ２３より出
力される増分値が入力され、他方の入力端子にはその出
力がフィードバックされる。増分値は補間係数のビット
数と同等のビット数で与えられ、本実施例では最小値が
０、最大値は３１（５つのビットが全て１）である。こ
こで、入力画素データｎ，ｎ＋１より３／４，１／４の
係数で出力画素データｍ＋１を発生する場合、データバ
ッファ２１より入力画素データｎ，ｎ＋１が保持されて
出力されると共に、加算器２４にＲＯＭまたはＲＡＭ２
３より増分値８が入力されることにより、混合器２２に
は係数８が与えられる。この係数８とは入力画素データ
ｎ＋１に対して８／３２＝１／４の係数とすることを意
味する。従って、混合器２２は入力画素データｎ，ｎ＋
１を３／４，１／４の混合比で混合して出力画素データ
ｍ＋１を発生する。

【００２４】次に、出力画素データｍ＋２を得るために
加算器２４にはＲＯＭまたはＲＡＭ２３より増分値１２
が入力され、その出力には先の増分値８と増分値１２を
加算した値２０が得られ、係数２０として混合器２２に
与えられる。よって、混合器２２は入力画素データｎ，
ｎ＋１を３／８，５／８の比率で混合し、出力画素デー
タｍ＋２を発生する。さらに次に、出力画素データｍ＋
３を得るために加算器２４にはＲＯＭまたはＲＡＭ２３
より増分値１６が入力され、同様の動作によってその出
力には値３６が得られる。このとき、最大値が３１であ
るのでＭＳＢは０から１に変化し、下位５ビットは３６
−３２より４となる。ＭＳＢが変化するとラインメモリ
３，４のリードイネーブル端子が制御され、新たな入力
画素データｎ＋２が読み出される。そして、データバッ
ファ２１は旧データである入力画素データｎを捨て、新
たに入力画素データｎ＋１，ｎ＋２を保持して出力す
る。即ち、加算器２４より出力されるデータのＭＳＢは
データバッファ２１に蓄積された画素データの更新のた
めの制御信号である。そして、混合器２２には係数４が
与えられるので、入力画素データｎ＋１，ｎ＋２を７／
８，１／８の比率で混合する。このようにして、混合器
２２は２個の画素データを混合した画素データを生成す
ることにより、図３中のＣで示す曲線のように水平方向
の左側を右側に比較して拡大させることができる。勿
論、このとき曲線Ｃとなるような最適な係数を与えるよ
うな増分値を設定する。

【００２５】以上のように構成される本発明のテレビジ
ョン受像機における動作をまとめると、次のようにな
る。子画面の画像が図５（Ａ）に示すようなアスペクト
比４：３の映像であるとすると、図６（Ａ）に示すよう
な特性を有する逆補正回路１１３によって、子画面の画
像は図５（Ｂ）に示すように補正されて出力される。非
線形処理を行うと、ＣＲＴ１１０の表示画面の端部では
図６（Ｂ）に示すような特性を有しているので、結果と
して子画面の画像は図５（Ａ）に示すような歪みのない
アスペクト比４：３の映像として表示されることにな
る。従って、本発明のテレビジョン受像機においては、
非線形処理回路による処理とＰＩＰ回路による処理が同
時に行われても、親画面の右下端部に子画面を表示させ
る場合においては、図７に示すように、歪みのない子画
面の映像が表示される。

【００２６】また、図１に構成において、システム制御
回路１１２が偏向回路１１１を制御してアスペクト比
４：３の映像を非線形処理してＣＲＴ１１０に映出させ
るよう動作させると同時に、システム制御回路１１２が
逆補正回路１１３を動作させるようにすれば、非線形処
理回路を動作させたときのみ子画面用の映像信号に逆補
正がかかって非線形処理回路のオン・オフにかかわらず
常に歪みのない子画面を表示することができる。ところ
で、以上説明した本実施例では図７に示すように親画面
の右下端部に子画面を表示させる場合について説明した
が、親画面の左下端部に子画面を表示させる場合には、
図３にＤで示す曲線のように子画面の映像の右端部を左
端部に比べて拡大するような補正をかければよい。さら
に、非線形処理回路として偏向回路１１１内蔵のものに
ついて説明したが、本発明はこれに限定されず、逆補正
回路１１３も上記のものに限定されないことは当然であ
る。

【００２７】本発明では、アスペクト比１６：９の表示
画面にアスペクト比４：３の映像を表示させる際に、水
平方向の表示サイズをその表示画面の水平方向中央部に
対し相対的に左右端部に近付くに従って拡大させる非線
形処理回路を備え、この非線形処理によってアスペクト
比４：３の映像をアスペクト比１６：９の表示画面全体
に表示させるテレビジョン受像機について説明した。上
記した本出願人による先願、特願平４−２５５８７１号
には、アスペクト比１６：９の表示画面にアスペクト比
４：３の映像を表示させる際に、垂直方向の表示サイズ
をその表示画面の垂直方向中央部に対し相対的に上下端
部に近付くに従って縮小させる非線形処理回路を備え、
この非線形処理によってアスペクト比４：３の映像をア
スペクト比１６：９の表示画面全体に表示させるテレビ
ジョン受像機も提案されている。このようなテレビジョ
ン受像機においては、本発明の原理を用い、子画面の映
像に垂直方向の補正をかければよいことは容易に類推で
きる。

【００２８】

【発明の効果】以上詳細に説明したように、本発明のテ
レビジョン受像機は、アスペクト比１６：９の表示画面
と、その表示画面にアスペクト比４：３の映像を表示さ
せる際に、水平方向の表示サイズを表示画面の水平方向
中央部に対し相対的に左右端部に近付くに従って拡大さ
せることにより前記アスペクト比４：３の映像を前記表
示画面全体に表示させる非線形処理回路と、その表示画
面全体に表示する親画面の中にそれより小なる子画面を
挿入するピクチャ・イン・ピクチャ回路とを備え、非線
形処理回路によってアスペクト比４：３の映像を非線形
処理して表示させる際に、子画面の映像を非線形処理に
よる歪みを相殺するように補正する逆補正回路を設けた
ので、非線形処理回路による処理とピクチャ・イン・ピ
クチャ回路による処理を同時に行っても、歪みのない子
画面を表示させることができる。さらに、本発明では、
逆補正回路として、前記子画面の入力画素データを水平
方向に画素補間することによって水平方向に非直線の出
力画素データとするよう構成したので、サンプリング周
波数を変化させるような極めて煩雑なメモリ制御を行う
必要がないという特長を有する。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】図１中の逆補正回路１１３の一例を示すブロッ
ク図である。

【図３】逆補正回路１１３の動作を説明するための図で
ある。

【図４】逆補正回路１１３の動作を説明するための図で
ある。

【図５】本発明の動作を説明するための図である。

【図６】本発明の動作を説明するための図である。

【図７】本発明によるＰＩＰ画像を示す図である。

【図８】非線形処理回路の一例を示す回路図である。

【図９】非線形処理回路による表示例を示す図である。

【図１０】従来例を示すブロック図である。

【図１１】ＰＩＰ画像を示す図である。

【図１２】従来例の問題点であるＰＩＰ画像を示す図で
ある。

【符号の説明】

１０１，１０２入力端子１０３親画面用の映像信号処理回路１０４親画面用の同期信号処理回路１０５子画面用の映像信号処理回路１０６子画面用の同期信号処理回路１０７メモリ１０８メモリ制御回路１０９信号切換回路１１０陰極線管１１１偏向回路１１２システム制御回路１１３逆補正回路

Claims

(57)【特許請求の範囲】

【請求項１】アスペクト比１６：９の表示画面と、前記表示画面にアスペクト比４：３の映像を表示させる
際に、水平方向の表示サイズを前記表示画面の水平方向
中央部に対し相対的に左右端部に近付くに従って拡大さ
せることにより前記アスペクト比４：３の映像を前記表
示画面全体に表示させる非線形処理回路と、前記表示画面全体に表示する親画面の中にそれより小な
る子画面を挿入するピクチャ・イン・ピクチャ回路とを
備えたテレビジョン受像機において、前記非線形処理回路によって前記アスペクト比４：３の
映像を非線形処理して表示させる際に、前記子画面の映
像を前記非線形処理による歪みを相殺するように補正す
る逆補正回路を有し、前記逆補正回路として、前記子画面の入力画素データを
書き込むメモリと、このメモリより読み出された画素デ
ータの隣接した２つのデータを所定の混合比で混合して
水平方向に画素補間し、水平方向に非直線の出力画素デ
ータを出力する混合器とを備えて構成したことを特徴と
するテレビジョン受像機。