JP3175982B2 - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JP3175982B2 JP3175982B2 JP30380892A JP30380892A JP3175982B2 JP 3175982 B2 JP3175982 B2 JP 3175982B2 JP 30380892 A JP30380892 A JP 30380892A JP 30380892 A JP30380892 A JP 30380892A JP 3175982 B2 JP3175982 B2 JP 3175982B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output terminal
- reference voltage
- transistor
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】この発明は半導体集積回路内で基
準電圧を発生する回路に係り、特に低消費電流であり、
かつノイズが混入しても安定に基準電圧を発生すること
ができる基準電圧発生回路に関する。
準電圧を発生する回路に係り、特に低消費電流であり、
かつノイズが混入しても安定に基準電圧を発生すること
ができる基準電圧発生回路に関する。
【０００２】
【従来の技術】図５は従来の基準電圧発生回路の回路図
である。この回路では、一対の抵抗50、51によって電源
電圧を抵抗分割することにより、出力端子52に一定の基
準電圧ＶREF を得るようにしている。
である。この回路では、一対の抵抗50、51によって電源
電圧を抵抗分割することにより、出力端子52に一定の基
準電圧ＶREF を得るようにしている。
【０００３】
【発明が解決しようとする課題】ところで、上記基準電
圧ＶREF は、ノイズが混入することによってその値が変
動する。このようなノイズによる電圧変動を防止するた
めには、抵抗50と51の各抵抗値を小さくして電源電位と
接地電位との間のインピーダンスを下げる必要がある。
しかし、このインピーダンスを下げることによって消費
電流が定常的に増大するという問題がある。
圧ＶREF は、ノイズが混入することによってその値が変
動する。このようなノイズによる電圧変動を防止するた
めには、抵抗50と51の各抵抗値を小さくして電源電位と
接地電位との間のインピーダンスを下げる必要がある。
しかし、このインピーダンスを下げることによって消費
電流が定常的に増大するという問題がある。
【０００４】この発明は上記の事情を考慮して成された
ものであり、その目的は定常的な消費電流が少なく、し
かもノイズに対する基準電圧の変動が少ない基準電圧発
生回路を提供することである。
ものであり、その目的は定常的な消費電流が少なく、し
かもノイズに対する基準電圧の変動が少ない基準電圧発
生回路を提供することである。
【０００５】
【課題を解決するための手段】この発明の基準電圧発生
回路は、一端が第１の電位に接続され、他端が基準電圧
の出力端子に接続された第１の抵抗と、一端が第２の電
位に接続され、他端が上記出力端子に接続された第２の
抵抗と、コレクタが上記第１の電位に接続され、エミッ
タが上記出力端子に接続された第１極性の第１のトラン
ジスタと、コレクタが上記第２の電位に接続され、エミ
ッタが上記出力端子に接続された第２極性の第２のトラ
ンジスタと、上記第１と第２の抵抗により上記出力端子
に現れる電圧と同じ値の直流バイアス電圧を上記第１及
び第２のトランジスタのベースに供給するバイアス手段
とを具備したことを特徴とする。
回路は、一端が第１の電位に接続され、他端が基準電圧
の出力端子に接続された第１の抵抗と、一端が第２の電
位に接続され、他端が上記出力端子に接続された第２の
抵抗と、コレクタが上記第１の電位に接続され、エミッ
タが上記出力端子に接続された第１極性の第１のトラン
ジスタと、コレクタが上記第２の電位に接続され、エミ
ッタが上記出力端子に接続された第２極性の第２のトラ
ンジスタと、上記第１と第２の抵抗により上記出力端子
に現れる電圧と同じ値の直流バイアス電圧を上記第１及
び第２のトランジスタのベースに供給するバイアス手段
とを具備したことを特徴とする。
【０００６】
【作用】上記のような構成の基準電圧発生回路では、出
力端子の電圧が変動し、直流バイアス電圧と出力端子の
電圧との電位差が第１または第２のトランジスタのベー
ス・エミッタ間順方向電圧を越えると、第１または第２
のトランジスタのいずれか一方が導通して出力端子の電
圧変動を吸収する方向に出力端子を急速に充電もしくは
放電する。
力端子の電圧が変動し、直流バイアス電圧と出力端子の
電圧との電位差が第１または第２のトランジスタのベー
ス・エミッタ間順方向電圧を越えると、第１または第２
のトランジスタのいずれか一方が導通して出力端子の電
圧変動を吸収する方向に出力端子を急速に充電もしくは
放電する。
【０００７】
【実施例】以下図面を参照して、この発明を実施例によ
り説明する。
り説明する。
【０００８】図１はこの発明の第１の実施例に係る基準
電圧発生回路の回路図である。この実施例の基準電圧発
生回路は、４個の抵抗10〜13、基準電圧の出力端子14及
びＰＮＰ型のバイポーラトランジスタ15及びＮＰＮ型の
バイポーラトランジスタ16で構成されている。
電圧発生回路の回路図である。この実施例の基準電圧発
生回路は、４個の抵抗10〜13、基準電圧の出力端子14及
びＰＮＰ型のバイポーラトランジスタ15及びＮＰＮ型の
バイポーラトランジスタ16で構成されている。
【０００９】上記抵抗10の一端は接地電位に接続され、
他端は出力端子14に接続されている。抵抗11の一端は正
極性の電源電位に接続され、他端は出力端子14に接続さ
れている。したがって、上記抵抗10と11により電源電位
と接地電位との電位差が抵抗分割され、この分割電圧が
出力端子14から基準電圧ＶREF として出力される。
他端は出力端子14に接続されている。抵抗11の一端は正
極性の電源電位に接続され、他端は出力端子14に接続さ
れている。したがって、上記抵抗10と11により電源電位
と接地電位との電位差が抵抗分割され、この分割電圧が
出力端子14から基準電圧ＶREF として出力される。
【００１０】ＰＮＰ型のバイポーラトランジスタ15のコ
レクタは接地電位に接続され、エミッタは出力端子14に
接続されている。ＮＰＮ型のバイポーラトランジスタ16
のコレクタは正極性の電源電位に接続され、エミッタは
出力端子14に接続されている。
レクタは接地電位に接続され、エミッタは出力端子14に
接続されている。ＮＰＮ型のバイポーラトランジスタ16
のコレクタは正極性の電源電位に接続され、エミッタは
出力端子14に接続されている。
【００１１】また、上記２個の抵抗12，13が正極性の電
源電位と接地電位との間に直列接続されている。この両
抵抗12，13は上記抵抗10と11と同様に電源電位と接地電
位との電位差を抵抗分割して直流バイアス電圧ＶB0を発
生する。このバイアス電圧ＶB0は上記両トランジスタ1
5、16のベースに供給される。そして、このバイアス電
圧ＶB0の値は基準電圧ＶREF と同じになるように設定さ
れている。つまり、抵抗10，11，12，13の抵抗値をそれ
ぞれＲ10，Ｒ11，Ｒ12，Ｒ13とすると、Ｒ10：Ｒ11＝Ｒ
12：Ｒ13の関係を満足するように上記両抵抗12，13の抵
抗比が設定されている。さらに、抵抗12，13の抵抗値は
トランジスタ15あるいは16の一方に十分なベース電流を
供給できる程度に高く設定されており、電源電位から接
地電位に流れる直流電流ができるだけ少なくなるように
されている。ここで、上記基準電圧発生回路において基
準電圧ＶREF にノイズが乗った場合の動作を図２の波形
図を参照して説明する。
源電位と接地電位との間に直列接続されている。この両
抵抗12，13は上記抵抗10と11と同様に電源電位と接地電
位との電位差を抵抗分割して直流バイアス電圧ＶB0を発
生する。このバイアス電圧ＶB0は上記両トランジスタ1
5、16のベースに供給される。そして、このバイアス電
圧ＶB0の値は基準電圧ＶREF と同じになるように設定さ
れている。つまり、抵抗10，11，12，13の抵抗値をそれ
ぞれＲ10，Ｒ11，Ｒ12，Ｒ13とすると、Ｒ10：Ｒ11＝Ｒ
12：Ｒ13の関係を満足するように上記両抵抗12，13の抵
抗比が設定されている。さらに、抵抗12，13の抵抗値は
トランジスタ15あるいは16の一方に十分なベース電流を
供給できる程度に高く設定されており、電源電位から接
地電位に流れる直流電流ができるだけ少なくなるように
されている。ここで、上記基準電圧発生回路において基
準電圧ＶREF にノイズが乗った場合の動作を図２の波形
図を参照して説明する。
【００１２】まず、ノイズにより基準電圧ＶREF が設計
電圧ＶA より上がった場合を説明する。ところで、ベー
ス・エミッタ間順方向電圧はトランジスタが形成されて
いる基板の材料により決まり、シリコンの場合は０．６
〜０．７Ｖ程度であるが、上記トランジスタ15、16では
例えば０．６Ｖであると仮定する。したがって、基準電
圧ＶREF がバイアス電圧ＶB0よりも０．６Ｖ高くなると
トランジスタ15のベース・エミッタ間に０．６Ｖの電圧
が加わるため、トランジスタ15にベース電流が流れる。
すると、トランジスタ15ではエミッタ電流が流れるた
め、このエミッタが接続されている出力端子14に現れて
いる基準電圧ＶREF は低下する。この結果、基準電圧Ｖ
REF に含まれる（ＶA ＋０．６）Ｖ以上のノイズ成分は
接地電位に吸収される。
電圧ＶA より上がった場合を説明する。ところで、ベー
ス・エミッタ間順方向電圧はトランジスタが形成されて
いる基板の材料により決まり、シリコンの場合は０．６
〜０．７Ｖ程度であるが、上記トランジスタ15、16では
例えば０．６Ｖであると仮定する。したがって、基準電
圧ＶREF がバイアス電圧ＶB0よりも０．６Ｖ高くなると
トランジスタ15のベース・エミッタ間に０．６Ｖの電圧
が加わるため、トランジスタ15にベース電流が流れる。
すると、トランジスタ15ではエミッタ電流が流れるた
め、このエミッタが接続されている出力端子14に現れて
いる基準電圧ＶREF は低下する。この結果、基準電圧Ｖ
REF に含まれる（ＶA ＋０．６）Ｖ以上のノイズ成分は
接地電位に吸収される。
【００１３】次に、ノイズにより基準電圧ＶREF が下が
った場合を説明する。基準電圧ＶREF がバイアス電圧Ｖ
BOよりも０．６Ｖ低くなると、トランジスタ16のベース
・エミッタ間に０．６Ｖの電圧が加わり、トランジスタ
16にベース電流が流れる。すると、トランジスタ16では
コレクタ電流が流れ、そのエミッタが接続されている出
力端子14に現れている設計電圧ＶREF が高くなる。この
結果、基準電圧ＶREFに含まれる（ＶA ＋０．６）Ｖ以
下のノイズ成分が電源電位に吸収される。
った場合を説明する。基準電圧ＶREF がバイアス電圧Ｖ
BOよりも０．６Ｖ低くなると、トランジスタ16のベース
・エミッタ間に０．６Ｖの電圧が加わり、トランジスタ
16にベース電流が流れる。すると、トランジスタ16では
コレクタ電流が流れ、そのエミッタが接続されている出
力端子14に現れている設計電圧ＶREF が高くなる。この
結果、基準電圧ＶREFに含まれる（ＶA ＋０．６）Ｖ以
下のノイズ成分が電源電位に吸収される。
【００１４】したがって、上記第１の実施例回路では、
トランジスタ15と16の動作により、基準電圧ＶREF は設
計電圧ＶA から０．６Ｖを越えて変動することはない。
このため、抵抗10と11の抵抗値を下げることによって基
準電圧ＶREF の変動を抑える必要がない。したがって、
抵抗10と11の抵抗値を高く設定することが可能となり、
定常的な消費電流を少なくすることができる。
トランジスタ15と16の動作により、基準電圧ＶREF は設
計電圧ＶA から０．６Ｖを越えて変動することはない。
このため、抵抗10と11の抵抗値を下げることによって基
準電圧ＶREF の変動を抑える必要がない。したがって、
抵抗10と11の抵抗値を高く設定することが可能となり、
定常的な消費電流を少なくすることができる。
【００１５】図３はこの発明の第２の実施例に係る基準
電圧発生回路の回路図である。この実施例回路が上記図
１の実施例回路と異なる点は、トランジスタ15と16の各
ベースに異なるバイアス電圧を供給するようにした点で
あり、その他は図１の実施例回路と同様である。したが
って、図３において図１と対応する箇所には同じ符号を
付して、異なる箇所のみについて説明する。
電圧発生回路の回路図である。この実施例回路が上記図
１の実施例回路と異なる点は、トランジスタ15と16の各
ベースに異なるバイアス電圧を供給するようにした点で
あり、その他は図１の実施例回路と同様である。したが
って、図３において図１と対応する箇所には同じ符号を
付して、異なる箇所のみについて説明する。
【００１６】すなわち、ＰＮＰ型のトランジスタ15のベ
ースに供給されるバイアス電圧ＶB1は電源電位と接地電
位との間に直列接続された２個の抵抗17、18によって形
成され、ＮＰＮ型のトランジスタ16のベースに供給され
るバイアス電圧ＶB2は電源電位と接地電位との間に直列
接続された２個の抵抗19、20によって形成される。
ースに供給されるバイアス電圧ＶB1は電源電位と接地電
位との間に直列接続された２個の抵抗17、18によって形
成され、ＮＰＮ型のトランジスタ16のベースに供給され
るバイアス電圧ＶB2は電源電位と接地電位との間に直列
接続された２個の抵抗19、20によって形成される。
【００１７】上記直列接続された２個の抵抗17と18及び
抵抗19と20は正極性の電源電位と接地電位との間に挿入
されているため、それぞれには定常的に直流電流が流れ
る。しかし、第１の実施例回路と同様にこの直流電流の
値を抑えるため、抵抗17〜20の値は、トランジスタ15あ
るいは16の一方に十分大きなベース電流を供給できる程
度の高い値に設定されるため、この直流電流の値は小さ
い。
抵抗19と20は正極性の電源電位と接地電位との間に挿入
されているため、それぞれには定常的に直流電流が流れ
る。しかし、第１の実施例回路と同様にこの直流電流の
値を抑えるため、抵抗17〜20の値は、トランジスタ15あ
るいは16の一方に十分大きなベース電流を供給できる程
度の高い値に設定されるため、この直流電流の値は小さ
い。
【００１８】そして、上記直流バイアス電圧ＶB1の値
は、ノイズが混入していない通常状態ではトランジスタ
15にベース電流が流れず、しかし基準電圧ＶREF の僅か
な変動によりトランジスタ15にベース電流が流れるよう
に設定する。いま、トランジスタ15のベース・エミッタ
間順方向電圧が０．６Ｖであるため、バイアス電圧ＶB1
が（ＶREF −０．６）Ｖより低くなるとトランジスタ15
のベース・エミッタ間の電圧が０．６Ｖ以上になりベー
ス電流が流れる。そこで、例えば基準電圧ＶREFが０．
２Ｖ高くなった場合にトランジスタ13にベース電流が流
れるように、バイアス電圧ＶB1の値を（ＶREF −０．
４）Ｖに設定する。
は、ノイズが混入していない通常状態ではトランジスタ
15にベース電流が流れず、しかし基準電圧ＶREF の僅か
な変動によりトランジスタ15にベース電流が流れるよう
に設定する。いま、トランジスタ15のベース・エミッタ
間順方向電圧が０．６Ｖであるため、バイアス電圧ＶB1
が（ＶREF −０．６）Ｖより低くなるとトランジスタ15
のベース・エミッタ間の電圧が０．６Ｖ以上になりベー
ス電流が流れる。そこで、例えば基準電圧ＶREFが０．
２Ｖ高くなった場合にトランジスタ13にベース電流が流
れるように、バイアス電圧ＶB1の値を（ＶREF −０．
４）Ｖに設定する。
【００１９】また、直流バイアス電圧ＶB2の値は、ノイ
ズが混入していない通常状態ではトランジスタ16にベー
ス電流が流れず、しかし基準電圧ＶREF の僅かな変動に
よりトランジスタ16にベース電流が流れるように設定す
る。いま、トランジスタ16のベース・エミッタ間順方向
電圧が０．６Ｖであるため、バイアス電圧ＶB2が（ＶRE
F ＋０．６）Ｖより高くなるとトランジスタ16のベース
・エミッタ間の電圧が０．６Ｖ以上になりベース電流が
流れる。そこで、例えば基準電圧ＶREF が０．２Ｖ低く
なった場合にトランジスタ16にベース電流が流れるよう
に、バイアス電圧ＶB2の値を（ＶREF ＋０．４）Ｖに設
定する。
ズが混入していない通常状態ではトランジスタ16にベー
ス電流が流れず、しかし基準電圧ＶREF の僅かな変動に
よりトランジスタ16にベース電流が流れるように設定す
る。いま、トランジスタ16のベース・エミッタ間順方向
電圧が０．６Ｖであるため、バイアス電圧ＶB2が（ＶRE
F ＋０．６）Ｖより高くなるとトランジスタ16のベース
・エミッタ間の電圧が０．６Ｖ以上になりベース電流が
流れる。そこで、例えば基準電圧ＶREF が０．２Ｖ低く
なった場合にトランジスタ16にベース電流が流れるよう
に、バイアス電圧ＶB2の値を（ＶREF ＋０．４）Ｖに設
定する。
【００２０】第２の実施例回路において基準電圧ＶREF
にノイズが乗った場合の波形図は図４のようになる。い
ま、ノイズにより基準電圧ＶREF が設計電圧ＶA より
０．２Ｖ高くなると、トランジスタ15のベース・エミッ
タ間の電圧であるバイアス電圧ＶB1と電圧ＶREF との電
位差が０．６Ｖとなるため、トランジスタ15にベース電
流が流れる。すると、トランジスタ15ではエミッタ電流
が流れるため、このエミッタが接続されている出力端子
14の電圧が低下する。この結果、基準電圧ＶREFに含ま
れる（ＶA ＋０．２）Ｖ以上のノイズ成分が接地電位に
吸収される。
にノイズが乗った場合の波形図は図４のようになる。い
ま、ノイズにより基準電圧ＶREF が設計電圧ＶA より
０．２Ｖ高くなると、トランジスタ15のベース・エミッ
タ間の電圧であるバイアス電圧ＶB1と電圧ＶREF との電
位差が０．６Ｖとなるため、トランジスタ15にベース電
流が流れる。すると、トランジスタ15ではエミッタ電流
が流れるため、このエミッタが接続されている出力端子
14の電圧が低下する。この結果、基準電圧ＶREFに含ま
れる（ＶA ＋０．２）Ｖ以上のノイズ成分が接地電位に
吸収される。
【００２１】また、ノイズにより基準電圧ＶREF が設計
電圧ＶA より０．２Ｖ下がると、トランジスタ16のベー
ス・エミッタ間の電圧であるバイアス電圧ＶB2と電圧Ｖ
REFとの電位差が０．６Ｖとなるため、トランジスタ16
にベース電流が流れる。すると、このトランジスタ16で
はコレクタに電流が流れるため、エミッタが接続されて
いる出力端子14に現れている電圧が低下する。この結
果、基準電圧ＶREF に含まれる（ＶA −０．２）Ｖ以下
のノイズ成分が電源電位に吸収される。
電圧ＶA より０．２Ｖ下がると、トランジスタ16のベー
ス・エミッタ間の電圧であるバイアス電圧ＶB2と電圧Ｖ
REFとの電位差が０．６Ｖとなるため、トランジスタ16
にベース電流が流れる。すると、このトランジスタ16で
はコレクタに電流が流れるため、エミッタが接続されて
いる出力端子14に現れている電圧が低下する。この結
果、基準電圧ＶREF に含まれる（ＶA −０．２）Ｖ以下
のノイズ成分が電源電位に吸収される。
【００２２】この第２の実施例回路では、トランジスタ
15と16のベースバイアス電圧を個別に設定できるように
したので、第１の実施例回路よりも基準電圧ＶREF の変
動電圧を例えば０．２Ｖと小さくすることができる。ま
た、第１の実施例回路と同様に抵抗10と11の抵抗値を高
く設定し、さらに抵抗17〜20の抵抗値も高く設定するこ
とができるため、第１の実施例回路と同様に定常的な消
費電流を低下させることができる。
15と16のベースバイアス電圧を個別に設定できるように
したので、第１の実施例回路よりも基準電圧ＶREF の変
動電圧を例えば０．２Ｖと小さくすることができる。ま
た、第１の実施例回路と同様に抵抗10と11の抵抗値を高
く設定し、さらに抵抗17〜20の抵抗値も高く設定するこ
とができるため、第１の実施例回路と同様に定常的な消
費電流を低下させることができる。
【００２３】
【発明の効果】以上説明したように、この発明によれば
定常的な消費電流が少なく、しかもノイズに対する基準
電圧の変動が少ない基準電圧発生回路を提供することが
できる。
定常的な消費電流が少なく、しかもノイズに対する基準
電圧の変動が少ない基準電圧発生回路を提供することが
できる。
【図１】この発明の第１の実施例に係る基準電圧発生回
路の回路図。
路の回路図。
【図２】図１の実施例回路の出力電圧波形図。
【図３】この発明の第２の実施例に係る基準電圧発生回
路の回路図。
路の回路図。
【図４】図２の実施例回路の出力電圧波形図。
【図５】従来の基準電圧発生回路の回路図。
【符号の説明】 10，11，12，13，17，18，19，20…抵抗、14…出力端
子、15…ＰＮＰ型のバイポーラトランジスタ、16…ＮＰ
Ｎ型のバイポーラトランジスタ。
子、15…ＰＮＰ型のバイポーラトランジスタ、16…ＮＰ
Ｎ型のバイポーラトランジスタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大瀬良 真一 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会 社内 (56)参考文献 特開 昭59−108425（ＪＰ，Ａ) 特開 昭59−143426（ＪＰ，Ａ) 特開 昭62−119613（ＪＰ，Ａ) 特開 昭52−112754（ＪＰ，Ａ) 特開 昭64−61808（ＪＰ，Ａ) 特開 平３−273320（ＪＰ，Ａ) 特開 平３−55613（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 3/22 H03F 1/30 H03K 19/00
Claims (2)
- 【請求項１】 一端が第１の電位に接続され、他端が基
準電圧の出力端子に接続された第１の抵抗と、 一端が第２の電位に接続され、他端が上記出力端子に接
続された第２の抵抗と、 コレクタが上記第１の電位に接続され、エミッタが上記
出力端子に接続された第１極性の第１のトランジスタ
と、 コレクタが上記第２の電位に接続され、エミッタが上記
出力端子に接続された第２極性の第２のトランジスタ
と、 上記第１と第２の抵抗により上記出力端子に現れる電圧
と同じ値の直流バイアス電圧を発生して上記第１及び第
２のトランジスタのベースに供給するバイアス発生手段
とを具備したことを特徴とする基準電圧発生回路。 - 【請求項２】 一端が第１の電位に接続され、他端が基
準電圧の出力端子に接続された第１の抵抗と、 一端が第２の電位に接続され、他端が上記出力端子に接
続された第２の抵抗と、 コレクタが上記第１の電位に接続され、エミッタが上記
出力端子に接続された第１極性の第１のバイポーラトラ
ンジスタと、 コレクタが上記第２の電位に接続され、エミッタが上記
出力端子に接続された第２極性の第２のバイポーラトラ
ンジスタと、 上記第１と第２の抵抗により上記出力端子に現れる電圧
に対し上記第１のバイポーラトランジスタのベース・エ
ミッタ間順方向電圧分だけ低い電圧よりは高い第１の直
流バイアス電圧を発生して上記第１のバイポーラトラン
ジスタのベースに供給する第１のバイアス発生手段と上
記第１と第２の抵抗により出力端子に現れる電圧に対し
上記第２のバイポーラトランジスタのベース・エミッタ
間順方向電圧を加えた電圧よりは低い第２の直流バイア
ス電圧を発生して上記第２のトランジスタのベースに供
給する第２のバイアス発生手段とを具備したことを特徴
とする基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30380892A JP3175982B2 (ja) | 1992-11-13 | 1992-11-13 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30380892A JP3175982B2 (ja) | 1992-11-13 | 1992-11-13 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06152368A JPH06152368A (ja) | 1994-05-31 |
| JP3175982B2 true JP3175982B2 (ja) | 2001-06-11 |
Family
ID=17925554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30380892A Expired - Fee Related JP3175982B2 (ja) | 1992-11-13 | 1992-11-13 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3175982B2 (ja) |
-
1992
- 1992-11-13 JP JP30380892A patent/JP3175982B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06152368A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3659121A (en) | Constant current source | |
| US4578633A (en) | Constant current source circuit | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| US4362985A (en) | Integrated circuit for generating a reference voltage | |
| KR960002391B1 (ko) | 전류전달회로 | |
| US4786856A (en) | Temperature compensated current source | |
| EP0219937A2 (en) | ECL slave reference generators | |
| JPH1124769A (ja) | 定電流回路 | |
| JP3175982B2 (ja) | 基準電圧発生回路 | |
| JPH03788B2 (ja) | ||
| US5568090A (en) | Amplifier circuit with dynamic output stage biasing | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JPS6252486B2 (ja) | ||
| JP3330004B2 (ja) | 直流安定化電源 | |
| JPH0413692Y2 (ja) | ||
| JP2547896B2 (ja) | 電流反転回路 | |
| EP0332714A1 (en) | Temperature compensated current source | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JPH073692Y2 (ja) | クランプ回路 | |
| WO2000065712A1 (en) | Class ab emitter follower buffers | |
| JPH083769B2 (ja) | 定電流源回路 | |
| JP3146265B2 (ja) | 定電流回路 | |
| JP3183410B2 (ja) | 定電流回路 | |
| JP2596151B2 (ja) | 電圧比較器 | |
| JP2528838Y2 (ja) | 直流電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010313 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080406 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090406 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |