JP3180966B2 - デジタルヒステリシス回路 - Google Patents
デジタルヒステリシス回路Info
- Publication number
- JP3180966B2 JP3180966B2 JP34650091A JP34650091A JP3180966B2 JP 3180966 B2 JP3180966 B2 JP 3180966B2 JP 34650091 A JP34650091 A JP 34650091A JP 34650091 A JP34650091 A JP 34650091A JP 3180966 B2 JP3180966 B2 JP 3180966B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- state
- circuit
- counted
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、デジタル制御温度補償
回路や、デジタル測定回路などに用いられ、デジタル誤
差による計測値のちらつきをなくすためにデジタル的に
ヒステリシスを生じさせる、デジタルヒステリシス回路
に関する。
回路や、デジタル測定回路などに用いられ、デジタル誤
差による計測値のちらつきをなくすためにデジタル的に
ヒステリシスを生じさせる、デジタルヒステリシス回路
に関する。
【０００２】
【従来技術及びその課題】最近、各種電子機器におい
て、計測値をデジタル化して表示したり、デジタル化し
た計測値により機器を制御することが多くなっている。
て、計測値をデジタル化して表示したり、デジタル化し
た計測値により機器を制御することが多くなっている。
【０００３】例えば、通信機器などに用いられる基準発
振器としては、環境温度変化に対して発振周波数の変化
しないデジタル制御温度補償型水晶発振器などが用いら
れる。
振器としては、環境温度変化に対して発振周波数の変化
しないデジタル制御温度補償型水晶発振器などが用いら
れる。
【０００４】このデジタル制御温度補償型水晶発振器に
用いられる温度補償回路の一例として、発振周波数が温
度変化に敏感な無安定マルチバイブレータをゲートパル
ス発生器とし、発振周波数が温度変化により変化しない
無安定マルチバイブレータを基準パルス発生器として、
基準パルス発生器のパルスから温度に対応したパルス数
をゲートパルスのゲートによってカウントし、それを温
度データとしているものがある。その温度データによっ
て、ＰＲＯＭにあらかじめ格納された各温度に対応する
補償データを呼び出し、Ｄ／Ａコンバータを通じてアナ
ログ出力に変換し、それを発振回路のバリキャップダイ
オードに印加するようにしている。それによって、発振
周波数を一定に制御する。
用いられる温度補償回路の一例として、発振周波数が温
度変化に敏感な無安定マルチバイブレータをゲートパル
ス発生器とし、発振周波数が温度変化により変化しない
無安定マルチバイブレータを基準パルス発生器として、
基準パルス発生器のパルスから温度に対応したパルス数
をゲートパルスのゲートによってカウントし、それを温
度データとしているものがある。その温度データによっ
て、ＰＲＯＭにあらかじめ格納された各温度に対応する
補償データを呼び出し、Ｄ／Ａコンバータを通じてアナ
ログ出力に変換し、それを発振回路のバリキャップダイ
オードに印加するようにしている。それによって、発振
周波数を一定に制御する。
【０００５】この温度補償回路において、例えば、環境
温度が実際には大きく変動していなくても、温度データ
となるパルス数がふらつくという問題がある。この原因
は、被計数パルスである基準パルスをゲート停止信号の
立ち上がりで切ってカウントする際に、ゲート停止信号
の立ち上がりが基準パルスのＨＩＧＨ状態からＬＯＷ状
態、又はＬＯＷ状態からＨＩＧＨ状態に変化する部分に
近いと、デジタル誤差となって、１パルス分余分にカウ
ントしたりしなかったりするためである。
温度が実際には大きく変動していなくても、温度データ
となるパルス数がふらつくという問題がある。この原因
は、被計数パルスである基準パルスをゲート停止信号の
立ち上がりで切ってカウントする際に、ゲート停止信号
の立ち上がりが基準パルスのＨＩＧＨ状態からＬＯＷ状
態、又はＬＯＷ状態からＨＩＧＨ状態に変化する部分に
近いと、デジタル誤差となって、１パルス分余分にカウ
ントしたりしなかったりするためである。
【０００６】本発明は上述の問題点を解決するために案
出されたものであり、その目的は、デジタル制御温度補
償回路やデジタル測定回路に用いられ、上記のようなデ
ジタル誤差による計測値のちらつきをなくすために、デ
ジタル的にヒステリシスを生じさせるデジタルヒステリ
シス回路を提供することである。
出されたものであり、その目的は、デジタル制御温度補
償回路やデジタル測定回路に用いられ、上記のようなデ
ジタル誤差による計測値のちらつきをなくすために、デ
ジタル的にヒステリシスを生じさせるデジタルヒステリ
シス回路を提供することである。
【０００７】
【課題を解決するための手段】本発明は、被計数パルス
（例えば、図中の基準パルス）と、該被計数パルスの周
期よりも長いゲート期間を有するゲートパルス（例え
ば、図中の温度パルス）とを、ゲートパルスの一周期毎
に比較し、各ゲート期間内での被計数パルスのパルス数
を決定するためのカウント停止信号を出力するデジタル
ヒステリシス回路であって、（１）所定ゲート期間が終
了する時に、被計数パルスがＨＩＧＨの場合には、被計
数パルスが次のＬＯＷ状態になる時点で、カウント停止
信号を、（２）所定ゲート期間が終了する時に、被計数
パルスがＬＯＷ状態の場合には、被計数パルスのパルス
数と前ゲート期間内の被計数パルスのパルス数の偶・奇
とを比較し、偶奇が一致していれば、所定ゲート期間の
終了と同期してカウント停止信号を、偶奇が一致してな
ければ、次の被計数パルスの立ち下がりでカウント停止
信号を、夫々出力することを特徴とするデジタルヒステ
リシス回路を提供するものである。
（例えば、図中の基準パルス）と、該被計数パルスの周
期よりも長いゲート期間を有するゲートパルス（例え
ば、図中の温度パルス）とを、ゲートパルスの一周期毎
に比較し、各ゲート期間内での被計数パルスのパルス数
を決定するためのカウント停止信号を出力するデジタル
ヒステリシス回路であって、（１）所定ゲート期間が終
了する時に、被計数パルスがＨＩＧＨの場合には、被計
数パルスが次のＬＯＷ状態になる時点で、カウント停止
信号を、（２）所定ゲート期間が終了する時に、被計数
パルスがＬＯＷ状態の場合には、被計数パルスのパルス
数と前ゲート期間内の被計数パルスのパルス数の偶・奇
とを比較し、偶奇が一致していれば、所定ゲート期間の
終了と同期してカウント停止信号を、偶奇が一致してな
ければ、次の被計数パルスの立ち下がりでカウント停止
信号を、夫々出力することを特徴とするデジタルヒステ
リシス回路を提供するものである。
【０００８】
【作用】以下に本発明の作用を説明する。
【０００９】本発明のデジタルヒステリシス回路をデジ
タル制御温度補償発振器やデジタル測定回路に用いるこ
とにより、温度データや測定データを示す変動信号の周
期が微少範囲でふらつく現象が生じても、それによって
被計数パルスのカウントパルス数が直接に変化しないよ
うにする。
タル制御温度補償発振器やデジタル測定回路に用いるこ
とにより、温度データや測定データを示す変動信号の周
期が微少範囲でふらつく現象が生じても、それによって
被計数パルスのカウントパルス数が直接に変化しないよ
うにする。
【００１０】すなわち、被計数パルスがＨＩＧＨ状態の
途中で、被計数パルスのカウントする所定ゲート期間が
終了した時には、上記ＨＩＧＨ状態までの被計数パルス
数をカウントして、ゲート期間の終了の時間的位置がわ
ずかに変動してもカウントパルス数には変動が生じない
ように、カウント停止信号が発生する。
途中で、被計数パルスのカウントする所定ゲート期間が
終了した時には、上記ＨＩＧＨ状態までの被計数パルス
数をカウントして、ゲート期間の終了の時間的位置がわ
ずかに変動してもカウントパルス数には変動が生じない
ように、カウント停止信号が発生する。
【００１１】一方、被計数パルスがＬＯＷ状態の途中
で、所定ゲート期間が終了した時には、前回の被計数パ
ルスのカウントパルス数と今回のカウントパルス数の偶
奇が一致すれば変動の影響がないと判断して、直前まで
の被計数パルスのパルス数をカウントし、一致しなけれ
ば変動の影響があると判断して、もう１パルスカウント
するまでカウント停止信号が発生しない。その結果、最
終的に発振器の周波数が変動したり、測定値の表示がち
らついたりすることが防止される。
で、所定ゲート期間が終了した時には、前回の被計数パ
ルスのカウントパルス数と今回のカウントパルス数の偶
奇が一致すれば変動の影響がないと判断して、直前まで
の被計数パルスのパルス数をカウントし、一致しなけれ
ば変動の影響があると判断して、もう１パルスカウント
するまでカウント停止信号が発生しない。その結果、最
終的に発振器の周波数が変動したり、測定値の表示がち
らついたりすることが防止される。
【００１２】
【実施例】以下、本発明を図面に基づいて説明する。以
下の実施例においては被計数パルスが基準パルスであ
り、ゲートパルスが変動パルスである場合について説明
し、逆の場合は省略するが、逆の場合も本発明が同様に
実施できることは言うまでもない。
下の実施例においては被計数パルスが基準パルスであ
り、ゲートパルスが変動パルスである場合について説明
し、逆の場合は省略するが、逆の場合も本発明が同様に
実施できることは言うまでもない。
【００１３】図１は、本発明のデジタルヒステリシス回
路を用いたデジタル型温度補償水晶発振器のブロック図
の例である。図中、１は基準パルス発生器、２は周囲温
度により周波数の変動する温度パルス発生器、３はデジ
タルヒステリシス回路、４はタイミングパルス発生器、
５はメモリ部であるＰＲＯＭ回路、６はアップダウンカ
ウンタ、７はラッチ回路、８は電圧制御型水晶発振器で
ある。実際には、更に定電圧レギュレータを使用して動
作の安定化を図っているが、ここでは省略している。こ
の発振器の動作原理を以下に簡単に説明する。
路を用いたデジタル型温度補償水晶発振器のブロック図
の例である。図中、１は基準パルス発生器、２は周囲温
度により周波数の変動する温度パルス発生器、３はデジ
タルヒステリシス回路、４はタイミングパルス発生器、
５はメモリ部であるＰＲＯＭ回路、６はアップダウンカ
ウンタ、７はラッチ回路、８は電圧制御型水晶発振器で
ある。実際には、更に定電圧レギュレータを使用して動
作の安定化を図っているが、ここでは省略している。こ
の発振器の動作原理を以下に簡単に説明する。
【００１４】基準パルス発生器１で発生する基準パルス
ｔｓと温度パルス発生器２で発生する温度パルスＴＴ
（ゲート期間を設定するための信号）とを同時にデジタ
ルヒステリシス回路３に入力する。このデジタルヒステ
リシス回路３からは、基準パルスをヒステリシス処理さ
れた計数期間を設定するカウント停止信号ＯＳが出力さ
れ、タイミングパルス発生器４により、基準パルス発生
器１の基準パルスｔｓから周囲温度に対応した数のパル
スを選択する。カウント停止信号ＯＳは、選択するパル
ス数の微少なふらつきをなくすようなタイミングで出力
されるものである。
ｔｓと温度パルス発生器２で発生する温度パルスＴＴ
（ゲート期間を設定するための信号）とを同時にデジタ
ルヒステリシス回路３に入力する。このデジタルヒステ
リシス回路３からは、基準パルスをヒステリシス処理さ
れた計数期間を設定するカウント停止信号ＯＳが出力さ
れ、タイミングパルス発生器４により、基準パルス発生
器１の基準パルスｔｓから周囲温度に対応した数のパル
スを選択する。カウント停止信号ＯＳは、選択するパル
ス数の微少なふらつきをなくすようなタイミングで出力
されるものである。
【００１５】ＰＲＯＭ回路５には温度補償データがあら
かじめデファレンシャルメモリ方式のデータ（＋１、−
１、０の何れかの数値）として入れてあり、そのデータ
と温度データに相当する前記のパルス数とを掛け合わ
せ、それをアップダウンカウンタ６で計数する。次に該
計数値をラッチ回路７でアナログ電圧に変換し、その電
圧を電圧制御型水晶発振器８の可変容量ダイオードに印
加し、発振周波数の補正を行う。
かじめデファレンシャルメモリ方式のデータ（＋１、−
１、０の何れかの数値）として入れてあり、そのデータ
と温度データに相当する前記のパルス数とを掛け合わ
せ、それをアップダウンカウンタ６で計数する。次に該
計数値をラッチ回路７でアナログ電圧に変換し、その電
圧を電圧制御型水晶発振器８の可変容量ダイオードに印
加し、発振周波数の補正を行う。
【００１６】図２は本発明のヒステリシス回路の回路図
の例である。
の例である。
【００１７】このヒステリシス回路は、３つのフリップ
−フロップ（以下ＦＦ）回路Ｑ２１〜Ｑ２３、ＥＸ−Ｏ
ＲゲートＱ２４、ＮＯＲゲート２５、４つのＮＯＴゲー
トＱ２６〜Ｑ２９を接続することにより構成される。
−フロップ（以下ＦＦ）回路Ｑ２１〜Ｑ２３、ＥＸ−Ｏ
ＲゲートＱ２４、ＮＯＲゲート２５、４つのＮＯＴゲー
トＱ２６〜Ｑ２９を接続することにより構成される。
【００１８】基準パルスｔｓと、例えば温度によって周
波数が変動する温度パルスＴＴをこの回路に入力し、カ
ウント停止信号ＯＳを出力するものである。カウント停
止信号ＯＳは、ヒステリシス処理を含めた計数期間を設
定するカウント停止信号であり、この信号が出力するこ
とにより、温度パルス発生器２の温度パルスＴＴの状態
に対応したパルス数を取り出すことができる。即ち、基
準パルスｔｓ、温度パルスＴＴとが同期してゲート期間
が発生し、温度パルスＴＴに基づく所定ゲート期間が設
定される。このゲート期間の終了時点における基準パル
スｔｓのパルス状況に応じて、実際に基準パルスｔｓが
カウントされるパルス数の調整を行うカウント停止信号
ＯＳが発生する。さらにゲート期間の終了時点における
基準パルスｔｓのパルス状況に応じて、温度パルスＴＴ
の一周期前のゲート期間でカウントしたパルス数をその
まま導出するようにカウント停止信号ＯＳが発生する。
波数が変動する温度パルスＴＴをこの回路に入力し、カ
ウント停止信号ＯＳを出力するものである。カウント停
止信号ＯＳは、ヒステリシス処理を含めた計数期間を設
定するカウント停止信号であり、この信号が出力するこ
とにより、温度パルス発生器２の温度パルスＴＴの状態
に対応したパルス数を取り出すことができる。即ち、基
準パルスｔｓ、温度パルスＴＴとが同期してゲート期間
が発生し、温度パルスＴＴに基づく所定ゲート期間が設
定される。このゲート期間の終了時点における基準パル
スｔｓのパルス状況に応じて、実際に基準パルスｔｓが
カウントされるパルス数の調整を行うカウント停止信号
ＯＳが発生する。さらにゲート期間の終了時点における
基準パルスｔｓのパルス状況に応じて、温度パルスＴＴ
の一周期前のゲート期間でカウントしたパルス数をその
まま導出するようにカウント停止信号ＯＳが発生する。
【００１９】まず、ＦＦ回路Ｑ２１、ＦＦ回路Ｑ２２、
ＦＦ回路Ｑ２３は一般にデータ・フリップフロップ回路
と呼ばれるものである。この例では、データ・フリップ
フロップは、入力パルスの立ち上がり時に、そのＦＦ回
路のデータ端子Ｄに印加されているデータの内容が出力
端子Ｑ、Ｑ’へ出力する機能を有する。これらの回路Ｑ
２１〜Ｑ２３において、ＣＰはクロックパルス入力端
子、Ｄはデータ端子、Ｑ、Ｑ’は出力と反転出力端子、
ＲＳＴはリセット端子、ＰＲはプリセット端子である。
ＦＦ回路Ｑ２３は一般にデータ・フリップフロップ回路
と呼ばれるものである。この例では、データ・フリップ
フロップは、入力パルスの立ち上がり時に、そのＦＦ回
路のデータ端子Ｄに印加されているデータの内容が出力
端子Ｑ、Ｑ’へ出力する機能を有する。これらの回路Ｑ
２１〜Ｑ２３において、ＣＰはクロックパルス入力端
子、Ｄはデータ端子、Ｑ、Ｑ’は出力と反転出力端子、
ＲＳＴはリセット端子、ＰＲはプリセット端子である。
【００２０】ここで、出力Ｑ’は出力Ｑと逆位相の信号
を出力する。また、ＲＳＴ端子にＨＩＧＨ（以下、単に
Ｈという）状態の信号が印加されると、クロックパルス
信号ＣＰに関係なく出力Ｑがゼロ（ＬＯＷ（以下、単に
Ｌという）状態）になる。一方、ＰＲ端子にＨ状態の信
号が印加されると、クロックパルス信号ＣＰに関係なく
出力ＱがＨ状態になる。
を出力する。また、ＲＳＴ端子にＨＩＧＨ（以下、単に
Ｈという）状態の信号が印加されると、クロックパルス
信号ＣＰに関係なく出力Ｑがゼロ（ＬＯＷ（以下、単に
Ｌという）状態）になる。一方、ＰＲ端子にＨ状態の信
号が印加されると、クロックパルス信号ＣＰに関係なく
出力ＱがＨ状態になる。
【００２１】ＦＦ回路Ｑ２１はＱ’端子をＤ端子に接続
することにより、トリガー・フリップフロップとして機
能する。このトリガー・フリップフロップは、その回路
に入力するパルスの立ち上がりを検知する毎に出力の状
態を反転させる様な機能を有するものである。従って、
このＦＦ回路Ｑ２１は分周機能を有し、入力に対して出
力Ｑ、Ｑ’が１／２の周波数になる。そのためにこの例
では、入力パルスのカウント数が偶数なら出力はＬ状
態、奇数ならＨ状態となり、入力パルスの偶奇判定が出
来ることになる。本発明のヒステリシス回路において
は、カウント停止信号ＯＳが立ち上がるまでの基準パル
スｔｓのパルス数が偶数か奇数かをカウントし、判定す
る。
することにより、トリガー・フリップフロップとして機
能する。このトリガー・フリップフロップは、その回路
に入力するパルスの立ち上がりを検知する毎に出力の状
態を反転させる様な機能を有するものである。従って、
このＦＦ回路Ｑ２１は分周機能を有し、入力に対して出
力Ｑ、Ｑ’が１／２の周波数になる。そのためにこの例
では、入力パルスのカウント数が偶数なら出力はＬ状
態、奇数ならＨ状態となり、入力パルスの偶奇判定が出
来ることになる。本発明のヒステリシス回路において
は、カウント停止信号ＯＳが立ち上がるまでの基準パル
スｔｓのパルス数が偶数か奇数かをカウントし、判定す
る。
【００２２】ＦＦ回路Ｑ２２はカウント停止信号ＯＳが
立ち上がる直前のＦＦ回路Ｑ２１の出力を記憶しておく
メモリである。この記憶の原理は以下の通りである。す
なわち、カウント停止信号ＯＳが立ち上がると同時に、
ＦＦ回路Ｑ２２のクロックパルスＣＰがＬ状態からＨ状
態になり、ＦＦ回路Ｑ２１の出力端子Ｑからの出力をＦ
Ｆ回路Ｑ２２のデータＤに受けて、ＦＦ回路Ｑ２２の出
力端子Ｑに元のＦＦ回路Ｑ２１の出力端子Ｑの出力が
（次にカウント停止信号ＯＳが立ち上がる時まで）保存
される。その後ＦＦ回路Ｑ２１にはリセット信号が印加
され、内容がクリアされる。ＮＯＴゲートＱ２８、ＮＯ
ＴゲートＱ２９は、カウント停止信号ＯＳ信号がＦＦ回
路Ｑ２１のＲＳＴ端子に入るのを遅延させて、ＦＦ回路
Ｑ２１の内容がＦＦ回路Ｑ２２に転送された後に消去さ
れるようにするために設けられている。
立ち上がる直前のＦＦ回路Ｑ２１の出力を記憶しておく
メモリである。この記憶の原理は以下の通りである。す
なわち、カウント停止信号ＯＳが立ち上がると同時に、
ＦＦ回路Ｑ２２のクロックパルスＣＰがＬ状態からＨ状
態になり、ＦＦ回路Ｑ２１の出力端子Ｑからの出力をＦ
Ｆ回路Ｑ２２のデータＤに受けて、ＦＦ回路Ｑ２２の出
力端子Ｑに元のＦＦ回路Ｑ２１の出力端子Ｑの出力が
（次にカウント停止信号ＯＳが立ち上がる時まで）保存
される。その後ＦＦ回路Ｑ２１にはリセット信号が印加
され、内容がクリアされる。ＮＯＴゲートＱ２８、ＮＯ
ＴゲートＱ２９は、カウント停止信号ＯＳ信号がＦＦ回
路Ｑ２１のＲＳＴ端子に入るのを遅延させて、ＦＦ回路
Ｑ２１の内容がＦＦ回路Ｑ２２に転送された後に消去さ
れるようにするために設けられている。
【００２３】ＥＸ−ＯＲゲートＱ２４は、ＦＦ回路Ｑ２
１とＦＦ回路Ｑ２２の２つの入力信号の状態が一致して
いれば、Ｌ状態の信号を、違えば、Ｈ状態の信号を出力
する。
１とＦＦ回路Ｑ２２の２つの入力信号の状態が一致して
いれば、Ｌ状態の信号を、違えば、Ｈ状態の信号を出力
する。
【００２４】ＮＯＲゲートＱ２５は、全ての入力がＬ状
態の時、Ｈ状態を出力し、それ以外ではＬ状態を出力す
る。ここでは、基準パルスｔｓとＥＸ−ＯＲゲートＱ２
４がＬ状態においては、温度パルスＴＴパルスが立ち上
がる瞬間にＮＯＲゲートＱ２５の出力はＨ状態になる。
態の時、Ｈ状態を出力し、それ以外ではＬ状態を出力す
る。ここでは、基準パルスｔｓとＥＸ−ＯＲゲートＱ２
４がＬ状態においては、温度パルスＴＴパルスが立ち上
がる瞬間にＮＯＲゲートＱ２５の出力はＨ状態になる。
【００２５】ＦＦ回路Ｑ２３は、温度パルスＴＴが立ち
上がってからどのタイミングでカウント停止信号ＯＳを
出すかを決定する回路である。ＮＯＲゲートＱ２５の出
力がＬ状態の場合には、温度パルスＴＴが立ち上がって
から最初の基準パルスｔｓの立ち下がりでＦＦ回路Ｑ２
３の出力（カウント停止信号ＯＳ）が立ち上がる。ＮＯ
ＲゲートＱ２５の出力がＨ状態の場合には、ＦＦ回路Ｑ
２３のＰＲ端子がＨ状態になり、温度パルスＴＴが立ち
上がると即時にＦＦ回路Ｑ２３の出力（カウント停止信
号ＯＳ）が立ち上がる。
上がってからどのタイミングでカウント停止信号ＯＳを
出すかを決定する回路である。ＮＯＲゲートＱ２５の出
力がＬ状態の場合には、温度パルスＴＴが立ち上がって
から最初の基準パルスｔｓの立ち下がりでＦＦ回路Ｑ２
３の出力（カウント停止信号ＯＳ）が立ち上がる。ＮＯ
ＲゲートＱ２５の出力がＨ状態の場合には、ＦＦ回路Ｑ
２３のＰＲ端子がＨ状態になり、温度パルスＴＴが立ち
上がると即時にＦＦ回路Ｑ２３の出力（カウント停止信
号ＯＳ）が立ち上がる。
【００２６】ＮＯＴゲートＱ２６〜Ｑ２９は通過した信
号は位相が反転する。
号は位相が反転する。
【００２７】次に、このヒステリシス回路全体の動作
を、いくつかの初期状態を例にとって説明する。
を、いくつかの初期状態を例にとって説明する。
【００２８】基準パルスｔｓがＨ状態で、温度パルス
ＴＴがＬ状態からＨ状態に立ち上がる、即ち所定ゲート
期間が終了する時 まず、ＦＦ回路Ｑ２３において、温度パルスＴＴからＮ
ＯＴゲートＱ２７によりＨ状態からＬ状態に反転した信
号がＲＳＴ端子に印加され動作状態になる。この時にＮ
ＯＲゲートＱ２５では、基準パルスｔｓからの入力がＨ
状態のため、ＦＦ回路Ｑ２１やＦＦ回路Ｑ２２の状態に
かかわらずＰＲ端子にもＬ状態が印加される。しかしこ
の時点では、クロックパルスＣＰはＬ状態のため出力端
子Ｑから出力はない。その後基準パルスｔｓがＬ状態に
なった時、クロックパルスＣＰがＨ状態になり、Ｄ端子
に印加された電圧が出力端子Ｑに出力されるため、カウ
ント停止信号ＯＳがＬ状態からＨ状態に立ち上がる。
ＴＴがＬ状態からＨ状態に立ち上がる、即ち所定ゲート
期間が終了する時 まず、ＦＦ回路Ｑ２３において、温度パルスＴＴからＮ
ＯＴゲートＱ２７によりＨ状態からＬ状態に反転した信
号がＲＳＴ端子に印加され動作状態になる。この時にＮ
ＯＲゲートＱ２５では、基準パルスｔｓからの入力がＨ
状態のため、ＦＦ回路Ｑ２１やＦＦ回路Ｑ２２の状態に
かかわらずＰＲ端子にもＬ状態が印加される。しかしこ
の時点では、クロックパルスＣＰはＬ状態のため出力端
子Ｑから出力はない。その後基準パルスｔｓがＬ状態に
なった時、クロックパルスＣＰがＨ状態になり、Ｄ端子
に印加された電圧が出力端子Ｑに出力されるため、カウ
ント停止信号ＯＳがＬ状態からＨ状態に立ち上がる。
【００２９】すなわち、この場合には、温度パルスＴＴ
が立ち上がっても、カウント停止信号ＯＳはすぐには立
ち上がらず、基準パルスｔｓがＬ状態になった時点で初
めて立ち上がる。これは、ＦＦ回路Ｑ２１、Ｑ２２の状
態には依存しない。この状態を図３のタイミングチャー
ト図で示す。
が立ち上がっても、カウント停止信号ＯＳはすぐには立
ち上がらず、基準パルスｔｓがＬ状態になった時点で初
めて立ち上がる。これは、ＦＦ回路Ｑ２１、Ｑ２２の状
態には依存しない。この状態を図３のタイミングチャー
ト図で示す。
【００３０】すなわち、基準パルスｔｓがＨ状態からＬ
状態の前後で温度パルスＴＴがＬ状態からＨ状態に立ち
上がる場合には、もし温度パルスＴＴそのものをカウン
ト停止信号としていれば、１パルスカウントしたりしな
かったりする現象がおきるが、この場合は必ず次に基準
パルスｔｓがＬ状態になった状態でカウント停止信号Ｏ
Ｓが立ち上がるため、この基準パルスｔｓがＨまでのパ
ルス数をカウントする。
状態の前後で温度パルスＴＴがＬ状態からＨ状態に立ち
上がる場合には、もし温度パルスＴＴそのものをカウン
ト停止信号としていれば、１パルスカウントしたりしな
かったりする現象がおきるが、この場合は必ず次に基準
パルスｔｓがＬ状態になった状態でカウント停止信号Ｏ
Ｓが立ち上がるため、この基準パルスｔｓがＨまでのパ
ルス数をカウントする。
【００３１】基準パルスｔｓがＬ状態、ＦＦ回路Ｑ２
１がＬ状態、ＦＦ回路Ｑ２２がＬ状態で、温度パルスＴ
ＴがＬ状態からＨ状態に立ち上がる、即ち所定ゲート期
間が終了する時 まず、ＦＦ回路Ｑ２３において、温度
パルスＴＴからＮＯＴゲートＱ２７によりＨ状態からＬ
状態に反転した信号がＲＳＴ端子に印加され、動作状態
になる。この時点でＦＦ回路Ｑ２１、Ｑ２２共にＬ状態
なので、ＥＸ−ＯＲゲートＱ２４はＬ状態となり、ＮＯ
ＲゲートＱ２５の３つの入力が全てＬ状態になるので、
ＰＲ端子にはＨ状態が印加され、プリセット状態にな
る。従って、ＦＦ回路Ｑ２３の出力端子ＱからはＨ状態
が出力され、カウント停止信号ＯＳがＬ状態からＨ状態
に立ち上がる。
１がＬ状態、ＦＦ回路Ｑ２２がＬ状態で、温度パルスＴ
ＴがＬ状態からＨ状態に立ち上がる、即ち所定ゲート期
間が終了する時 まず、ＦＦ回路Ｑ２３において、温度
パルスＴＴからＮＯＴゲートＱ２７によりＨ状態からＬ
状態に反転した信号がＲＳＴ端子に印加され、動作状態
になる。この時点でＦＦ回路Ｑ２１、Ｑ２２共にＬ状態
なので、ＥＸ−ＯＲゲートＱ２４はＬ状態となり、ＮＯ
ＲゲートＱ２５の３つの入力が全てＬ状態になるので、
ＰＲ端子にはＨ状態が印加され、プリセット状態にな
る。従って、ＦＦ回路Ｑ２３の出力端子ＱからはＨ状態
が出力され、カウント停止信号ＯＳがＬ状態からＨ状態
に立ち上がる。
【００３２】即ち、この場合には、温度パルスＴＴが立
ち上がると同時にカウント停止信号ＯＳが立ち上がる。
この状態を図４（ａ）のタイミングチャート図で示す。
ち上がると同時にカウント停止信号ＯＳが立ち上がる。
この状態を図４（ａ）のタイミングチャート図で示す。
【００３３】基準パルスｔｓがＬ状態、ＦＦ回路Ｑ２１
がＨ状態、ＦＦ回路Ｑ２２がＨ状態で、温度パルスＴＴ
がＬ状態からＨ状態に立ち上がる、即ち所定ゲート期間
が終了する時も、詳細な説明は省略するが、カウント停
止信号ＯＳの立ち上がりのタイミングはこの場合と同様
になる。尚、この状態を図４（ｂ）のタイミングチャー
ト図で示す。
がＨ状態、ＦＦ回路Ｑ２２がＨ状態で、温度パルスＴＴ
がＬ状態からＨ状態に立ち上がる、即ち所定ゲート期間
が終了する時も、詳細な説明は省略するが、カウント停
止信号ＯＳの立ち上がりのタイミングはこの場合と同様
になる。尚、この状態を図４（ｂ）のタイミングチャー
ト図で示す。
【００３４】以上により、基準パルスｔｓがＬ状態で温
度パルスＴＴがＬ状態からＨ状態に立ち上がる場合に
は、前回のカウント停止信号ＯＳがＬ状態期間中の基準
パルスｔｓパルス数の偶奇と今回の基準パルスｔｓパル
ス数の偶奇とが一致していれば、温度パルスＴＴのちら
つきの影響はないと判定して、即時にカウント停止信号
ＯＳが立ち上がり、この時点までのパルス数をカウント
することになる。
度パルスＴＴがＬ状態からＨ状態に立ち上がる場合に
は、前回のカウント停止信号ＯＳがＬ状態期間中の基準
パルスｔｓパルス数の偶奇と今回の基準パルスｔｓパル
ス数の偶奇とが一致していれば、温度パルスＴＴのちら
つきの影響はないと判定して、即時にカウント停止信号
ＯＳが立ち上がり、この時点までのパルス数をカウント
することになる。
【００３５】基準パルスｔｓがＬ状態、ＦＦ回路Ｑ２
１がＨ状態、ＦＦ回路Ｑ２２がＬ状態で、温度パルスＴ
ＴがＬ状態からＨ状態に立ち上がる、即ち所定ゲート期
間が終了する時 まず、ＦＦ回路Ｑ２３において、温度パルスＴＴからＮ
ＯＴゲートＱ２７によりＨ状態からＬ状態に反転した信
号がＲＳＴ端子に印加されることにより、動作状態にな
る。この時点でＦＦ回路Ｑ２１がＨ状態、ＦＦ回路Ｑ２
２がＬ状態なので、ＥＸ−ＯＲゲートＱ２４はＨ状態と
なり、ＮＯＲゲートＱ２５への１つの入力がＨ状態にな
るので、ＰＲ端子にはＬ状態が印加される。従ってこの
状態ではプリセットは働かず、ＦＦ回路Ｑ２３の出力端
子Ｑからは出力されない。この状態から、次に基準パル
スｔｓがＨ状態になった時には、ＦＦ回路Ｑ２３のクロ
ックパルスＣＰがＬ状態のため、出力端子Ｑの出力はＬ
状態のままである。
１がＨ状態、ＦＦ回路Ｑ２２がＬ状態で、温度パルスＴ
ＴがＬ状態からＨ状態に立ち上がる、即ち所定ゲート期
間が終了する時 まず、ＦＦ回路Ｑ２３において、温度パルスＴＴからＮ
ＯＴゲートＱ２７によりＨ状態からＬ状態に反転した信
号がＲＳＴ端子に印加されることにより、動作状態にな
る。この時点でＦＦ回路Ｑ２１がＨ状態、ＦＦ回路Ｑ２
２がＬ状態なので、ＥＸ−ＯＲゲートＱ２４はＨ状態と
なり、ＮＯＲゲートＱ２５への１つの入力がＨ状態にな
るので、ＰＲ端子にはＬ状態が印加される。従ってこの
状態ではプリセットは働かず、ＦＦ回路Ｑ２３の出力端
子Ｑからは出力されない。この状態から、次に基準パル
スｔｓがＨ状態になった時には、ＦＦ回路Ｑ２３のクロ
ックパルスＣＰがＬ状態のため、出力端子Ｑの出力はＬ
状態のままである。
【００３６】ＦＦ回路Ｑ２３の出力端子Ｑからの出力が
生じるためには、ＦＦ回路Ｑ２３のＣＰ端子の出力が次
にＬ状態になりＣＰ端子にＨ状態が印加された時であ
る。
生じるためには、ＦＦ回路Ｑ２３のＣＰ端子の出力が次
にＬ状態になりＣＰ端子にＨ状態が印加された時であ
る。
【００３７】ここで、基準パルスｔｓかＥＸ−ＯＲゲー
トＱ２４はどちらかが必ずＨ状態にあるので、ＮＯＲゲ
ートＱ２５の出力は常にＬ状態のためＦＦ回路Ｑ２３に
プリセットはかからず、ＦＦ回路Ｑ２１からの信号が上
記の動作に悪影響することはない。
トＱ２４はどちらかが必ずＨ状態にあるので、ＮＯＲゲ
ートＱ２５の出力は常にＬ状態のためＦＦ回路Ｑ２３に
プリセットはかからず、ＦＦ回路Ｑ２１からの信号が上
記の動作に悪影響することはない。
【００３８】すなわち、この場合には、温度パルスＴＴ
が立ち上がっても、カウント停止信号ＯＳはすぐには立
ち上がらず、基準パルスｔｓが次のＬ状態になった時点
で初めて立ち上がる。尚、この状態を図５（ａ）のタイ
ミングチャート図で示す。
が立ち上がっても、カウント停止信号ＯＳはすぐには立
ち上がらず、基準パルスｔｓが次のＬ状態になった時点
で初めて立ち上がる。尚、この状態を図５（ａ）のタイ
ミングチャート図で示す。
【００３９】基準パルスｔｓがＬ状態、ＦＦ回路Ｑ２１
がＨ状態、ＦＦ回路Ｑ２２がＬ状態で、温度パルスＴＴ
がＬ状態からＨ状態に立ち上がる時も、詳細な説明は省
略するが、カウント停止信号ＯＳの立ち上がりのタイミ
ングはこの場合と同様になる。尚、この状態を図５
（ｂ）のタイミングチャート図で示す。
がＨ状態、ＦＦ回路Ｑ２２がＬ状態で、温度パルスＴＴ
がＬ状態からＨ状態に立ち上がる時も、詳細な説明は省
略するが、カウント停止信号ＯＳの立ち上がりのタイミ
ングはこの場合と同様になる。尚、この状態を図５
（ｂ）のタイミングチャート図で示す。
【００４０】以上により、基準パルスｔｓがＬ状態で温
度パルスＴＴがＬ状態からＨ状態に立ち上がる場合に
は、前回のカウント停止信号ＯＳがＬ状態期間中の基準
パルスｔｓパルス数の偶奇と今回の基準パルスｔｓパル
ス数の偶奇とが一致していなければ、温度パルスＴＴの
ちらつきの影響があると判定して基準パルスｔｓが次の
Ｌ状態になった時にカウント停止信号ＯＳが立ち上が
り、この時点までのパルス数をカウントすることにな
る。
度パルスＴＴがＬ状態からＨ状態に立ち上がる場合に
は、前回のカウント停止信号ＯＳがＬ状態期間中の基準
パルスｔｓパルス数の偶奇と今回の基準パルスｔｓパル
ス数の偶奇とが一致していなければ、温度パルスＴＴの
ちらつきの影響があると判定して基準パルスｔｓが次の
Ｌ状態になった時にカウント停止信号ＯＳが立ち上が
り、この時点までのパルス数をカウントすることにな
る。
【００４１】また、この図２の回路において、温度パル
スＴＴの周期は基準パルスｔｓの周期よりも比較的長い
周期とする必要があるが、温度パルスＴＴを基準パルス
として基準パルスｔｓを温度の変化により周期が変化す
るパルスとしても同様に機能させ得ることは、前述の通
りである。
スＴＴの周期は基準パルスｔｓの周期よりも比較的長い
周期とする必要があるが、温度パルスＴＴを基準パルス
として基準パルスｔｓを温度の変化により周期が変化す
るパルスとしても同様に機能させ得ることは、前述の通
りである。
【００４２】また、図２の回路において、基準パルスｔ
ｓ、ＴＴが入力される端子にインバーターを接続するこ
とにより、上述の説明において、Ｌ状態がＨ状態に、Ｈ
状態がＬ状態として動作させることも可能である。
ｓ、ＴＴが入力される端子にインバーターを接続するこ
とにより、上述の説明において、Ｌ状態がＨ状態に、Ｈ
状態がＬ状態として動作させることも可能である。
【００４３】
【発明の効果】以上、本発明によれば、基準パルス信号
の位相状態と温度の変化により周期が変動するパルス信
号の位相変化の組み合わせの状態によって、パルスのカ
ウント停止信号の立ち上がりタイミングを変化させるデ
ジタルヒステリシス回路が得られる。この回路を用いる
ことにより、パルスのカウント数がちらつかないように
することができる。
の位相状態と温度の変化により周期が変動するパルス信
号の位相変化の組み合わせの状態によって、パルスのカ
ウント停止信号の立ち上がりタイミングを変化させるデ
ジタルヒステリシス回路が得られる。この回路を用いる
ことにより、パルスのカウント数がちらつかないように
することができる。
【００４４】
【図１】本発明のデジタルヒステリシス回路を用いたデ
ジタル型温度補償水晶発振器を示すブロック図である。
ジタル型温度補償水晶発振器を示すブロック図である。
【図２】本発明のデジタルヒステリシス回路を示す回路
図である。
図である。
【図３】基準パルスｔｓがＨ状態で、温度パルスＴＴが
Ｌ状態からＨ状態に立ち上がる時のカウント停止信号Ｏ
Ｓ信号の立ち上がりを示すタイミングチャートである。
Ｌ状態からＨ状態に立ち上がる時のカウント停止信号Ｏ
Ｓ信号の立ち上がりを示すタイミングチャートである。
【図４】基準パルスｔｓがＬ状態で、温度パルスＴＴが
Ｌ状態からＨ状態に立ち上がる時のカウント停止信号Ｏ
Ｓ信号の立ち上がりを示すタイミングチャート図であ
り、（ａ）はＦＦ回路Ｑ２１とＦＦ回路Ｑ２２がＬ状態
の時を示すものであり、（ｂ）はＦＦ回路Ｑ２１とＦＦ
回路Ｑ２２がＨ状態の時を示すものである。
Ｌ状態からＨ状態に立ち上がる時のカウント停止信号Ｏ
Ｓ信号の立ち上がりを示すタイミングチャート図であ
り、（ａ）はＦＦ回路Ｑ２１とＦＦ回路Ｑ２２がＬ状態
の時を示すものであり、（ｂ）はＦＦ回路Ｑ２１とＦＦ
回路Ｑ２２がＨ状態の時を示すものである。
【図５】基準パルスｔｓがＬ状態で、温度パルスＴＴが
Ｌ状態からＨ状態に立ち上がる時のカウント停止信号Ｏ
Ｓ信号の立ち上がりを示すタイミングチャート図であ
り、（ａ）はＦＦ回路Ｑ２１がＨ状態、ＦＦ回路Ｑ２２
がＬ状態の時を示すものであり、（ｂ）はＦＦ回路Ｑ２
１がＬ状態、ＦＦ回路Ｑ２２がＨ状態の時を示すもので
ある。
Ｌ状態からＨ状態に立ち上がる時のカウント停止信号Ｏ
Ｓ信号の立ち上がりを示すタイミングチャート図であ
り、（ａ）はＦＦ回路Ｑ２１がＨ状態、ＦＦ回路Ｑ２２
がＬ状態の時を示すものであり、（ｂ）はＦＦ回路Ｑ２
１がＬ状態、ＦＦ回路Ｑ２２がＨ状態の時を示すもので
ある。
１・・・・基準パルス発生器 ２・・・・温度パルス発生器 ３・・・・デジタルヒステリシス回路 ４・・・・タイミングパルス発生器 Ｑ２１〜Ｑ２３・・・フリップフロップ回路 Ｑ２４・・・・ＥＸ−ＯＲ回路 ２５・・・・・ＮＯＲ回路 Ｑ２６〜Ｑ２９・・ＮＯＴゲート
Claims (3)
- 【請求項１】 被計数パルスと、該被計数パルスの周期
よりも長いゲート期間を有するゲートパルスとを、ゲー
トパルスの一周期毎に比較し、各ゲート期間内での被計
数パルスのパルス数を決定するためのカウント停止信号
を出力するデジタルヒステリシス回路であって、（１）
所定ゲート期間が終了する時に、被計数パルスがＨＩＧ
Ｈ状態の場合には、被計数パルスが次のＬＯＷ状態にな
る時点で、カウント停止信号を、（２）所定ゲート期間
が終了する時に、被計数パルスがＬＯＷ状態の場合に
は、被計数パルスのパルス数と前ゲート期間内の被計数
パルスのパルス数の偶・奇とを比較し、偶奇が一致して
いれば、所定ゲート期間の終了と同期してカウント停止
信号を、偶奇が一致してなければ、次の被計数パルスの
立ち下がりでカウント停止信号を、夫々出力することを
特徴とするデジタルヒステリシス回路。 - 【請求項２】 被計数パルスはその周期が比較的変動し
ない基準パルスであり、ゲートパルスはその周期が比較
的変動する変動パルスであることを特徴とする請求項１
記載のデジタルヒステリシス回路。 - 【請求項３】 被計数パルスはその周期が比較的変動す
る変動パルスであり、ゲートパルスはその周期が比較的
変動しない基準パルスであることを特徴とする請求項１
記載のデジタルヒステリシス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34650091A JP3180966B2 (ja) | 1991-12-27 | 1991-12-27 | デジタルヒステリシス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34650091A JP3180966B2 (ja) | 1991-12-27 | 1991-12-27 | デジタルヒステリシス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05180662A JPH05180662A (ja) | 1993-07-23 |
| JP3180966B2 true JP3180966B2 (ja) | 2001-07-03 |
Family
ID=18383849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34650091A Expired - Fee Related JP3180966B2 (ja) | 1991-12-27 | 1991-12-27 | デジタルヒステリシス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3180966B2 (ja) |
-
1991
- 1991-12-27 JP JP34650091A patent/JP3180966B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05180662A (ja) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4380745A (en) | Digitally controlled temperature compensated oscillator system | |
| US5280539A (en) | Synchronous circuit for serial input signal | |
| US5506878A (en) | Programmable clock having programmable delay and duty cycle based on a user-supplied reference clock | |
| US4407588A (en) | Electronic oscillation counting timer | |
| US6084441A (en) | Apparatus for and method of processing data | |
| US5525936A (en) | Temperature-compensated oscillator circuit | |
| US4297657A (en) | Closed loop temperature compensated frequency reference | |
| WO1992012501A1 (en) | Apparatus and method for improving the resolution with which a test signal is counted | |
| US4464061A (en) | Linearizer circuit and an electronic watch incorporating same | |
| JPH04270570A (ja) | デジタル位相同期ループ回路 | |
| US6304119B1 (en) | Timing generating apparatus with self-calibrating capability | |
| JPS62207025A (ja) | トリガ起動発振器 | |
| JP3180966B2 (ja) | デジタルヒステリシス回路 | |
| JP3349943B2 (ja) | 半導体装置 | |
| US11177797B2 (en) | Measuring device and measuring method | |
| JP2000341092A (ja) | クロック信号発生回路及びそのクロック周波数調整方法 | |
| US4068463A (en) | Reference signal frequency correction in an electronic timepiece | |
| JP2780613B2 (ja) | 圧電振動子の周波数調整方法 | |
| JPH058995B2 (ja) | ||
| JP3134408B2 (ja) | 周波数検出回路 | |
| KR950001436B1 (ko) | 기준펄스 발생회로 | |
| JP2729815B2 (ja) | デジタル温度補償発振器の消費電力低減方法 | |
| KR930003014B1 (ko) | 정전압 정주파수 인버터 베이스 신호 발생회로 | |
| JPH1155084A (ja) | 出力遅延回路 | |
| JPH05264753A (ja) | 遅延時間測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080420 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |