JP3183294B2 - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JP3183294B2 JP3183294B2 JP2000231354A JP2000231354A JP3183294B2 JP 3183294 B2 JP3183294 B2 JP 3183294B2 JP 2000231354 A JP2000231354 A JP 2000231354A JP 2000231354 A JP2000231354 A JP 2000231354A JP 3183294 B2 JP3183294 B2 JP 3183294B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- area
- liquid crystal
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は絶縁基板上に形成し
た半導体素子によって構成される薄膜半導体装置に係
り、特に高性能な回路を良好な均一性をもって形成でき
る薄膜半導体装置の構造に関する。The present invention relates to a thin film semiconductor device comprising a semiconductor element formed on an insulating substrate, and more particularly to a structure of a thin film semiconductor device capable of forming a high-performance circuit with good uniformity.
【0002】[0002]
【従来の技術】近年、ガラス等の絶縁基板上に形成した
半導体膜を活性層とした薄膜能動素子を用いた薄膜半導
体装置の開発が活発になりつつある。代表的なものとし
てはアクティブマトリックス方式の液晶ディスプレイや
ファクシミリ用のライン光センサ等がある。これらの半
導体装置の高性能化,長尺化の動向から、より高性能の
素子が要求されている。このためには、低温でより良質
の多結晶または単結晶膜を形成することが必要とされて
いる。2. Description of the Related Art In recent years, the development of a thin-film semiconductor device using a thin-film active element using a semiconductor film formed on an insulating substrate such as glass as an active layer has been activated. Typical examples include an active matrix type liquid crystal display and a line light sensor for facsimile. With the trend toward higher performance and longer length of these semiconductor devices, higher performance elements are required. For this purpose, it is necessary to form a higher quality polycrystalline or single crystal film at a lower temperature.
【0003】多結晶または単結晶膜の低温形成法として
は、レーザビームの照射により半導体を再結晶化する謂
ゆるレーザアニール法が従来より用いられている。レー
ザアニール技術に関しては例えば、特開昭57−187
933号公報などが挙げられる。As a method for forming a polycrystalline or single crystal film at a low temperature, a so-called laser annealing method for recrystallizing a semiconductor by irradiating a laser beam has conventionally been used. Regarding the laser annealing technique, see, for example, JP-A-57-187.
No. 933, and the like.
【0004】[0004]
【発明が解決しようとする課題】レーザアニール技術に
おいては、素子特性の均一化すなわち場所による膜の結
晶性のバラツキを小さくすることが重要な課題である。
上記従来技術は結晶性の良い半導体膜を得ることについ
ては考慮されているが、結晶性の均一化という点に関し
ては配慮されていない。場所による結晶性の違いから素
子特性がばらつくと、素子単独では良好な特性を持って
も、複数の素子により回路を構成すると、素子間の特性
のバラツキから所望の回路動作が得られず使用に供すこ
とは不可能となる。レーザアニールを用いた時の結晶性
のバラツキは再結晶化時の冷却速度のバラツキに起因す
る。以下のことについて図2に従って説明する。In the laser annealing technique, it is important to make the device characteristics uniform, that is, to reduce the variation in the crystallinity of the film depending on the location.
Although the above prior art is considered to obtain a semiconductor film having good crystallinity, it does not take into consideration the uniformity of crystallinity. If the element characteristics vary due to differences in crystallinity depending on the location, even if the element alone has good characteristics, if a circuit is composed of multiple elements, the desired circuit operation can not be obtained due to the variation in characteristics between the elements It becomes impossible to offer. The variation in crystallinity when using laser annealing is caused by the variation in cooling rate during recrystallization. The following will be described with reference to FIG.
【0005】図2は、ガラス基板101上に面積が10
×50μm2 および400×400μm2 の非晶質Si
(a−Si)膜102を形成し、さらにこの上にキャッ
ピング膜としてSiO2 膜103を形成した後、(図2
(a))XeClエシキマレーザ光を200mJ/cm2
のパワーで照射(図2(b))の時、膜内の結晶性を微
小部X線回折法により評価した結果である(図2(c),
(d))。同図(c)に示すように、面積が10×50μ
m2 の膜では膜内の結晶性はほぼ均一となっているのに
対し、面積が400×400μm2 と大きい膜では、膜
の端部近くでは高い結晶性を示すが、膜中央部に向かう
に従って結晶性は低下し、端から100μm以上離れた
場所で全く結晶化が生じていない。これは面積の大きな
膜など熱容量が大きく、レーザ光のパワーが十分強くな
い場合には膜の結晶化を生ぜしめるには熱エネルギーが
不足するためと考えられる。膜の端部でのみ結晶化が起
こるのは、端部は熱伝導の悪いSiO2 膜により熱の放
熱が中央に比べて抑えられるためのと思われる。FIG. 2 shows that a glass substrate 101 having an area of 10
× 50 μm 2 and 400 × 400 μm 2 amorphous Si
After forming an (a-Si) film 102 and further forming a SiO 2 film 103 thereon as a capping film,
(A)) XeCl Eskima laser light was applied at 200 mJ / cm 2.
2 (b), the crystallinity in the film was evaluated by the microscopic X-ray diffraction method (FIG. 2 (c), FIG. 2 (c)).
(d)). As shown in FIG. 3C, the area is 10 × 50 μm.
While the crystallinity in the film is almost uniform in the film of m 2, the film having a large area of 400 × 400 μm 2 shows high crystallinity near the edge of the film but goes to the center of the film. As a result, the crystallinity was reduced, and no crystallization occurred at a position 100 μm or more from the end. This is considered to be because the heat capacity is large such as a film having a large area, and when the power of the laser beam is not sufficiently strong, thermal energy is insufficient to cause crystallization of the film. The reason that crystallization occurs only at the end of the film is considered to be because the heat radiation at the end is suppressed by the SiO 2 film having poor heat conduction as compared with the center.
【0006】面積の大きな膜全体を結晶化させるために
は、レーザ光のパワーを上げれば良いが、パワーを上げ
すぎると面積の小さい膜の表面荒れが剥離が生ずるとい
う別の問題が生ずる。従って、上記の従来の技術では均
一な結晶性を全ての膜にわたって実現することは困難で
ある。In order to crystallize the entire film having a large area, the power of the laser beam may be increased. However, if the power is excessively increased, another problem arises in that the surface of the film having a small area is roughened and peels off. Therefore, it is difficult to achieve uniform crystallinity over all the films by the above-mentioned conventional technology.
【0007】図3は従来のレーザアニール技術を用いて
実際に絶縁基板上に多結晶シリコン膜により形成した回
路の一例である。同図(b)は同図(a)に示した3段
のインバータ回路の平面パターンである。ここでトラン
ジスタQ5 およびQ6 は大きな駆動能力を得るためにチ
ャネル幅を1500μmと大きくしている。このため、
Q5 ,Q6 の活性層となるシリコン膜201の面積Si
は140×1500=2.1×105μm2 とトランジス
タQ1,Q2の活性層となる最も小さなシリコン膜の20
1の面積Si=2.8×103μm2 に比べ75倍の大き
さとなっている。従って、上記の理由によりシリコン膜
201〜203の間を同一のレーザパワーを再結晶化し
た場合、結晶性のバラツキが生じ、結果として所望のイ
ンバータ出力V′odが得られない。FIG. 3 shows an example of a circuit actually formed of a polycrystalline silicon film on an insulating substrate using a conventional laser annealing technique. FIG. 2B is a plan view of the three-stage inverter circuit shown in FIG. Here, the transistors Q 5 and Q 6 have a large channel width of 1500 μm in order to obtain a large driving capability. For this reason,
The area Si of the silicon film 201 to be the active layers of Q 5 and Q 6
Is 140 × 1500 = 2.1 × 10 5 μm 2 and 20 of the smallest silicon film to be the active layer of the transistors Q 1 and Q 2.
The area is 75 times as large as the area of Si = 2.8 × 10 3 μm 2 . Therefore, when recrystallized by the same laser power between the silicon film 201 to 203 for the above reason, the crystallinity of the variation occurs, resulting in the desired inverter output V 'od can not be obtained.
【0008】本発明の目的は、これら従来技術の問題を
解決し、良好な結晶性が得られるレーザアニール法の特
徴を生かしながら、結晶性のバラツキを抑えた高性能の
回路を有する液晶表示装置を提供することにある。It is an object of the present invention to solve the problems of the prior art and to utilize a characteristic of a laser annealing method capable of obtaining good crystallinity, and to provide a liquid crystal display device having a high-performance circuit in which variations in crystallinity are suppressed. Is to provide.
【0009】[0009]
【課題を解決するための手段】本発明は、レーザアニー
ルによる結晶性のバラツキを小さくするために、レーザ
再結晶化する半導体膜をあらかじめ複数の島状にパター
ニングし、かつ個々の島の面積は1.6×105μm2 以
下とし、各々の内で、面積の最大値と最小値の比を50
以下として能動素子を構成したものである。According to the present invention, a semiconductor film to be laser recrystallized is previously patterned into a plurality of islands in order to reduce variations in crystallinity due to laser annealing, and the area of each island is reduced. 1.6 × 10 5 μm 2 or less, and the ratio between the maximum value and the minimum value of the area is 50
An active element is configured as follows.
【0010】本発明において、レーザ再結晶化する半導
体膜の面積を1.6×105μm2 以下に制御することに
より、膜の熱容量を小さくして比較的低いレーザパワー
でも膜全体が均一に結晶化せしめることができる。ま
た、再結晶化する膜の内で少なくとも能動素子の活性層
として用いるものの面積の最小値と最大値の比を50以
下とすることにより、各々の膜の熱容量の違いを小さく
して結晶性のバラツキを抑えることができる。In the present invention, by controlling the area of the semiconductor film to be recrystallized by laser to 1.6 × 10 5 μm 2 or less, the heat capacity of the film is reduced so that the entire film can be uniformly formed even at a relatively low laser power. It can be crystallized. In addition, the ratio of the minimum value to the maximum value of the area of at least one of the films to be recrystallized, which is used as the active layer of the active element, is reduced to 50 or less, so that the difference in heat capacity between the films is reduced to reduce the crystallinity. Variation can be suppressed.
【0011】[0011]
【発明の実施の形態】以下、本発明の一実施例を図1に
より説明する。図1は図3に示したものと同様な回路を
発明の方法により絶縁基板上に構成したものである。本
実施例においては、チャネル層1500μmの出力段の
トランジスタQ5 ,Q6 は、互いに分離されたチャネル
幅50μmのサブトランジスタを30個並列に接続する
ことで構成されている。各々のサブトランスの活性層
は、40×50μm2 のシリコン膜203であり、これ
らのシリコン膜203は熱的に絶縁されている。従っ
て、シリコン膜の201,202,203をレーザ照射
によって結晶化した時に、各々のシリコン膜の熱容量値
が近い値となっているため膜の結晶性のバラツキを小さ
くできることにより良好なインバータ特性が得られる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIG. FIG. 1 shows a circuit similar to that shown in FIG. 3 formed on an insulating substrate by the method of the present invention. In the present embodiment, the transistors Q 5 and Q 6 at the output stage of the channel layer 1500 μm are configured by connecting 30 sub-transistors having a channel width of 50 μm separated from each other in parallel. The active layer of each sub-transformer is a silicon film 203 of 40 × 50 μm 2 , and these silicon films 203 are thermally insulated. Therefore, when the silicon films 201, 202, and 203 are crystallized by laser irradiation, the heat capacity values of the respective silicon films are close to each other, so that the variation in the crystallinity of the films can be reduced, thereby obtaining good inverter characteristics. Can be
【0012】図4は、第1の実施例に示した装置の製造
プロセスの概略を示したものである。FIG. 4 schematically shows a manufacturing process of the apparatus shown in the first embodiment.
【0013】ガラス基板101上に減圧CVD法により
a−Si膜102を100nm堆積する。次にこのa−
Si膜102を通常のホットエッチング工程により複数
の膜に分離する。次にキャッピング膜として常圧CVD
法によりSiO2 膜103を100nm堆積する。ここ
で波長308nmのXeClエキシマレーザ光を200m
J/cm2のパワーでSiO2膜103の上からSi膜に照
射し再結晶化して多結晶Si膜108を得る。次にSi
O2 膜103をフッ酸処理により除去後、ゲート絶縁膜
としてSiO2 膜104,150nmを常圧CVDによ
り、続いてゲート電極としてa−Si膜105,150
nmを減圧CVD法により形成する。次に、ゲートSi
膜105とゲート絶縁膜104を所定の形状にパターニ
ング後、イオン注入法によりゲート電極およびソース,
ドレイン領域に31Pイオンを注入し、600℃で10時
間熱処理として抵抗層を得る。次に、保護膜としてPS
G膜106を常圧CVD法により堆積し、コンタクトス
ルホール開口後、Al電極107をスパッタ法により堆
積し、これをパターニングして図1の構造の回路を得
る。An a-Si film 102 having a thickness of 100 nm is deposited on a glass substrate 101 by a low pressure CVD method. Then this a-
The Si film 102 is separated into a plurality of films by a normal hot etching process. Next, normal pressure CVD as a capping film
A 100 nm SiO 2 film 103 is deposited by the method. Here, a XeCl excimer laser beam having a wavelength of 308 nm is applied for 200 m.
The Si film is irradiated from above the SiO 2 film 103 with a power of J / cm 2 and recrystallized to obtain a polycrystalline Si film 108. Next, Si
After removing the O 2 film 103 by hydrofluoric acid treatment, an SiO 2 film 104, 150 nm as a gate insulating film is subjected to normal pressure CVD, and then a-Si films 105, 150 as gate electrodes.
nm is formed by a low pressure CVD method. Next, the gate Si
After patterning the film 105 and the gate insulating film 104 into a predetermined shape, the gate electrode and the source,
31 P ions are implanted into the drain region, and heat treatment is performed at 600 ° C. for 10 hours to obtain a resistance layer. Next, PS as a protective film
A G film 106 is deposited by a normal pressure CVD method, and after opening a contact through hole, an Al electrode 107 is deposited by a sputtering method, and this is patterned to obtain a circuit having the structure shown in FIG.
【0014】本実施例においては再結晶化するSi膜の
面積の最大値は7.0×103μm2、最小値は2.8×1
03μm2 となっており、最大値と最小値の比は2.5
に構成されている。この面積比は50以下であれば、素
子特性のバラツキは実用上問題ない程度に抑えることが
できる。また膜の面積の最大値については400μm×
400μm=1.6×105μm2 以上になるとレーザパ
ワー200mJ/cm2では均一に結晶化されなくなる。
これを均一に結晶化するためにレーザパワーを上げれば
良いが、レーザパワーが220mJ/cm2 以上になる
と、特に面積が小さい膜で表面凹凸が生じ素子特性が低
下するこのために再結晶化するSi膜の面積は1.6×
105μm2 以下に設定することが望ましい。In this embodiment, the maximum value of the area of the Si film to be recrystallized is 7.0 × 10 3 μm 2 , and the minimum value is 2.8 × 1.
0 3 μm 2 and the ratio of the maximum value to the minimum value is 2.5.
Is configured. If the area ratio is 50 or less, the variation in element characteristics can be suppressed to a level that causes no practical problem. The maximum value of the area of the film is 400 μm ×
When the thickness is 400 μm = 1.6 × 10 5 μm 2 or more, uniform crystallization cannot be achieved with a laser power of 200 mJ / cm 2 .
The laser power may be increased to uniformly crystallize the film. However, when the laser power is 220 mJ / cm 2 or more, recrystallization is caused because surface irregularities occur particularly in a film having a small area and the device characteristics are deteriorated. The area of the Si film is 1.6 ×
It is desirable to set it to 10 5 μm 2 or less.
【0015】上記の実施例は、非常に簡単な回路に関す
るものであるが、本発明の構造は絶縁基板上に形成され
る種々の薄膜半導体装置に適用可能である。例えば、同
一基板上に駆動回路を内蔵した画像表示用のアクティブ
マトリックス基板において、駆動回路を構成するトラン
ジスタに対し本発明の構造を適用すれば、高い電流駆動
能力を有するトランジスタが均一に作成できるため、高
速動作可能な駆動回路が構成できる。これにより、より
大型あるいは高精細の表示装置が実現される。Although the above embodiment relates to a very simple circuit, the structure of the present invention is applicable to various thin film semiconductor devices formed on an insulating substrate. For example, in the case of an active matrix substrate for image display in which a driving circuit is built in on the same substrate, by applying the structure of the present invention to the transistors forming the driving circuit, a transistor having high current driving capability can be uniformly formed. Thus, a drive circuit that can operate at high speed can be configured. Thereby, a larger or higher definition display device is realized.
【0016】図5は本発明の構造のアクティブマトリッ
ク基板上により表示装置を構成したものである。FIG. 5 shows a display device constructed on an active matrix substrate having the structure of the present invention.
【0017】ガラス基板101上に形成された走査配線
301と信号配線302とがマトリックス状に形成さ
れ、その交差点近傍に薄膜トランジスタ300が形成さ
れ、透明電極からなる画素電極らを駆動する。走査配線
301と信号配線302はそれぞれ走査側駆動回路30
4及び信号側駆動回路305に接続され駆動される。液
晶層306を挟んで対向するガラス基板309上には透
明電極よりなる対向電極307およびカラーフィルタ3
08が形成され一対のガラス基板101,309を挟む
ように偏光板310が設けられる。光源からの光の透過
量を画素電極ら部分で調整することにより薄膜トランジ
スタ駆動型のカラー液晶表示装置が構成される。本発明
の構造は駆動回路を高性能化できるため、液晶表示装置
の大型化,高精細化に適しており、ビデオターミナル,
ワークステション,高品位TVなどが実現される。A scanning line 301 and a signal line 302 formed on a glass substrate 101 are formed in a matrix, and a thin film transistor 300 is formed near an intersection of the scanning line 301 and a signal line 302 to drive pixel electrodes formed of transparent electrodes. The scanning wiring 301 and the signal wiring 302 are respectively connected to the scanning driving circuit 30.
4 and the signal side drive circuit 305 to be driven. An opposing electrode 307 made of a transparent electrode and a color filter 3 are formed on a glass substrate 309 opposing the liquid crystal layer 306 therebetween.
08 is formed, and a polarizing plate 310 is provided so as to sandwich the pair of glass substrates 101 and 309. A color liquid crystal display device driven by a thin film transistor is formed by adjusting the amount of light transmitted from the light source at the pixel electrodes and the like. Since the structure of the present invention can improve the performance of the driving circuit, it is suitable for increasing the size and definition of the liquid crystal display device.
A workstation, a high-quality TV, and the like are realized.
【0018】また、本発明の構造は上記の例だけでな
く、例えば、ファクシミリ用のラインセンサ用の駆動回
路などの、絶縁基板上に形成される光電変換装置の駆動
回路へも適用可能である。本発明によれば高性能の駆動
回路が得られるため、高精細,高感度かつ高速の光電変
換装置が実現できる。The structure of the present invention can be applied not only to the above example but also to a drive circuit for a photoelectric conversion device formed on an insulating substrate, such as a drive circuit for a facsimile line sensor. . According to the present invention, a high-performance drive circuit can be obtained, so that a high-definition, high-sensitivity, high-speed photoelectric conversion device can be realized.
【0019】上記の実施例では半導体膜としてはシリコ
ンを対象として説明したが、本発明はこれに限られずG
e,SiGe,GaAs,ZnSeなどの他へ半導体に
ついても適用可能である。In the above embodiment, the semiconductor film is described as being made of silicon, but the present invention is not limited to this.
It is also applicable to semiconductors other than e, SiGe, GaAs, ZnSe, and the like.
【0020】また、再結晶化の手段としては上記実施例
で説明したXeClエキシマレーザ光に限らずArレー
ザ,ArFエキシマレーザなどの他の種類のレーザや、
電子ビームあるいはイオンビームを用いることも可能で
ある。The means for recrystallization is not limited to the XeCl excimer laser light described in the above embodiment, but may be another type of laser such as an Ar laser, an ArF excimer laser, or the like.
It is also possible to use an electron beam or an ion beam.
【0021】以上のように、本発明によればレーザ再結
晶化する半導体膜の面積を1.6 ×105μm2以下と
し、半導体膜の内、最小の面積と最大の面積の比を50
以下して構成することにより、膜の結晶性のバラツキを
抑え、高性能な能動素子を均一に形成できる効果があ
る。As described above, according to the present invention, the area of the semiconductor film to be recrystallized by laser is set to 1.6 × 10 5 μm 2 or less, and the ratio of the minimum area to the maximum area of the semiconductor film is set to 50.
With the configuration described below, there is an effect that variation in crystallinity of the film is suppressed and a high-performance active element can be formed uniformly.
【0022】[0022]
【発明の効果】結晶性のバラツキを抑えた高性能の回路
を有する液晶表示装置を提供することができる。According to the present invention, it is possible to provide a liquid crystal display device having a high-performance circuit in which variation in crystallinity is suppressed.
【図1】本発明の一実施例を示した回路図と平面図であ
る。FIG. 1 is a circuit diagram and a plan view showing an embodiment of the present invention.
【図2】従来技術における膜の結晶性のバラツキを説明
したものである。FIG. 2 is a diagram for explaining a variation in crystallinity of a film according to a conventional technique.
【図3】従来技術の一例の回路図と平面図である。FIG. 3 is a circuit diagram and a plan view of an example of a conventional technique.
【図4】本発明の実施例の工程の断面構造図である。FIG. 4 is a sectional structural view of a process of an embodiment of the present invention.
【図5】薄膜トランジスタ駆動型液晶表示装置の構造を
示す斜視図である。FIG. 5 is a perspective view showing a structure of a thin film transistor driven liquid crystal display device.
101,309…ガラス基板、102…a−Si膜、1
03…SiO2 膜、104…ゲート絶縁膜、105…ゲ
ートSi膜、106…保護膜、107…Al電極、10
8…多結晶膜、201,202,203…Si膜、30
1…走査配線、302…信号配線、303…薄膜トラン
ジスタ、304…走査側駆動回路、305…信号側駆動
回路、306…液晶層、307…対向電極、308…カ
ラーフィルタ、310…偏向板。101, 309: glass substrate, 102: a-Si film, 1
03: SiO 2 film, 104: gate insulating film, 105: gate Si film, 106: protective film, 107: Al electrode, 10
8 ... polycrystalline film, 201, 202, 203 ... Si film, 30
DESCRIPTION OF SYMBOLS 1 ... scanning wiring, 302 ... signal wiring, 303 ... thin film transistor, 304 ... scanning side driving circuit, 305 ... signal side driving circuit, 306 ... liquid crystal layer, 307 ... counter electrode, 308 ... color filter, 310 ... deflecting plate.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 21/336 H01L 29/78 612Z 29/786 618Z (72)発明者 安藤 英美 茨城県日立市久慈町4026番地 株式会社 日立製作所 日立研究所内 (56)参考文献 特開 昭59−187396(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/133 550 G02F 1/133 505 G09G 3/36 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification code FI H01L 21/336 H01L 29/78 612Z 29/786 618Z (72) Inventor Hidemi Ando 4026 Kujicho, Hitachi City, Hitachi, Ibaraki Prefecture Hitachi, Ltd. Hitachi Research Laboratory (56) References JP-A-59-187396 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1/133 550 G02F 1/133 505 G09G 3/36
Claims (3)
動する駆動回路領域を有する液晶表示装置であって、 前記駆動回路領域は少なくとも2段以上のインバータを
接続した回路を有して構成されており、 前記インバータは薄膜半導体素子を有して構成されてお
り、 前記2段以上のインバータを接続した回路の最終段のイ
ンバータの薄膜半導体素子の能動層は、複数個に分割さ
れて構成されている液晶表示装置。1. A liquid crystal display device having a display area and a drive circuit area for driving the display area on the same substrate, wherein the drive circuit area includes a circuit to which at least two or more inverters are connected. The inverter has a thin-film semiconductor element, and the active layer of the thin-film semiconductor element of the last-stage inverter of the circuit connecting the two or more inverters is divided into a plurality of parts. Liquid crystal display device.
光,電子ビーム、又はイオンビーム照射により結晶化し
た1又は2以上のSi膜の領域で構成され、 それぞれのSi膜の領域の面積は、1.6×105μm2
以下であり、 これらの領域の面積の最大値と最小値の比が50以下で
ある請求項1の液晶表示装置。2. The active layer of the thin-film semiconductor device comprises one or two or more Si film regions crystallized by laser light, electron beam or ion beam irradiation, and the area of each Si film region is , 1.6 × 10 5 μm 2
2. The liquid crystal display device according to claim 1, wherein the ratio between the maximum value and the minimum value of the area of these regions is 50 or less.
る請求項1又は2の液晶表示装置。3. The liquid crystal display device according to claim 1, wherein said inverter is configured in a multi-stage connection.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000231354A JP3183294B2 (en) | 1989-02-27 | 2000-07-26 | Liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000231354A JP3183294B2 (en) | 1989-02-27 | 2000-07-26 | Liquid crystal display |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4299189A Division JP3122995B2 (en) | 1989-02-27 | 1989-02-27 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001108967A JP2001108967A (en) | 2001-04-20 |
| JP3183294B2 true JP3183294B2 (en) | 2001-07-09 |
Family
ID=18724203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000231354A Expired - Lifetime JP3183294B2 (en) | 1989-02-27 | 2000-07-26 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3183294B2 (en) |
-
2000
- 2000-07-26 JP JP2000231354A patent/JP3183294B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001108967A (en) | 2001-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3503427B2 (en) | Method for manufacturing thin film transistor | |
| US5811328A (en) | Electro-optical device and thin film transistor and method forming the same | |
| US5766989A (en) | Method for forming polycrystalline thin film and method for fabricating thin-film transistor | |
| US6452213B1 (en) | Semiconductor device having first, second and third non-crystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing the same | |
| JP3122995B2 (en) | Liquid crystal display | |
| JPH10510955A (en) | Manufacturing of electronic devices | |
| JP2001217423A (en) | Thin-film semiconductor device, display device and method of manufacturing the same | |
| JPH0563196A (en) | Thin film semiconductor device, manufacture thereof and liquid crystal display device | |
| CN100356509C (en) | Method for forming polycrystalline silicon film | |
| JPH06163401A (en) | Formation of polycrystalline silicon layer and polycrystalline silicon thin film transistor using same | |
| EP0646950B1 (en) | Method for processing a thin film | |
| US5567967A (en) | Semiconductor device having a crystallized island semiconductor layer | |
| JPH08293609A (en) | Method for manufacturing semiconductor device | |
| JP2867264B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP3864476B2 (en) | Thin film semiconductor device | |
| JPH0362971A (en) | Thin-film transistor | |
| JP3183294B2 (en) | Liquid crystal display | |
| JPH04340725A (en) | Manufacturing method of thin film transistor | |
| JPH0697073A (en) | Formation of polycrystalline silicon layer and polycrystalline silicon thin film transistor using the same | |
| JPH04340724A (en) | Manufacture of thin film transistor | |
| KR20030015617A (en) | Method of manufacturing a crystalloid silicone | |
| JPH09213965A (en) | Method for manufacturing semiconductor device | |
| JP3465772B2 (en) | Method for manufacturing semiconductor device | |
| JPH0645607A (en) | Liquid-crystal display device and its manufacture | |
| JP3213528B2 (en) | Method for manufacturing polycrystalline semiconductor film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |