Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3185632B2 - Output protection circuit - Google Patents
[go: Go Back, main page]

JP3185632B2 - Output protection circuit - Google Patents

Output protection circuit

Info

Publication number
JP3185632B2
JP3185632B2 JP26669695A JP26669695A JP3185632B2 JP 3185632 B2 JP3185632 B2 JP 3185632B2 JP 26669695 A JP26669695 A JP 26669695A JP 26669695 A JP26669695 A JP 26669695A JP 3185632 B2 JP3185632 B2 JP 3185632B2
Authority
JP
Japan
Prior art keywords
output
driver
transistor
control
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26669695A
Other languages
Japanese (ja)
Other versions
JPH09116346A (en
Inventor
雅裕 湯原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP26669695A priority Critical patent/JP3185632B2/en
Publication of JPH09116346A publication Critical patent/JPH09116346A/en
Application granted granted Critical
Publication of JP3185632B2 publication Critical patent/JP3185632B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、出力回路の過負荷
状態を検出して、出力回路への電力の供給を遮断し、出
力回路を保護する出力保護回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output protection circuit that detects an overload state of an output circuit, cuts off power supply to the output circuit, and protects the output circuit.

【0002】[0002]

【従来の技術】図3は、従来の出力保護回路Cの構成を
示すブロック図であり、出力回路保護の制御信号が出力
される制御信号発生回路1に、出力ドライバ保護回路5
が接続され、この出力ドライバ保護回路5の出力端子に
は、出力回路に電力を供給する出力ドライバ3が接続さ
れ、出力ドライバ3の出力端子は、出力端子t0に接続
され、この出力端子4には、過負荷の保護動作の対象と
なる出力回路が接続されている。また、出力ドライバ3
に出力回路の過電流を検出する電流検出抵抗25が接続
され、電流検出抵抗25の検出端子t1が出力ドライバ
保護回路5の過電流検出端子t2に接続されている。
2. Description of the Related Art FIG. 3 is a block diagram showing a configuration of a conventional output protection circuit C. An output driver protection circuit 5 is provided in a control signal generation circuit 1 for outputting a control signal for output circuit protection.
The output driver of the output driver protection circuit 5 is connected to an output driver 3 for supplying power to the output circuit. The output terminal of the output driver 3 is connected to the output terminal t0. Is connected to an output circuit to be subjected to an overload protection operation. Output driver 3
Is connected to a current detection resistor 25 for detecting an overcurrent of the output circuit, and a detection terminal t1 of the current detection resistor 25 is connected to an overcurrent detection terminal t2 of the output driver protection circuit 5.

【0003】このような構成の従来の出力保護回路Cで
は、出力回路に過電流が流れると、該過電流に対応して
電流検出抵抗25に異常電流が流れ、電流検出抵抗25
の検出端子t1の電圧が変化し、検知信号が出力ドライ
バ保護回路5の過電流検出端子t2に入力される。この
過電流検出端子t2への検知信号の入力により、出力ド
ライバ保護回路5から出力ドライバ3に停止信号が入力
され、この停止信号によって、出力ドライバ3は出力回
路への電力の供給を停止し、出力回路が過負荷状態から
保護される。
In the conventional output protection circuit C having such a configuration, when an overcurrent flows in the output circuit, an abnormal current flows in the current detection resistor 25 in response to the overcurrent, and the current detection resistor 25
Changes at the detection terminal t1, and the detection signal is input to the overcurrent detection terminal t2 of the output driver protection circuit 5. By the input of the detection signal to the overcurrent detection terminal t2, a stop signal is input from the output driver protection circuit 5 to the output driver 3, and the stop signal causes the output driver 3 to stop supplying power to the output circuit. The output circuit is protected from overload conditions.

【0004】[0004]

【発明が解決しようとする課題】前述の従来の出力保護
回路では、電流検知抵抗25が挿入接続されているため
に、出力回路に流れる電流が減少し、出力ドライバ3に
それを補う大電力の供給が要求され、装置の大容量化が
必要になる。また、出力電流が大きい場合には、電流検
知抵抗25での電力損失が大きくなり、許容電力の大き
な電流検知抵抗が必要になり、出力保護回路Cの実装面
積が大きくなっていた。
In the conventional output protection circuit described above, the current flowing through the output circuit is reduced because the current detection resistor 25 is inserted and connected, and the output driver 3 compensates for the large power. Supply is required and the capacity of the device needs to be increased. Further, when the output current is large, the power loss in the current detection resistor 25 increases, and a current detection resistor having a large allowable power is required, and the mounting area of the output protection circuit C is increased.

【0005】本発明は、前述したこの種の出力保護回路
の現状に鑑みてなされたものであり、その目的は、出力
電流の損失を低減し、実装面積を縮小することが可能な
出力保護回路を提供することにある。
The present invention has been made in view of the above-mentioned current situation of an output protection circuit of the type described above, and an object of the invention is to provide an output protection circuit capable of reducing the loss of output current and the mounting area. Is to provide.

【0006】[0006]

【課題を解決するための手段】前記目的を達成するため
に、本発明は、出力端子に接続され、前記出力端子に電
力を出力する出力ドライバと、前記出力ドライバの出力
制御を行う出力制御ドライバと、前記出力制御ドライバ
に駆動信号を出力する出力ドライバ保護回路と、前記出
力制御ドライバに制御信号を供給する制御信号発生回路
とを備え、前記出力ドライバ保護回路は、前記出力ドラ
イバに接続された出力端子と前記出力制御ドライバの入
力端子間に接続され、前記出力ドライバに接続された出
力端子電圧が正常である場合、前記出力制御ドライバに
前記出力ドライバを動作させる制御を行わせる駆動信号
を出力し、前記出力ドライバに接続された出力端子の電
圧が許容レベル以下である場合、前記出力制御ドライバ
に前記出力ドライバの動作を停止する制御を行わせる駆
動信号を出力する構成とした。この構成により出力回路
が過負荷から保護されるので、出力電流損失を低減し、
出力ドライバ保護回路の実装面積を縮小した状態で、出
力回路を過負荷から保護することが可能になる。
In order to achieve the above object, the present invention is directed to a method for connecting an output terminal to an output terminal.
Output driver for outputting force, and output of the output driver
An output control driver for performing control and the output control driver
An output driver protection circuit for outputting a drive signal to the
Control signal generation circuit that supplies control signals to force control driver
Wherein the output driver protection circuit includes the output driver.
Output terminal connected to the
Connected between the output terminals and the output connected to the output driver.
If the output terminal voltage is normal, the output control driver
A drive signal for controlling the operation of the output driver
From the output terminal connected to the output driver.
When the pressure is equal to or lower than the allowable level, a drive signal for causing the output control driver to perform control for stopping the operation of the output driver is output . With this configuration, the output circuit
Is protected from overload, reducing output current loss,
With the mounting area of the output driver protection circuit reduced,
It is possible to protect the power circuit from overload.

【0007】[0007]

【発明の実施の形態】本発明の一実施の形態を、図1及
び図2を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described with reference to FIGS.

【0008】図1は本実施の形態の構成を示す回路図、
図2は本実施の形態の概略構成を示すブロック図であ
る。
FIG. 1 is a circuit diagram showing a configuration of the present embodiment,
FIG. 2 is a block diagram showing a schematic configuration of the present embodiment.

【0009】本実施の形態は、図2に示すように、出力
保護回路CAの制御信号を出力する制御信号発生回路1
に出力ドライバを制御する出力制御ドライバ2が接続さ
れ、この出力制御ドライバ2の出力端子に、出力回路に
電力を供給する出力ドライバ3が接続され、この出力ド
ライバ3が出力端子t0に接続され、出力端子t0に過
負荷保護の対象となる出力回路が接続されている。そし
て、出力制御ドライバ2の入力端子と出力端子t0間
に、出力回路の過負荷状態を検出して、出力制御ドライ
バ2に駆動信号を入力する出力ドライバ保護制御回路5
Aが接続されている。
In this embodiment, as shown in FIG. 2, a control signal generating circuit 1 for outputting a control signal of an output protection circuit CA is provided.
An output control driver 2 for controlling the output driver is connected to the output control driver 2. An output terminal of the output control driver 2 is connected to an output driver 3 for supplying power to an output circuit. The output driver 3 is connected to an output terminal t0. An output circuit to be overloaded is connected to the output terminal t0. The output driver protection control circuit 5 detects an overload state of the output circuit between the input terminal and the output terminal t0 of the output control driver 2 and inputs a drive signal to the output control driver 2.
A is connected.

【0010】本実施の形態の実際の回路では、図1に示
すように、制御信号発生回路1の出力端子に、抵抗6を
介して出力制御トランジスタ8のベースが接続され、抵
抗6と出力制御トランジスタ8のベースとの接続点と、
グランド間に抵抗7が接続され、出力制御トランジスタ
8のエミッタはアースされている。出力制御トランジス
タ8のコレクタは、抵抗9を介して出力トランジスタ1
1のベースに接続され、抵抗9と出力トランジスタ11
のベースとの接続点と、バイアス端子間には抵抗10が
接続され、出力トランジスタ11のコレクタが出力端子
t0に接続され、出力端子t0に図示せぬ出力回路が接
続されている。
In the actual circuit of this embodiment, as shown in FIG. 1, the output terminal of the control signal generating circuit 1 is connected to the base of an output control transistor 8 via a resistor 6, and A connection point with the base of the transistor 8;
The resistor 7 is connected between the grounds, and the emitter of the output control transistor 8 is grounded. The collector of the output control transistor 8 is connected to the output transistor 1 via the resistor 9.
1 and a resistor 9 and an output transistor 11
A resistor 10 is connected between a connection point with the base and the bias terminal, a collector of the output transistor 11 is connected to the output terminal t0, and an output circuit (not shown) is connected to the output terminal t0.

【0011】一方、出力トランジスタ11のコレクタ
は、ダイオード13及び抵抗14の直列接続回路を介し
て、トランジスタ16のベースに接続され、トランジス
タ16のエミッタはアースされ、抵抗14とトランジス
タ16のベースとの接続点と、グランド間には抵抗15
が接続されている。また、トランジスタ16のコレクタ
は、トランジスタ20のベースに接続され、トランジス
タ20のエミッタはアースされ、トランジスタ20のコ
レクタは出力制御トランジスタ8のベースに接続されて
いる。
On the other hand, the collector of the output transistor 11 is connected to the base of the transistor 16 via a series connection circuit of the diode 13 and the resistor 14, the emitter of the transistor 16 is grounded, and the output of the transistor 14 is connected to the base of the transistor 16. Resistor 15 between the connection point and ground
Is connected. The collector of the transistor 16 is connected to the base of the transistor 20, the emitter of the transistor 20 is grounded, and the collector of the transistor 20 is connected to the base of the output control transistor 8.

【0012】トランジスタ20のベースと、制御信号発
生回路1の出力端子との接続点間には、抵抗17が接続
され、抵抗17とトランジスタ20との接続点間とグラ
ンド間には、コンデンサ18と抵抗19とが互いに並列
に接続されている。
A resistor 17 is connected between a connection point between the base of the transistor 20 and the output terminal of the control signal generating circuit 1, and a capacitor 18 is connected between the connection point between the resistor 17 and the transistor 20 and the ground. The resistor 19 is connected in parallel with each other.

【0013】このような構成の本実施の形態では、正常
動作時には、制御信号発生回路1から制御信号が出力さ
れて、制御信号がHレベルであると、出力制御トランジ
スタ8がON状態となり、抵抗10を流れる電流によっ
て、出力トランジスタ11のベースに所定のバイアスが
印加され、出力トランジスタ11がON状態になり、出
力端子t0の電圧はHレベルとなり、出力回路には所定
の電流が供給される。この時、トランジスタ16はON
状態となり、トランジスタ20のベースの電圧が低下
し、トランジスタ20がOFF状態となるので、出力制
御トランジスタ8はON状態を維持し、出力回路への電
力供給が継続される。
In this embodiment having such a configuration, during normal operation, a control signal is output from the control signal generation circuit 1, and when the control signal is at the H level, the output control transistor 8 is turned on, and A predetermined bias is applied to the base of the output transistor 11 by a current flowing through the output transistor 10, the output transistor 11 is turned on, the voltage of the output terminal t0 becomes H level, and a predetermined current is supplied to the output circuit. At this time, the transistor 16 is ON
In this state, the voltage of the base of the transistor 20 decreases, and the transistor 20 is turned off. Therefore, the output control transistor 8 maintains the on state, and power supply to the output circuit is continued.

【0014】制御信号発生回路1から制御信号が出力さ
れず、制御信号がLレベルになると、出力制御トランジ
スタ8がOFF状態となり、出力トランジスタ11もO
FF状態となるので、出力端子t0の電圧はLレベルと
なり、出力回路には電力の供給は行われない。この時、
トランジスタ16はOFF状態となって、トランジスタ
20がON状態となるので、出力制御トランジスタ8は
OFF状態を維持し、出力回路への電力供給の停止状態
が継続される。
When the control signal is not output from the control signal generation circuit 1 and the control signal goes low, the output control transistor 8 is turned off and the output transistor 11 is also turned off.
Since the state is the FF state, the voltage of the output terminal t0 becomes L level, and power is not supplied to the output circuit. At this time,
Since the transistor 16 is turned off and the transistor 20 is turned on, the output control transistor 8 maintains the off state, and the power supply to the output circuit is stopped.

【0015】本実施の形態においては、制御信号がHレ
ベルの状態で、出力回路に短絡事故などが発生し過電流
が流れると、出力端子t0の電圧はLレベルとなり、ト
ランジスタ16が、0N状態からOFF状態に転移し、
トランジスタ20が、OFF状態からON状態に転移
し、出力制御トランジスタ8が0FF状態に転移し、出
力トランジスタ11がOFF状態となって、出力回路へ
の電力供給が停止される。
In this embodiment, if a short circuit or the like occurs in the output circuit and an overcurrent flows while the control signal is at the H level, the voltage at the output terminal t0 goes to the L level, and the transistor 16 is turned on in the 0N state. To OFF state,
The transistor 20 shifts from the OFF state to the ON state, the output control transistor 8 shifts to the 0FF state, the output transistor 11 changes to the OFF state, and power supply to the output circuit is stopped.

【0016】また、制御信号がLレベルの状態で、仮に
出力回路に短絡事故などが発生し過電流が流れたとする
と、出力端子t0の電圧はLレベルの状態にあり、トラ
ンジスタ16がOFF状態を維持し、トランジスタ20
はON状態を維持し、出力制御トランジスタ8が0FF
状態を維持し、出力トランジスタ11がOFF状態を維
持するために、出力回路への電力供給が停止状態に安定
に保持される。
If a short circuit or the like occurs in the output circuit and an overcurrent flows while the control signal is at the L level, the voltage at the output terminal t0 is at the L level and the transistor 16 is turned off. Keep transistor 20
Maintains the ON state, and the output control transistor 8
In order to maintain the state and keep the output transistor 11 in the OFF state, power supply to the output circuit is stably maintained in the stopped state.

【0017】さらに、本実施の形態では、出力回路の過
負荷状態が検出され、出力トランジスタ11により出力
回路への電力供給が遮断された後に、制御信号発生回路
1をリセットして、制御信号をLレベルにすると、トラ
ンジスタ20がOFF状態に設定されるので、出力保護
回路CAは初期化され、出力回路の過負荷状態が正常負
荷状態に修復されると、出力保護回路CAは通常の制御
状態に復帰する。
Further, in the present embodiment, after the overload state of the output circuit is detected and the power supply to the output circuit is cut off by the output transistor 11, the control signal generation circuit 1 is reset to output the control signal. When the L level is set to the L level, the transistor 20 is set to the OFF state. Therefore, the output protection circuit CA is initialized, and when the overload state of the output circuit is restored to the normal load state, the output protection circuit CA returns to the normal control state. Return to.

【0018】このように、本実施の形態によると、出力
回路が短絡事故などにより過負荷状態になって、出力端
子t0の電圧がLレベルになると、トランジスタ16が
OFF状態となり、トランジスタ20がON状態となる
ことにより、出力トランジスタ8がOFF状態となるの
で、出力トランジスタ11がOFF状態となって、出力
回路への電力供給が停止されるが、抵抗素子で電流が検
知されないので、出力回路に流れる電流の損失がなく、
出力保護回路の実装面積を大幅に縮小することが可能に
なる。
As described above, according to the present embodiment, when the output circuit is overloaded due to a short circuit accident or the like and the voltage of the output terminal t0 goes low, the transistor 16 is turned off and the transistor 20 is turned on. In this state, the output transistor 8 is turned off, so that the output transistor 11 is turned off and power supply to the output circuit is stopped. However, since no current is detected by the resistance element, the output transistor 8 is turned off. No loss of flowing current,
The mounting area of the output protection circuit can be significantly reduced.

【0019】[0019]

【発明の効果】本発明によると、制御信号発生回路から
の制御信号が出力制御ドライバに供給され、出力制御ド
ライバにより制御される出力ドライバによって、出力端
子に接続される出力回路に電力が供給され、出力端子の
電圧が許容レベル以下に低下すると、出力ドライバ保護
回路により、出力制御ドライバに駆動信号が入力され、
出力制御ドライバが、出力ドライバに出力回路への電力
の供給を停止させる制御を行い、出力回路が過負荷から
保護されるので、出力電流損失を低減し、出力ドライバ
保護回路の実装面積を縮小した状態で、出力回路を過負
荷から保護することが可能になる。
According to the present invention, the control signal from the control signal generation circuit is supplied to the output control driver, and the output driver controlled by the output control driver supplies power to the output circuit connected to the output terminal. When the voltage of the output terminal falls below the allowable level, a drive signal is input to the output control driver by the output driver protection circuit,
The output control driver controls the output driver to stop supplying power to the output circuit, and the output circuit is protected from overload, so the output current loss is reduced and the mounting area of the output driver protection circuit is reduced. In this state, the output circuit can be protected from overload.

【0020】さらに、過負荷状態の検出による出力ドラ
イバの動作の停止後に、出力保護回路を初期化する初期
化手段を設けることにより、過負荷状態の検出による出
力ドライバの動作停止後に、出力保護回路は初期化さ
れ、正常負荷状態への復帰後に直ちに動作可能になる。
Further, an initialization means for initializing the output protection circuit after the operation of the output driver is stopped due to the detection of the overload state is provided. Are initialized and can be operated immediately after returning to the normal load state.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態の構成を示す回路図FIG. 1 is a circuit diagram showing a configuration of an embodiment of the present invention.

【図2】同実施の形態の概略構成を示すブロック図FIG. 2 is a block diagram showing a schematic configuration of the embodiment;

【図3】従来の出力保護回路の概略構成を示すブロック
FIG. 3 is a block diagram showing a schematic configuration of a conventional output protection circuit.

【符号の説明】[Explanation of symbols]

1 制御信号発生回路 2 出力制御ドライバ 3 出力ドライバ 5A 出力ドライバ保護回路 8 出力制御トランジスタ 11 出力トランジスタ 16 トランジスタ 20 トランジスタ Reference Signs List 1 control signal generation circuit 2 output control driver 3 output driver 5A output driver protection circuit 8 output control transistor 11 output transistor 16 transistor 20 transistor

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 出力端子に接続され、前記出力端子に電
力を出力する出力ドライバと、前記出力ドライバの出力
制御を行う出力制御ドライバと、前記出力制御ドライバ
に駆動信号を出力する出力ドライバ保護回路と、前記出
力制御ドライバに制御信号を供給する制御信号発生回路
とを備え、前記出力ドライバ保護回路は、前記出力ドラ
イバに接続された出力端子と前記出力制御ドライバの入
力端子間に接続され、前記出力ドライバに接続された出
力端子の電圧が正常である場合、前記出力制御ドライバ
に前記出力ドライバを動作させる制御を行わせる駆動信
号を出力し、前記出力ドライバに接続された出力端子の
電圧が許容レベル以下である場合、前記出力制御ドライ
バに前記出力ドライバの動作を停止する制御を行わせる
駆動信号を出力することを特徴とする出力保護回路。
An output terminal connected to the output terminal;
Output driver for outputting force, and output of the output driver
An output control driver for performing control and the output control driver
An output driver protection circuit for outputting a drive signal to the
Control signal generation circuit that supplies control signals to force control driver
Wherein the output driver protection circuit includes the output driver.
Output terminal connected to the
Connected between the output terminals and the output connected to the output driver.
If the voltage of the output terminal is normal, the output control driver
A driving signal for controlling the operation of the output driver.
Output terminal, and an output terminal connected to the output driver.
If the voltage is below acceptable levels, the output protection circuit and outputting a driving signal for causing the control to stop the operation of the output driver to the output control driver.
【請求項2】 前記出力ドライバ保護回路は、前記出力
ドライバに接続された出力端子の電圧が正常である場合
ON状態になり、前記出力ドライバに接続された出力端
子の電圧が許容レベル以下である場合OFF状態となる
第1のトランジスタと、前記第1のトランジスタがON状
態の場合前記出力制御ドライバに前記出力ドライバを動
作させる制御を行わせる駆動信号を出力し、前記第1の
トランジスタがOFF状態の場合前記出力制御ドライバ
に前記出力ドライバの動作を停止する制御を行わせる駆
動信号を出力する第2のトランジスタとで構成され、前
記出力制御ドライバは、前記第2のトランジスタから出
力される駆動信号により、前記出力ドライバの動作を制
御する出力制御トランジスタで構成されたことを特徴と
する請求項1記載の出力保護回路。
2. The output driver protection circuit according to claim 1 , wherein
When the voltage of the output terminal connected to the driver is normal
Turns on and the output terminal connected to the output driver
When the voltage of the child is below the allowable level, it turns off.
A first transistor and the first transistor are in an ON state
In the case of the status, the output driver is operated by the output control driver.
Output a drive signal for controlling the operation of the first
When the transistor is in the OFF state, the output control driver
To control the operation of the output driver to stop.
And a second transistor that outputs a motion signal.
The output control driver outputs from the second transistor.
The operation of the output driver is controlled by the input drive signal.
Characterized by comprising an output control transistor
2. The output protection circuit according to claim 1, wherein:
JP26669695A 1995-10-16 1995-10-16 Output protection circuit Expired - Fee Related JP3185632B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26669695A JP3185632B2 (en) 1995-10-16 1995-10-16 Output protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26669695A JP3185632B2 (en) 1995-10-16 1995-10-16 Output protection circuit

Publications (2)

Publication Number Publication Date
JPH09116346A JPH09116346A (en) 1997-05-02
JP3185632B2 true JP3185632B2 (en) 2001-07-11

Family

ID=17434421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26669695A Expired - Fee Related JP3185632B2 (en) 1995-10-16 1995-10-16 Output protection circuit

Country Status (1)

Country Link
JP (1) JP3185632B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187702A (en) * 2013-04-11 2013-07-03 杭州三普机械有限公司 Protection apparatus for signal output device of knitting machine singlechip

Also Published As

Publication number Publication date
JPH09116346A (en) 1997-05-02

Similar Documents

Publication Publication Date Title
EP3958466B1 (en) Triggering circuit and electronic fuse device incorporating the same
JP2004147391A (en) Power controller
JP3820167B2 (en) Semiconductor switching device
JPH10150718A (en) Overvoltage protective circuit
US6970338B2 (en) Power supply device having overcurrent protection function and method for controlling the same
EP0528668B1 (en) Semiconductor protection against high energy transients
US5424897A (en) Three leaded protected power device having voltage input
JP3185632B2 (en) Output protection circuit
US6137699A (en) Power supply protection and control circuit
US5568342A (en) Apparatus and method for protecting an amplifier circuit
JPH09247854A (en) Direct-current power supply circuit
US5418674A (en) Multi-lead protected power device having current and boot-strap inputs
JP3679524B2 (en) Transistor overcurrent protection circuit
US4682120A (en) Short circuit protection device for an integrated circuit and a load connected thereto
US20040228054A1 (en) Fault detecting circuit
JP3572878B2 (en) Vehicle circuit protection device
US20250100386A1 (en) Connection circuit
JP2625687B2 (en) Power supply circuit
KR100265668B1 (en) Overcurrent Detection Circuit of Inverter Circuit
JPH11299223A (en) Switching power unit
KR100187202B1 (en) Motor protection circuit
JPS6369415A (en) Abnormal voltage protecting circuit
JPH0526903Y2 (en)
JPS61245222A (en) Constant voltage power supply circuit
JP3115208B2 (en) Duty limit circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090511

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees