Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3207743B2 - Terminal structure of flexible wiring board and mounting structure of IC chip using the same - Google Patents
[go: Go Back, main page]

JP3207743B2 - Terminal structure of flexible wiring board and mounting structure of IC chip using the same - Google Patents

Terminal structure of flexible wiring board and mounting structure of IC chip using the same

Info

Publication number
JP3207743B2
JP3207743B2 JP06693196A JP6693196A JP3207743B2 JP 3207743 B2 JP3207743 B2 JP 3207743B2 JP 06693196 A JP06693196 A JP 06693196A JP 6693196 A JP6693196 A JP 6693196A JP 3207743 B2 JP3207743 B2 JP 3207743B2
Authority
JP
Japan
Prior art keywords
chip
wiring board
dummy
wiring
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06693196A
Other languages
Japanese (ja)
Other versions
JPH09260579A (en
Inventor
陽一郎 榊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP06693196A priority Critical patent/JP3207743B2/en
Publication of JPH09260579A publication Critical patent/JPH09260579A/en
Application granted granted Critical
Publication of JP3207743B2 publication Critical patent/JP3207743B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/321Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by conductive adhesives
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a terminal structure which is for a flexible wiring board and hardly deformed by heat or stress induced when an IC chip is mounted on the flexible wiring board and a mounting structure enhanced in reliability by the use of the above terminal structure. SOLUTION: An inner lead connection part 6 which serves as a mounting region where a driver IC chip is mounted is provided to a two-layered flexible wiring board 1 by the use of an anisotropic conductive film, inner leads are extended into the lead connection part 6, dummy terminals 11 which are not connected to signal lines are provided to a part of the connection part 6 where inner leads are arranged sparse in wiring pitch so as to make the inner leads uniform in wiring pitch at the connection part 6, whereby the wiring pitch of the inner leads is set at the same reference value on both an input signal side and an output signal side. By this setup, a non-wiring region which makes a flexible wiring board uneven in thermal expansion coefficient and stress generation can be eliminated, so that a mounted product which is hardly deformed and high in reliability can be realized.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶、プラズマ等
を用いた表示パネルへの実装に適したフレキシブル配線
基板の端子構造およびそれを用いたIC( Integrated
Circuit ) チップの実装構造に関し、特に、ICチップ
が異方性導電膜を用いて実装されるフレキシブル配線基
板の端子構造およびそれを用いたICチップの実装構造
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a terminal structure of a flexible wiring board suitable for mounting on a display panel using liquid crystal, plasma, or the like, and an IC (Integrated Circuit) using the same.
The present invention relates to a mounting structure of a chip, and particularly to a terminal structure of a flexible wiring board on which an IC chip is mounted using an anisotropic conductive film and a mounting structure of an IC chip using the same.

【0002】[0002]

【従来の技術】従来、液晶パネル等に使用されるドライ
バーICチップをフレキシブル配線基板( Flexible Pr
inted Circuits; 以下、FPCと略称する)に実装する
ために、インナリードボンディングやフリップチップボ
ンディング等の技術方式が採用されている。
2. Description of the Related Art Conventionally, a driver IC chip used for a liquid crystal panel or the like is mounted on a flexible wiring board (Flexible Printed Circuit Board).
In order to mount on an inted circuit (hereinafter abbreviated as FPC), a technical system such as inner lead bonding or flip chip bonding is employed.

【0003】まず、インナリードボンディングに用いる
FPC50の構成を説明すると、図3(a)に示すよう
に、ポリイミド(PI)から成る基材51の中央部に
は、デバイスホール52が形成されている。このデバイ
スホール52の形成範囲は、ドライバーICチップ53
を搭載するためのチップ搭載領域となる。
First, the structure of an FPC 50 used for inner lead bonding will be described. As shown in FIG. 3A, a device hole 52 is formed in the center of a substrate 51 made of polyimide (PI). . The formation range of the device hole 52 is determined by the driver IC chip 53
This is a chip mounting area for mounting a chip.

【0004】また、デバイスホール52が形成された基
材51上には、エポキシ(EP)樹脂を主成分とする接
着剤層54を介して、短冊状の銅端子55が配置されて
いる。このとき、銅端子55の先端部分(以下、インナ
リード55aと呼ぶ)は、ドライバーICチップ53と
の接続に備えてデバイスホール52の内方へ延び出して
おり、このインナリード55aには、スズ(Sn)メッ
キが施されている。さらに、デバイスホール52の周縁
部は、銅端子55を酸化あるいは電気化学反応による劣
化から保護するために、レジスト56により被覆されて
いる。
[0004] Strip-shaped copper terminals 55 are arranged on the base material 51 in which the device holes 52 are formed, via an adhesive layer 54 mainly composed of epoxy (EP) resin. At this time, a tip portion of the copper terminal 55 (hereinafter, referred to as an inner lead 55a) extends to the inside of the device hole 52 in preparation for connection with the driver IC chip 53. (Sn) Plating is applied. Further, the peripheral portion of the device hole 52 is covered with a resist 56 in order to protect the copper terminal 55 from deterioration due to oxidation or electrochemical reaction.

【0005】このように、インナリードボンディングに
用いるFPC50は、基材51、接着剤層54、銅端子
55を積層した3層で構成されている。
As described above, the FPC 50 used for the inner lead bonding is composed of three layers in which the base material 51, the adhesive layer 54, and the copper terminals 55 are laminated.

【0006】次に、FPC50にドライバーICチップ
53を搭載する場合には、ドライバーICチップ53の
電極上に金(Au)で形成されたバンプ57と、上記イ
ンナリード55aとを熱圧着することにより、界面にA
u−Sn合金が生成されるので、FPC50とドライバ
ーICチップ53とが接続される。なお、接続後には、
ドライバーICチップ53およびデバイスホール52の
周囲を樹脂58で封止することによって、強度を得るよ
うにしている。
Next, when the driver IC chip 53 is mounted on the FPC 50, the bumps 57 made of gold (Au) and the inner leads 55a are thermocompression-bonded on the electrodes of the driver IC chip 53. , At the interface
Since the u-Sn alloy is generated, the FPC 50 and the driver IC chip 53 are connected. After connection,
The strength is obtained by sealing the periphery of the driver IC chip 53 and the device hole 52 with the resin 58.

【0007】これに対し、近年、3層FPCのような接
着剤を用いずに、基材上にメッキやエッチングの手法で
銅端子を形成した2層FPCにICチップをフリップチ
ップボンディング方式で接続する方法が、研究され実用
段階に入ろうとしている。
On the other hand, in recent years, an IC chip is connected by flip-chip bonding to a two-layer FPC in which copper terminals are formed on a base material by plating or etching without using an adhesive such as a three-layer FPC. Is being researched and is about to enter the practical stage.

【0008】上記フリップチップボンディング方式を詳
しく説明するために、2層FPC60の構成から説明す
ると、図3(b)に示すように、ポリイミドや、ポリイ
ミドより安価なポリエチレンテレフタレート(PET)
またはポリエチレンナフチレート(PEN)のようなポ
リエステル系樹脂から成る基材61の中央部には、ドラ
イバーICチップ62を搭載するためのチップ搭載領域
63が設定され、チップ搭載領域63の内方へ先端(イ
ンナリード)が延び出すように、銅端子64が形成され
ている。
To explain the flip chip bonding method in detail, the structure of the two-layer FPC 60 will be described. As shown in FIG. 3B, polyimide or polyethylene terephthalate (PET), which is less expensive than polyimide, is used.
Alternatively, a chip mounting area 63 for mounting a driver IC chip 62 is set at the center of a base material 61 made of a polyester resin such as polyethylene naphthylate (PEN). The copper terminal 64 is formed so that the (inner lead) extends.

【0009】上記チップ搭載領域63の周縁部は、レジ
スト56と同様のレジスト65によって被覆されてい
る。
The periphery of the chip mounting area 63 is covered with a resist 65 similar to the resist 56.

【0010】次に、2層FPC60にドライバーICチ
ップ62を搭載する場合には、チップ搭載領域63上に
異方性導電膜( Anisotropic Conducting Film;AC
F)66を貼着し、この上に、ドライバーICチップ6
2を配置して、ドライバーICチップ62に熱圧着処理
を施す。異方性導電膜66は、例えばエポキシ樹脂に導
電粒子66aを分散させて成り、熱圧着の圧力によっ
て、ドライバーICチップ62の電極上に形成されたバ
ンプ67と銅端子64との間で、導電粒子66aが押し
潰され、バンプ67と銅端子64とを電気的に接続する
と共に、熱圧着の熱によって異方性導電膜66のエポキ
シ樹脂が硬化するため、バンプ67と銅端子64とが電
気的な接続状態を保持したまま固定される。
Next, when the driver IC chip 62 is mounted on the two-layer FPC 60, an anisotropic conductive film (AC) is formed on the chip mounting area 63.
F) Attach 66, and place the driver IC chip 6
2, and the driver IC chip 62 is subjected to thermocompression bonding. The anisotropic conductive film 66 is formed, for example, by dispersing conductive particles 66 a in an epoxy resin. The conductive pressure is applied between the bump 67 formed on the electrode of the driver IC chip 62 and the copper terminal 64 by thermocompression pressure. The particles 66a are crushed to electrically connect the bump 67 and the copper terminal 64, and the epoxy resin of the anisotropic conductive film 66 is cured by heat of thermocompression bonding. Is fixed while maintaining the typical connection state.

【0011】この方法の場合、異方性導電膜66のエポ
キシ樹脂が、図3(a)の樹脂58の代わりとなるた
め、樹脂による封止工程を別途必要としない。
In the case of this method, the epoxy resin of the anisotropic conductive film 66 replaces the resin 58 of FIG. 3A, so that a separate resin sealing step is not required.

【0012】次に、上記2層FPC60が備える銅端子
64の端子配列を、図4の平面図を用いて説明する。
Next, the arrangement of the copper terminals 64 provided in the two-layer FPC 60 will be described with reference to the plan view of FIG.

【0013】矩形状の2層FPC60の一方の長辺側に
は、銅端子64としての入力端子64aが複数本配置さ
れ、他方の長辺側には、銅端子64としての出力端子6
4bが複数本配置されている。また、2層FPC60の
中央周辺には、角形のO字状に上記レジスト65が配さ
れ、その内周縁部65aの内側に、上記チップ搭載領域
63が設定されている。
A plurality of input terminals 64a as copper terminals 64 are arranged on one long side of the rectangular two-layer FPC 60, and output terminals 6 as copper terminals 64 are arranged on the other long side.
4b are arranged in plurality. The resist 65 is arranged in a square O-shape around the center of the two-layer FPC 60, and the chip mounting area 63 is set inside the inner peripheral edge 65a.

【0014】また、上記入力端子64aおよび出力端子
64bの各先端部が、チップ搭載領域63内に達するよ
うに、2層FPC60の余白スペースを利用して、各端
子64a・64bの配線が引き回されている。
The wiring of the terminals 64a and 64b is routed using the blank space of the two-layer FPC 60 so that the respective tips of the input terminals 64a and the output terminals 64b reach the chip mounting area 63. Have been.

【0015】さらに、入力端子64aは、入力側の長辺
近傍では、出力端子64bより広い幅を有し、かつ等間
隔ピッチで配置されているが、チップ搭載領域63に接
近する間に出力端子64bと同じ幅に狭められ、チップ
搭載領域63内では、ドライバーICチップ62のバン
プ67の形成位置に合うように、不等間隔で、すなわち
疎密が生じる状態で配置されている。
Further, the input terminals 64a have a wider width than the output terminals 64b in the vicinity of the long side on the input side and are arranged at equal pitches. The width is reduced to the same width as 64b, and in the chip mounting area 63, they are arranged at unequal intervals, that is, in a state where density is generated, so as to match the formation position of the bump 67 of the driver IC chip 62.

【0016】一方、出力端子64bは、同一幅のまま、
あるいは上記バンプ67のドライバーICチップ62に
おける形成ピッチまで狭められて、矩形状のチップ搭載
領域63の四辺に達するように、かつドライバーICチ
ップ62のバンプ67の形成位置に合わせて等間隔ピッ
チでその配線が引き回されているが、チップ搭載領域6
3の四隅では、配線の無い空白領域68が存在してい
る。
On the other hand, the output terminal 64b has the same width,
Alternatively, the bumps 67 are narrowed to the pitch at which the bumps 67 are formed in the driver IC chip 62, reach the four sides of the rectangular chip mounting area 63, and are arranged at regular intervals according to the positions at which the bumps 67 are formed in the driver IC chip 62. Although the wiring is routed, the chip mounting area 6
At the four corners of No. 3, there are blank areas 68 without wiring.

【0017】したがって、チップ搭載領域63の周囲で
は、総じて、基材61上に銅端子64が偏在していると
いえる。
Therefore, it can be said that the copper terminals 64 are unevenly distributed on the base material 61 around the chip mounting area 63.

【0018】なお、上記のFPC50や2層FPC60
を映画フィルムや写真フィルムのように1コマずつ縦列
形成する方式をTCP( Tape Carrier Package ) 方式
と呼んでおり、実装の量産技術において主流となってい
る。
The above-mentioned FPC 50 and two-layer FPC 60
Is called a TCP (Tape Carrier Package) type, which is a mainstream in packaging mass production technology.

【0019】特開平6−53275号公報には、TCP
方式において、インナリードボンディング時にドライバ
ーICチップの周辺に集中する機械的応力を緩和する目
的で、ドライバーICチップのコーナー部の近傍に、ダ
ミー配線を配置することが開示されている。
JP-A-6-53275 discloses that TCP is used.
In the system, it is disclosed that a dummy wiring is arranged near a corner of the driver IC chip in order to reduce mechanical stress concentrated around the driver IC chip during inner lead bonding.

【0020】[0020]

【発明が解決しようとする課題】ところが、図4に示す
従来の端子構造では、チップ搭載領域63に異方性導電
膜66を貼着してドライバーICチップ62を熱圧着す
るフリップチップボンディングの場合、基材61とは熱
膨張率が異なる銅端子64が偏在しているため、140
℃〜200℃の接続温度を得るための熱によって、TC
Pに反りやうねり等の変形が発生するという問題点が有
る。特に、基材61の材質が、上述のPETやPENの
ように熱の影響を受けやすい場合には、熱変形が顕著に
なる。
However, in the conventional terminal structure shown in FIG. 4, in the case of flip chip bonding in which the driver IC chip 62 is thermocompressed by attaching an anisotropic conductive film 66 to the chip mounting area 63. Since the copper terminals 64 having a different coefficient of thermal expansion from the base material 61 are unevenly distributed, 140
The heat required to obtain a connection temperature of
There is a problem that deformation such as warpage or undulation occurs in P. In particular, when the material of the base material 61 is easily affected by heat, such as PET or PEN described above, the thermal deformation becomes remarkable.

【0021】こうなると、ドライバーICチップ62を
搭載した2層FPC60が変形しているため、液晶パネ
ル等と接続するときに、2層FPC60と液晶パネルと
の位置合わせが困難になる。さらに、組立て品の完成後
も、2層FPC60には応力が残留するため、銅端子6
4が断線する問題や、ドライバーICチップ62と入力
端子64aとの低抵抗接続に要求される高信頼性が低下
するという問題を招来する。
In this case, since the two-layer FPC 60 on which the driver IC chip 62 is mounted is deformed, it is difficult to align the two-layer FPC 60 with the liquid crystal panel when connecting to a liquid crystal panel or the like. Furthermore, since stress remains in the two-layer FPC 60 even after the assembly is completed, the copper terminals 6
4 causes a problem of disconnection and a problem that a high reliability required for low-resistance connection between the driver IC chip 62 and the input terminal 64a is reduced.

【0022】また、特開平6−53275号公報に開示
されたダミー配線の配置では、液晶用の2層FPC60
のように、入力端子64aの配線数と出力端子64bの
配線数とが極端に相違し、配線に疎密が有る場合に、T
CPの変形防止効果が不十分である。したがって、特に
PETやPENのような熱に弱い基材を用いる場合に
は、熱圧着時にシワや断線が発生する問題を避けること
ができない。
In the arrangement of the dummy wiring disclosed in Japanese Patent Laid-Open Publication No. 6-53275, the two-layer FPC 60 for liquid crystal is used.
When the number of wires of the input terminal 64a and the number of wires of the output terminal 64b are extremely different from each other as shown in FIG.
The effect of preventing deformation of CP is insufficient. Therefore, particularly when a heat-sensitive substrate such as PET or PEN is used, the problem that wrinkles or disconnections occur during thermocompression bonding cannot be avoided.

【0023】本発明は、上記の問題点を解決するために
なされたもので、その目的は、FPCにICチップをフ
リップチップボンディングによって搭載するときに、F
PCの基材が熱や応力によって変形しにくいフレキシブ
ル配線基板の端子構造を提供すると共に、その端子構造
を用いて信頼性を高めた実装構造を提供することにあ
る。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to mount an IC chip on an FPC by flip chip bonding.
An object of the present invention is to provide a terminal structure of a flexible wiring board in which a base material of a PC is less likely to be deformed by heat or stress, and to provide a mounting structure with improved reliability using the terminal structure.

【0024】[0024]

【課題を解決するための手段】請求項1の発明に係るフ
レキシブル配線基板の端子構造は、上記の課題を解決す
るために、フレキシブル配線基板に、異方性導電膜を用
いてICチップを実装する搭載領域(例えば、インナリ
ード接続部)を備え、この搭載領域内に延び出したイン
ナリードの配線ピッチの疎密を無くすように、配線ピッ
チの疎らな部分に信号ラインと結線されないダミー端子
を設け、配線ピッチを入力信号側と出力信号側のそれぞ
れで同一の基準値に揃えたことを特徴としている。
According to a first aspect of the present invention, there is provided a terminal structure of a flexible wiring board, wherein an IC chip is mounted on the flexible wiring board using an anisotropic conductive film. A dummy terminal that is not connected to a signal line is provided in a portion where the wiring pitch is sparse so that the wiring pitch of the inner lead extending into the mounting region is eliminated. The wiring pitch is set to the same reference value on each of the input signal side and the output signal side.

【0025】上記の構成によれば、フレキシブル配線基
板にICチップを実装する場合、上記搭載領域に異方性
導電膜を設け、ICチップを異方性導電膜に圧着した
後、熱処理または紫外線等の光照射処理を施す。このと
き、搭載領域内に延び出したインナリードの配線ピッチ
の疎密を、入力信号側と出力信号側のそれぞれでダミー
端子によって無くしているので、フレキシブル配線基板
の熱伝導率のばらつきを入力信号側と出力信号側のそれ
ぞれで小さくすることができる。
According to the above arrangement, when mounting an IC chip on a flexible wiring board, an anisotropic conductive film is provided in the mounting area, and after the IC chip is pressure-bonded to the anisotropic conductive film, heat treatment or ultraviolet light is applied. Is applied. At this time, since the density of the wiring pitch of the inner leads extending into the mounting area is eliminated by the dummy terminals on each of the input signal side and the output signal side, variations in the thermal conductivity of the flexible wiring board are reduced on the input signal side. And the output signal side.

【0026】これにより、異方性導電膜に熱処理を施し
た場合、熱伝導率のばらつきに起因するフレキシブル配
線基板の反りやうねり等の変形を抑制することができ
る。その上、フレキシブル配線基板の基材に、PETや
PENのように熱の影響を受けやすいが安価な材質を用
いることが可能となる。
Thus, when the anisotropic conductive film is subjected to a heat treatment, it is possible to suppress deformation of the flexible wiring board such as warpage or undulation caused by variation in thermal conductivity. In addition, it is possible to use an inexpensive material that is easily affected by heat, such as PET or PEN, for the base material of the flexible wiring board.

【0027】また、熱処理または紫外線照射処理によっ
て異方性導電膜に含まれる熱硬化性樹脂または紫外線硬
化性樹脂の収縮によって生じる応力が、インナリードの
配線ピッチに疎密が無いことで、フレキシブル配線基板
の入力信号側と出力信号側のそれぞれに均一にかかるこ
とになる。これにより、異方性導電膜の硬化に起因する
フレキシブル配線基板の反りやうねり等の変形を抑制す
ることができる。
Further, the stress generated by the shrinkage of the thermosetting resin or the ultraviolet curable resin contained in the anisotropic conductive film due to the heat treatment or the ultraviolet irradiation treatment does not cause the wiring pitch of the inner leads to vary, so that the flexible wiring substrate Is uniformly applied to both the input signal side and the output signal side. Thereby, deformation such as warpage or undulation of the flexible wiring board due to curing of the anisotropic conductive film can be suppressed.

【0028】なお、フレキシブル配線基板に対するIC
チップの実装をTCP方式で量産する場合にも、TCP
に反りやうねり等の変形が生じない。
Note that an IC for a flexible wiring board
Even when mass mounting the chip by the TCP method, the TCP
No deformation such as warpage or undulation occurs.

【0029】このように、フレキシブル配線基板の変形
が抑制される結果、変形の残留応力が、インナリードと
ICチップのバンプとの接続部や、配線にかからないた
め、接続不良や断線等のトラブルの発生が抑制され、信
頼性の高い実装品を提供することができる。
As described above, since the deformation of the flexible wiring board is suppressed, the residual stress of the deformation is not applied to the connection portion between the inner lead and the bump of the IC chip and the wiring, so that troubles such as poor connection and disconnection are caused. Occurrence is suppressed, and a highly reliable mounted product can be provided.

【0030】また、ICチップを実装したフレキシブル
配線基板を液晶、プラズマ等を用いた表示パネルに実装
する場合、フレキシブル配線基板に変形が無いので、実
装の位置合わせが正確となり、表示パネルの良品率を向
上させることができると共に、信頼性の高い表示パネル
を提供することができる。
When a flexible wiring board on which an IC chip is mounted is mounted on a display panel using liquid crystal, plasma, or the like, since the flexible wiring board is not deformed, mounting alignment is accurate, and the display panel yield rate is improved. And a highly reliable display panel can be provided.

【0031】請求項2の発明に係るフレキシブル配線基
板の端子構造は、上記の課題を解決するために、請求項
1に記載のインナリードを先端部とする入力信号線また
は出力信号線の配線の引き回しによって生じた非配線領
域を埋めるように、非配線領域の形状に合わせてダミー
端子を設けたことを特徴としている。
According to a second aspect of the present invention, there is provided a terminal structure of a flexible wiring board for solving the above-mentioned problems. A dummy terminal is provided according to the shape of the non-wiring area so as to fill the non-wiring area generated by the routing.

【0032】上記の構成において、請求項1に記載した
インナリードの配線ピッチの疎密は、搭載するICチッ
プのバンプ形成位置にインナリードの配線を合わせるこ
とと、フレキシブル配線基板上での入出力信号線の配線
の引き回しとの両方に起因して発生するものである。配
線ピッチが疎らな領域では、自ずと配線の存在しない非
配線領域が発生する。
In the above structure, the wiring pitch of the inner leads may be adjusted by adjusting the wiring of the inner leads to the bump forming position of the IC chip to be mounted and the input / output signals on the flexible wiring board. This is caused by both the wiring of the wires. In a region where the wiring pitch is sparse, a non-wiring region in which no wiring exists naturally occurs.

【0033】そこで、非配線領域を埋め、かつ請求項1
に記載したとおりインナリードの配線ピッチの疎密を無
くすように、非配線領域の形状に合わせてダミー端子を
設ける、すなわち非配線領域の形状に合わせてダミー端
子の本数、長さ、端部形状等を設定することにより、搭
載領域の周辺から熱膨張率や応力発生を不均一にする非
配線領域が無くなるので、請求項1の構成から得られる
効果を一層向上させることができる。
Therefore, the non-wiring region is filled,
As described in, dummy terminals are provided according to the shape of the non-wiring area so as to eliminate the density of the wiring pitch of the inner leads, that is, the number, length, end shape, etc. of the dummy terminals according to the shape of the non-wiring area By setting (1), there is no non-wiring area that makes the coefficient of thermal expansion and the generation of stress non-uniform from the periphery of the mounting area, so that the effect obtained from the configuration of claim 1 can be further improved.

【0034】請求項3の発明に係るフレキシブル配線基
板の端子構造は、上記の課題を解決するために、請求項
1または2に記載の構成に加えて、上記搭載領域内に導
かれた全てのインナリードの幅を同一の基準値に揃え、
さらに上記ダミー端子を設けることによって、インナリ
ードの配線ピッチを入力信号側と出力信号側とで同一の
基準値に揃えたことを特徴としている。
According to a third aspect of the present invention, there is provided a terminal structure for a flexible wiring board, in order to solve the above-mentioned problem, in addition to the configuration according to the first or second aspect, all the terminals led into the mounting area are provided. Align the inner lead width to the same reference value,
Further, by providing the dummy terminal, the wiring pitch of the inner leads is set to the same reference value on the input signal side and the output signal side.

【0035】上記の構成によれば、全てのインナリード
の幅を同一の基準値に揃え、しかもインナリードの配線
ピッチを搭載領域全体に対して同一の基準値に揃えるこ
とで、請求項1に記載のように、インナリードの配線ピ
ッチを入力信号側と出力信号側のそれぞれで同一に揃え
るよりも、熱膨張率や、異方性導電膜の硬化時における
応力発生が、より均一化される。したがって、請求項1
または2の構成から得られる効果をより一層向上させる
ことができる。
According to the above construction, the width of all the inner leads is set to the same reference value, and the wiring pitch of the inner leads is set to the same reference value for the entire mounting area. As described above, the coefficient of thermal expansion and the generation of stress during curing of the anisotropic conductive film are more uniform than the case where the wiring pitch of the inner lead is made the same on each of the input signal side and the output signal side. . Therefore, claim 1
Alternatively, the effect obtained from the second configuration can be further improved.

【0036】請求項4の発明に係るフレキシブル配線基
板の端子構造は、上記の課題を解決するために、請求項
1、2または3に記載の構成に加えて、1つの入力信号
線を上記非配線領域を利用して複数本に分岐させ、上記
搭載領域内に導き、ICチップに形成されたバンプとの
接続面積を増大させたことを特徴としている。
According to a fourth aspect of the present invention, there is provided a terminal structure for a flexible wiring board, in order to solve the above-mentioned problem, in addition to the configuration according to the first, second or third aspect, wherein one input signal line is connected to the non-input signal line. The semiconductor device is characterized in that it is branched into a plurality of wires by using a wiring region, is guided into the mounting region, and has an increased connection area with a bump formed on an IC chip.

【0037】上記の構成によれば、ICチップは、低抵
抗接続の要求度が特に高い電極を含んでいることがあ
る。このような場合に、その電極に対応する入力信号線
を複数本に分岐させれば、複数本のインナリードとIC
チップのバンプとを接続することができるため、接続面
積を増大させ、1つの入力信号線の接続抵抗を低減する
ことができる。
According to the above configuration, the IC chip may include an electrode for which a low resistance connection is particularly required. In such a case, if the input signal line corresponding to the electrode is branched into a plurality of lines, a plurality of inner leads and ICs
Since the bumps can be connected to the chip, the connection area can be increased and the connection resistance of one input signal line can be reduced.

【0038】また、1つの入力信号線が複数箇所で接続
される結果、環境条件によりインナリードとバンプとの
接続状態が多少劣化したとしても、高い接続信頼性を維
持し続けることができる。
Further, as a result of one input signal line being connected at a plurality of locations, high connection reliability can be maintained even if the connection state between the inner lead and the bump is slightly deteriorated due to environmental conditions.

【0039】さらに、非配線領域を利用して複数本に分
岐された入力信号線は、熱膨張率や、異方性導電膜の硬
化時における応力発生を均一化するためのダミー端子と
同じ働きをするので、請求項1、2または3に記載の構
成による効果を奏した上に、1つの入力信号線の接続抵
抗を低減し、信号のS/Nを向上させると共に、高い接
続信頼性を維持することができる。
Further, the input signal line branched into a plurality of lines by using the non-wiring region has the same function as a dummy terminal for equalizing the coefficient of thermal expansion and the generation of stress when the anisotropic conductive film is cured. Therefore, in addition to the effect of the configuration according to the first, second, or third aspect, the connection resistance of one input signal line is reduced, the S / N of a signal is improved, and high connection reliability is achieved. Can be maintained.

【0040】請求項5の発明に係るICチップの実装構
造は、上記の課題を解決するために、請求項1ないし4
のいずれか1項に記載のインナリードと、ICチップに
形成されたバンプとをそれぞれ接続し、上記搭載領域に
ICチップを実装したことを特徴としている。
The mounting structure of the IC chip according to the invention of claim 5 is to solve the above-mentioned problem.
Wherein the inner lead and the bump formed on the IC chip are connected to each other, and the IC chip is mounted on the mounting area.

【0041】したがって、既に説明したとおり、信頼性
が高く、液晶やプラズマ等を用いた表示パネルの良品率
を向上させる効果を奏するICチップの実装構造を提供
することができる。
Therefore, as described above, it is possible to provide an IC chip mounting structure which is highly reliable and has an effect of improving the yield rate of a display panel using liquid crystal, plasma, or the like.

【0042】請求項6の発明に係るICチップの実装構
造は、上記の課題を解決するために、請求項5に記載の
ICチップには、信号ラインに結線されないダミーバン
プが上記ダミー端子に対応して設けられ、ダミー端子と
ダミーバンプとがそれぞれ接続されていることを特徴と
している。
According to a sixth aspect of the present invention, there is provided an IC chip mounting structure, wherein the dummy bumps not connected to the signal lines correspond to the dummy terminals in the IC chip according to the fifth aspect. And the dummy terminals and the dummy bumps are connected to each other.

【0043】上記の構成により、フレキシブル配線基板
のダミー端子とICチップのダミーバンプとを接続する
ことで、特に、フレキシブル配線基板の搭載領域に異方
性導電膜を用いてICチップを熱圧着するときに、IC
チップに加えられた熱が、ダミーバンプからダミー端子
へ伝わり、さらにフレキシブル配線基板の基材に伝わる
ので、ICチップにダミーバンプを設けない場合と比べ
て、フレキシブル配線基板における熱伝導がより均一に
行われる。この効果は、インナリードおよびダミー端子
の幅、配線ピッチが搭載領域において均一化する程、ま
たダミー端子とダミーバンプとの接続面積が搭載領域に
おいて均一化する程、向上する。
By connecting the dummy terminals of the flexible wiring board and the dummy bumps of the IC chip according to the above configuration, particularly when the IC chip is thermocompression-bonded to the mounting area of the flexible wiring board using an anisotropic conductive film. And IC
Since the heat applied to the chip is transmitted from the dummy bumps to the dummy terminals and further to the base material of the flexible wiring board, the heat conduction in the flexible wiring board is performed more uniformly than when the dummy bumps are not provided on the IC chip. . This effect is improved as the width and wiring pitch of the inner leads and the dummy terminals are made more uniform in the mounting area, and as the connection area between the dummy terminals and the dummy bumps is made more uniform in the mounting area.

【0044】したがって、請求項1ないし5のいずれか
1項に記載の構成によって得られる効果を一層向上させ
ることができる。
Therefore, the effect obtained by the configuration according to any one of claims 1 to 5 can be further improved.

【0045】[0045]

【発明の実施の形態】本発明の実施の一形態について図
1および図2に基づいて説明すれば、以下のとおりであ
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIGS.

【0046】図2に示すように、フレキシブル配線基板
としての2層FPC1は、基材2と、基材2上に、メッ
キやエッチングの手法で形成された銅端子3とで構成さ
れ、既に説明した量産対応のTCP方式により、多数の
2層FPC1が連続して縦列形成されている。また、基
材2は、ポリイミドや、ポリイミドより安価なポリエチ
レンテレフタレート(PET)またはポリエチレンナフ
チレート(PEN)のようなポリエステル系樹脂で形成
されている。
As shown in FIG. 2, the two-layer FPC 1 as a flexible wiring board is composed of a base material 2 and copper terminals 3 formed on the base material 2 by plating or etching. A large number of two-layer FPCs 1 are continuously formed in tandem by the TCP method for mass production. The substrate 2 is made of polyimide or a polyester resin such as polyethylene terephthalate (PET) or polyethylene naphthylate (PEN), which is less expensive than polyimide.

【0047】上記銅端子3の端子配列を、図1の平面図
を用いて説明する。矩形状の2層FPC1は、大きく分
けて4つの機能領域に分かれている。「第1の機能領
域」は、矩形の一方の長辺側に設定された入力接続部4
であり、入力端子4aが等間隔に配置されている。「第
2の機能領域」は、矩形の他方の長辺側に設定された出
力接続部5であり、入力端子4aより幅の狭い出力端子
5aが、入力端子4aより狭い配線ピッチで等間隔に配
置されている。なお、入力端子4aおよび出力端子5a
は、上記銅端子3を構成している。
The terminal arrangement of the copper terminals 3 will be described with reference to the plan view of FIG. The rectangular two-layer FPC 1 is roughly divided into four functional areas. The “first functional area” is the input connection unit 4 set on one long side of the rectangle.
And the input terminals 4a are arranged at equal intervals. The “second functional region” is an output connection portion 5 set on the other long side of the rectangle, and the output terminals 5a narrower than the input terminals 4a are arranged at equal intervals at a wiring pitch smaller than the input terminals 4a. Are located. The input terminal 4a and the output terminal 5a
Constitutes the copper terminal 3 described above.

【0048】上記のように、入力接続部4における入力
端子4aの幅が、出力端子5aより幅広に設定されてい
るのは、入力信号に対する抵抗をできるだけ低く抑え、
S/Nを確保するためであり、液晶表示パネルやプラズ
マ表示パネルの用途に適している。
As described above, the reason why the width of the input terminal 4a in the input connection section 4 is set wider than that of the output terminal 5a is that the resistance to the input signal is suppressed as low as possible.
This is for securing the S / N, and is suitable for use in a liquid crystal display panel or a plasma display panel.

【0049】また、「第3の機能領域」は、図1に一点
鎖線で示すように、2層FPC1の中央部に設定された
インナリード接続部6であり、図2に示す液晶駆動用の
ドライバーICチップ7が搭載される。このインナリー
ド接続部6は、請求項に記載の搭載領域に相当してい
る。最後に、「第4の機能領域」は、入力接続部4と出
力接続部5との間で、かつインナリード接続部6の周囲
に設定された引き回し配線部8であり、図1に2重枠の
二点鎖線で示すように、レジスト9により被覆される。
このレジスト9は、銅端子3を酸化あるいは電気化学反
応による劣化から保護するために設けられるものであ
る。
The "third functional area" is an inner lead connecting portion 6 set at the center of the two-layer FPC 1 as shown by a dashed line in FIG. The driver IC chip 7 is mounted. The inner lead connection portion 6 corresponds to a mounting area described in claims. Lastly, the “fourth functional area” is a routing wiring section 8 set between the input connection section 4 and the output connection section 5 and around the inner lead connection section 6. As shown by the two-dot chain line of the frame, the frame is covered with the resist 9.
This resist 9 is provided to protect the copper terminals 3 from deterioration due to oxidation or electrochemical reaction.

【0050】さらに、上記入力端子4aおよび出力端子
5aのインナリードと呼ばれる各先端部は、ドライバー
ICチップ7のバンプ10(図2参照)の形成位置に合
わせてインナリード接続部6内に達するように、引き回
し配線部8を利用して、各端子4a・5aの配線が引き
回されている。
Further, the respective tips of the input terminals 4a and the output terminals 5a, which are referred to as inner leads, reach the inner lead connection portions 6 in accordance with the positions where the bumps 10 (see FIG. 2) of the driver IC chip 7 are formed. In addition, the wiring of each terminal 4a, 5a is routed using the routing wiring section 8.

【0051】より具体的には、入力端子4aは、入力接
続部4からインナリード接続部6に接近する間に出力端
子5aとほぼ同じ幅に狭められ、そのインナリードが全
て、矩形状をなすインナリード接続部6の入力接続部4
側の長辺中央部に導かれるように、配線されている。た
だし、入力端子4aのインナリードは、ドライバーIC
チップ7のバンプ10の配列がIC作製上の制約を受け
て不等間隔になっていることに対応して、不等間隔で、
すなわち配線に疎密が生じる状態で配置されている。
More specifically, the input terminal 4a is narrowed to almost the same width as the output terminal 5a while approaching the inner lead connection portion 6 from the input connection portion 4, and all the inner leads have a rectangular shape. Input connection part 4 of inner lead connection part 6
It is wired so as to be guided to the center of the long side of the side. However, the inner lead of the input terminal 4a is a driver IC
In response to the irregular arrangement of the bumps 10 of the chip 7 due to the restrictions on IC fabrication,
That is, the wirings are arranged in a state where the density is high and low.

【0052】一方、出力端子5aは、そのインナリード
の殆どが、インナリード接続部6の出力接続部5側の長
辺に直線的に導かれるように、等間隔に配線されてい
る。ただし、出力端子5aの一部は、入力端子4aのイ
ンナリードが配された長辺に回り込み、入力端子4aの
インナリードの両端近傍に導かれるように曲折して配線
され、他の一部がインナリード接続部6の両短辺にそれ
ぞれ導かれるように曲折して配線されている。
On the other hand, the output terminals 5a are wired at equal intervals so that most of the inner leads are linearly led to the long side of the inner lead connection portion 6 on the output connection portion 5 side. However, a part of the output terminal 5a goes around the long side where the inner lead of the input terminal 4a is arranged, and is bent and wired so as to be guided near both ends of the inner lead of the input terminal 4a. The wiring is bent so as to be guided to both short sides of the inner lead connection portion 6.

【0053】このように、入力端子4aおよび出力端子
5aが、ドライバーICチップ7のバンプ10の形成位
置に合わせてインナリード接続部6内に達するように、
配線される結果、入力端子4aのインナリードが疎らに
配置された部分、およびインナリード接続部6の四隅近
傍に、従来では空白領域のまま放置されていた非配線領
域が生じている。
As described above, the input terminal 4a and the output terminal 5a reach the inner lead connection portion 6 in accordance with the position where the bump 10 of the driver IC chip 7 is formed.
As a result of the wiring, a non-wiring area, which is conventionally left as a blank area, occurs in a portion where the inner leads of the input terminal 4a are sparsely arranged and in the vicinity of the four corners of the inner lead connecting portion 6.

【0054】そこで、本発明では、この非配線領域の一
部を除く全てに、入力端子4aおよび出力端子5aのど
ちらにも接続されず浮遊状態にあるダミー端子11(図
1および図2にクロスハッチングで示す)を設けてい
る。これらのダミー端子11は、それぞれの非配線領域
における少なくともインナリード接続部6おいて、隣合
う入力端子4aや出力端子5aの配線間隔(配線ピッ
チ)と同じピッチで設けられている。また、フリップチ
ップボンディングの熱圧着工程における基材2の熱膨張
率の均一化を図る観点では、それぞれの非配線領域にお
いて、非配線領域の形状に合わせた本数、長さおよび端
部形状でダミー端子11を設けることが望ましい。
Therefore, according to the present invention, the dummy terminal 11 (which is not connected to either the input terminal 4a or the output terminal 5a) and is in a floating state is connected to all but a part of the non-wiring region. (Indicated by hatching). These dummy terminals 11 are provided at the same pitch as the wiring interval (wiring pitch) between adjacent input terminals 4a and output terminals 5a in at least the inner lead connection portion 6 in each non-wiring region. Further, from the viewpoint of making the coefficient of thermal expansion of the base material 2 uniform in the thermocompression bonding step of flip chip bonding, each non-wiring region has a dummy number, length and end shape corresponding to the shape of the non-wiring region. It is desirable to provide the terminal 11.

【0055】さらに、上記の説明から除いた非配線領域
の一部では、低抵抗接続の要求度がとりわけ高いバンプ
10と接続される入力端子4aが配置されている場合、
その入力端子4aは、図1に分岐入力端子4bで示すよ
うに、配線の途中における非配線領域を利用して、他の
入力端子4aのインナリードやダミー端子11と同一幅
の複数本に分岐され、インナリード接続部6に導かれて
いる。
Further, in a part of the non-wiring region excluded from the above description, when the input terminal 4a to be connected to the bump 10 which is particularly required to have low resistance connection is arranged.
As shown by a branch input terminal 4b in FIG. 1, the input terminal 4a uses a non-wiring area in the middle of the wiring to branch into a plurality of wires having the same width as the inner lead of the other input terminal 4a and the dummy terminal 11. And is led to the inner lead connection portion 6.

【0056】なお、配線ピッチや端子の幅について同一
とは、各端子4a・4b・5a・11の作製工程におい
て、同一の基準値に揃える意味であり、実際には配線ピ
ッチや端子の幅に一定の誤差範囲が伴うことはいうまで
もない。
It should be noted that being the same in the wiring pitch and the terminal width means that the same reference value is used in the manufacturing process of the terminals 4a, 4b, 5a and 11; It goes without saying that a certain error range is involved.

【0057】上記の構成において、従来では空白領域の
まま放置されていた非配線領域が、各端子4a・5aの
インナリードと同じ配線ピッチで設けられたダミー端子
11によって埋められていると共に、非配線領域を利用
して上記インナリードと同じ配線ピッチで複数本に枝分
かれした分岐入力端子4bによって埋められている。
In the above configuration, the non-wiring area, which was conventionally left as a blank area, is filled with the dummy terminals 11 provided at the same wiring pitch as the inner leads of the terminals 4a and 5a. It is filled with a plurality of branched input terminals 4b using the wiring area at the same wiring pitch as the inner leads.

【0058】したがって、本発明に係る2層FPC1
は、インナリード接続部6の内周辺および外周辺の全体
に、あたかも疎密の無い均一さで配線がなされているか
のような端子構造となっている。
Therefore, the two-layer FPC 1 according to the present invention
Has a terminal structure as if the wiring was made in a uniform manner without unevenness over the entire inner periphery and outer periphery of the inner lead connection portion 6.

【0059】これにより、図2に示すように、フリップ
チップボンディングにより、インナリード接続部6上に
異方性導電膜12を貼着し、この上にドライバーICチ
ップ7を配置して熱圧着処理を施したときに、インナリ
ード接続部6周辺の熱膨張率が均一化されているため、
基材2が不均一に熱膨張するということが無い。したが
って、2層FPC1自体や、TCP方式で縦列形成され
た2層FPC1に、反りやうねりのような変形が発生し
ない。また、これにより、基材2に、PETやPENの
ように熱の影響を受けやすいが安価な材質を用いること
が可能となる。
As a result, as shown in FIG. 2, the anisotropic conductive film 12 is adhered to the inner lead connection portion 6 by flip chip bonding, and the driver IC chip 7 is disposed thereon and subjected to thermocompression treatment. Is performed, the coefficient of thermal expansion around the inner lead connection portion 6 is uniform,
There is no uneven thermal expansion of the substrate 2. Therefore, deformation such as warpage or undulation does not occur in the two-layer FPC 1 itself or the two-layer FPC 1 formed in tandem by the TCP method. This also makes it possible to use an inexpensive material that is easily affected by heat, such as PET or PEN, for the substrate 2.

【0060】さらに、2層FPC1に変形が発生しない
ので、2層FPC1とドライバーICチップ7とを正確
かつ容易に位置合わせすることができ、組立て品の良品
率を向上させることができる。また、ドライバーICチ
ップ7を搭載した2層FPC1にも変形が無いため、液
晶パネル等と接続するときに、2層FPC1の組立て品
と液晶パネルとの位置合わせも容易になる。さらに、組
立て後の2層FPC1に変形の応力が残留しないため、
銅端子3が断線する問題を解消することができると共
に、ドライバーICチップ7と入力端子4aとの低抵抗
接続に要求される高信頼性を維持することができる。
Further, since no deformation occurs in the two-layer FPC 1, the two-layer FPC 1 and the driver IC chip 7 can be accurately and easily aligned with each other, and the yield of assembled products can be improved. Further, since the two-layer FPC 1 on which the driver IC chip 7 is mounted is not deformed, the alignment between the assembled product of the two-layer FPC 1 and the liquid crystal panel becomes easy when connecting to the liquid crystal panel or the like. Furthermore, since no deformation stress remains in the two-layer FPC 1 after assembly,
The problem that the copper terminal 3 is disconnected can be solved, and the high reliability required for the low resistance connection between the driver IC chip 7 and the input terminal 4a can be maintained.

【0061】さらに、低抵抗接続の要求度がとりわけ高
いバンプ10’に対して、複数本に枝分かれした分岐入
力端子4bを設けたので、環境条件により分岐入力端子
4bとバンプ10’との接続状態が多少劣化したとして
も、高い接続信頼性を維持し続けることができる。
Furthermore, a plurality of branch input terminals 4b are provided for the bumps 10 ', which require a particularly high degree of low-resistance connection, so that the connection state between the branch input terminals 4b and the bumps 10' depends on environmental conditions. , Even if is slightly degraded, it is possible to keep maintaining high connection reliability.

【0062】なお、本実施の形態では、インナリード接
続部6周辺において、入力端子4a・4bのインナリー
ド、出力端子5aのインナリード、ダミー端子11の全
てが等間隔に配置された場合を説明したが、これに限ら
ず、例えば入力端子4a・4bと出力端子5aとで、イ
ンナリードの幅を違える場合等には、入力端子4a・4
bのインナリードとダミー端子11とが第1の配線ピッ
チで等間隔に配置され、出力端子5aのインナリードと
ダミー端子11とが、第1の配線ピッチと異なる第2の
配線ピッチで等間隔に配置されることもある。
In this embodiment, the case where all of the inner leads of the input terminals 4a and 4b, the inner leads of the output terminal 5a, and the dummy terminals 11 are arranged at equal intervals around the inner lead connecting portion 6 will be described. However, the present invention is not limited to this. For example, when the width of the inner lead is different between the input terminals 4a and 4b and the output terminal 5a, the input terminals 4a and 4b
b and the dummy terminals 11 are arranged at equal intervals at a first wiring pitch, and the inner leads of the output terminals 5a and the dummy terminals 11 are equally spaced at a second wiring pitch different from the first wiring pitch. It may be arranged in.

【0063】すなわち、どのような場合にも共通してい
ることは、非配線領域におけるダミー端子11や分岐入
力端子4bのピッチを、周囲の配線ピッチとできる限り
同一となるように設定することである。こうすること
で、非配線領域を空白領域のままに残しておくより、2
層FPC1の変形を防止する高い効果を得ることができ
る。
That is, what is common in any case is that the pitch of the dummy terminal 11 and the branch input terminal 4b in the non-wiring area is set to be as close as possible to the pitch of the surrounding wiring. is there. By doing so, the non-wiring area is left as a blank area,
A high effect of preventing the deformation of the layer FPC1 can be obtained.

【0064】次に、ドライバーICチップ7の電極上に
形成されるバンプ10の設け方について図2に基づいて
説明する。図2は、図1のA−A’線矢視断面を示して
いる。ドライバーICチップ7には、入力端子4aに対
応するバンプ10が複数設けられており、さらに、ダミ
ー端子11に対応するダミーバンプ13が設けられてい
る。また、低抵抗接続の要求度がとりわけ高いドライバ
ーICチップ7の電極には、面積の大きなバンプ10’
が形成され、このバンプ10’と複数本に枝分かれした
分岐入力端子4bとが対向するように配されている。
Next, a method of providing the bumps 10 formed on the electrodes of the driver IC chip 7 will be described with reference to FIG. FIG. 2 shows a cross section taken along line AA ′ of FIG. The driver IC chip 7 is provided with a plurality of bumps 10 corresponding to the input terminals 4a, and further provided with dummy bumps 13 corresponding to the dummy terminals 11. Also, the bumps 10 ′ having a large area are provided on the electrodes of the driver IC chip 7, which are particularly required for low resistance connection.
Are formed, and the bump 10 'and the branch input terminal 4b branched into a plurality of bumps are arranged so as to face each other.

【0065】上記の異方性導電膜12は、例えばエポキ
シ樹脂に導電粒子12aを分散させて成り、フリップチ
ップボンディング時には、熱圧着の圧力によって、バン
プ10と入力端子4aとの間、バンプ10’と分岐入力
端子4bとの間、およびダミーバンプ13とダミー端子
11との間で、導電粒子12aが押し潰される。この結
果、バンプ10と入力端子4aおよびバンプ10’と分
岐入力端子4bとを電気的に接続すると共に、ダミーバ
ンプ13とダミー端子11とを熱が互いに伝わるように
接続する。また、熱圧着の熱によって異方性導電膜12
のエポキシ樹脂が硬化するため、上記の接続は、固定さ
れ保持される。
The anisotropic conductive film 12 is formed by dispersing conductive particles 12a in, for example, epoxy resin. During flip chip bonding, the pressure between the bump 10 and the input terminal 4a, the bump 10 ' The conductive particles 12 a are crushed between the dummy terminal 13 and the dummy input terminal 4 b and between the dummy bump 13 and the dummy terminal 11. As a result, the bumps 10 are electrically connected to the input terminals 4a and the bumps 10 'and the branch input terminals 4b, and the dummy bumps 13 and the dummy terminals 11 are connected so that heat is transmitted to each other. Further, the anisotropic conductive film 12 is formed by the heat of thermocompression bonding.
The above connection is fixed and held because the epoxy resin is hardened.

【0066】なお、異方性導電膜12の代わりに、紫外
線等の光照射によって硬化する光硬化性樹脂に導電粒子
を分散させた異方性導電膜を用いてもよい。
Note that, instead of the anisotropic conductive film 12, an anisotropic conductive film in which conductive particles are dispersed in a photocurable resin which is cured by irradiation with light such as ultraviolet rays may be used.

【0067】このように、バンプ10は完全に等間隔で
配列されることが望ましいが、前述のように、IC作製
上の制約によって等間隔の配列が困難な場合に、ダミー
端子11に対応するダミーバンプ13を設けたので、非
配線領域における熱伝導が均一になる。これにより、基
材2の熱膨張率を一層均一化することができる。さら
に、ダミー端子11とダミーバンプ13とを接続するこ
とで、基材2にかかる圧力が全体的に均一になることに
よっても、接続の信頼性を向上させることができる。
As described above, it is desirable that the bumps 10 are completely arranged at regular intervals. However, as described above, when it is difficult to arrange the bumps 10 at regular intervals due to restrictions on IC fabrication, the bumps 10 correspond to the dummy terminals 11. Since the dummy bumps 13 are provided, heat conduction in the non-wiring region becomes uniform. Thereby, the coefficient of thermal expansion of the substrate 2 can be made more uniform. Further, by connecting the dummy terminals 11 and the dummy bumps 13, the pressure applied to the base material 2 becomes uniform as a whole, so that the connection reliability can be improved.

【0068】また、バンプ10・10’およびダミーバ
ンプ13と、各端子4a・4b・5a・11の各々との
接続面積が全て同一となり、かつ等間隔に接続されるよ
うに、バンプ10・10’およびダミーバンプ13を設
けることで、インナリード接続部6の周囲全体で熱伝導
が均一になるため、基材2の熱膨張率を一層均一化し、
変形を確実に防止することができる。
The bumps 10 and 10 ′ are connected so that the connection areas between the bumps 10 and 10 ′ and the dummy bumps 13 and the terminals 4 a, 4 b, 5 a, and 11 are all the same and are connected at equal intervals. By providing the dummy bumps 13, the heat conduction becomes uniform around the inner lead connection portion 6, so that the coefficient of thermal expansion of the base material 2 is further uniformed,
Deformation can be reliably prevented.

【0069】なお、本実施の形態では、インナリード接
続部6における配線ピッチを同一に設定する場合を示し
たが、配線ピッチにある程度の差が有っても、従来のよ
うに非配線領域を空白領域のまま放置しておく場合に比
べて、上記の各効果を奏するものである。ただし、広い
配線ピッチが狭い配線ピッチの2倍以上になると、ボン
ディング時の熱、圧力による応力が2層FPC1に不均
一にかかるため、歪みが発生する。また、この場合、外
部よりかかる機械的な力に対して応力が集中する部分が
生じ易く、引き回し配線部8での断線につながりやすく
なる。
In this embodiment, the case where the wiring pitch in the inner lead connection portion 6 is set to be the same is shown. However, even if there is a certain difference in the wiring pitch, the non-wiring The respective effects described above are achieved as compared with the case where the blank area is left as it is. However, if the wide wiring pitch is twice or more as large as the narrow wiring pitch, stress due to heat and pressure during bonding is unevenly applied to the two-layer FPC1, so that distortion occurs. Further, in this case, a portion where stress is concentrated due to a mechanical force applied from the outside is likely to be generated, and it is easy to cause disconnection in the routing wiring portion 8.

【0070】[0070]

【発明の効果】請求項1の発明に係るフレキシブル配線
基板の端子構造は、以上のように、フレキシブル配線基
板に、異方性導電膜を用いてICチップを実装する搭載
領域を備え、この搭載領域内に延び出したインナリード
の配線ピッチの疎密を無くすように、配線ピッチの疎ら
な部分に信号ラインと結線されないダミー端子を設け、
配線ピッチを入力信号側と出力信号側のそれぞれで同一
の基準値に揃えた構成である。
According to the terminal structure of the flexible wiring board according to the first aspect of the present invention, as described above, the flexible wiring board is provided with a mounting area for mounting an IC chip using an anisotropic conductive film. A dummy terminal that is not connected to a signal line is provided in a part where the wiring pitch is sparse so as to eliminate the sparseness of the wiring pitch of the inner lead extending into the region,
The wiring pitch is set to the same reference value on each of the input signal side and the output signal side.

【0071】それゆえ、インナリードの配線ピッチの疎
密を、入力信号側と出力信号側のそれぞれでダミー端子
によって無くしているので、フレキシブル配線基板の熱
伝導率のばらつきを入出力信号側のそれぞれで小さくす
ることができる。これにより、異方性導電膜に熱処理を
施した場合、熱伝導率のばらつきに起因するフレキシブ
ル配線基板の反りやうねり等の変形を抑制することがで
きる。
Therefore, since the density of the wiring pitch of the inner leads is eliminated by the dummy terminals on each of the input signal side and the output signal side, the variation in the thermal conductivity of the flexible wiring board is reduced on each of the input and output signal sides. Can be smaller. Thereby, when the heat treatment is performed on the anisotropic conductive film, it is possible to suppress deformation of the flexible wiring board such as warpage or undulation due to variation in thermal conductivity.

【0072】また、異方性導電膜に含まれる熱硬化性樹
脂または光硬化性樹脂の収縮によって生じる応力が、フ
レキシブル配線基板の入力信号側と出力信号側のそれぞ
れに均一にかかるので、異方性導電膜の硬化に起因する
フレキシブル配線基板の反りやうねり等の変形を抑制す
ることができる。
Further, since the stress generated by the contraction of the thermosetting resin or the photocurable resin contained in the anisotropic conductive film is uniformly applied to each of the input signal side and the output signal side of the flexible wiring board, It is possible to suppress deformation such as warpage or undulation of the flexible wiring board due to curing of the conductive conductive film.

【0073】この結果、(1) 量産対応のTCPに反りや
うねり等の変形が生じない、(2) フレキシブル配線基板
にICチップを実装した実装品において、接続不良や断
線等のトラブルの発生が抑制される、(3) 実装品を組付
ける液晶等表示パネルの良品率を向上させることができ
る、(4) 信頼性の高い表示パネルを提供できるという種
々の優れた効果を併せて奏する。
As a result, (1) deformation such as warpage or undulation does not occur in the mass-produced TCP, and (2) troubles such as poor connection or disconnection occur in a mounted product in which an IC chip is mounted on a flexible wiring board. Various advantages are also obtained, namely: (3) it is possible to improve the non-defective rate of a display panel such as a liquid crystal in which a mounted product is assembled, and (4) it is possible to provide a highly reliable display panel.

【0074】請求項2の発明に係るフレキシブル配線基
板の端子構造は、以上のように、請求項1に記載のイン
ナリードを先端部とする入力信号線または出力信号線の
配線の引き回しによって生じた非配線領域を埋めるよう
に、非配線領域の形状に合わせてダミー端子を設けた構
成である。
As described above, the terminal structure of the flexible wiring board according to the second aspect of the present invention is generated by the wiring of the input signal lines or the output signal lines having the inner leads as the end portions. In this configuration, dummy terminals are provided in accordance with the shape of the non-wiring region so as to fill the non-wiring region.

【0075】それゆえ、配線ピッチが疎らな領域で自ず
と発生する非配線領域の形状に合わせて、インナリード
の配線ピッチの疎密を無くすようにダミー端子を設ける
ことにより、搭載領域の周辺から熱膨張率や応力発生を
不均一にする非配線領域が無くなるので、請求項1の構
成による効果を一層向上させることができるという効果
を奏する。
Therefore, by providing dummy terminals in accordance with the shape of the non-wiring region which naturally occurs in the region where the wiring pitch is sparse, the dummy terminals are provided so as to eliminate the sparseness of the wiring pitch of the inner leads, thereby allowing thermal expansion from the periphery of the mounting region. Since there is no non-wiring region that makes the rate and stress generation non-uniform, the effect of the configuration of claim 1 can be further improved.

【0076】請求項3の発明に係るフレキシブル配線基
板の端子構造は、以上のように、請求項1または2に記
載の構成に加えて、上記搭載領域内に導かれた全てのイ
ンナリードの幅を同一の基準値に揃え、さらに上記ダミ
ー端子を設けることによって、インナリードの配線ピッ
チを入力信号側と出力信号側とで同一の基準値に揃えた
構成である。
According to a third aspect of the present invention, as described above, in addition to the configuration of the first or second aspect, the width of all the inner leads led into the mounting area is provided. Are arranged to the same reference value, and the dummy terminals are provided, so that the wiring pitch of the inner leads is adjusted to the same reference value on the input signal side and the output signal side.

【0077】それゆえ、全てのインナリードの幅を同一
の基準値に揃え、しかもインナリードの配線ピッチを搭
載領域全体に対して同一の基準値に揃えることで、熱膨
張率や、異方性導電膜の硬化時における応力発生が、よ
り均一化されるので、請求項1または2の構成による効
果をより一層向上させることができるという効果を奏す
る。
Therefore, the widths of all the inner leads are set to the same reference value, and the wiring pitch of the inner leads is set to the same reference value for the entire mounting area. Since the stress generation during the curing of the conductive film is made more uniform, the effect of the configuration of claim 1 or 2 can be further improved.

【0078】請求項4の発明に係るフレキシブル配線基
板の端子構造は、以上のように、請求項1、2または3
に記載の構成に加えて、1つの入力信号線を上記非配線
領域を利用して複数本に分岐させ、上記搭載領域内に導
き、ICチップに形成されたバンプとの接続面積を増大
させた構成である。
The terminal structure of the flexible wiring board according to the fourth aspect of the present invention is as described above.
In addition to the configuration described in 1 above, one input signal line is branched into a plurality of lines by using the non-wiring region, guided into the mounting region, and the connection area with the bump formed on the IC chip is increased. Configuration.

【0079】それゆえ、低抵抗接続の要求度が特に高い
電極をICチップが含んでいる場合に、その電極に対応
する入力信号線を複数本に分岐させれば、ICチップの
バンプとの接続面積を増大させ、1つの入力信号線の接
続抵抗を低減することができる。また、1つの入力信号
線が複数箇所で接続される結果、環境条件によりインナ
リードとバンプとの接続状態が多少劣化したとしても、
高い接続信頼性を維持し続けることができる。さらに、
非配線領域を利用して複数本に分岐された入力信号線
は、上記ダミー端子と同じ働きをするので、請求項1、
2または3に記載の構成による効果を奏した上に、1つ
の入力信号線の接続抵抗を低減し、信号のS/Nを向上
させることができ、接続信頼性を長期間維持することが
できるという効果を奏する。
Therefore, when the IC chip includes an electrode for which low resistance connection is particularly required, if the input signal line corresponding to the electrode is branched into a plurality of lines, the connection with the bump of the IC chip can be made. The area can be increased, and the connection resistance of one input signal line can be reduced. Also, even if the connection state between the inner lead and the bump is slightly deteriorated due to environmental conditions as a result of one input signal line being connected at a plurality of locations,
High connection reliability can be maintained. further,
The input signal lines branched into a plurality of lines by using the non-wiring region have the same function as the dummy terminals, and therefore, are set forth in claim 1,
In addition to the effects of the configuration described in 2 or 3, the connection resistance of one input signal line can be reduced, the signal S / N can be improved, and the connection reliability can be maintained for a long time. This has the effect.

【0080】請求項5の発明に係るICチップの実装構
造は、以上のように、請求項1ないし4のいずれか1項
に記載のインナリードと、ICチップに形成されたバン
プとをそれぞれ接続し、上記搭載領域にICチップを実
装した構成である。
The mounting structure of an IC chip according to a fifth aspect of the present invention connects the inner lead according to any one of the first to fourth aspects and the bump formed on the IC chip as described above. Then, an IC chip is mounted on the mounting area.

【0081】それゆえ、信頼性が高く、かつ液晶やプラ
ズマ等を用いた表示パネルの良品率を向上させることが
できるICチップの実装構造を提供することができると
いう効果を奏する。
Therefore, there is an effect that it is possible to provide a mounting structure of an IC chip which has high reliability and can improve the yield rate of a display panel using liquid crystal or plasma.

【0082】請求項6の発明に係るICチップの実装構
造は、以上のように、請求項5に記載のICチップに
は、信号ラインに結線されないダミーバンプが上記ダミ
ー端子に対応して設けられ、ダミー端子とダミーバンプ
とがそれぞれ接続されている構成である。
According to the mounting structure of the IC chip according to the invention of claim 6, as described above, the IC chip according to claim 5 is provided with dummy bumps not connected to signal lines, corresponding to the dummy terminals, In this configuration, the dummy terminals and the dummy bumps are connected to each other.

【0083】それゆえ、特に、フレキシブル配線基板の
搭載領域に異方性導電膜を用いてICチップを熱圧着す
るときに、ICチップに加えられた熱が、ダミーバンプ
からダミー端子へ伝わり、さらにフレキシブル配線基板
の基材に伝わるので、ICチップにダミーバンプを設け
ない場合と比べて、フレキシブル配線基板における熱伝
導がより均一に行われる。この効果は、インナリードお
よびダミー端子の幅、配線ピッチが搭載領域において均
一化する程、またダミー端子とダミーバンプとの接続面
積が搭載領域において均一化する程、向上する。したが
って、請求項1ないし5のいずれか1項に記載の構成に
よる効果を一層向上させることができるという効果を奏
する。
Therefore, particularly when the IC chip is thermocompression-bonded to the mounting region of the flexible wiring board by using the anisotropic conductive film, the heat applied to the IC chip is transmitted from the dummy bump to the dummy terminal, and the flexible terminal is further flexible. Since the heat is transmitted to the base material of the wiring board, the heat conduction in the flexible wiring board is performed more uniformly as compared with the case where no dummy bump is provided on the IC chip. This effect is improved as the width and wiring pitch of the inner leads and the dummy terminals are made more uniform in the mounting area, and as the connection area between the dummy terminals and the dummy bumps is made more uniform in the mounting area. Therefore, the effect of the configuration according to any one of claims 1 to 5 can be further improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るフレキシブル配線基板の端子配列
の一構成例を平面的に示す説明図である。
FIG. 1 is an explanatory diagram illustrating a planar configuration example of a terminal arrangement of a flexible wiring board according to the present invention.

【図2】図1のA−A’線矢視断面を示す模式図であ
る。
FIG. 2 is a schematic view showing a cross section taken along line AA ′ of FIG. 1;

【図3】(a)は、従来のインナリードボンディングに
よってICチップが実装された3層構成のフレキシブル
配線基板を示す断面図、(b)は、従来のフリップチッ
プボンディングによってICチップが実装された2層構
成のフレキシブル配線基板を示す断面図であり、図4の
X−X’線矢視断面図である。
3A is a cross-sectional view showing a three-layer flexible wiring board on which an IC chip is mounted by conventional inner lead bonding, and FIG. 3B is a cross-sectional view showing an IC chip mounted by conventional flip chip bonding; FIG. 5 is a cross-sectional view illustrating a flexible wiring board having a two-layer configuration, and is a cross-sectional view taken along line XX ′ of FIG. 4.

【図4】従来のフレキシブル配線基板の端子配列の一構
成例を平面的に示す説明図である。
FIG. 4 is a plan view illustrating an example of a configuration of a conventional terminal arrangement of a flexible wiring board.

【符号の説明】 1 2層FPC(フレキシブル配線基板) 3 銅端子(入力信号線および出力信号線) 4a 入力端子(入力信号線) 4b 分岐入力端子 5a 出力端子(出力信号線) 6 インナリード接続部(搭載領域) 7 ドライバーICチップ 10 バンプ 10’ バンプ 11 ダミー端子 12 異方性導電膜 12a 導電粒子 13 ダミーバンプ[Description of Signs] 1 2-layer FPC (flexible wiring board) 3 Copper terminal (input signal line and output signal line) 4a Input terminal (input signal line) 4b Branch input terminal 5a Output terminal (output signal line) 6 Inner lead connection Part (mounting area) 7 Driver IC chip 10 Bump 10 'Bump 11 Dummy terminal 12 Anisotropic conductive film 12a Conductive particle 13 Dummy bump

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 23/50 H01L 23/50 Y (58)調査した分野(Int.Cl.7,DB名) H01L 23/12 H01L 21/52 H01L 21/60 311 H01L 23/50 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 identification code FI H01L 23/50 H01L 23/50 Y (58) Investigated field (Int.Cl. 7 , DB name) H01L 23/12 H01L 21 / 52 H01L 21/60 311 H01L 23/50

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】フレキシブル配線基板に、異方性導電膜を
用いてICチップを実装する搭載領域を備え、この搭載
領域内に延び出したインナリードの配線ピッチの疎密を
無くすように、配線ピッチの疎らな部分に信号ラインと
結線されないダミー端子を設け、配線ピッチを入力信号
側と出力信号側のそれぞれで同一の基準値に揃えたこと
を特徴とするフレキシブル配線基板の端子構造。
A flexible wiring board is provided with a mounting area for mounting an IC chip using an anisotropic conductive film, and the wiring pitch of inner leads extending into the mounting area is reduced so that the wiring pitch does not vary. A terminal structure of a flexible wiring board, wherein dummy terminals not connected to signal lines are provided in sparse portions of the wiring lines, and the wiring pitch is set to the same reference value on each of the input signal side and the output signal side.
【請求項2】上記インナリードを先端部とする入力信号
線または出力信号線の配線の引き回しによって生じた非
配線領域を埋めるように、非配線領域の形状に合わせて
ダミー端子を設けたことを特徴とする請求項1に記載の
フレキシブル配線基板の端子構造。
2. A dummy terminal according to the shape of a non-wiring region so as to fill a non-wiring region generated by routing of input signal lines or output signal lines having the inner lead as a tip. The terminal structure of a flexible wiring board according to claim 1, wherein:
【請求項3】上記搭載領域内に導かれた全てのインナリ
ードの幅を同一の基準値に揃え、さらに上記ダミー端子
を設けることによって、インナリードの配線ピッチを入
力信号側と出力信号側とで同一の基準値に揃えたことを
特徴とする請求項1または2に記載のフレキシブル配線
基板の端子構造。
3. The wiring width of the inner leads is adjusted between the input signal side and the output signal side by setting the widths of all the inner leads led into the mounting area to the same reference value and providing the dummy terminals. 3. The terminal structure of a flexible wiring board according to claim 1, wherein the same reference value is set.
【請求項4】1つの入力信号線を上記非配線領域を利用
して複数本に分岐させ、上記搭載領域内に導き、ICチ
ップに形成されたバンプとの接続面積を増大させたこと
を特徴とする請求項1、2または3に記載のフレキシブ
ル配線基板の端子構造。
4. The method according to claim 1, wherein one input signal line is branched into a plurality of lines by using said non-wiring region, and is guided into said mounting region to increase a connection area with a bump formed on an IC chip. The terminal structure of a flexible wiring board according to claim 1, 2 or 3.
【請求項5】請求項1ないし4のいずれか1項に記載の
インナリードと、ICチップに形成されたバンプとをそ
れぞれ接続し、上記搭載領域にICチップを実装したこ
とを特徴とするICチップの実装構造。
5. An IC wherein the inner lead according to claim 1 is connected to a bump formed on an IC chip, and the IC chip is mounted on the mounting area. Chip mounting structure.
【請求項6】上記ICチップには、信号ラインに結線さ
れないダミーバンプが上記ダミー端子に対応して設けら
れ、ダミー端子とダミーバンプとがそれぞれ接続されて
いることを特徴とする請求項5に記載のICチップの実
装構造。
6. The IC chip according to claim 5, wherein a dummy bump not connected to a signal line is provided on the IC chip in correspondence with the dummy terminal, and the dummy terminal and the dummy bump are connected to each other. IC chip mounting structure.
JP06693196A 1996-03-22 1996-03-22 Terminal structure of flexible wiring board and mounting structure of IC chip using the same Expired - Fee Related JP3207743B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06693196A JP3207743B2 (en) 1996-03-22 1996-03-22 Terminal structure of flexible wiring board and mounting structure of IC chip using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06693196A JP3207743B2 (en) 1996-03-22 1996-03-22 Terminal structure of flexible wiring board and mounting structure of IC chip using the same

Publications (2)

Publication Number Publication Date
JPH09260579A JPH09260579A (en) 1997-10-03
JP3207743B2 true JP3207743B2 (en) 2001-09-10

Family

ID=13330241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06693196A Expired - Fee Related JP3207743B2 (en) 1996-03-22 1996-03-22 Terminal structure of flexible wiring board and mounting structure of IC chip using the same

Country Status (1)

Country Link
JP (1) JP3207743B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6322225B1 (en) 1993-12-17 2001-11-27 Enplas Corporation Light scattering guiding light source device and liquid crystal display
US6556347B1 (en) 1998-12-18 2003-04-29 Mitsubisi Rayon Co., Ltd. Rear projection screen

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW487896B (en) 2000-02-24 2002-05-21 Seiko Epson Corp Mounting structure for semiconductor device, electro-optical device, and electronic apparatus
JP2002083845A (en) 2000-07-05 2002-03-22 Sharp Corp Flexible wiring substrate, flexible wiring substrate mounted with IC chip, display device using the same, IC chip mounting structure, bonding method of flexible wiring substrate mounted with IC chip
JP4595470B2 (en) * 2004-09-30 2010-12-08 セイコーエプソン株式会社 Chip-on-film circuit board and image display device using the chip-on-film circuit board
JP4786976B2 (en) * 2005-09-13 2011-10-05 パナソニック株式会社 WIRING BOARD, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR DEVICE
JP2007150088A (en) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd Wiring board and manufacturing method thereof
JP4781097B2 (en) * 2005-12-05 2011-09-28 ルネサスエレクトロニクス株式会社 Tape carrier package and display device equipped with the same
KR100681398B1 (en) 2005-12-29 2007-02-15 삼성전자주식회사 Heat-dissipating semiconductor chip and tape wiring board and tape package using same
KR100788415B1 (en) 2006-03-31 2007-12-24 삼성전자주식회사 Tape Wiring Substrate with Improved EMI Characteristics and Tape Package Using the Same
JP5068067B2 (en) 2006-11-22 2012-11-07 株式会社ジャパンディスプレイイースト Display device and flat display device
JP4588748B2 (en) * 2007-09-25 2010-12-01 Okiセミコンダクタ株式会社 COF package
JP5253450B2 (en) * 2010-05-10 2013-07-31 ラピスセミコンダクタ株式会社 COF package
TW201606952A (en) * 2014-06-27 2016-02-16 大日本印刷股份有限公司 Flip-chip substrate and method of manufacturing electronic device using the same
KR102329799B1 (en) 2017-08-11 2021-11-22 삼성전자주식회사 Semiconductor package
KR102481818B1 (en) * 2017-08-22 2022-12-28 삼성디스플레이 주식회사 Electronic component, electric device including the same
TWI750755B (en) * 2020-07-31 2021-12-21 頎邦科技股份有限公司 Layer structure of flexible printed circuit board
TWI748668B (en) * 2020-09-29 2021-12-01 頎邦科技股份有限公司 Layout structure of flexible printed circuit board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6322225B1 (en) 1993-12-17 2001-11-27 Enplas Corporation Light scattering guiding light source device and liquid crystal display
US6556347B1 (en) 1998-12-18 2003-04-29 Mitsubisi Rayon Co., Ltd. Rear projection screen
US6760155B2 (en) 1998-12-18 2004-07-06 Mitsubishi Rayon Co., Ltd Rear projection screen

Also Published As

Publication number Publication date
JPH09260579A (en) 1997-10-03

Similar Documents

Publication Publication Date Title
JP3207743B2 (en) Terminal structure of flexible wiring board and mounting structure of IC chip using the same
KR100321883B1 (en) Structure and method of mounting semiconductor device and liquid crystal display device
US6320691B1 (en) Electrode connection method
JP3780996B2 (en) Circuit board, mounting structure of semiconductor device with bump, mounting method of semiconductor device with bump, electro-optical device, and electronic device
US5084961A (en) Method of mounting circuit on substrate and circuit substrate for use in the method
US20040108594A1 (en) Semiconductor device
JP3285168B2 (en) Display device mounting structure and mounting method
US6738123B1 (en) Drive circuit connection structure including a substrate, circuit board, and semiconductor device, and display apparatus including the connection structure
KR20040033264A (en) Circuit board, mounting structure of a ball grid array, and electro-optical device and electronic apparatus
JP3063846B2 (en) Semiconductor device
US7439611B2 (en) Circuit board with auxiliary wiring configuration to suppress breakage during bonding process
US6674155B2 (en) Chip carrier film, method of manufacturing the chip carrier film and liquid crystal display using the chip carrier film
JP2602237B2 (en) Liquid crystal display
JP3685624B2 (en) Mounted component, liquid crystal display panel using the same, and method of manufacturing the liquid crystal display panel
US20030218190A1 (en) Electronic device and method of manufacturing the same, and electronic instrument
JP4443694B2 (en) Support base for semiconductor device having wiring pattern and liquid crystal display device
JP2803699B2 (en) IC chip mounting structure
JP2002236458A (en) Display device mounting structure
JP3601455B2 (en) Liquid crystal display
JP3987288B2 (en) Semiconductor element mounting structure and liquid crystal display device
JP2669352B2 (en) Liquid crystal display
JP4518025B2 (en) Circuit board, bumped semiconductor element mounting structure, electro-optical device, and electronic device
JP4270210B2 (en) Circuit board, bumped semiconductor element mounting structure, electro-optical device, and electronic device
JP3608514B2 (en) Semiconductor element mounting structure and electronic device
JPH0682706B2 (en) Connection

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070706

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080706

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080706

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090706

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130706

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees