Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3208826B2 - 構造物試験機の制御装置 - Google Patents
[go: Go Back, main page]

JP3208826B2 - 構造物試験機の制御装置 - Google Patents

構造物試験機の制御装置

Info

Publication number
JP3208826B2
JP3208826B2 JP07872192A JP7872192A JP3208826B2 JP 3208826 B2 JP3208826 B2 JP 3208826B2 JP 07872192 A JP07872192 A JP 07872192A JP 7872192 A JP7872192 A JP 7872192A JP 3208826 B2 JP3208826 B2 JP 3208826B2
Authority
JP
Japan
Prior art keywords
load
signal
correction coefficient
target
target signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07872192A
Other languages
English (en)
Other versions
JPH05240732A (ja
Inventor
裕也 三田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP07872192A priority Critical patent/JP3208826B2/ja
Publication of JPH05240732A publication Critical patent/JPH05240732A/ja
Application granted granted Critical
Publication of JP3208826B2 publication Critical patent/JP3208826B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、航空機や建築物など
の構造物を構成する複数個の構成要素の静的強度試験や
疲労試験などを行う構造物試験機の制御装置に係り、特
に、フィードバック制御中の負荷信号の補正に関するも
のである。
【0002】
【従来の技術】従来、この種のフィードバック制御中の
負荷信号の補正を行う構造物試験機の制御装置として、
図5に示すようなものが知られている。以下、図に従っ
て説明する。
【0003】21は、構造物の各構成要素から計測され
た応答信号をデジタル信号に変換する信号変換部、22
は、信号変換部21によってデジタル信号に変換された
応答信号のピーク(山)とトラフ(谷)を検出し、検出
したピークとトラフから応答信号の振幅を求め、目標信
号の振幅との差(ε)を検出する応答信号解析部、23
は、応答信号解析部22により得られた差εに基づいて
次回に出力する負荷信号の補正計算を行う補正演算部、
24は、補正演算部23の補正計算に用いられる補正係
数(n)が記憶されている記憶装置、25は、補正演算
部23により計算された負荷信号を構造物の各構成要素
に出力する負荷信号出力部である。
【0004】なお、図6は、計測した応答信号と、目標
信号との差を示す図である。図6中の実線の波形は目標
信号であり、点線の波形は応答信号である。図6(a)
は、応答信号が目標信号より小さい場合を示し、図6
(b)は、逆に応答信号が目標信号より大きい場合を示
す。
【0005】上述の応答信号解析部22は、計測した応
答信号のピークとトラフから振幅Resp を求め、目標信
号の振幅Rangeとの差ε((Range−Resp )/2)を
求める。補正演算部23は、記憶装置24に記憶されて
いる補正係数nと応答信号解析部22によって求められ
たεとに基づいて、次式(1)で表される補正計算を応
答信号のピークとトラフが検出されるたびに行う。 負荷信号 = 目標信号 + (1/n) × ε ………(1) すなわち、補正演算部23は、応答信号と目標信号との
ずれを徐々に補正し、目標信号に近い応答信号を得られ
るように負荷信号を上記の補正計算によって求める。
【0006】
【発明が解決しようとする課題】しかしながら、このよ
うな構成を有する従来例の場合には、次のような問題が
ある。
【0007】すなわち、この種の構造物の試験では、そ
の構成要素に対して異なる振幅の目標信号を組み合わせ
て連続的に作用させていくのであるが、前回の目標信号
が相違すると今回の目標信号が同じであっても、計測さ
れる応答信号と、目標信号との間に大きな違いが生じる
ことが経験的に認められる。例えば、前回の荷重として
7tに相当する目標信号を加え、その後に今回の荷重と
して10tに相当する目標信号を加えた場合に計測され
る応答信号と、前回の荷重として6tに相当する目標信
号を加え、その後に今回の荷重として10tに相当する
目標信号を加えた場合に計測される応答信号とでは、そ
れぞれ10tに相当する目標信号との差が異なってくる
のである。このように前回の目標信号と今回の目標信号
との組合せパターン(以下、負荷パターンという)の相
違によって、計測される応答信号と、目標信号との差が
異なってくるにもかかわらず、従来例では上述のように
負荷パターンにかかわりなく一定の補正係数で目標信号
を補正して負荷信号を作成していたので、負荷点に対し
て目標信号に忠実な負荷を与えることができないという
問題点がある。
【0008】さらに、この種の構造物の試験では、各構
成要素の負荷点に対して並列的に負荷を作用させている
ので、各負荷点は互いに干渉を受ける。このように負荷
点間の干渉があるために、応答信号と目標信号との間に
差が生じることもある。しかも、負荷点間の干渉は、常
に一定のものでないので、従来例のように一定の補正係
数で目標信号を補正して負荷信号を作成しても、負荷点
に対して目標信号に忠実な負荷を与えることが困難であ
る。
【0009】この発明は、このような事情に鑑みてなさ
れたものであって、構造物の複数個の構成要素に対する
試験において、負荷パターンの相違や負荷点間の相互干
渉の影響を受けずに負荷信号を正確に補正し、各負荷点
でのフィードバック制御の精度を向上することができる
構造物試験機の制御装置を提供することを目的とする。
【0010】
【課題を解決するための手段】この発明は、このような
目的を達成するために、次のような構成をとる。すなわ
ち、この発明は、被試験構造物の複数個の負荷点に対し
てそれぞれ個別に負荷信号を出力する負荷信号出力手段
と、前記構造物の複数個の負荷点からそれぞれ個別に応
答信号を入力する応答信号入力手段と、前回の目標信号
と今回の目標信号との組合せである負荷パターンごとに
負荷信号を補正するための補正係数を記憶する補正係数
記憶手段と、前記応答信号入力手段から入力された応答
信号とそれに対応した目標信号との差分に基づいて新た
な補正係数を算出し、前記補正係数記憶手段に記憶され
た補正係数を更新する補正係数更新手段と、前記補正係
数記憶手段に記憶された補正係数を用いて次回に発生さ
せる負荷パターンに応じた負荷信号を算出する演算手段
とを備えたものである。
【0011】
【作用】この発明の作用は次のとおりである。ある種の
負荷パターンの負荷信号を出力する場合、演算手段は補
正係数記憶手段から、当該負荷パターンに対応した補正
係数を読み出し、その補正係数を使って目標信号を補正
することにより、負荷パターンに応じた負荷信号を算出
する。この負荷信号は負荷信号出力手段を介して、構造
物の各負荷点に出力される。構造物の各負荷点で計測さ
れた応答信号は、応答信号入力手段から取り込まれる。
補正係数更新手段は、入力された応答信号とそれに対応
した目標信号との差分に基づいて新たな補正係数を算出
し、補正係数記憶手段に記憶された補正係数を更新す
る。次に、同じ負荷パターンの負荷信号を出力する場合
は、補正係数記憶手段に記憶された新たな補正係数を使
って、負荷信号が算出される。以下、応答信号が入力さ
れるごとに、上述の補正係数の更新を行っていく。
【0012】
【実施例】以下、図面を参照してこの発明の一実施例を
説明する。図1は、本実施例に係る構造物試験機の制御
装置の概略構成を示すブロック図である。
【0013】図1において、1は、構造試験用アナログ
制御装置(図示せず)から入力した応答信号をデジタル
信号に変換するA/D(Analog to Digital)変換器であ
る。A/D変換器1は、構造物の各負荷点に対応した複
数個のチャネルを備えている。このA/D変換器1は、
この発明の応答信号入力手段に相当する。
【0014】2は、構造試験用アナログ制御装置(図示
せず)に対してデジタル信号で記憶されている負荷信号
をアナログ信号に変換して出力するD/A(Digital to
Analog)変換器である。D/A変換器2は、構造物の各
負荷点に対応した複数個のチャネルを備えている。この
D/A変換器2は、この発明の負荷信号出力手段に相当
する。
【0015】10は構造物試験機の制御装置を示してい
る。構造物試験機の制御装置10は、補助記憶装置3、
CPU(中央処理装置:Central Processing Unit )
4、RAM(Ramdom Access Memory)5、CRT(Cath
ode Ray Tube)および、K/B(Key Board )からなる
入出力装置6、入出力インターフェイス7により構成さ
れている。
【0016】補助記憶装置3には、後述する負荷信号の
補正処理の手順(プログラム)や、構造物試験に用いる
目標信号に関するデータ、負荷信号を補正するための補
正係数に関するデータなどがあらかじめ記憶されてい
る。CPU4は、補助記憶装置3に記憶されているプロ
グラムに従って、負荷信号の算出処理や補正係数の更新
処理などを行うもので、この発明の演算手段および、補
正係数更新手段に相当する。RAM5は、補助記憶装置
3から読み出された補正係数などを記憶するもので、こ
の発明の補正係数記憶手段に相当する。
【0017】CPU4、RAM5と、A/D変換器1、
D/A変換器2、補助記憶装置3、入出力装置6は、入
出力インターフェイス7により接続されている。
【0018】次に、上述の構成を備えた構造物試験機の
制御装置の補正処理を、図2に従って説明する。構造物
の各構成要素から計測された応答信号は、A/D変換器
1によってデジタル信号に変換され、構造物試験機の制
御装置10に取り込まれる(ステップS1)。
【0019】次に、ステップS1で取り込まれた応答信
号のピークとトラフを検出し、図6の応答信号の振幅R
esp を求める(ステップS2)。また、求めた振幅R
esp とそれに対応する目標信号の振幅は、入出力装置6
に表示される。
【0020】CRT6の表示を参照してオペレータは、
補正係数の更新を行うか否かを判断し、入出力装置6か
ら入力する。なお、この判断については、後述する。入
出力装置6からの入力指示に従って、補正係数を更新す
るか否かを判定し(ステップS3)、補正係数を更新す
るのであれば、ステップS4の補正係数更新処理を実行
し、補正係数を更新しないのであれば、ステップS5の
補正計算処理を実行する。
【0021】ここで、図3を参照してRAM5に記憶さ
れた補正係数について説明する。負荷信号を補正するた
めの補正係数は、ある負荷に相当する目標荷重とその目
標荷重の出力の1回前に出力した目標荷重との組合せ
(負荷パターン)に対応付けたマトリクス状に記憶され
ている。これは、上述したように、前回の目標信号が相
違すると今回の目標信号が同じであっても、計測される
応答信号と、目標信号との間に大きな違いが生じること
が経験的に認められるからである。例えば、図4の
(a)に示すように、3tに相当する目標荷重の出力か
ら4tに相当する目標荷重を出力する際に、4tに相当
する目標荷重を出力するための負荷信号を得るための補
正係数としてはM34を用いるが、図4の(b)に示すよ
うに、2tに相当する目標荷重の出力から4tに相当す
る目標荷重を出力する際に、4tに相当する目標荷重を
出力するための負荷信号を得るための補正係数としては
別の補正係数M24が用いられる。
【0022】以下、上述の補正係数の更新を行うか否か
の判断について説明する。補正係数は、以下のステップ
S5で述べるように、試験中に次回出力させる負荷信号
の補正計算に用いられるものであり、その更新は、以下
のステップS4で述べるように、応答信号と目標信号と
に基づいて、その差分を徐々に目標信号に近づけていく
ものである。しかし、補正の目的は、目標信号に相当す
る荷重が負荷点にかかるような負荷信号が出力されるよ
うに、出力負荷信号を調整することにある。従って、上
述の入出力装置6に表示された応答信号の振幅と目標信
号の振幅とに基づいて、負荷点に目標荷重に相当する荷
重がかかるような負荷信号が既に出力されていると判断
したのであれば、それ以上の補正係数の更新は不要であ
る。すなわち、現在記憶している補正係数に基づいて補
正計算を行うことにより最適な補正が行われていると判
断できるからである。また、最適な補正係数であるにも
係わらずその更新を行ったとき、通常の状態であれば、
以下の式(2)からも明らかなように、(Range
esp )が0となり、補正係数の値は変更されないので
あるが、各負荷点間で突発的な相互干渉等が発生したと
きには、その影響を受けて、最適な状態の補正係数は、
一時的な影響を受けて計算された補正係数に更新されて
しまうことになる。従って、最適な状態で補正している
と判断した時点で、補正係数の更新を行わないように指
示することにより、突発的な相互干渉等の影響を排除す
ることが可能となる。
【0023】次に、ステップS4で行われる補正係数の
更新処理を説明する。ステップS4では、ステップS2
で求められた応答信号の振幅Resp と、今回に出力した
目標信号の振幅Rangeと、比例定数Gと、RAM5より
読み込まれた現在の補正係数Mold に基づいて、新しい
補正係数Mnew を次式(2)によって求める。 Mnew = Mold + G × ( Range − Resp ) / Range ………(2) ここで、比例定数Gは、RangeとResp との差に乗ずる
定数で、各試験機ごとに決められた補正の重みである。
また、現在の補正係数Mold としては、例えば、前回に
3tに相当する目標荷重を出力して応答信号が入力さ
れ、その次に4tに相当する目標信号を出力して応答信
号が入力された場合、4tの目標信号に対する応答信号
について補正係数の更新を行う際には、図3中の補正係
数M34が現在の補正係数Mold として用いられる。そし
て、計算された新しい補正係数Mnewは、RAM5の読
み出したMold 、先の例ではM34が記憶されていた場所
に上書きで書き込まれる(ステップS4)。
【0024】ステップS5の補正計算処理は次のように
行われる。すなわち、補正計算処理は、今回出力した目
標信号と次回出力させる目標信号の組合せにより該当す
る補正係数(1度も更新されていない場合の初期値は、
1.0)をRAM5から読み込む。例えば、今回に4t
に相当する目標信号を既に出力し、次回に5tに相当す
る目標荷重を出力しようとする場合には、図3の例で
は、1回前に出力した目標荷重4t、出力する目標荷重
5tに相当する負荷パターンの補正係数であるM45をR
AM5から読み込む。読み込んだ補正係数Mと、次回出
力しようとする目標信号の振幅Rangeと、マッピング係
数MPとに基づいて次回出力させる負荷信号Command
次式(3)により算出する。 Command = MP × M × Range ………(3) ここで、マッピング係数MPは、試験装置全体の応答を
調節するための定数である。
【0025】ステップS5で計算された負荷信号は、出
力タイミングになれば、D/A変換器2から出力される
(ステップS6)。そして、再びステップS1の処理に
戻り、例えば、先の例で5tに相当する目標信号につい
て補正した負荷信号Commandを出力し、その応答信号が
入力されると、ステップS2、S4の処理を行うことに
より、1回前に出力した目標荷重4t、出力する目標荷
重5tに相当する負荷パターンの補正係数であるM45
上式(2)に基づいて更新する。
【0026】以上の処理を繰り返し実行することによ
り、RAM5に記憶された負荷パターンごとの補正係数
が次々と更新されていく。したがって、次に同じ負荷パ
ターンが現れた場合には、更新された補正係数を使って
負荷信号が算出されるので、構造物の各負荷点相互の干
渉の影響による目標信号と応答信号との誤差が少なくな
り、各負荷点に対して目標信号に忠実な負荷信号を与え
ることができるようになる。
【0027】
【発明の効果】以上の説明から明らかなように、この発
明によれば、出力する目標信号と1回前に出力した目標
信号との組合せである負荷パターンごとに定められた補
正係数を使って、出力する負荷信号を算出しているの
で、従来例のように1回前に出力された負荷信号の影響
によって、目標信号に対して応答信号が大きくずれるこ
とがなく、目標信号に忠実な負荷を負荷点に与えること
ができる。
【0028】また、この発明によれば、計測された応答
信号に基づいて、負荷パターンごとの補正係数を順次更
新し、次に同じ負荷パターンが現れた場合には、更新さ
れた補正係数を使って負荷信号が算出されるので、負荷
点相互に干渉があって一時的に目標信号と応答信号との
間に誤差が生じても、次第にその誤差が小さくなり、目
標信号に忠実な負荷を与えることができるようになる。
【図面の簡単な説明】
【図1】本実施例に係る構造物試験機の制御装置の概略
構成を示すブロック図である。
【図2】本実施例に係る構造物試験機の制御装置の補正
手順を示すフローチャートである。
【図3】RAMに記憶された負荷パターンごとの補正係
数の模式図である。
【図4】負荷パターンとその補正係数の説明図である。
【図5】従来技術の概略構成を示したブロック図であ
る。
【図6】計測した応答信号と目標信号との差を示す図で
ある。
【符号の説明】
1 A/D(Analog to Digital )変換器 2 D/A(Digital to Analog )変換器 3 補助記憶装置 4 CPU(中央処理装置:Central Processing Unit
) 5 RAM(Random Access Memory) 6 入出力装置 7 入出力インターフェース 10 構造物試験機の制御装置

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 被試験構造物の複数個の負荷点に対して
    それぞれ個別に負荷信号を出力する負荷信号出力手段
    と、前記構造物の複数個の負荷点からそれぞれ個別に応
    答信号を入力する応答信号入力手段と、前回の目標信号
    と今回の目標信号との組合せである負荷パターンごとに
    負荷信号を補正するための補正係数を記憶する補正係数
    記憶手段と、前記応答信号入力手段から入力された応答
    信号とそれに対応した目標信号との差分に基づいて新た
    な補正係数を算出し、前記補正係数記憶手段に記憶され
    た補正係数を更新する補正係数更新手段と、前記補正係
    数記憶手段に記憶された補正係数を用いて次回に発生さ
    せる負荷パターンに応じた負荷信号を算出する演算手段
    とを備えたことを特徴とする構造物試験機の制御装置。
JP07872192A 1992-02-27 1992-02-27 構造物試験機の制御装置 Expired - Fee Related JP3208826B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07872192A JP3208826B2 (ja) 1992-02-27 1992-02-27 構造物試験機の制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07872192A JP3208826B2 (ja) 1992-02-27 1992-02-27 構造物試験機の制御装置

Publications (2)

Publication Number Publication Date
JPH05240732A JPH05240732A (ja) 1993-09-17
JP3208826B2 true JP3208826B2 (ja) 2001-09-17

Family

ID=13669749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07872192A Expired - Fee Related JP3208826B2 (ja) 1992-02-27 1992-02-27 構造物試験機の制御装置

Country Status (1)

Country Link
JP (1) JP3208826B2 (ja)

Also Published As

Publication number Publication date
JPH05240732A (ja) 1993-09-17

Similar Documents

Publication Publication Date Title
JPH0148982B2 (ja)
JP3208826B2 (ja) 構造物試験機の制御装置
US6281944B1 (en) Apparatus and method for correcting non-linear characteristics in display device
JPH10145231A (ja) A/d変換装置及びd/a変換装置におけるデータ補正方法
JPH0369115B2 (ja)
JP6468144B2 (ja) 疲労試験機
JP2009100242A (ja) ディジタル制御装置の自動調整方式
JP3432343B2 (ja) プラント監視装置
JP3570056B2 (ja) 材料試験機
KR100279049B1 (ko) 압전형압력센서의동압력교정장치및교정방법
JP2624920B2 (ja) 多現象オシロスコープの垂直増幅器校正装置
SU1402052A1 (en) Method and device for loading structures for strength test
SU607185A1 (ru) Устройство программного управлени стендом дл испытаний образцов и конструкций на прочность
JP2935297B2 (ja) 計測機の自動校正装置
JP5743233B2 (ja) 表示装置、画質調整方法及びプログラム
JPH09184871A (ja) 半導体テストシステムの自動校正装置
JPH04323568A (ja) アナログ計測回路
JPH0363542A (ja) 材料試験機
JP2663741B2 (ja) 学習機能付き材料試験機
JPH10227837A (ja) 半導体テスト装置の試験電圧校正装置及び方法
JPH1038780A (ja) 疲労試験機
JPH10253795A (ja) 核計装装置の出力調整回路
JP2672690B2 (ja) 半導体デバイスの試験方法
JPH10164612A (ja) ランディング補正装置
JPH05231982A (ja) 構造物試験機の制御装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080713

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090713

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100713

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110713

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees