JP3222338B2 - Method of manufacturing electron source and image forming apparatus - Google Patents
Method of manufacturing electron source and image forming apparatusInfo
- Publication number
- JP3222338B2 JP3222338B2 JP31998794A JP31998794A JP3222338B2 JP 3222338 B2 JP3222338 B2 JP 3222338B2 JP 31998794 A JP31998794 A JP 31998794A JP 31998794 A JP31998794 A JP 31998794A JP 3222338 B2 JP3222338 B2 JP 3222338B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- wiring
- forming
- insulating layer
- electron source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、多数個の電子放出素子
を備える電子源およびその応用である画像形成装置、ま
た、それらの製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electron source having a large number of electron-emitting devices, an image forming apparatus to which the electron source is applied, and a method of manufacturing the same.
【0002】[0002]
【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の2種類が知られている。冷陰極電子源に
は、電界放出型(以下、「FE型」と略す)、金属/絶
縁層/金属型(以下、「MIM型」と略す)や表面伝導
型電子放出素子等がある。2. Description of the Related Art Conventionally, two types of electron emitting devices, a thermionic electron source and a cold cathode electron source, are known. The cold cathode electron source includes a field emission type (hereinafter abbreviated as “FE type”), a metal / insulating layer / metal type (hereinafter abbreviated as “MIM type”), a surface conduction electron emission element, and the like.
【0003】FE型の例としては、W.P.Dyke & W.W.Dol
an, "Field emission", Advance inElectron Physics,
8, 89(1956)あるいはC.A.Spindt, "Physical Propertie
s of thin-film field emission cathodes with molbde
ninum cones", J.Appl.phys., 47, 52488(1976)等が知
られている。MIM型の例としては、C.A.Mead, "Thetu
nnel-emission amplifier, J.Appl.Phys., 32, 646(196
1) 等が知られている。表面伝導型電子放出素子の例と
しては、M.I.Elinson, Radio Eng. Electron Phys., 1
0, (1965)等がある。As an example of the FE type, WPDyke & WWDol
an, "Field emission", Advance inElectron Physics,
8, 89 (1956) or CASpindt, "Physical Propertie
s of thin-film field emission cathodes with molbde
ninum cones ", J. Appl. phys., 47, 52488 (1976), etc. Examples of the MIM type include CAMead," Thetu
nnel-emission amplifier, J. Appl. Phys., 32, 646 (196
1) etc. are known. Examples of surface conduction electron-emitting devices include MIElinson, Radio Eng. Electron Phys., 1
0, (1965) and the like.
【0004】表面伝導型電子放出素子は、基板上に形成
された小面積の薄膜に、膜面に平行に電流を流すことに
より、電子放出が生ずる現象を利用するものである。こ
の表面伝導型電子放出素子としては、前記エリンソン等
によるSnO2 薄膜を用いたもの、Au薄膜によるもの
[G.Dittmer: "Thin Solid Films", 9, 317(1972) ]、
In2 O3 /SnO2 薄膜によるもの[M.Hartwell and
C.G.Fonstad: "IEEETrans. ED Conf.", 519(1975)
]、カーボン薄膜によるもの[荒木久 他:真空、第2
6巻、第1号、22頁(1983)]等が報告されている。[0004] The surface conduction electron-emitting device utilizes the phenomenon that electron emission occurs when a current flows in a small-area thin film formed on a substrate in parallel with the film surface. Examples of the surface conduction electron-emitting device include a device using an SnO 2 thin film by Elinson et al., A device using an Au thin film [G. Dittmer: “Thin Solid Films”, 9, 317 (1972)],
According to In 2 O 3 / SnO 2 thin film [M. Hartwell and
CGFonstad: "IEEETrans. ED Conf.", 519 (1975)
], With carbon thin film [Hisashi Araki et al .: Vacuum, 2nd
6, No. 1, p. 22 (1983)].
【0005】これらの表面伝導型電子放出素子の典型的
な素子構成として、前述のM.ハートウェルの素子構成
を図20に示す。同図において1001は基板である。
1004は導電性薄膜で、両端部が素子電極1002、
1003となるH型状のパターンにスパッタで形成され
た金属酸化物薄膜等からなり、後述の通電フォーミング
と呼ばれる通電処理により電子放出部1005が形成さ
れる。なお、図中の素子電極1002、1003の間隔
L1は0.5〜1mm、幅Wは0.1mmで設定されて
いる。[0005] A typical device configuration of these surface conduction electron-emitting devices is described in the aforementioned M.A. FIG. 20 shows a device configuration of the Hartwell. In the figure, reference numeral 1001 denotes a substrate.
1004 is a conductive thin film, both ends of which are element electrodes 1002,
An electron emission portion 1005 is formed by a metal oxide thin film or the like formed by sputtering in an H-shaped pattern to become 1003, and by an energization process called energization forming described later. The distance L1 between the device electrodes 1002 and 1003 in the figure is set to 0.5 to 1 mm, and the width W is set to 0.1 mm.
【0006】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行う前に導電性薄膜1004を予
め通電フォーミングと呼ばれる通電処理によって電子放
出部1005を形成するのが一般的であった。すなわ
ち、通電フォーミングとは前記導電性薄膜1004の両
端に直流電圧あるいは非常にゆっくりとした昇電圧、例
えば1V/分程度を印加通電し、導電性薄膜1004を
局所的に破壊、変形もしくは変質させ、電気的に高抵抗
な状態にした電子放出部1005を形成することであ
る。なお、電子放出部1005は導電性薄膜1004の
一部に亀裂が発生しその亀裂付近から電子放出が行われ
る。前記通電フォーミング処理をした表面伝導型電子放
出素子は、上述した導電性薄膜1004に電圧を印加
し、素子に電流を流すことにより、電子放出部1005
より電子を放出させるものである。Heretofore, in these surface conduction electron-emitting devices, it has been general to form an electron-emitting portion 1005 on the conductive thin film 1004 in advance by an energization process called energization forming before electron emission. That is, the energization forming means applying a direct current voltage or a very slowly increasing voltage, for example, about 1 V / min, to both ends of the conductive thin film 1004 and energizing the conductive thin film 1004 to locally destroy, deform or deteriorate the conductive thin film 1004. The purpose is to form the electron emitting portion 1005 in a state of being electrically high in resistance. In the electron emitting portion 1005, a crack is generated in a part of the conductive thin film 1004, and electrons are emitted from the vicinity of the crack. The surface conduction type electron-emitting device that has been subjected to the energization forming process applies a voltage to the above-described conductive thin film 1004 and causes a current to flow through the device.
It emits more electrons.
【0007】さらに、通常は通電フォーミング工程の終
了後に、活性化と呼ばれる工程が導入される。この目的
は、通電フォーミングにより高抵抗化された表面伝導型
電子放出素子に一定の電圧を一定時間通電し続けること
によって、電子放出量を増加させることである。Furthermore, a step called activation is usually introduced after the completion of the energization forming step. An object of the present invention is to increase the amount of emitted electrons by continuously supplying a constant voltage to the surface conduction electron-emitting device having a high resistance by the energization forming for a predetermined time.
【0008】上述の表面伝導型電子放出素子は、構造が
単純で製造も容易であることから、大面積にわたって多
数素子を配列形成できる利点がある。そこで、この特徴
を生かせるよういろいろな応用が研究されている。例え
ば、電荷ビーム源や表示装置等が挙げられる。多数の表
面伝導型電子放出素子を配列形成した例としては、はし
ご型配置と呼ぶ、並列に表面伝導型電子放出素子を配列
し、個々の素子の両端を配線(共通配線とも呼ぶ)で、
それぞれ結線した行を多数行配列した電子源が挙げられ
る(例えば、特開昭64−31332号公報、特開平1
−283749号公報、特開平1−257552号公報
等)。また、特に表示装置等の画像形成装置において
は、近年、液晶を用いた平板型表示装置が、CRTに替
わって普及してきたが、自発光型でないためバックライ
トを持たなければならない等の問題点があり、自発光型
の表示装置の開発が望まれてきた。自発光型表示装置と
しては、表面伝導型電子放出素子を多数配置した電子源
と電子源より放出された電子によって、可視光を発光さ
せる蛍光体とを組み合せた表示装置である画像形成装置
が挙げられる(例えば、米国特許第5066883号明
細書)。The above-described surface conduction electron-emitting device has an advantage that a large number of devices can be arranged and formed over a large area because the structure is simple and the production is easy. Therefore, various applications are being studied to make use of this feature. For example, a charge beam source, a display device, and the like can be given. As an example in which a large number of surface conduction electron-emitting devices are arranged and formed, a ladder-type arrangement is used, in which surface conduction electron-emitting devices are arranged in parallel, and both ends of each element are interconnected (also referred to as a common interconnect).
An electron source in which a number of connected lines are arranged in a large number of rows (for example, Japanese Patent Application Laid-Open No.
-2833749, JP-A-1-257552 and the like). In particular, in image forming apparatuses such as display apparatuses, flat panel display apparatuses using liquid crystal have recently become widespread in place of CRTs. However, they are not self-luminous and must have a backlight. Therefore, development of a self-luminous display device has been desired. Examples of the self-luminous display device include an image forming device that is a display device in which an electron source having a large number of surface conduction electron-emitting devices and a phosphor that emits visible light by electrons emitted from the electron source are combined. (Eg, US Pat. No. 5,066,883).
【0009】[0009]
【発明が解決しようとする課題】上述したように、多数
の電子放出素子を配置した電子源は、大面積の画像表示
装置等への応用が期待されている。しかし、画像の高解
像度化が進む状況においては、画素数の増加すなわちよ
り多数個の電子放出素子を配置することが要求される。
そのためには、各電子放出素子を駆動するために各電子
放出素子に接続される配線の信頼性についても、より一
層向上させる必要があった。As described above, an electron source having a large number of electron-emitting devices is expected to be applied to a large-area image display device or the like. However, in a situation where the resolution of an image is increasing, it is required to increase the number of pixels, that is, to arrange a larger number of electron-emitting devices.
For that purpose, it is necessary to further improve the reliability of wiring connected to each electron-emitting device in order to drive each electron-emitting device.
【0010】そこで本発明は、電子放出素子を駆動する
ための配線の信頼性を向上させる電子源、およびその応
用である画像形成装置、さらには、それらの製造方法を
提供することを目的とする。Accordingly, an object of the present invention is to provide an electron source for improving the reliability of wiring for driving an electron-emitting device, an image forming apparatus to which the electron source is applied, and a method for manufacturing the same. .
【0011】[0011]
【0012】[0012]
【0013】[0013]
【0014】[0014]
【0015】[0015]
【0016】[0016]
【0017】[0017]
【0018】[0018]
【課題を解決するための手段】本発明の電子源の製造方
法は、基板上に、電子放出素子を構成する対の素子電極
を行列状に複数対配置し、前記素子電極間に電圧を印加
して前記電子放出素子の電子放出部より電子を放出させ
るための配線を形成する電子源の製造方法において、前
記配線を形成する工程が、行方向に並んだ前記対の素子
電極のうち一方の素子電極に電気的に接続される複数の
行方向配線を形成する工程と、少なくとも前記各行方向
配線上の所定の部位に絶縁構造を形成する工程と、列方
向に並んだ前記対の素子電極のうち他方の素子電極に電
気的に接続される複数の列方向配線を、前記絶縁構造を
間において前記行方向配線と交差して形成する工程とを
含み、前記絶縁構造を形成する際、前記各行方向配線上
に第1の層間絶縁層を形成する工程と、前記列配線方向
に沿って、各列方向配線の下に第2の層間絶縁層を形成
することにより、前記各行方向配線と前記各列方向配線
との交差部での厚みを、他の部位よりも厚くなるように
形成することを特徴とする。According to a method of manufacturing an electron source of the present invention, a plurality of pairs of device electrodes constituting an electron-emitting device are arranged in a matrix on a substrate, and a voltage is applied between the device electrodes. In the method of manufacturing an electron source for forming a wiring for emitting electrons from an electron emitting portion of the electron emitting element, the step of forming the wiring may include the step of forming one of the pair of device electrodes arranged in a row direction. Forming a plurality of row wirings electrically connected to the device electrodes; forming an insulating structure at least in a predetermined portion on each of the row wirings; Forming a plurality of column wirings electrically connected to the other element electrode, intersecting the row wirings with the insulating structure interposed therebetween, and forming each of the row wirings when forming the insulating structure. Directional wiring
Forming a first interlayer insulating layer in the column wiring direction;
A second interlayer insulating layer is formed under each column-direction wiring along
By doing so , the thickness at the intersection of each of the row direction wirings and each of the column direction wirings is formed to be thicker than other portions.
【0019】また、前記各行方向配線および各列方向配
線を、厚膜印刷法により形成したものであってもよい。Further, each of the row wirings and each column wiring may be formed by a thick film printing method.
【0020】[0020]
【0021】本発明の画像形成装置の製造方法は、上記
本発明の電子源の製造方法のいずれか1つの方法により
電子源を製造し、前記電子源に支持枠を介して、前記電
子源の電子放出素子から放出された電子が衝突すること
により画像が形成される画像形成部材を対向配置して外
囲器を構成することを特徴とする。According to a method of manufacturing an image forming apparatus of the present invention, an electron source is manufactured by any one of the above-described methods of manufacturing an electron source of the present invention, and the electron source is connected to the electron source via a support frame. characterized in that it constitutes the envelope of the image forming member on which an image is formed by electrons emitted from the electron-emitting devices collide with opposed.
【0022】また、前記画像形成部材を、前記電子放出
素子から放出された電子が衝突することにより発光する
蛍光体を含む蛍光膜で構成するものであってもよい。Further, the image forming member may be formed of a phosphor film containing a phosphor that emits light when the electrons emitted from the electron-emitting device collide.
【0023】[0023]
【作用】上記のとおり構成された本発明の電子源では、
行列状に配置された電子放出素子を駆動するために、複
数の行方向配線と複数の列方向配線とが互いに交差して
形成されるが、各行方向配線と各列方向配線との間には
絶縁構造が設けられ、これにより、行方向配線と列方向
配線とが電気的に絶縁されている。ここで、絶縁構造の
厚みが、各行方向配線と各列方向配線との交差部におい
て厚くなっているので、行方向配線と列方向配線との絶
縁性が確保され、大面積の電子源においても配線の信頼
性が向上する。このように、絶縁構造の厚みを部分的に
厚くすることは、絶縁構造を複数の絶縁層で構成するこ
とで容易に行える。In the electron source of the present invention configured as described above,
In order to drive the electron-emitting devices arranged in a matrix, a plurality of row-direction wirings and a plurality of column-direction wirings are formed to intersect with each other, but between each row-direction wiring and each column-direction wiring. An insulating structure is provided, so that the row direction wiring and the column direction wiring are electrically insulated. Here, since the thickness of the insulating structure is thick at the intersection of each row-direction wiring and each column-direction wiring, insulation between the row-direction wiring and the column-direction wiring is ensured, and even in a large-area electron source. The reliability of the wiring is improved. As described above, it is easy to partially increase the thickness of the insulating structure by configuring the insulating structure with a plurality of insulating layers.
【0024】また、各配線や絶縁層を厚膜印刷法により
形成することで、フォトリソグラフィ工程を必要とせず
に各配線や絶縁層の形成を行え、各配線や絶縁層の形成
工程の短縮化が図られる。Further, by forming each wiring or insulating layer by a thick film printing method, each wiring or insulating layer can be formed without the need for a photolithography step, and the process of forming each wiring or insulating layer can be shortened. Is achieved.
【0025】さらに、絶縁構造を複数の絶縁層で構成し
た場合、絶縁層を、各行方向配線毎に各行方向配線に沿
って形成された第1の絶縁層と、各列方向配線毎に各列
方向配線に沿って形成された第2の絶縁層とで構成する
ことにより、各行方向配線の上側および各列方向配線の
下側には、必ず絶縁層が存在することになる。その結
果、行方向配線と列方向配線との位置ずれが生じても、
両者の絶縁性はより確実に確保される。また、このこと
により両者の位置ずれに対する許容度が大きくなり、位
置合わせも容易になる。しかも、各絶縁層の幅を、配線
の幅と同程度に小さくすることができるので、配線に支
配される部分の面積が低減される。その結果、高密度配
線が可能となり、電子放出素子の高密度配置が達成され
る。Further, in the case where the insulating structure is composed of a plurality of insulating layers, the insulating layer includes a first insulating layer formed along each row direction wiring for each row direction wiring and a column for each column direction wiring. With the configuration including the second insulating layer formed along the direction wiring, the insulating layer always exists above each row direction wiring and below each column direction wiring. As a result, even if there is a displacement between the row direction wiring and the column direction wiring,
The insulation between the two is more reliably ensured. This also increases the tolerance for displacement between the two, and facilitates positioning. In addition, since the width of each insulating layer can be made as small as the width of the wiring, the area of a portion controlled by the wiring is reduced. As a result, high-density wiring becomes possible, and high-density arrangement of electron-emitting devices is achieved.
【0026】一方、上記第2の絶縁層を、各列方向配線
毎に各列方向配線に沿って形成するのではなく、各第1
の絶縁層と各行方向配線との交差部に形成した場合に
は、第2の絶縁層の幅を、列方向配線の幅よりも大きく
することで、列方向配線の位置ずれに対する許容度が大
きいものとなる。On the other hand, instead of forming the second insulating layer along each column-direction wiring for each column-direction wiring, each second
In this case, the width of the second insulating layer is made larger than the width of the column direction wiring, so that the tolerance for the positional deviation of the column direction wiring is large. It will be.
【0027】そして、本発明の電子源に用いられる電子
放出素子の中でとりわけ好ましいのは、表面伝導型の電
子放出素子である。表面伝導型の電子放出素子は、構造
が簡単で製造が単純であり、大面積のものも容易に作製
できる。近年、特に大画面で安価な画像形成装置が求め
られる状況においては、とりわけ好適な電子放出素子で
ある。Particularly preferred among the electron-emitting devices used in the electron source of the present invention are surface conduction electron-emitting devices. The surface conduction electron-emitting device has a simple structure and is simple to manufacture, and a large-area electron-emitting device can be easily manufactured. In recent years, particularly in a situation where an inexpensive image forming apparatus with a large screen is required, the electron emitting device is particularly suitable.
【0028】本発明の画像形成装置は、上述した配線構
造を有する本発明の電子源を用いているので、配線の信
頼性が向上し、電子放出素子からの電子放出による画像
の形成が良好に行われる。特に、絶縁構造が、各行方向
配線毎に各行方向配線に沿って形成された第1の絶縁層
と、各列方向配線毎に各列方向配線に沿って形成された
第2の絶縁層とで構成されたものでは、上述のように電
子放出素子を高密度で配置できるので、単位面積あたり
の画素数を増やし、高解像度を有する画像形成装置が達
成される。Since the image forming apparatus of the present invention uses the electron source of the present invention having the above-described wiring structure, the reliability of the wiring is improved, and the formation of an image by the emission of electrons from the electron-emitting device is improved. Done. In particular, the insulating structure includes a first insulating layer formed along each row wiring for each row wiring and a second insulating layer formed along each column wiring for each column wiring. According to the configuration, since the electron-emitting devices can be arranged at a high density as described above, the number of pixels per unit area is increased, and an image forming apparatus having high resolution is achieved.
【0029】また、画像形成部材として、電子放出素子
から放出される電子が衝突することにより発光する蛍光
体を含む蛍光膜を用いることで、画像表示装置への適用
も可能である。The image forming member can be applied to an image display device by using a phosphor film containing a phosphor that emits light when electrons emitted from an electron-emitting device collide.
【0030】[0030]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。Next, embodiments of the present invention will be described with reference to the drawings.
【0031】(第1実施例) 図1は、本発明の電子源の第1実施例の要部斜視図であ
り、多数個の表面伝導型の電子放出素子9がマトリック
ス状に配置された基板1の一部を示している。各電子放
出素子9は、それぞれ対向する一対の素子電極2、3
と、これら対の素子電極2、3をつなぐ、電子放出部形
成用の導電性薄膜4とで構成される。(First Embodiment) FIG. 1 is a perspective view of a main part of a first embodiment of an electron source according to the present invention, and shows a substrate on which a large number of surface conduction electron-emitting devices 9 are arranged in a matrix. 1 is shown. Each electron-emitting device 9 includes a pair of device electrodes 2 and 3 opposed to each other.
And a conductive thin film 4 for connecting the device electrodes 2 and 3 for forming an electron-emitting portion.
【0032】また、基板1上には、Y方向(行方向)に
並んだ電子放出素子9の一方の素子電極3上を通り、Y
方向に配列された一方の素子電極3と電気的に接続され
る、行方向配線としての複数本の第1の配線層6と、X
方向(列方向)に並んだ電子放出素子9の他方の素子電
極2上を通り、X方向に配列された他方の素子電極2と
電気的に接続される、列方向配線としての複数本の第2
の配線層8とが、マトリックス状に設けられている。On the substrate 1, the light passes through one of the device electrodes 3 of the electron-emitting devices 9 arranged in the Y direction (row direction), and
A plurality of first wiring layers 6 as row wirings electrically connected to one of the element electrodes 3 arranged in
A plurality of first wires as column-direction wirings, which pass over the other device electrodes 2 of the electron-emitting devices 9 arranged in the direction (column direction) and are electrically connected to the other device electrodes 2 arranged in the X direction. 2
Wiring layers 8 are provided in a matrix.
【0033】各第1の配線層6の表面は、それぞれ第1
の配線層6に沿って形成された第1の層間絶縁層7aで
覆われる一方、各第2の配線層8は、それぞれ第2の配
線層8に沿って形成された第2の層間絶縁層7b上に設
けられ、第1の配線層6と第2の配線層8とは、互いに
第1の層間絶縁層7aおよび第2の層間絶縁層7bによ
り絶縁されている。これら第1の層間絶縁層7aおよび
第2の層間絶縁層7bにより、第1の配線層6と第2の
配線層8との交差部での絶縁層の厚みが、他の部分での
厚みよりも厚くなっている絶縁構造を構成している。こ
こで、電子放出素子9の他方の素子電極2と第2の配線
層8とを電気的に接続させるために、第2の層間絶縁層
7bには、一方の素子電極2の位置に対応して、第2の
層間絶縁層7bを貫通するコンタクトホール(不図示)
が設けられている。このコンタクトホールを埋め込むよ
うに第2の配線層8を形成することで、第2の配線層8
は他方の素子電極2に電気的に接続される。The surface of each first wiring layer 6 is
While each of the second wiring layers 8 is covered with a first interlayer insulating layer 7a formed along the second wiring layer 6, a second interlayer insulating layer formed along the second wiring layer 8 is formed. 7b, the first wiring layer 6 and the second wiring layer 8 are insulated from each other by a first interlayer insulating layer 7a and a second interlayer insulating layer 7b. Due to the first interlayer insulating layer 7a and the second interlayer insulating layer 7b, the thickness of the insulating layer at the intersection between the first wiring layer 6 and the second wiring layer 8 is larger than the thickness at other portions. The insulating structure is also thickened. Here, in order to electrically connect the other device electrode 2 of the electron-emitting device 9 and the second wiring layer 8, the second interlayer insulating layer 7 b has a position corresponding to the position of the one device electrode 2. And a contact hole (not shown) penetrating through the second interlayer insulating layer 7b.
Is provided. By forming the second wiring layer 8 so as to fill this contact hole, the second wiring layer 8 is formed.
Is electrically connected to the other element electrode 2.
【0034】また、詳しくは後述するが、第2の配線層
8には、X方向に配列される電子放出素子9の行を、入
力信号に応じて走査するための走査信号を印加する不図
示の走査信号発生手段と電気的に接続されている。一
方、第1の配線層6には、Y方向に配列される電子放出
素子9の列の各列を入力信号に応じて変調するための変
調を信号を印加する不図示の変調信号発生手段を電気的
に接続されている。さらに、電子放出素子9の各素子に
印加される駆動電圧は、当該素子に印加される走査信号
と変調信号との差電圧として供給されるものである。As will be described later in detail, a scanning signal for scanning a row of the electron-emitting devices 9 arranged in the X direction in accordance with an input signal is applied to the second wiring layer 8. Are electrically connected to the scanning signal generating means. On the other hand, the first wiring layer 6 includes a modulation signal generating means (not shown) for applying a modulation signal for modulating each of the rows of the electron-emitting devices 9 arranged in the Y direction according to the input signal. It is electrically connected. Further, the driving voltage applied to each element of the electron-emitting device 9 is supplied as a difference voltage between a scanning signal and a modulation signal applied to the element.
【0035】上記構成において、単純なマトリックス配
線だけで個別の素子を選択して独立に駆動可能になる。In the above configuration, individual elements can be selected and driven independently only by simple matrix wiring.
【0036】ここで、本発明に好適な表面伝導型の電子
放出素子について説明する。Here, a surface conduction electron-emitting device suitable for the present invention will be described.
【0037】図6は、本発明に好適な基本的な表面伝導
型の電子放出素子の構成を示す図で、同図(a)はその
平面図、同図(b)はその断面図である。以下、図6を
用いて、本発明に好適な電子放出素子の基本的な構成を
説明する。FIGS. 6A and 6B show the structure of a basic surface conduction electron-emitting device suitable for the present invention. FIG. 6A is a plan view and FIG. 6B is a cross-sectional view. . Hereinafter, a basic configuration of an electron-emitting device suitable for the present invention will be described with reference to FIG.
【0038】図6において、基板101上には互いに間
隔をおいて2つの素子電極102、103が配置され、
各素子電極102、103をつないで、電子放出部10
5が形成された導電性薄膜104が設けられている。In FIG. 6, two element electrodes 102 and 103 are arranged on a substrate 101 at an interval from each other.
By connecting each of the device electrodes 102 and 103, the electron-emitting portion 10 is connected.
5 is provided.
【0039】基板101としては、石英ガラス、Na等
の不純物含有量を減少したガラス、青板ガラス、青板ガ
ラスにスパッタ法等により形成したSiO2 を積層した
ガラス基板等およびアルミナ等のセラミックス等が用い
られる。As the substrate 101, quartz glass, glass having a reduced impurity content such as Na, blue plate glass, a glass substrate obtained by laminating SiO 2 formed on blue plate glass by sputtering or the like, and ceramics such as alumina are used. Can be
【0040】対向する素子電極102、103の材料と
しては、一般的な導体材料が用いられ、例えば、Ni、
Cr、Au、Mo、W、Pt、Ti、Al、Cu、Pd
等の金属あるいは合金、およびPd、Ag、Au、Ru
O2 、Pd−Ag等の金属あるいは金属酸化物とガラス
等から構成される印刷導体、In2 O3 /SnO2 等の
透明導体、およびポリシリコン等の半導体導体材料等か
ら適宜選択される。As a material for the opposing element electrodes 102 and 103, a general conductor material is used.
Cr, Au, Mo, W, Pt, Ti, Al, Cu, Pd
Metal or alloy such as Pd, Ag, Au, Ru
It is appropriately selected from a printed conductor composed of a metal such as O 2 or Pd—Ag or a metal oxide and glass, a transparent conductor such as In 2 O 3 / SnO 2, a semiconductor conductor material such as polysilicon, or the like.
【0041】素子電極間隔L、素子電極長さW、導電性
薄膜104の形状等は、応用される形態等によって設計
される。素子電極間隔Lは、好ましくは数百オングスト
ロームより数百マイクロメートルであり、より好ましく
は、素子電極102、103間に印加する電圧と電子放
出し得る電界強度等により、数マイクロメートルより数
十マイクロメートルである。素子電極長さWは、好まし
くは、電極の抵抗値、電子放出特性により、数マイクロ
メートルより数百マイクロメートルである。また、素子
電極102、103の膜厚dは、数百オングストローム
より数マイクロメートルである。The element electrode interval L, the element electrode length W, the shape of the conductive thin film 104, and the like are designed according to the applied form and the like. The device electrode interval L is preferably from several hundred angstroms to several hundred micrometers, and more preferably, from several micrometers to several tens of micrometers depending on the voltage applied between the device electrodes 102 and 103 and the electric field intensity capable of emitting electrons. Meters. The device electrode length W is preferably from several micrometers to several hundred micrometers depending on the resistance value and electron emission characteristics of the electrode. The thickness d of the device electrodes 102 and 103 is several hundred angstroms to several micrometers.
【0042】なお、図6に示した構成に限らず、基板1
01上に、導電性薄膜104、対向する素子電極10
2、103の電極順に積層構成してもよい。The structure of the substrate 1 is not limited to the structure shown in FIG.
01, the conductive thin film 104 and the opposing device electrode 10
The electrodes may be laminated in the order of 2, 103.
【0043】導電性薄膜104は、良好な電子放出特性
を得るためには、微粒子で構成された微粒子膜が特に好
ましく、その膜厚は、素子電極102、103へのステ
ップカバレージ、素子電極102、103間の抵抗値お
よび後述する通電フォーミング条件等によって適宜設定
され、好ましくは、数オングストロームより数千オング
ストロームで、特に好ましくは、10オングストローム
より500オングストロームであり、その抵抗値は、1
03 より107 Ω/□のシート抵抗値である。In order to obtain good electron emission characteristics, the conductive thin film 104 is particularly preferably a fine particle film composed of fine particles. The thickness of the conductive thin film 104 depends on the step coverage of the device electrodes 102 and 103, the device electrodes 102 and 103, and the like. The resistance is appropriately set depending on the resistance value between 103 and the energizing forming conditions described later, and is preferably from several Angstroms to several thousand Angstroms, particularly preferably from 10 Angstroms to 500 Angstroms.
0 3 is from 10 7 Ω / □ sheet resistance value of.
【0044】また、導電性薄膜104を構成する材料
は、Pd、Pt、Ru、Ag、Au、Ti、In、C
u、Cr、Fe、Zn、Sn、Ta、W、Pb等の金
属、PdO、SnO2 、In2 O3 、PbO、Sb2 O
3 、等の酸化物、HfB2 、ZrB2 、LaB6 、Ce
B6 、YB4 、GdB4 等の硼化物、TiC、ZrC、
HfC、TaC、SiC、WC等の炭化物、TiN、Z
rN、HfN等の窒化物、Si、Ge等の半導体、カー
ボン、さらにはAgMg、NiCu、PbSn等が挙げ
られる。The material constituting the conductive thin film 104 is Pd, Pt, Ru, Ag, Au, Ti, In, C
metals such as u, Cr, Fe, Zn, Sn, Ta, W and Pb, PdO, SnO 2 , In 2 O 3 , PbO and Sb 2 O
3 , oxides such as HfB 2 , ZrB 2 , LaB 6 , Ce
Borides such as B 6 , YB 4 and GdB 4 , TiC, ZrC,
Carbides such as HfC, TaC, SiC, WC, TiN, Z
Examples include nitrides such as rN and HfN, semiconductors such as Si and Ge, carbon, and AgMg, NiCu, and PbSn.
【0045】なお、ここで述べる微粒子膜とは、複数の
微粒子が集合した膜であり、その微細構造として、微粒
子が個々に分散配置した状態のみならず、微粒子が互い
に隣接、あるいは重なり合った状態(島状も含む)の膜
をさしており、微粒子の粒径は、数オングストロームよ
り数千オングストローム、好ましくは10オングストロ
ームより200オングストロームである。The fine particle film described here is a film in which a plurality of fine particles are gathered, and has a fine structure not only in a state in which the fine particles are individually dispersed and arranged, but also in a state in which the fine particles are adjacent to each other or overlap each other ( (Including islands), and the particle size of the fine particles is from several Angstroms to several thousand Angstroms, preferably from 10 Angstroms to 200 Angstroms.
【0046】電子放出部105は、導電性薄膜104の
一部に形成され、電気的に高抵抗な状態となった亀裂で
あり、導電性薄膜104の膜厚、膜質、材料および後述
する通電フォーミング等の製法に依存して形成される。
また、数オングストロームより数百オングストロームの
粒径の導電性微粒子を有することもある。この導電性微
粒子は、導電性薄膜104を構成する材料の元素の一
部、あるいは全てと同様のものである。また、電子放出
部105およびその近傍の導電性薄膜104には、炭素
あるいは炭素化合物を有することもある。The electron-emitting portion 105 is a crack formed in a part of the conductive thin film 104 and in a state of being in an electrically high resistance state, and has a thickness, a film quality, a material, and an energization forming described later. And so on.
Further, the conductive fine particles may have a particle diameter of several Å to several hundred Å. The conductive fine particles are similar to some or all of the elements of the material constituting the conductive thin film 104. Further, the electron emitting portion 105 and the conductive thin film 104 in the vicinity thereof may contain carbon or a carbon compound.
【0047】上述の表面伝導型電子放出素子の製造方法
としては様々な方法が考えられるが、その一例を図7に
示す。Various methods are conceivable as a method for manufacturing the above-mentioned surface conduction electron-emitting device. One example is shown in FIG.
【0048】以下、順をおって図6および図7に基づい
て製造方法の説明をする。The manufacturing method will be described below with reference to FIGS. 6 and 7.
【0049】(1) 基板101を洗剤、純水および有
機溶剤により十分に洗浄後、真空蒸着法、スパッタ法等
により基板101上に素子電極材料を堆積後、フォトリ
ソグラフィー技術により基板101上に素子電極10
2、103を形成する(図7(a))。(1) After sufficiently washing the substrate 101 with a detergent, pure water and an organic solvent, depositing an element electrode material on the substrate 101 by a vacuum deposition method, a sputtering method, or the like, and then depositing the element electrode material on the substrate 101 by photolithography. Electrode 10
2 and 103 are formed (FIG. 7A).
【0050】素子電極102、103の形成方法として
は、厚膜印刷法を用いても一向に差し支えない。印刷法
を用いた場合の材料としては、有機金属ペースト(MO
D)等が挙げられる。As a method for forming the device electrodes 102 and 103, a thick film printing method may be used. As a material when the printing method is used, an organic metal paste (MO
D) and the like.
【0051】(2) 素子電極102、103を設けた
基板101に、有機金属溶液を塗布して放置することに
より、有機金属薄膜を形成する。有機金属溶液とは、前
述の導電性薄膜104の材料の金属を主元素とする有機
金属化合物の溶液である。この後、有機金属薄膜を加熱
焼成処理し、リフトオフ、エッチング等によりパターニ
ングし、導電性薄膜104を形成する(図7(b))。
ここでは、有機金属溶液の塗布法により説明したが、こ
れに限るものでなく、真空蒸着法、スパッタ法、化学的
気相堆積法、分散塗布法、ディッピング法、スピンナー
法等によって形成される場合もある。(2) An organic metal solution is applied to the substrate 101 on which the device electrodes 102 and 103 are provided and left to form an organic metal thin film. The organic metal solution is a solution of an organic metal compound containing the metal of the material of the conductive thin film 104 as a main element. Thereafter, the organic metal thin film is heated and baked, and is patterned by lift-off, etching, or the like to form a conductive thin film 104 (FIG. 7B).
Here, the method has been described by using the method of applying an organic metal solution, but the present invention is not limited to this, and it is formed by a vacuum deposition method, a sputtering method, a chemical vapor deposition method, a dispersion coating method, a dipping method, a spinner method, or the like. There is also.
【0052】(3) 続いて、素子電極102、103
間に、不図示の電源により通電すると、導電性薄膜10
4の部位に、構造の変化した電子放出部105が形成さ
れる(図7(c))。この通電処理は通電フォーミング
と呼ばれ、通電フォーミングにより導電性薄膜104を
局所的に破壊、変形もしくは変質させ、構造の変化した
部位を電子放出部105と呼ぶ。通電フォーミングの電
圧波形の例を図8に示す。(3) Subsequently, the device electrodes 102 and 103
In the meantime, when electricity is supplied by a power supply (not shown), the conductive thin film 10
An electron emitting portion 105 having a changed structure is formed at the portion 4 (FIG. 7C). This energization processing is called energization forming, and the conductive thin film 104 is locally destroyed, deformed or deteriorated by the energization forming, and a portion where the structure is changed is called an electron emission portion 105. FIG. 8 shows an example of the voltage waveform of the energization forming.
【0053】電圧波形は、特に、パルス波形が好まし
く、パルス波高値を定電圧としたパルスを連続的に印加
する場合(図8(a))と、パルス波高値を増加させな
がら電圧パルスを印加する場合(図8(b))とがあ
る。まず、パルス波高値を定電圧とした場合について説
明する。The voltage waveform is particularly preferably a pulse waveform. When a pulse having a constant pulse peak value is applied continuously (FIG. 8A), a voltage pulse is applied while increasing the pulse peak value. (FIG. 8B). First, the case where the pulse peak value is a constant voltage will be described.
【0054】図8(a)におけるT1およびT2は、そ
れぞれ電圧波形のパルス幅およびパルス間隔であり、T
1を1マイクロ秒〜10ミリ秒、T2を10マイクロ秒
〜100ミリ秒とし、三角波の波高値(通電フォーミン
グ時のピーク電圧)は、表面伝導型電子放出素子の前述
した形態に応じて適宜選択し、適当な真空度、例えば1
0-5Torr程度の真空雰囲気下で、数秒から数十分印
加する。なお、素子電極102、103間に印加する波
形は三角波に限定することはなく、矩形波など所望の波
形を用いてもよい。T1 and T2 in FIG. 8A are the pulse width and pulse interval of the voltage waveform, respectively.
1 is 1 microsecond to 10 milliseconds, T2 is 10 microseconds to 100 milliseconds, and the peak value of the triangular wave (peak voltage at the time of energization forming) is appropriately selected according to the above-described form of the surface conduction electron-emitting device. And a suitable degree of vacuum, for example, 1
Under a vacuum atmosphere of about 0 -5 Torr, the voltage is applied for several seconds to several tens minutes. Note that the waveform applied between the element electrodes 102 and 103 is not limited to a triangular wave, and a desired waveform such as a rectangular wave may be used.
【0055】図8(b)におけるT1およびT2は、そ
れぞれ図8(a)と同様であり、三角波の波高値(通電
フォーミング時のピーク電圧)は、例えば0.1Vステ
ップ程度ずつ増加させ、適当な真空雰囲気下で印加す
る。なお、この場合の通電フォーミング処理の終了は、
パルス間隔T2中に、導電性薄膜104を局所的に破
壊、変形させない程度の電圧、例えば1Mオーム以上の
抵抗を示したとき、通電フォーミングを終了とする。T1 and T2 in FIG. 8B are the same as those in FIG. 8A, and the peak value of the triangular wave (peak voltage during energization forming) is increased by, for example, about 0.1 V steps. It is applied under a suitable vacuum atmosphere. In this case, the end of the energization forming process is as follows.
When a voltage that does not locally destroy or deform the conductive thin film 104, for example, a resistance of 1 M ohm or more is shown during the pulse interval T2, the energization forming is terminated.
【0056】(4) 次に、通電フォーミングが終了し
た素子に活性化工程と呼ぶ処理を好ましくは施す。活性
化工程とは、例えば、10-4〜10-5Torr程度の真
空度で、通電フォーミング同様、パルス波高値を定電圧
としたパルスの印加を繰り返す処理のことをいい、真空
中に存在する有機物質から、炭素あるいは炭素化合物を
堆積することで、導電性薄膜104を流れる素子電流I
f、電子放出部105より放出される放出電流Ieが著
しく変化する処理である。素子電流Ifと放出電流Ie
を測定しながら、例えば、放出電流Ieが飽和した時点
で、活性化工程を終了する。また、パルス波高値は、好
ましくは動作駆動電圧である。(4) Next, a process referred to as an activation process is preferably performed on the element after the energization forming. The activation step means, for example, a process of repeating the application of a pulse with a pulse peak value of a constant voltage at a degree of vacuum of about 10 -4 to 10 -5 Torr, as in the energization forming, and exists in a vacuum. By depositing carbon or a carbon compound from an organic substance, the element current I flowing through the conductive thin film 104 is increased.
f, a process in which the emission current Ie emitted from the electron emission unit 105 changes significantly. Device current If and emission current Ie
, The activation step ends when the emission current Ie is saturated, for example. Further, the pulse peak value is preferably an operation drive voltage.
【0057】なお、ここでいう炭素および炭素化合物と
は、グラファイト(単、多結晶双方を指す)、非晶質カ
ーボン(非晶質カーボンおよび多結晶グラファイトとの
混合物を指す)であり、その膜厚は、好ましくは500
オングストローム以下、より好ましくは300オングス
トローム以下である。The carbon and the carbon compound referred to here are graphite (both single and polycrystalline) and amorphous carbon (a mixture of amorphous carbon and polycrystalline graphite). The thickness is preferably 500
Angstrom or less, more preferably 300 angstrom or less.
【0058】(5) こうして作製した電子放出素子
を、通電フォーミング工程、活性化工程での真空度より
高い真空度の真空雰囲気にし、好ましく動作駆動する。
また、より好ましくは、これより高い真空度の真空雰囲
気下で、80℃〜150℃に加熱後、動作駆動する。(5) The thus-produced electron-emitting device is placed in a vacuum atmosphere having a degree of vacuum higher than the degree of vacuum in the energization forming step and the activation step, and is preferably operated and driven.
More preferably, the device is heated to 80 ° C. to 150 ° C. in a vacuum atmosphere with a higher degree of vacuum, and then driven to operate.
【0059】通電フォーミング工程、活性化処理した真
空度より高い真空度の真空雰囲気とは、例えば、約10
-6Torr以上の真空度を有する真空度であり、より好
ましくは、超高真空系であり、炭素あるいは炭素化合物
が新たに、ほぼ堆積しない真空度である。従って、これ
によって、これ以上の炭素あるいは炭素化合物の堆積を
抑制することが可能となり、素子電流If、放出電流I
eが安定する。The vacuum atmosphere having a degree of vacuum higher than that of the energization forming step and the activation processing is, for example, about 10
A vacuum degree having a vacuum degree of -6 Torr or more, more preferably an ultra-high vacuum system in which carbon or a carbon compound is not substantially newly deposited. Accordingly, this makes it possible to suppress the further deposition of carbon or carbon compound, and the device current If and the emission current I
e becomes stable.
【0060】上述のような構成と製造方法によって作製
された、本発明に好適な電子放出素子の特性評価につい
て、図9および図10を用いて説明する。The characteristic evaluation of the electron-emitting device manufactured by the above-described configuration and manufacturing method and suitable for the present invention will be described with reference to FIGS.
【0061】図9は、図6に示した構成を有する素子の
電子放出特性を測定するための測定評価装置の概略構成
図である。図9において、図6と同一ものについては、
同一の符号で示した。また、151は、電子放出素子に
素子電圧Vfを印加するための電源、150は素子電極
102、103間の導電性薄膜104を流れる素子電流
Ifを測定するための電流計、154は、素子の電子放
出部105より放出される放出電流Ieを捕捉するため
のアノード電極、153はアノード電極154に電圧を
印加するための高圧電源、152は素子の電子放出部1
05より放出される放出電流Ieを測定するための電流
計である。FIG. 9 is a schematic configuration diagram of a measurement evaluation device for measuring the electron emission characteristics of the device having the configuration shown in FIG. In FIG. 9, the same components as those in FIG.
The same reference numerals are used. Reference numeral 151 denotes a power supply for applying a device voltage Vf to the electron-emitting device; 150, an ammeter for measuring a device current If flowing through the conductive thin film 104 between the device electrodes 102 and 103; An anode electrode for capturing the emission current Ie emitted from the electron emission unit 105; 153, a high-voltage power supply for applying a voltage to the anode electrode 154; 152, an electron emission unit 1 of the device.
This is an ammeter for measuring the emission current Ie emitted from the device 05.
【0062】また、電子放出素子およびアノード電極1
54は真空装置内に設置され、その真空装置には排気ポ
ンプ156および真空計等の真空装置に必要な機器が具
備されており、所望の真空下で本素子の測定評価を行え
るようになっている。なお、排気ポンプ156は、ター
ボポンプ、ロータリーポンプからなる通常の高真空装置
系と、更に、イオンポンプからなる超高真空装置系とか
らなる。また、真空装置155全体および基板は、不図
示のヒータにより200℃まで加熱できる。従って、本
測定装置では、前述の通電フォーミング以降の工程も行
うことができる。アノード電極154の電圧は、1kV
〜10kV、アノード電極154と電子放出素子との距
離Hは2mm〜8mmの範囲で測定した。The electron-emitting device and the anode 1
Numeral 54 is installed in a vacuum device, and the vacuum device is provided with equipment necessary for a vacuum device such as an exhaust pump 156 and a vacuum gauge, so that measurement and evaluation of this element can be performed under a desired vacuum. I have. In addition, the exhaust pump 156 includes a normal high vacuum device system including a turbo pump and a rotary pump, and further includes an ultra-high vacuum device system including an ion pump. The entire vacuum device 155 and the substrate can be heated up to 200 ° C. by a heater (not shown). Therefore, the present measuring apparatus can also perform the steps after the energization forming described above. The voltage of the anode electrode 154 is 1 kV
-10 kV, and the distance H between the anode electrode 154 and the electron-emitting device was measured in the range of 2 mm to 8 mm.
【0063】図9に示した測定評価装置により測定され
た放出電流Ieおよび素子電流Ifと素子電圧Vfの関
係の典型的な例を図10に示す。なお、放出電流Ieは
素子電流Ifに比べて著しく小さいので、図10では任
意単位で示されており、素子電流Ifのおよそ1000
分の1程度である。FIG. 10 shows a typical example of the relationship between the emission current Ie, the device current If, and the device voltage Vf measured by the measurement and evaluation apparatus shown in FIG. Since the emission current Ie is significantly smaller than the device current If, it is shown in arbitrary units in FIG.
It is about one in one.
【0064】図10からも明らかなように、本発明に好
適な表面伝導型電子放出素子は、放出電流Ieに対する
三つの特徴的特性を有する。As is apparent from FIG. 10, the surface conduction electron-emitting device suitable for the present invention has three characteristic characteristics with respect to the emission current Ie.
【0065】まず第一に、本素子は、ある電圧(しきい
値電圧と呼ぶ、図10中のVth)以上の素子電圧Vf
を印加すると急激に放出電流Ieが増加し、一方、しき
い値電圧Vth以下では放出電流Ieがほとんど検出さ
れない。すなわち、放出電流Ieに対する明確なしきい
値電圧Vthを持った非線形素子である。First, the present device has a device voltage Vf equal to or higher than a certain voltage (called a threshold voltage, Vth in FIG. 10).
Is applied, the emission current Ie sharply increases, while the emission current Ie is hardly detected below the threshold voltage Vth. That is, it is a nonlinear element having a clear threshold voltage Vth with respect to the emission current Ie.
【0066】第二に、放出電流Ieが素子電圧Vfに依
存するため、放出電流Ieは素子電圧Vfで制御でき
る。Second, since the emission current Ie depends on the device voltage Vf, the emission current Ie can be controlled by the device voltage Vf.
【0067】第三に、アノード電極154に捕捉される
放出電荷は、素子電圧Vfを印加する時間に依存する。
すなわち、アノード電極154に捕捉される電荷量は、
素子電圧Vfを印加する時間により制御できる。Third, the amount of charge discharged by the anode electrode 154 depends on the time during which the device voltage Vf is applied.
That is, the amount of charge captured by the anode electrode 154 is
It can be controlled by the time for applying the element voltage Vf.
【0068】以上のような、本発明に好適な表面伝導型
電子放出素子の特徴的特性のため、入力信号に応じて、
電子放出特性が、複数の電子放出素子を配置した電子
源、画像形成装置等でも容易に制御できることとなり、
多方面への応用ができる。Because of the characteristic characteristics of the surface conduction electron-emitting device suitable for the present invention as described above,
The electron emission characteristics can be easily controlled even in an electron source in which a plurality of electron emission elements are arranged, an image forming apparatus, and the like.
It can be applied to various fields.
【0069】また、素子電流Ifは素子電圧Vfに対し
て単調増加する(MI特性と呼ぶ)、より好ましい特性
の例を図10に実線で示したが、この他にも、素子電流
Ifが素子電圧Vfに対して電圧制御型負性抵抗(VC
NR特性と呼ぶ)特性を示す場合もある(図10中、破
線で示す)。また、これら素子電流Ifの特性は、その
製法および測定時の測定条件等に依存する。なお、この
場合も、本電子放出素子は上述した三つの特性上の特徴
を有する。An example of a more preferable characteristic in which the element current If monotonically increases with respect to the element voltage Vf (referred to as MI characteristic) is shown by a solid line in FIG. The voltage-controlled negative resistance (VC
(Referred to as a NR characteristic) in some cases (shown by a broken line in FIG. 10). The characteristics of the device current If depend on the manufacturing method, measurement conditions at the time of measurement, and the like. In this case, also in this case, the electron-emitting device has the three characteristics described above.
【0070】さらに、上述の評価装置において、素子電
極102、103間に電圧を印加して電子放出部105
より電子を放出させ、高圧電源153によりアノード電
極154に電圧を印加すると、放出電子は、基板101
の面に対する電子放出部105からの法線に対して、素
子に印加した電圧の正極側(図9では素子電極102
側)にずれて飛翔する。このような放射特性は、基板1
01に平行な面内での電位分布が、電子放出部105に
対して非対称になることによるものと考えられる。Further, in the above-described evaluation apparatus, a voltage is applied between the device electrodes
When more electrons are emitted and a voltage is applied to the anode electrode 154 by the high-voltage power supply 153, the emitted electrons
The positive electrode side of the voltage applied to the element (in FIG. 9, the element electrode 102
Side). Such a radiation characteristic corresponds to the substrate 1
It is considered that the potential distribution in a plane parallel to 01 becomes asymmetric with respect to the electron-emitting portion 105.
【0071】次に、図1に示した本実施例の電子源の製
造工程について、図2〜図5を参照して説明する。な
お、図2〜図5には、代表して1つの電子放出素子9お
よびその配線について示している。Next, a manufacturing process of the electron source of this embodiment shown in FIG. 1 will be described with reference to FIGS. 2 to 5 show one electron-emitting device 9 and its wiring as a representative.
【0072】まず、図2に示すように、予め十分に洗浄
した基板1に素子電極2、3を形成する。通常、電子放
出部形成用の導電性薄膜4は、各配線層6、8と比べて
著しく薄い膜であるので、濡れ性、段差保持性等の問題
を回避し、電子放出部形成用の導電性薄膜4と各配線層
6、8との電気的接続を良好にするために、素子電極
2、3は設けられている。そのため、各配線層6、8
を、例えばスパッタリング法等により薄膜で構成する場
合は、素子電極2、3は必ずしも設ける必要はなく、後
述する各配線層6、8の形成と同時に形成することも可
能である。First, as shown in FIG. 2, device electrodes 2 and 3 are formed on a substrate 1 which has been sufficiently cleaned in advance. Usually, since the conductive thin film 4 for forming the electron emitting portion is a film that is significantly thinner than the respective wiring layers 6 and 8, problems such as wettability and step holding properties are avoided, and the conductive thin film 4 for forming the electron emitting portion is formed. The device electrodes 2 and 3 are provided to improve the electrical connection between the conductive thin film 4 and each of the wiring layers 6 and 8. Therefore, each of the wiring layers 6 and 8
In the case where is formed of a thin film by, for example, a sputtering method or the like, the device electrodes 2 and 3 are not necessarily provided, and can be formed simultaneously with the formation of each of the wiring layers 6 and 8 described later.
【0073】素子電極2、3の形成方法としては、真空
蒸着法、スパッタリング法、プラズマCVD法等の真空
系を用いる方法や、溶媒に金属成分およびガラス成分を
混合した厚膜ペーストを印刷、焼成することにより形成
する厚膜形成法がある。製造工程の短縮化を図るために
は、フォトリソグラフィ工程を必要としない厚膜印刷法
により素子電極2、3を形成すればよいが、素子電極
2、3は、前述したように導電製薄膜4(図1参照)と
の濡れ性を良好にするため、膜厚が薄い方が望ましい。
そこで、厚膜印刷法を用いる場合は、その際使用するペ
ーストとして、有機金属化合物により構成された、いわ
ゆるMODペーストを使用することが好ましい。もちろ
ん、これ以外の成膜方法を用いても差し支えない。ま
た、素子電極2、3の構成材料としては、電気伝導性の
ある物質であれば、特に限定されるものではない。The device electrodes 2 and 3 may be formed by a method using a vacuum system such as a vacuum evaporation method, a sputtering method, or a plasma CVD method, or by printing and firing a thick film paste in which a metal component and a glass component are mixed in a solvent. There is a method of forming a thick film. In order to shorten the manufacturing process, the device electrodes 2 and 3 may be formed by a thick film printing method that does not require a photolithography process. In order to improve the wettability with (see FIG. 1), a thinner film is desirable.
Therefore, when the thick film printing method is used, it is preferable to use a so-called MOD paste composed of an organometallic compound as the paste used at that time. Of course, other film forming methods may be used. The constituent materials of the device electrodes 2 and 3 are not particularly limited as long as they are electrically conductive substances.
【0074】さらに、電子源の製造工程をより簡単にす
る場合には、素子電極2、3と、外部回路との接続用電
極(不図示)とを同時に形成することも可能である。こ
の場合も、厚膜印刷法を用いることが簡便であるが、も
ちろんスパッタ法等により成膜しフォトリソグラフィ技
術によりパターン形成しても、一向に構わない。In order to further simplify the manufacturing process of the electron source, it is possible to simultaneously form the device electrodes 2 and 3 and an electrode (not shown) for connection to an external circuit. In this case as well, it is simple to use a thick film printing method, but it goes without saying that a film can be formed by a sputtering method or the like and a pattern can be formed by a photolithography technique.
【0075】本実施例では、基板1としてソーダライム
ガラス基板を用い、素子電極2、3の形成は厚膜印刷法
によった。この際使用したペーストはMODペースト
で、金属成分はAuである。印刷の方法はスクリーン印
刷法である。印刷の後、70℃で10分間乾燥し、次に
本焼成を実施する。焼成温度は550℃で、ピーク保持
時間は約8分である。印刷、焼成後の1つの素子電極
2、3の厚みは0.3マイクロメートル以下であり、ま
た素子電極2、3間の間隔が2マイクロメートルであっ
た。In this embodiment, a soda lime glass substrate was used as the substrate 1 and the device electrodes 2 and 3 were formed by a thick film printing method. The paste used at this time was a MOD paste, and the metal component was Au. The printing method is a screen printing method. After printing, drying is performed at 70 ° C. for 10 minutes, and then main firing is performed. The firing temperature is 550 ° C. and the peak retention time is about 8 minutes. The thickness of one device electrode 2, 3 after printing and firing was 0.3 μm or less, and the interval between the device electrodes 2, 3 was 2 μm.
【0076】次いで、図3に示すように、基板1上に、
素子電極2、3のうち一方の素子電極3と電気的に接続
するように、第1の配線層6を形成する。第1の配線層
6の形成方法には、素子電極2、3の形成方法と同様の
方法が適用できるが、第1の配線層6は素子電極2、3
と異なり、電気抵抗を低減させるために、膜厚が厚い方
が好ましい。そのため、第1の配線層6の形成方法とし
ては、厚膜印刷法を用いるのが好ましい。その際のペー
スト材料としては導電性のものであればどのようなもの
でもよく、Ag、Au、Pt、Pd等の貴金属、Cu、
Ni、Al、Cr等の卑金属、またはこれらの混合物か
らなる微粒子がビヒクル中に分散したもの等が用いられ
る。また、高粘度、高チキソトロピー性を有するもの
が、細線の形成に適している。もちろん、薄膜配線の適
用も可能であるが、膜厚を厚くするためには厚膜印刷法
よりも時間がかかる。Next, as shown in FIG.
The first wiring layer 6 is formed so as to be electrically connected to one of the device electrodes 2 and 3. The method for forming the first wiring layer 6 can be the same as the method for forming the device electrodes 2 and 3.
Unlike the above, in order to reduce the electric resistance, it is preferable that the film thickness is large. Therefore, as a method for forming the first wiring layer 6, it is preferable to use a thick film printing method. Any paste material may be used as long as it is conductive, such as a noble metal such as Ag, Au, Pt, or Pd, Cu,
A base metal such as Ni, Al, or Cr, or a fine particle composed of a mixture thereof dispersed in a vehicle is used. Further, those having high viscosity and high thixotropy are suitable for forming fine wires. Of course, thin-film wiring can be applied, but it takes more time to increase the film thickness than the thick-film printing method.
【0077】本実施例では、厚膜スクリーン印刷法を用
いた。使用したペーストは、ノリタケ(株)製のNP−
4028Aとした。In this embodiment, a thick film screen printing method is used. The paste used was Noritake's NP-
4028A.
【0078】第1の配線層6を形成したら、図4に示す
ように、第1の配線層6を覆って第1の層間絶縁層7a
を形成し、その後、他方の素子電極2上を通り第1の層
間絶縁層7aと交差する第2の層間絶縁層7bを形成す
る。これにより、第1の配線層6と、次工程で形成され
る第2の配線層8との交差部には、第1の層間絶縁層7
aと第2の層間絶縁層7bとが存在することになり、そ
の部分の厚みは他の部分の厚みよりも大きくなる。第1
の層間絶縁層7aおよび第2の層間絶縁層7bの構成材
料としては、例えば、SiO2 薄膜、あるいはガラス微
粒子や酸化物微粒子をビヒクル中に分散したもの等、金
属成分を含まない厚膜ペーストによる膜等、絶縁性を保
つことができるものであればよい。厚膜印刷法を用いて
形成する場合には、第1の層間絶縁層7aは第1の配線
層6と同様のスクリーン版を用いて形成でき、第2の層
間絶縁層7bは第2の配線層8と同様のスクリーン版を
用いて形成できる。また、このように、絶縁構造を2層
構造とすることで、絶縁構造の厚みを部分的に厚くする
のが容易に行える。After forming the first wiring layer 6, as shown in FIG. 4, the first interlayer insulating layer 7a is formed so as to cover the first wiring layer 6.
Is formed, and then a second interlayer insulating layer 7b passing over the other device electrode 2 and intersecting with the first interlayer insulating layer 7a is formed. As a result, the first interlayer insulating layer 7 is formed at the intersection between the first wiring layer 6 and the second wiring layer 8 formed in the next step.
a and the second interlayer insulating layer 7b are present, and the thickness of that portion is greater than the thickness of the other portions. First
As a constituent material of the interlayer insulating layer 7a and the second interlayer insulating layer 7b, for example, a thick film paste containing no metal component such as a SiO 2 thin film or a material in which glass fine particles or oxide fine particles are dispersed in a vehicle is used. Any material that can maintain insulation, such as a film, may be used. When forming using the thick film printing method, the first interlayer insulating layer 7a can be formed using the same screen plate as the first wiring layer 6, and the second interlayer insulating layer 7b can be formed using the second wiring layer. It can be formed using the same screen plate as the layer 8. In addition, by making the insulating structure a two-layer structure as described above, it is easy to partially increase the thickness of the insulating structure.
【0079】本実施例では、厚膜スクリーン印刷法によ
り第1の層間絶縁層7aおよび第2の層間絶縁層7bを
形成した。ペーストとしては、PbOを主成分としてガ
ラスバインダーを混合したペーストを用いた。焼成温度
は550℃、ピーク保持時間は約15分である。印刷、
焼成後の第1の層間絶縁層7aと第2の層間絶縁層7b
との交差部での厚みは、30マイクロメートル以下であ
った。In this embodiment, the first interlayer insulating layer 7a and the second interlayer insulating layer 7b are formed by a thick film screen printing method. As the paste, a paste containing PbO as a main component and a glass binder mixed was used. The firing temperature is 550 ° C. and the peak retention time is about 15 minutes. printing,
First and second interlayer insulating layers 7a and 7b after firing
At the intersection with was 30 micrometers or less.
【0080】そして、図5に示すように、層間絶縁層7
の上に第2の配線層8を形成する。第2の配線層8は、
第2の層間絶縁層7bに予め設けられたコンタクトホー
ル(不図示)を通じて他方の素子電極2と電気的に接続
される。第2の配線層8の膜厚についても、第1の配線
層6と同様の理由で厚い方が好ましく、その形成方法と
しては、第1の配線層6の形成方法と同様の方法が適用
できる。本実施例では、厚膜スクリーン印刷法を用い
た。Then, as shown in FIG. 5, the interlayer insulating layer 7
A second wiring layer 8 is formed thereon. The second wiring layer 8
It is electrically connected to the other element electrode 2 through a contact hole (not shown) provided in advance in second interlayer insulating layer 7b. The thickness of the second wiring layer 8 is also preferably thick for the same reason as that of the first wiring layer 6, and the same forming method as that of the first wiring layer 6 can be applied. . In this embodiment, a thick film screen printing method was used.
【0081】以上で、マトリックス配線の部分が完成す
る。もちろん、ペースト材料、印刷方法等は、上述した
ものに限るものではない。Thus, the matrix wiring portion is completed. Of course, the paste material, the printing method, and the like are not limited to those described above.
【0082】最後に、図1に示したように、対の素子電
極2、3をつないで、電子放出部形成用の導電性薄膜4
を形成し、この導電性薄膜4に通電フォーミング処理を
施して電子放出部を形成し、電子源が完成する。導電性
薄膜4の形成方法および通電フォーミング処理について
は従来の方法をそのまま適用することができる。Finally, as shown in FIG. 1, the pair of device electrodes 2 and 3 are connected to form a conductive thin film 4 for forming an electron-emitting portion.
Is formed, and the conductive thin film 4 is subjected to an energization forming process to form an electron emission portion, thereby completing an electron source. A conventional method can be applied as it is to the method of forming the conductive thin film 4 and the energization forming process.
【0083】具体的には、対となる素子電極2、3をま
たいで、有機パラジウム(CCP4230、奥野製薬工
業(株)製)をスピンナーにより回転塗布後、300℃
で10分間の加熱処理を行い、Pdからなる導電製薄膜
4を形成する。このようにして形成された導電製薄膜4
は、Pdを主元素とする微粒子から構成され、その膜厚
は10ナノメートル、シート抵抗値は5×104 Ω/□
であった。なお、ここで述べる微粒子膜とは複数の微粒
子が集合した膜であり、その微細構造としては微粒子が
個々に分散配置した状態のみならず、微粒子が互いに隣
接、あるいは重なり合った状態(島状も含む)の膜をさ
し、その粒径とは、前記状態で粒子形状が認識可能な微
粒子についての径をいう。このPdを主元素とする膜
を、フォトリソグラフィー法を用いてパターニングする
ことにより、通電フォーミング処理までの素子の製造工
程が完了する。Specifically, organic palladium (CCP4230, manufactured by Okuno Pharmaceutical Co., Ltd.) is spin-coated by a spinner across the pair of device electrodes 2 and 3 and then heated to 300 ° C.
For 10 minutes to form a conductive thin film 4 made of Pd. The conductive thin film 4 thus formed
Is composed of fine particles containing Pd as a main element, has a thickness of 10 nm, and has a sheet resistance of 5 × 10 4 Ω / □.
Met. Note that the fine particle film described here is a film in which a plurality of fine particles are aggregated, and has a fine structure not only in a state where the fine particles are individually dispersed and arranged, but also in a state where the fine particles are adjacent to each other or overlapped (including an island shape). ), And the particle diameter means the diameter of the fine particles whose particle shape can be recognized in the above state. By patterning the film containing Pd as a main element using a photolithography method, the element manufacturing process up to the energization forming process is completed.
【0084】通電フォーミング処理は、本実施例では、
図8(a)に示したような、パルス波高値を定電圧とし
たパルスを連続的に印加することにより行った。その際
の印加パルスは、パルス幅T1が1ミリ秒、パルス間隔
T2が10ミリ秒、波高値が14Vであり、約10-6T
orrの真空雰囲気下で60秒間実施した。このように
して作製された電子放出部は、パラジウム元素を主成分
とする微粒子が分散配置された状態となり、その微粒子
の平均粒径は3ナノメートルであった。In this embodiment, the energization forming process
As shown in FIG. 8 (a), this was performed by continuously applying a pulse having a pulse peak value at a constant voltage. The applied pulse at this time has a pulse width T1 of 1 millisecond, a pulse interval T2 of 10 milliseconds, a peak value of 14 V, and about 10 -6 T
This was performed for 60 seconds under a vacuum atmosphere of orr. The electron-emitting portion thus produced was in a state in which fine particles containing palladium as a main component were dispersed and arranged, and the average particle size of the fine particles was 3 nanometers.
【0085】以上説明したように第1の層間絶縁層7a
および第2の層間絶縁層7bを設けることで、第1の配
線層6と第2の配線層8との交差部では絶縁構造が2層
構造となり、結果的に絶縁構造の厚みが厚くなる。これ
により、簡単な絶縁構造で第1の配線層6と第2の配線
層8との絶縁性が確保される。しかも、第1の配線層6
および第2の配線層8のパターンにしたがって、それぞ
れ第1の層間絶縁層7aおよび第2の層間絶縁層7bを
形成するだけでよいので、絶縁構造の形成は容易であ
る。As described above, the first interlayer insulating layer 7a
By providing the second interlayer insulating layer 7b, the insulating structure has a two-layer structure at the intersection of the first wiring layer 6 and the second wiring layer 8, and as a result, the thickness of the insulating structure is increased. Thereby, the insulation between the first wiring layer 6 and the second wiring layer 8 is secured with a simple insulating structure. Moreover, the first wiring layer 6
Since only the first interlayer insulating layer 7a and the second interlayer insulating layer 7b need to be formed in accordance with the pattern of the second wiring layer 8, the formation of the insulating structure is easy.
【0086】また、第1の配線層6の上側および第2の
配線層8の下側には必ず絶縁構造が存在することになる
ので、第1の配線層6または第2の配線層8の位置合わ
せが多少ずれたとしても、第1の配線層6と第2の配線
層8とがショートする確率は著しく減少する。従って、
大面積の電子源においても、第1の配線層6と第2の配
線層8との配線の特に絶縁性の信頼性が向上するととも
に、第1の配線層6と第2の配線層8との位置ずれに対
する許容度が大きくなり、両者の位置合わせが容易にな
るので、製造時間の短縮や歩留りの向上が図られる。Further, since an insulating structure always exists above the first wiring layer 6 and below the second wiring layer 8, the insulating structure of the first wiring layer 6 or the second wiring layer 8 may be formed. Even if the alignment is slightly shifted, the probability that the first wiring layer 6 and the second wiring layer 8 are short-circuited is significantly reduced. Therefore,
Even in the case of a large-area electron source, the reliability of the wiring between the first wiring layer 6 and the second wiring layer 8, particularly the reliability of the insulation is improved, and the first wiring layer 6 and the second wiring layer 8 In this case, the tolerance for the positional deviation becomes large, and the alignment between the two becomes easy, so that the manufacturing time can be reduced and the yield can be improved.
【0087】さらに、仮に、第1の層間絶縁層7aを設
けずに第2の層間絶縁層7bのみを設けた場合、第1の
配線層6と第2の配線層8との位置合わせ誤差によるシ
ョートを低減させるためには、第2の層間絶縁層7bの
幅を、第2の配線層8の幅よりも大きくする必要があ
る。しかし、本構成によれば、第1の配線層6および第
2の配線層8の位置ずれに対する許容度が大きいため
に、第2の層間絶縁層7bのみを設けた場合に比較して
第2の層間絶縁層7b幅を小さくできる。従って、配線
に支配される部分の面積が低減され高密度配線が可能と
なるので、素子電極2、3ひいては電子放出素子9をよ
り高密度に配置することができるようになる。Further, if only the second interlayer insulating layer 7b is provided without providing the first interlayer insulating layer 7a, an error due to an alignment error between the first wiring layer 6 and the second wiring layer 8 may occur. In order to reduce the short circuit, the width of the second interlayer insulating layer 7b needs to be larger than the width of the second wiring layer 8. However, according to the present configuration, the first wiring layer 6 and the second wiring layer 8 have a large tolerance for displacement, so that the second wiring layer 8 has a second tolerance as compared with the case where only the second interlayer insulating layer 7b is provided. Can be reduced in width. Therefore, the area of the portion controlled by the wiring is reduced, and high-density wiring can be performed, so that the device electrodes 2 and 3 and the electron-emitting device 9 can be arranged at a higher density.
【0088】次に、図1に示した電子源を用いた画像形
成装置の一例について、図11〜図13を参照して説明
する。図11は、図1に示した電子源を用いた画像形成
装置の表示パネルの一例の基本構成図であり、図12
は、図11に示した表示パネルの蛍光膜の、蛍光体の配
置例を示す図であり、図13は、図1に示した電子源を
用いた画像形成装置によりNTSC方式のテレビ信号に
応じて表示を行う例の駆動回路のブロック図である。Next, an example of an image forming apparatus using the electron source shown in FIG. 1 will be described with reference to FIGS. FIG. 11 is a basic configuration diagram of an example of a display panel of an image forming apparatus using the electron source shown in FIG.
FIG. 13 is a diagram showing an example of the arrangement of phosphors in the phosphor film of the display panel shown in FIG. 11. FIG. 13 shows an image forming apparatus using the electron source shown in FIG. FIG. 2 is a block diagram of a drive circuit of an example of performing display by using a display.
【0089】図11において、リアプレート81には、
図1に示したものと同様の電子源80が固定されてい
る。電子源80の、m×nのマトリックス状に配置され
た電子放出素子87は、それぞれ単純なマトリックス配
線を構成する、m本の配線からなるx配線88およびn
本の配線からなるy配線89に接続されている。ここ
で、x配線88は図1に示した第2の配線層8および第
2の層間絶縁層7bに対応し、y配線89は図1に示し
た第1の配線6および第1の層間絶縁層7aに対応す
る。In FIG. 11, the rear plate 81 includes
An electron source 80 similar to that shown in FIG. 1 is fixed. The electron emitting elements 87 of the electron source 80 arranged in an m × n matrix form x wirings 88 and n each composed of m wirings, each constituting a simple matrix wiring.
It is connected to a y-wiring 89 composed of two wirings. Here, x wiring 88 corresponds to second wiring layer 8 and second interlayer insulating layer 7b shown in FIG. 1, and y wiring 89 corresponds to first wiring 6 and first interlayer insulating layer shown in FIG. Corresponds to layer 7a.
【0090】電子源80には、ガラス基板83の内面
に、画像形成部材である蛍光膜84とメタルバック85
が形成されたフェースプレート82が、支持枠86を介
して対向配置されている。電子源80とメタルバック8
5の間には、不図示の電源により、電子源80から放出
された電子ビームを加速するための高電圧が印加され
る。これらリアプレート81、支持枠86およびフェー
スプレート82は互いに気密固着(封着)され、リアプ
レート81と支持枠86とフェースプレート82とで外
囲器90を構成する。リアプレート81、支持枠86お
よびフェースプレート82の封着は、互いの固着面にフ
リットガラス等を塗布し、大気中あるいは窒素中で、4
00℃〜500℃で10分以上焼成することで行われ
る。また、各x配線88にはそれぞれ支持枠86に設け
られたm本の容器外端子Dx1、Dx2、・・・、Dx
mが接続され、各y配線89にはそれぞれ支持枠86に
設けられたn本の容器外端子Dy1、Dy2、・・・、
Dynに接続される。The electron source 80 has a fluorescent film 84 as an image forming member and a metal back 85 on the inner surface of a glass substrate 83.
Are formed facing each other with a support frame 86 interposed therebetween. Electron source 80 and metal back 8
During the period 5, a high voltage for accelerating the electron beam emitted from the electron source 80 is applied by a power supply (not shown). The rear plate 81, the support frame 86, and the face plate 82 are air-tightly fixed (sealed) to each other, and the rear plate 81, the support frame 86, and the face plate 82 form an envelope 90. The sealing of the rear plate 81, the support frame 86 and the face plate 82 is performed by applying frit glass or the like to the fixed surfaces of each other,
It is performed by baking at 00 ° C. to 500 ° C. for 10 minutes or more. Each of the x wirings 88 has m external terminals Dx1, Dx2,..., Dx provided on the support frame 86, respectively.
m are connected, and each of the y wirings 89 has n external terminals Dy1, Dy2,... provided on the support frame 86, respectively.
Connected to Dyn.
【0091】外囲器90は上述のごとく、フェースプレ
ート82、支持枠86およびリアプレート81で構成さ
れているが、リアプレート81は主に電子源80の強度
を補強する目的で設けられるため、電子源80自体で十
分な強度を持つ場合は別体のリアプレート81は必ずし
も必要でなく、電子源80に直接、支持枠86を封着
し、フェースプレート82、支持枠86および電子源8
0にて外囲器90を構成してもよい。また、さらには、
フェースプレート82、リアプレート81間に、スペー
サと呼ばれる不図示の支持体を設置することで、大気圧
に対して十分な強度をもつ外囲器90の構成にすること
もできる。As described above, the envelope 90 includes the face plate 82, the support frame 86, and the rear plate 81. The rear plate 81 is provided mainly for the purpose of reinforcing the strength of the electron source 80. If the electron source 80 itself has a sufficient strength, the separate rear plate 81 is not always necessary. The support frame 86 is directly sealed to the electron source 80, and the face plate 82, the support frame 86 and the electron source 8 are sealed.
0 may constitute the envelope 90. Also,
By providing a support (not shown) called a spacer between the face plate 82 and the rear plate 81, the structure of the envelope 90 having sufficient strength against the atmospheric pressure can be obtained.
【0092】蛍光膜84は、モノクロームの場合は画像
形成部材である蛍光体のみからなるが、カラーの場合
は、図12に示すように、蛍光体の配列によりブラック
ストライプあるいはブラックマトリクスなどと呼ばれる
黒色導電材84bと蛍光体84aとで構成される。ブラ
ックストライプ、ブラックマトリクスが設けられる目的
は、カラー表示の場合必要となる三原色蛍光体の、各蛍
光体84a間の塗り分け部を黒くすることで混色等を目
立たなくすることと、蛍光膜84における外光反射によ
るコントラストの低下を抑制することである。ブラック
ストライプの材料としては、通常よく用いられている黒
鉛を主成分とする材料だけでなく、導電性があり、光の
透過および反射が少ない材料であればこれに限るもので
はない。ガラス基板83に蛍光体を塗布する方法は、モ
ノクローム、カラーによらず、沈殿法や印刷法が用いら
れる。さらに、カラーの場合には、スラリー法を用いる
ことも可能である。In the case of monochrome, the phosphor film 84 is made of only a phosphor which is an image forming member. In the case of color, as shown in FIG. 12, depending on the arrangement of the phosphor, a black stripe called a black stripe or a black matrix is used. It is composed of a conductive material 84b and a phosphor 84a. The purpose of providing the black stripes and the black matrix is to make the color mixing and the like inconspicuous by making the painted portions between the phosphors 84a of the three primary color phosphors necessary for color display less noticeable. The purpose is to suppress a decrease in contrast due to external light reflection. The material of the black stripe is not limited to a commonly used material containing graphite as a main component, as long as it is conductive and has little light transmission and reflection. As a method of applying the phosphor onto the glass substrate 83, a precipitation method or a printing method is used regardless of monochrome or color. Further, in the case of a collar, a slurry method can be used.
【0093】また、蛍光膜84の内面側には通常メタル
バック85が設けられる。メタルバック85の目的は、
蛍光体84aに照射された電子が帯電するのを防止する
こと、蛍光体84aの発光のうち内面側への光をフェー
スプレート82側へ鏡面反射することにより輝度を向上
すること、電子ビーム加速電圧を印加するための電極と
して作用すること、外囲器90内で発生した負イオンの
衝突によるダメージからの蛍光体84aの保護等であ
る。メタルバック85は、蛍光膜84を作製後、蛍光膜
84の内面側表面の平滑化処理(通常フィルミングと呼
ばれる)を行い、その後Alを真空蒸着等で堆積するこ
とで作製できる。A metal back 85 is usually provided on the inner side of the fluorescent film 84. The purpose of the metal back 85 is
Preventing the electrons applied to the phosphor 84a from being charged; improving the brightness by mirror-reflecting the light toward the inner surface side of the light emitted from the phosphor 84a toward the face plate 82; , And protection of the phosphor 84a from damage due to collision of negative ions generated in the envelope 90. The metal back 85 can be manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film 84 after the fluorescent film 84 is manufactured, and then depositing Al by vacuum evaporation or the like.
【0094】フェースプレート82には、さらに蛍光膜
84の導電性を高めるため、蛍光膜84の外側面に透明
電極(不図示)を設けてもよい。The face plate 82 may be provided with a transparent electrode (not shown) on the outer surface of the fluorescent film 84 in order to further enhance the conductivity of the fluorescent film 84.
【0095】前述の封着を行う際、カラーの場合は各色
蛍光体84bと電子放出素子87とを対応させなくては
ならないため、十分な位置合わせを行う必要がある。At the time of performing the above-described sealing, in the case of color, the phosphors 84b of each color must correspond to the electron-emitting devices 87, and therefore it is necessary to perform sufficient alignment.
【0096】リアプレート81と支持枠86とフェース
プレート82とを互いに封着し、外囲器90が構成され
たら、不図示の排気管を通じて排気系により外囲器90
内を10-7Torr程度の真空度まで排気し、外囲器9
0を封止する。また、外囲器90の封止後の真空度を維
持するために、ゲッター処理を行う場合もある。これ
は、外囲器90の封止を行う直前あるいは封止後に、抵
抗加熱あるいは高周波加熱等の加熱法により、外囲器9
0内の所定の位置に配置されたゲッター(不図示)を加
熱し、蒸着膜を形成する工程である。ゲッターは、通
常、Ba等が主成分であり、該蒸着膜の吸着作用によ
り、例えば10-5〜10-7Torrの真空度を維持する
ものである。なお、電子放出素子87の通電フォーミン
グ処理以降の工程は、適宜設定される。When the rear plate 81, the support frame 86 and the face plate 82 are sealed with each other to form the envelope 90, the envelope 90 is exhausted by an exhaust system through an exhaust pipe (not shown).
The inside is evacuated to a degree of vacuum of about 10 −7 Torr, and the envelope 9 is evacuated.
0 is sealed. In addition, getter processing may be performed in order to maintain the degree of vacuum after sealing the envelope 90. This is because immediately before or after sealing of the envelope 90, the envelope 9 is heated by a heating method such as resistance heating or high-frequency heating.
This is a step of heating a getter (not shown) arranged at a predetermined position within 0 to form a deposited film. The getter usually contains Ba or the like as a main component, and maintains a vacuum degree of, for example, 10 <-5> to 10 <-7> Torr by the adsorption action of the deposited film. Steps after the energization forming process of the electron-emitting device 87 are appropriately set.
【0097】次に、NTSC方式のテレビ信号に基づき
テレビジョン表示を行うための駆動回路の概略構成を、
図13のブロック図を用いて説明する。符号191は図
11に示した表示パネルであり、また、192は走査回
路、193は制御回路、194はシフトレジスタ、19
5はラインメモリ、196は同期信号分離回路、197
は変調信号発生器、Vx 、Va は直流電圧源をそれぞれ
示す。Next, a schematic configuration of a driving circuit for performing television display based on an NTSC television signal will be described.
This will be described with reference to the block diagram of FIG. Reference numeral 191 is the display panel shown in FIG. 11, 192 is a scanning circuit, 193 is a control circuit, 194 is a shift register, 19
5 is a line memory, 196 is a synchronization signal separation circuit, 197
Denotes a modulation signal generator, V x, V a is a DC voltage source, respectively.
【0098】以下、各部の機能を説明していくが、まず
表示パネル191は、端子Dx1ないしDxm、および
Dy1ないしDyn、および高圧端子Hv を介して外部
の電気回路と接続している。このうち、端子Dx1ない
しDxmには、前記表示パネル191内に設けられてい
る電子源、すなわちm行n列の行列状にマトリクス配線
された電子放出素子群を一行(n素子)ずつ順次駆動し
てゆくための走査信号が印加される。[0098] Hereinafter, will be described the function of each part, the display panel 191 is first is connected to an external electric circuit through terminals Dx1 to Dxm, and Dy1 to Dyn, and a high-voltage terminal H v. The terminals Dx1 to Dxm sequentially drive electron sources provided in the display panel 191, that is, electron emission element groups arranged in a matrix of m rows and n columns in a matrix, one row at a time (n elements). A scanning signal for moving is applied.
【0099】一方、端子Dy1ないしDynには、前記
走査信号により選択された一行の電子放出素子の各素子
の出力電子ビームを制御するための変調信号が印加され
る。また、高圧端子Hv には、直流電圧源Va より、例
えば10kVの直流電圧が供給されるが、これは、電子
放出素子より出力される電子ビームに蛍光体を励起する
のに十分なエネルギーを付与するための加速電極であ
る。On the other hand, to the terminals Dy1 to Dyn, a modulation signal for controlling the output electron beam of each of the electron-emitting devices in one row selected by the scanning signal is applied. Further, the high-voltage terminal H v, the DC voltage source V a, for example, a DC voltage of 10kV is applied, which is sufficient energy to excite the phosphors to the electron beams output from the electron-emitting devices Is an accelerating electrode for providing
【0100】次に、走査回路192について説明する。
走査回路192は、内部にm個のスイッチング素子(図
中、S1ないしSmで模式的に示している)を備えるも
ので、各スイッチング素子は、直流電圧源Vx の出力電
圧もしくは0V(グランドレベル)のいずれか一方を選
択し、表示パネル191の端子Dx1ないしDxmと電
気的に接続するものである。S1ないしSmの各スイッ
チング素子は、制御回路193が出力する制御信号に基
づいて動作するものであるが、実際には、例えばFET
のようなスイッチング素子を組み合せることにより容易
に構成することが可能である。Next, the scanning circuit 192 will be described.
Scanning circuit 192, m number of switching elements in the interior as it has a (in the figure, it is shown schematically in to no S1 Sm), each switching element, the output voltage or 0V (the ground level of the DC voltage source V x ) Is selected and electrically connected to the terminals Dx1 to Dxm of the display panel 191. Each of the switching elements S1 to Sm operates based on a control signal output from the control circuit 193.
It can be easily configured by combining the switching elements as described above.
【0101】なお、前記直流電圧源Vx は、本実施例の
場合には前記電子放出素子の特性(電子放出しきい値電
圧)に基づき、走査されていない素子に印加される駆動
電圧が電子放出しきい値電圧以下となるような一定電圧
を出力するように設定されている。In the case of the present embodiment, the DC voltage source Vx supplies a drive voltage applied to an unscanned element based on the characteristics (electron emission threshold voltage) of the electron emission element. It is set so as to output a constant voltage lower than the emission threshold voltage.
【0102】また、制御回路193は、外部より入力す
る画像信号に基づいて適切な表示が行われるように各部
の動作を整合させる働きをもつものである。次に説明す
る同期信号分離回路196より送られる同期信号TSYNC
に基づいて、各部に対してTSCANおよびTSFT およびT
MRY の各制御信号を発生する。The control circuit 193 has a function of matching the operation of each unit so that appropriate display is performed based on an externally input image signal. A synchronization signal T SYNC sent from a synchronization signal separation circuit 196 described below.
T SCAN and T SFT and T
Generates MRY control signals.
【0103】同期信号分離回路196は、外部から入力
されるNTSC方式のテレビ信号から、同期信号成分と
輝度信号成分とを分離するための回路で、よく知られて
いるように周波数分離(フィルター)回路を用いれば、
容易に構成できるものである。同期信号分離回路196
により分離された同期信号は、よく知られるように垂直
同期信号と水平同期信号よりなるが、ここでは説明の便
宜上、TSYNC信号として図示した。一方、前記テレビ信
号から分離された画像の輝度信号成分を便宜上DATA
信号と表わすが、同信号はシフトレジスタ194に入力
される。The synchronizing signal separating circuit 196 is a circuit for separating a synchronizing signal component and a luminance signal component from an NTSC television signal input from the outside. As is well known, a frequency separating (filter) is used. With the circuit,
It can be easily configured. Sync signal separation circuit 196
Are separated from each other by a vertical synchronizing signal and a horizontal synchronizing signal, as is well known. However, for convenience of explanation, the synchronizing signal is illustrated as a TSYNC signal. On the other hand, the luminance signal component of the image separated from the television signal is referred to as DATA for convenience.
This signal is input to the shift register 194.
【0104】シフトレジスタ194は、時系列的にシリ
アルに入力される前記DATA信号を、画像の1ライン
毎にシリアル/パラレル変換するためのもので、前記制
御信号193より送られる制御信号TSFT に基づいて動
作する(すなわち、制御信号TSFT は、シフトレジスタ
194のシフトクロックであると言い替えてもよい)。
シリアル/パラレル変換された画像1ライン分(電子放
出素子n素子分の駆動データに相当する)のデータは、
Id1ないしIdnのn個の並列信号として前記シフト
レジスタ194より出力される。The shift register 194 is for serially / parallel-converting the DATA signal input serially in time series for each line of an image, and converts the DATA signal into a control signal T SFT sent from the control signal 193. (Ie, the control signal T SFT may be a shift clock of the shift register 194).
The data for one line of the serial / parallel-converted image (corresponding to the drive data for n electron-emitting devices)
The shift register 194 outputs n parallel signals Id1 to Idn.
【0105】ラインメモリ195は、画像1ライン分の
データを必要時間の間だけ記憶するための記憶装置であ
り、制御回路193より送られる制御信号TMRY にした
がって適宜Id1ないしIdnの内容を記憶する。記憶
された内容は、I’d1ないしI’dnとして出力さ
れ、変調信号発生器197に入力される。The line memory 195 is a storage device for storing data of one line of an image for a required time only, and stores the contents of Id1 to Idn as appropriate according to a control signal T MRY sent from the control circuit 193. . The stored contents are output as I'd1 to I'dn and input to the modulation signal generator 197.
【0106】変調信号発生器197は、前記画像データ
I’d1ないしI’dnの各々に応じて、電子放出素子
の各々を適切に駆動変調するための信号源で、その出力
信号は、端子Dy1ないしDynを通じて表示パネル1
91内の電子放出素子に印加される。The modulation signal generator 197 is a signal source for appropriately driving and modulating each of the electron-emitting devices in accordance with each of the image data I'd1 to I'dn. Or display panel 1 through Dyn
The voltage is applied to the electron-emitting device in 91.
【0107】前述したように、本発明に係わる電子放出
素子は、放出電流Ieに対して以下の基本特性を有して
いる。すなわち、前述したように、電子放出には明確な
しきい値電圧Vthがあり、Vth以上の電圧を印加さ
れたときのみ電子放出が生じる。また、電子放出しきい
値以上の電圧に対しては、素子への印加電圧の変化に応
じて放出電流も変化してゆく。なお、電子放出素子の材
料や構成、製造方法を変えることにより、電子放出しき
い値電圧Vthの値や、印加電圧に対する放出電流の変
化の度合が変る場合もあるが、いずれにしても以下のよ
うなことがいえる。As described above, the electron-emitting device according to the present invention has the following basic characteristics with respect to the emission current Ie. That is, as described above, electron emission has a clear threshold voltage Vth, and electron emission occurs only when a voltage higher than Vth is applied. For a voltage equal to or higher than the electron emission threshold, the emission current also changes in accordance with the change in the voltage applied to the element. The value of the electron emission threshold voltage Vth and the degree of change of the emission current with respect to the applied voltage may be changed by changing the material, configuration, and manufacturing method of the electron emission element. The same can be said.
【0108】すなわち、本素子にパルス状の電圧を印加
する場合、例えば電子放出しきい値以下の電圧を印加し
ても電子放出は生じないが、電子放出しきい値以上の電
圧を印加する場合には電子ビームが出力される。その
際、第一には、パルスの波高値Vmを変化させることに
より出力電子ビームの強度を制御することが可能であ
る。第二には、パルスの幅Pwを変化させることにより
出力電子ビームの電荷の総量を制御することが可能であ
る。That is, when a pulse-like voltage is applied to the device, for example, when a voltage lower than the electron emission threshold is applied, no electron emission occurs, but when a voltage higher than the electron emission threshold is applied. Outputs an electron beam. At that time, first, it is possible to control the intensity of the output electron beam by changing the peak value Vm of the pulse. Second, it is possible to control the total amount of charge of the output electron beam by changing the pulse width Pw.
【0109】したがって、入力信号に応じて、電子放出
素子を変調する方式としては、電圧変調方式、パルス幅
変調方式等が挙げられ、電圧変調方式を実施するには、
変調信号発生器197としては、一定の長さの電圧パル
スを発生するが入力されるデータに応じて適宜パルスの
波高値を変調するような電圧変調方式の回路を用いる。Accordingly, as a method of modulating the electron-emitting device in accordance with the input signal, a voltage modulation method, a pulse width modulation method, and the like can be mentioned.
As the modulation signal generator 197, a voltage modulation type circuit that generates a voltage pulse of a fixed length but appropriately modulates the peak value of the pulse according to input data is used.
【0110】また、パルス幅変調方式を実施するには、
変調信号発生器197としては、一定の波高値の電圧パ
ルスを発生するが入力されるデータに応じて適宜電圧パ
ルスの幅を変調するようなパルス幅変調方式の回路を用
いるものである。In order to implement the pulse width modulation method,
As the modulation signal generator 197, a pulse width modulation type circuit that generates a voltage pulse having a constant peak value and appropriately modulates the width of the voltage pulse according to input data is used.
【0111】以上説明した一連の動作により、表示パネ
ル191を用いてテレビジョンの表示を行える。なお、
上記説明中、特に記載しなかったが、シフトレジスタ1
94やラインメモリ195は、デジタル信号式のもので
もアナログ信号式のものでも差し支えなく、画像信号の
シリアル/パラレル変換や記憶が所定の速度で行われれ
ばよい。Through the series of operations described above, television display can be performed using the display panel 191. In addition,
Although not specifically described in the above description, the shift register 1
The digital memory 94 or the line memory 195 may be of a digital signal type or an analog signal type, as long as the serial / parallel conversion and storage of the image signal are performed at a predetermined speed.
【0112】デジタル信号式を用いる場合には、同期信
号分離回路196の出力信号DATAをデジタル信号化
する必要があるが、これは同期信号分離回路196の出
力部にA/D変換器を備えれば容易に可能であることは
いうまでもない。また、これと関連してラインメモリ1
95の出力信号がデジタル信号かアナログ信号かによ
り、変調信号発生器197に用いられる回路が若干異な
ったものとなるのはいうまでもない。すなわち、デジタ
ル信号の場合には、電圧変調方式の場合、変調信号発生
器197には、例えばよく知られるD/A変換回路を用
い、必要に応じて増幅回路等を付け加えればよい。また
パルス幅変調方式の場合、変調信号発生器197は、例
えば高速の発振器および発振器の出力する波数を計数す
る計数器(カウンタ)および計数器の出力値と前記ライ
ンメモリ195の出力値を比較する比較器(コンパレー
タ)を組み合せた回路を用いれば当業者であれば容易に
構成できる。必要に応じて、比較器の出力するパルス幅
変調された変調信号を電子放出素子の駆動電圧にまで電
圧増幅するための増幅器を付け加えてもよい。When the digital signal type is used, it is necessary to convert the output signal DATA of the synchronization signal separation circuit 196 into a digital signal. This is provided with an A / D converter at the output of the synchronization signal separation circuit 196. Needless to say, it is easily possible. In connection with this, the line memory 1
It goes without saying that the circuit used for the modulation signal generator 197 is slightly different depending on whether the output signal of 95 is a digital signal or an analog signal. That is, in the case of a digital signal, in the case of the voltage modulation method, for example, a well-known D / A conversion circuit may be used as the modulation signal generator 197, and an amplification circuit or the like may be added as necessary. In the case of the pulse width modulation method, the modulation signal generator 197 compares, for example, a high-speed oscillator, a counter for counting the number of waves output from the oscillator, and an output value of the counter with an output value of the line memory 195. If a circuit combining a comparator is used, those skilled in the art can easily configure the circuit. If necessary, an amplifier for voltage-amplifying the pulse-width-modulated signal output from the comparator to the drive voltage of the electron-emitting device may be added.
【0113】一方、アナログ信号の場合には、電圧変調
方式の場合、変調信号発生器197には、例えばよく知
られるオペアンプ等を用いた増幅回路を用いればよく、
必要に応じてレベルシフト回路等を付け加えてもよい。
また、パルス幅変調方式の場合には、例えばよく知られ
た電圧制御型発振回路(VCO)を用いればよく、必要
に応じて電子放出素子の駆動電圧にまで電圧増幅するた
めの増幅器を付け加えてもよい。On the other hand, in the case of the analog signal, in the case of the voltage modulation method, for the modulation signal generator 197, for example, an amplifier circuit using a well-known operational amplifier or the like may be used.
If necessary, a level shift circuit or the like may be added.
In the case of the pulse width modulation method, for example, a well-known voltage controlled oscillator (VCO) may be used, and an amplifier for amplifying the voltage up to the drive voltage of the electron-emitting device may be added as necessary. Is also good.
【0114】以上のように完成した画像表示装置におい
て、電子源80の各電子放出素子87に、端子Dx1な
いしDxm、Dy1ないしDynを通じ、電圧を印加す
ることにより、電子を放出させ、高圧端子Hv を通じ、
メタルバック85あるいは透明電極(不図示)に高圧を
印加し、電子ビームを加速し、蛍光膜84に衝突させ、
励起・発光させることで画像を表示することができる。
また、図1に示したような配線構造を有する電子源80
を用いることにより、電子放出素子87への配線の信頼
性が高いものとなり、良好な画像表示が行える。また、
配線および電子放出素子87の密度を高密度化できるの
で、単位面積あたりの画素数を増やし、高解像度を有す
る画像形成装置が達成される。In the image display device completed as described above, electrons are emitted by applying a voltage to each of the electron-emitting devices 87 of the electron source 80 through the terminals Dx1 to Dxm and Dy1 to Dyn, so that the high-voltage terminal H through v
A high voltage is applied to the metal back 85 or the transparent electrode (not shown) to accelerate the electron beam and cause it to collide with the fluorescent film 84,
An image can be displayed by exciting and emitting light.
An electron source 80 having a wiring structure as shown in FIG.
Is used, the reliability of the wiring to the electron-emitting device 87 becomes high, and good image display can be performed. Also,
Since the density of the wirings and the electron-emitting devices 87 can be increased, the number of pixels per unit area is increased, and an image forming apparatus having high resolution is achieved.
【0115】以上述べた構成は、表示等に用いられる好
適な画像形成装置を作製する上で必要な概略構成であ
り、例えば各部材の材料等、詳細な部分は上述内容に限
られるものではなく、画像形成装置の用途に適するよう
に適宜選択する。また、入力信号例として、NTSC方
式を挙げたが、これに限るものでなく、PAL、SEC
AM方式等の諸方式でもよく、また、これよりも、多数
の走査線からなるTV信号(例えば、MUSE方式をは
じめとする高品位TV)方式でもよい。The configuration described above is a schematic configuration necessary for manufacturing a suitable image forming apparatus used for display and the like. For example, detailed portions such as materials of each member are not limited to the above-described contents. Is appropriately selected so as to be suitable for the use of the image forming apparatus. Also, the NTSC system has been described as an example of an input signal, but the present invention is not limited to this, and PAL, SEC
Various systems such as the AM system may be used, and a TV signal (for example, a high-definition TV including the MUSE system) including a large number of scanning lines may be used.
【0116】(第2実施例) 図14は、本発明の電子源の第2実施例の要部斜視図で
ある。本実施例でも、第1実施例と同様に第1の配線層
206と第2の配線層208との絶縁構造を第1の層間
絶縁層207aと第2の層間絶縁層207bとで構成し
ているが、両者の配置が第1実施例と異なっている。す
なわち、第2の層間絶縁層207bの幅を、第2の配線
層208の幅よりも大きくし、第1の層間絶縁層207
aを、第2の層間絶縁層207bと第1の配線層206
との交差部に形成している。これにより、第1の配線層
206と第2の配線層208との交差部での絶縁構造の
厚みが、他の部分での厚みよりも厚くなっている。その
他の構成については第1実施例と同様でよいので、その
説明は省略する。(Second Embodiment) FIG. 14 is a perspective view of a main part of a second embodiment of the electron source according to the present invention. Also in the present embodiment, similarly to the first embodiment, the insulating structure between the first wiring layer 206 and the second wiring layer 208 is configured by the first interlayer insulating layer 207a and the second interlayer insulating layer 207b. However, the arrangement of both is different from the first embodiment. That is, the width of the second interlayer insulating layer 207b is made larger than the width of the second wiring layer 208, and the width of the first interlayer insulating layer 207b is increased.
a, the second interlayer insulating layer 207 b and the first wiring layer 206
And at the intersection. As a result, the thickness of the insulating structure at the intersection between the first wiring layer 206 and the second wiring layer 208 is larger than the thickness at other portions. Other configurations may be the same as in the first embodiment, and a description thereof will not be repeated.
【0117】次に、本実施例の電子源の製造工程につい
て説明する。Next, the manufacturing process of the electron source of this embodiment will be described.
【0118】まず、図15に示すように、ソーダライム
ガラスからなる基板201を十分に洗浄した後、この基
板201上に素子電極202、203を形成する。本実
施例では、素子電極202、203の形成方法として、
厚膜印刷法を用いた。使用したペーストはMODペース
トで、金属成分はPtである。印刷の方法はスクリーン
印刷法である。印刷の後、70℃で10分間乾燥し、次
に本焼成を実施する。焼成温度は550℃で、ピーク保
持時間は約8分である。印刷、焼成後の素子電極20
2、203の膜厚は、0.25マイクロメートル以下で
あった。またこのとき、外部回路との接続用電極(不図
示)を同時に形成し、工程を1工程短縮した。First, as shown in FIG. 15, after sufficiently washing a substrate 201 made of soda lime glass, device electrodes 202 and 203 are formed on the substrate 201. In this embodiment, as a method of forming the device electrodes 202 and 203,
A thick film printing method was used. The used paste is a MOD paste, and the metal component is Pt. The printing method is a screen printing method. After printing, drying is performed at 70 ° C. for 10 minutes, and then main firing is performed. The firing temperature is 550 ° C. and the peak retention time is about 8 minutes. Device electrode 20 after printing and firing
The film thickness of 2,203 was 0.25 micrometers or less. At this time, electrodes for connection to an external circuit (not shown) were formed at the same time, and the process was shortened by one process.
【0119】次いで、図16に示すように、一方の素子
電極203上を通る第1の配線層206を、第1実施例
と同様にして形成し、第1の配線層206と一方の素子
電極203との電気的接続を得た。Next, as shown in FIG. 16, a first wiring layer 206 passing over one element electrode 203 is formed in the same manner as in the first embodiment, and the first wiring layer 206 and one element electrode 203 are formed. An electrical connection with 203 was obtained.
【0120】第1の配線層206を形成したら、図17
に示すように、他方の素子電極上を通り第1の配線層2
06に交差する第2の層間絶縁層207bを形成する。
さらに、図18に示すように、第1の配線層206と第
2の層間絶縁層107bとの交差部での、第2の層間絶
縁層207bの上に、第1の層間絶縁層207aを形成
する。第1の層間絶縁層207aおよび第2の層間絶縁
層207bの形成方法としては、第1実施例と同様に、
厚膜スクリーン印刷法を用いた。ペーストは、PbOを
主成分としてガラスバインダーおよび樹脂を混合したペ
ーストを用いた。焼成温度は550℃、ピーク保持時間
は約15分である。印刷、焼成後の第1の層間絶縁層2
07aと第2の層間絶縁層207bとの交差部での厚み
は、30マイクロメートル以下であった。なお、第2の
層間絶縁層207bの形成後、または第1の層間絶縁層
207aの形成後に、第2の層間絶縁層207bに、他
方の素子電極202と、次工程で形成する第2の配線層
208との電気的接続のためのコンタクトホール(不図
示)を形成しておく。また、第2の配線層208の形成
時の位置ずれを考慮し、第1の層間絶縁層107aの幅
および第2の層間絶縁層207bの幅を、第2の配線層
208の幅よりも大きくすることが好ましい。After the formation of the first wiring layer 206, FIG.
As shown in FIG. 3, the first wiring layer 2 passes over the other device electrode.
A second interlayer insulating layer 207b that intersects with 06 is formed.
Further, as shown in FIG. 18, a first interlayer insulating layer 207a is formed on the second interlayer insulating layer 207b at the intersection between the first wiring layer 206 and the second interlayer insulating layer 107b. I do. The method for forming the first interlayer insulating layer 207a and the second interlayer insulating layer 207b is the same as in the first embodiment.
Thick film screen printing was used. As the paste, a paste obtained by mixing PbO as a main component and a glass binder and a resin was used. The firing temperature is 550 ° C. and the peak retention time is about 15 minutes. First interlayer insulating layer 2 after printing and firing
The thickness at the intersection of 07a and the second interlayer insulating layer 207b was 30 micrometers or less. After the formation of the second interlayer insulating layer 207b or the formation of the first interlayer insulating layer 207a, the other element electrode 202 and a second wiring to be formed in the next step are formed on the second interlayer insulating layer 207b. A contact hole (not shown) for electrical connection with the layer 208 is formed. In addition, the width of the first interlayer insulating layer 107a and the width of the second interlayer insulating layer 207b are set to be larger than the width of the second wiring layer 208 in consideration of the displacement at the time of forming the second wiring layer 208. Is preferred.
【0121】そして、図19に示すように、第1の層間
絶縁層207aおよび第2の層間絶縁層207bの上
に、第2の層間絶縁層207bに沿って第2の配線層2
08を形成する。第1の層間絶縁層207aには、前述
したようにコンタクトホールが形成されているので、第
2の配線層208の形成により、他方の素子電極202
は第2の配線層208と電気的に接続される。第2の配
線層208の形成方法としては、第1の配線層206の
形成方法と同様の方法が適用できる。As shown in FIG. 19, the second wiring layer 2 is formed on the first interlayer insulating layer 207a and the second interlayer insulating layer 207b along the second interlayer insulating layer 207b.
08 is formed. Since the contact hole is formed in the first interlayer insulating layer 207a as described above, the formation of the second wiring layer 208 allows the other device electrode 202 to be formed.
Are electrically connected to the second wiring layer 208. As a method for forming the second wiring layer 208, a method similar to the method for forming the first wiring layer 206 can be applied.
【0122】以上で、マトリックス配線の部分が完成す
る。もちろん、ペースト材料、印刷方法等は、上述した
ものに限るものではない。Thus, the matrix wiring portion is completed. Of course, the paste material, the printing method, and the like are not limited to those described above.
【0123】最後に、図14に示したように、対の素子
電極202、203をつないで、電子放出部形成用の導
電性薄膜204を形成し、この導電性薄膜204に通電
フォーミング処理を施して電子放出部を形成し、電子源
が完成する。Finally, as shown in FIG. 14, a pair of device electrodes 202 and 203 are connected to form a conductive thin film 204 for forming an electron-emitting portion, and the conductive thin film 204 is subjected to an energization forming process. To form an electron emission portion, and an electron source is completed.
【0124】以上説明したように、第1の配線層206
と第2の配線層208との間に、第2の配線層208に
沿った第2の層間絶縁層207bと、第2の層間絶縁層
207bと第1の配線層206との交差部に位置する第
1の層間絶縁層207aとを形成することで、第1の配
線層206と第2の配線層208との交差部では絶縁構
造の厚みが厚くなり、第1の配線層206と第2の配線
層208との絶縁性が確保される。その結果、第1の配
線層206および第2の配線層208の配線の信頼性が
向上したものとなる。また、第1の層間絶縁層207a
は第1の配線層206と第2の配線層208との絶縁性
を確保するために必要な部分にのみ形成されるので、配
線層の材料が最小限ですみ、結果的に製造コストを低減
することができる。さらに、第1の層間絶縁層207a
の幅および第2の層間絶縁層207bの幅を、第2の配
線層208の幅よりも大きくすれば、第2の配線層20
8の位置合わせが容易になり、製造時間の短縮、歩留り
の向上が図られる。As described above, the first wiring layer 206
A second interlayer insulating layer 207b along the second wiring layer 208 between the first wiring layer 208 and the second interlayer insulating layer 207b and the second wiring layer 208; By forming the first interlayer insulating layer 207a, the thickness of the insulating structure is increased at the intersection between the first wiring layer 206 and the second wiring layer 208, and the first wiring layer 206 and the second Of the wiring layer 208 is secured. As a result, the reliability of the wiring of the first wiring layer 206 and the wiring of the second wiring layer 208 is improved. In addition, the first interlayer insulating layer 207a
Is formed only in a portion necessary for ensuring insulation between the first wiring layer 206 and the second wiring layer 208, so that the material of the wiring layer is minimized, and as a result, the manufacturing cost is reduced. can do. Further, the first interlayer insulating layer 207a
If the width of the second wiring layer 208 and the width of the second interlayer insulating layer 207b are larger than the width of the second wiring layer 208,
8 is facilitated, the manufacturing time is reduced, and the yield is improved.
【0125】本実施例では、第2の層間絶縁層207b
上に第1の層間絶縁層207aを形成した例を示した
が、第1実施例と同様に、第1の層間絶縁層207a上
に第2の層間絶縁層207bを形成してもよい。In this embodiment, the second interlayer insulating layer 207b
Although an example in which the first interlayer insulating layer 207a is formed thereon has been described above, a second interlayer insulating layer 207b may be formed on the first interlayer insulating layer 207a as in the first embodiment.
【0126】また、上述した各実施例では、他方の素子
電極2、202と第2の配線層8、208との電気的接
続を行うために、第2の層間絶縁層7b、207bにコ
ンタクトホールを形成した例を示したが、他方の素子電
極2、202と第2の配線層8、208との電気的接続
を行わせるための構成はこれに限るものではない。例え
ば、第2の層間絶縁層7b、207bを他方の素子電極
2、202上で分断させたパターンとすることでも行え
るし、第2の配線層8、208を、他方の素子電極2、
202に直接接触するような突出したパターンを有する
ものとしても行える。In each of the above-described embodiments, the contact holes are formed in the second interlayer insulating layers 7b and 207b in order to electrically connect the other element electrodes 2 and 202 to the second wiring layers 8 and 208. Is shown, but the configuration for electrically connecting the other device electrodes 2, 202 and the second wiring layers 8, 208 is not limited to this. For example, the second interlayer insulating layers 7b and 207b can be formed in a pattern divided on the other device electrodes 2 and 202, and the second wiring layers 8 and 208 can be formed on the other device electrodes 2 and
It can also be provided as having a protruding pattern that directly contacts the 202.
【0127】さらに、以上説明した各実施例から明らか
なように、本発明に係わる電子源は基本的には電子放出
素子として冷陰極型の電子放出素子を用いており、その
中でも特に、表面伝導型の電子放出素子を用いている。
冷陰極型の電子放出素子は、例えばフォトリソグラフィ
ー、エッチングのような製造技術を用いれば基板上に精
密に位置決めして形成できるため、微小な間隔で多数個
を配列することが可能である。しかも、従来からCRT
等で用いられてきた熱陰極と比較すると、陰極自身や周
辺部が比較的低温な状態で駆動できるため、より微細な
配列ピッチの電子源を容易に実現できる。Further, as is clear from the embodiments described above, the electron source according to the present invention basically uses a cold cathode type electron-emitting device as an electron-emitting device. Type electron-emitting device is used.
Cold cathode type electron-emitting devices can be precisely positioned and formed on a substrate by using a manufacturing technique such as photolithography or etching. Therefore, a large number of cold-cathode electron-emitting devices can be arranged at minute intervals. Moreover, conventional CRT
As compared with the hot cathode used in such a method, the cathode itself and its peripheral portion can be driven at a relatively low temperature, so that an electron source having a finer arrangement pitch can be easily realized.
【0128】このような冷陰極型の電子放出素子として
は、MIM型、FE型、表面伝導型等があるが、その中
でもとりわけ好ましいのは表面伝導型の電子放出素子で
ある。すなわち、MIM型の電子放出素子は絶縁層や上
部電極の厚さを比較的精密に制御する必要があり、ま
た、FE型の電子放出素子は針状の電子放出部の先端形
状を精密に制御する必要がある。そのため、これらの素
子は比較的製造コストが高くなったり、製造プロセス上
の制限から大面積のものを作製するのが困難となる場合
があった。これに対して、表面伝導型の電子放出素子は
構造が単純で構造が簡単であり、大面積のものを容易に
作製できる。近年、特に大面積で安価な表示装置が求め
られる状況においては、とりわけ好適な冷陰極型の電子
放出素子であるといえる。Examples of such a cold cathode type electron-emitting device include an MIM type, an FE type, and a surface conduction type, and among them, a surface conduction type electron-emitting device is particularly preferable. That is, the thickness of the insulating layer and the upper electrode needs to be controlled relatively precisely in the MIM type electron-emitting device, and the tip shape of the needle-shaped electron-emitting portion is precisely controlled in the FE type electron-emitting device. There is a need to. For this reason, these elements have a relatively high manufacturing cost, and it is sometimes difficult to manufacture a large-area element due to limitations in the manufacturing process. On the other hand, the surface conduction type electron-emitting device has a simple structure and a simple structure, and a large-area electron-emitting device can be easily manufactured. In recent years, particularly in a situation where a large-area and inexpensive display device is required, it can be said that the cold-cathode type electron-emitting device is particularly suitable.
【0129】また、本発明の電子源は、例えば、電子顕
微鏡のように、放出電子の被照射部材が、画像形成部材
以外の部材である場合についても適用でき、被照射部材
を特定しない電子線発生装置としての形態も取り得る。Further, the electron source of the present invention can be applied to a case where a member to be irradiated with emitted electrons is a member other than an image forming member, such as an electron microscope, and an electron beam which does not specify a member to be irradiated. It can also take the form of a generator.
【0130】さらに、上述した各実施例では、画像形成
装置として画像を表示する画像表示装置を例に挙げて説
明したが、本発明の思想によれば、例えば、感光性ドラ
ムと発光ダイオード等で構成された光プリンタの発光ダ
イオード等の代替の発光源としても用いることもでき
る。この場合、画像形成部材としては、上述の実施例で
用いた蛍光体のような、直接発光する物質に限るもので
はなく、電子の帯電による潜像画像が形成されるような
部材を用いることもできる。Further, in each of the embodiments described above, an image display device for displaying an image has been described as an example of an image forming device. However, according to the concept of the present invention, for example, a photosensitive drum and a light emitting diode are used. It can also be used as an alternative light source, such as a light emitting diode of a configured optical printer. In this case, the image forming member is not limited to a substance that directly emits light, such as the phosphor used in the above-described embodiment, and a member that forms a latent image by electron charging may be used. it can.
【0131】[0131]
【発明の効果】本発明は、以上説明したとおり構成され
ているので、以下に記載する効果を奏する。Since the present invention is configured as described above, it has the following effects.
【0132】本発明の電子源およびその製造方法は、行
列状に配置された電子放出素子に駆動電圧を印加するた
めの複数の行方向配線と複数の列方向配線との絶縁構造
を、両者の交差部において、その厚みが厚くなるように
形成することにより、大面積の電子源においても両者の
絶縁性を確保し、配線の信頼性を向上させることができ
る。このように、絶縁構造の厚みを部分的に厚くするこ
とは、絶縁構造を複数の絶縁層で構成すれば容易に行う
ことができる。The electron source and the method of manufacturing the same according to the present invention include an insulating structure between a plurality of row-direction wirings and a plurality of column-direction wirings for applying a driving voltage to the electron-emitting devices arranged in a matrix. By forming the cross section to have a large thickness, even in a large-area electron source, the insulation between the two can be ensured, and the reliability of the wiring can be improved. As described above, it is easy to partially increase the thickness of the insulating structure if the insulating structure is constituted by a plurality of insulating layers.
【0133】また、各配線や絶縁層を厚膜印刷法により
形成することで、フォトリソグラフィ工程を必要とせず
に各配線や絶縁層の形成を行えるので、各配線や絶縁層
の形成工程を短縮化することができる。By forming each wiring and insulating layer by a thick film printing method, each wiring and insulating layer can be formed without the need for a photolithography step. Can be
【0134】さらに、絶縁構造を複数の絶縁層で構成し
た場合、絶縁層を、各行方向配線毎に各行方向配線に沿
って形成された第1の絶縁層と、各列方向配線毎に各列
方向配線に沿って形成された第2の絶縁層とで構成する
ことにより、各行方向配線と各列方向配線との位置ずれ
に対する許容度を大きくすることができる。その結果、
両者の位置合わせも容易となり、製造時間の短縮や歩留
りの向上が達成できる。しかも、各絶縁層の幅を、配線
の幅と同程度に小さくすることができるので、高密度配
線が可能となり、電子放出素子を高密度に配置すること
ができるようになる。Further, when the insulating structure is composed of a plurality of insulating layers, the insulating layer is formed by a first insulating layer formed along each row direction wiring for each row direction wiring, and a column formed by each column direction wiring. By using the second insulating layer formed along the directional wiring, the tolerance for the positional deviation between each row wiring and each column wiring can be increased. as a result,
The alignment between the two is also facilitated, so that the manufacturing time can be reduced and the yield can be improved. In addition, since the width of each insulating layer can be made as small as the width of the wiring, high-density wiring becomes possible, and electron-emitting devices can be arranged at high density.
【0135】一方、上記第2の絶縁層を、各列方向配線
毎に各列方向配線に沿って形成するのではなく、各第1
の絶縁層と各行方向配線との交差部に形成した場合に
は、第2の絶縁層の幅を、列方向配線の幅よりも大きく
することで、列方向配線の位置ずれに対する許容度を大
きくすることができる。On the other hand, instead of forming the second insulating layer along each column-direction wiring for each column-direction wiring, each second
In this case, the width of the second insulating layer is made larger than the width of the column-direction wiring, thereby increasing the tolerance for the positional deviation of the column-direction wiring. can do.
【0136】特に、本発明の電子源に用いられる電子放
出素子として表面伝導型の電子放出素子を用いること
で、構造が簡単で製造が単純であり、大面積のものも容
易に作製できる。In particular, by using a surface conduction type electron-emitting device as the electron-emitting device used in the electron source of the present invention, the structure is simple, the production is simple, and a large-area device can be easily produced.
【0137】本発明の画像形成装置は、上述した配線構
造を有する本発明の電子源を用いているので、配線の信
頼性が向上し、その結果、電子放出素子からの電子放出
による画像の形成を良好に行うことができる。特に、絶
縁構造が、各行方向配線毎に各行方向配線に沿って形成
された第1の絶縁層と、各列方向配線毎に各列方向配線
に沿って形成された第2の絶縁層とで構成されたもので
は、上述のように電子放出素子を高密度で配置できるの
で、高解像度の画像形成装置を得ることができる。Since the image forming apparatus of the present invention uses the electron source of the present invention having the above-described wiring structure, the reliability of the wiring is improved, and as a result, an image is formed by the emission of electrons from the electron-emitting device. Can be performed favorably. In particular, the insulating structure includes a first insulating layer formed along each row wiring for each row wiring and a second insulating layer formed along each column wiring for each column wiring. In the configuration, the electron-emitting devices can be arranged at a high density as described above, so that a high-resolution image forming apparatus can be obtained.
【0138】また、画像形成部材として、電子放出素子
から放出される電子が衝突することにより発光する蛍光
体を含む蛍光膜を用いることで、画像表示装置に適用す
ることできる。Further, the image forming member can be applied to an image display device by using a phosphor film containing a phosphor that emits light when electrons emitted from the electron-emitting device collide.
【0139】そして、本発明の画像形成装置の製造方法
は、電子源を上述した本発明の電子源の製造方法により
製造することにより、配線の信頼性の高い画像形成装置
を容易に製造することができる。In the method of manufacturing an image forming apparatus according to the present invention, an electron source is manufactured by the above-described method of manufacturing an electron source according to the present invention, so that an image forming apparatus with high wiring reliability can be easily manufactured. Can be.
【図1】本発明の電子源の第1実施例の要部斜視図であ
る。FIG. 1 is a perspective view of a main part of a first embodiment of an electron source according to the present invention.
【図2】図1に示した電子源の製造工程を説明するため
の図であり、素子電極を形成した状態を示す。FIG. 2 is a view for explaining a manufacturing process of the electron source shown in FIG. 1 and shows a state in which device electrodes are formed.
【図3】図1に示した電子源の製造工程を説明するため
の図であり、第1の配線層を形成した状態を示す。FIG. 3 is a view for explaining a manufacturing process of the electron source shown in FIG. 1 and shows a state where a first wiring layer is formed.
【図4】図1に示した電子源の製造工程を説明するため
の図であり、層間絶縁層を形成した状態を示す。FIG. 4 is a view for explaining a manufacturing process of the electron source shown in FIG. 1 and shows a state where an interlayer insulating layer is formed.
【図5】図1に示した電子源の製造工程を説明するため
の図であり、第2の配線層を形成した状態を示す。FIG. 5 is a view for explaining a manufacturing process of the electron source shown in FIG. 1 and shows a state where a second wiring layer is formed.
【図6】本発明に好適な基本的な表面伝導型電子放出素
子の構成を示す図で、同図(a)はその平面図、同図
(b)はその断面図である。FIGS. 6A and 6B are diagrams showing a configuration of a basic surface conduction electron-emitting device suitable for the present invention, wherein FIG. 6A is a plan view and FIG. 6B is a cross-sectional view.
【図7】図6に示した表面伝導型電子放出素子の製造工
程の一例を説明するための図である。FIG. 7 is a view for explaining an example of a manufacturing process of the surface conduction electron-emitting device shown in FIG.
【図8】表面伝導型電子放出素子に電子放出部を形成す
る際に行われる通電フォーミング時に与えられる電圧波
形の例を示す図である。FIG. 8 is a diagram showing an example of a voltage waveform applied at the time of energization forming performed when forming an electron emission portion in a surface conduction electron-emitting device.
【図9】図6に示した構成を有する素子の電子放出特性
を測定するための測定評価装置の概略構成図である。FIG. 9 is a schematic configuration diagram of a measurement evaluation device for measuring the electron emission characteristics of the device having the configuration shown in FIG.
【図10】図9に示した測定評価装置により測定された
放出電流Ieおよび素子電流Ifと素子電圧Vfの関係
の典型的な例を示すグラフである。10 is a graph showing a typical example of a relationship between an emission current Ie, an element current If, and an element voltage Vf measured by the measurement evaluation device shown in FIG.
【図11】図1に示した電子源を用いた画像形成装置の
表示パネルの一例の基本構成図である。11 is a basic configuration diagram of an example of a display panel of an image forming apparatus using the electron source shown in FIG.
【図12】図11に示した表示パネルの蛍光膜の、蛍光
体の配置例を示す図である。12 is a diagram showing an example of the arrangement of phosphors on the phosphor film of the display panel shown in FIG. 11;
【図13】図1に示した電子源を用いた画像形成装置に
よりNTSC方式のテレビ信号に応じて表示を行う例の
駆動回路のブロック図である。FIG. 13 is a block diagram of a driving circuit in which an image is formed in accordance with an NTSC television signal by an image forming apparatus using the electron source shown in FIG. 1;
【図14】本発明の電子源の第2実施例の要部斜視図で
ある。FIG. 14 is a perspective view of a main part of a second embodiment of the electron source according to the present invention.
【図15】図14に示した電子源の製造工程を説明する
ための図であり、素子電極を形成した状態を示す。FIG. 15 is a view for explaining the manufacturing process of the electron source shown in FIG. 14, and shows a state where element electrodes are formed.
【図16】図14に示した電子源の製造工程を説明する
ための図であり、第1の配線層を形成した状態を示す。FIG. 16 is a view for explaining the manufacturing process of the electron source shown in FIG. 14, and shows a state where a first wiring layer is formed.
【図17】図14に示した電子源の製造工程を説明する
ための図であり、第1の層間絶縁層を形成した状態を示
す。FIG. 17 is a view for explaining the manufacturing process of the electron source shown in FIG. 14, showing a state where a first interlayer insulating layer is formed.
【図18】図14に示した電子源の製造工程を説明する
ための図であり、第2の層間絶縁層を形成した状態を示
す。FIG. 18 is a view for explaining the manufacturing process of the electron source shown in FIG. 14, and shows a state where a second interlayer insulating layer is formed.
【図19】図14に示した電子源の製造工程を説明する
ための図であり、第2の配線層を形成した状態を示す。FIG. 19 is a diagram for explaining the manufacturing process of the electron source shown in FIG. 14, showing a state where a second wiring layer is formed.
【図20】従来の表面伝導型電子放出素子の典型的な素
子構成を示す図である。FIG. 20 is a view showing a typical device configuration of a conventional surface conduction electron-emitting device.
1、101、201 基板 2、3、102、103、202、203 素子電極 4、104 導電性薄膜 6、206 第1の配線層 7a、207a 第1の層間絶縁層 7b、207b 第2の層間絶縁層 8、208 第2の配線層 9、87、209 電子放出素子 80 電子源 81 リアプレート 82 フェースプレート 83 ガラス基板 84 蛍光膜 84a 蛍光体 84b 黒色導電材 85 メタルバック 86 支持枠 87 y配線 88 x配線 90 外囲器 105 電子放出部 150、152 電流計 151 電源 153 高圧電源 154 アノード電極 155 真空装置 156 排気ポンプ 191 表示パネル 192 走査回路 193 制御回路 194 シフトレジスタ 195 ラインメモリ 196 同期信号分離回路 197 変調信号発生回路 1, 101, 201 substrate 2, 3, 102, 103, 202, 203 element electrode 4, 104 conductive thin film 6, 206 first wiring layer 7a, 207a first interlayer insulating layer 7b, 207b second interlayer insulation Layer 8, 208 Second wiring layer 9, 87, 209 Electron emission device 80 Electron source 81 Rear plate 82 Face plate 83 Glass substrate 84 Phosphor film 84a Phosphor 84b Black conductive material 85 Metal back 86 Support frame 87 y wiring 88 x Wiring 90 Enclosure 105 Electron emission section 150, 152 Ammeter 151 Power supply 153 High voltage power supply 154 Anode electrode 155 Vacuum device 156 Exhaust pump 191 Display panel 192 Scanning circuit 193 Control circuit 194 Shift register 195 Line memory 196 Synchronous signal separation circuit 197 Modulation Signal generation circuit
Claims (4)
素子電極を行列状に複数対配置し、前記素子電極間に電
圧を印加して前記電子放出素子の電子放出部より電子を
放出させるための配線を形成する電子源の製造方法にお
いて、 前記配線を形成する工程が、行方向に並んだ前記対の素
子電極のうち一方の素子電極に電気的に接続される複数
の行方向配線を形成する工程と、 少なくとも前記各行方向配線上の所定の部位に絶縁構造
を形成する工程と、 列方向に並んだ前記対の素子電極のうち他方の素子電極
に電気的に接続される複数の列方向配線を、前記絶縁構
造を間において前記行方向配線と交差して形成する工程
とを含み、 前記絶縁構造を形成する際、前記各行方向配線上に第1
の層間絶縁層を形成する工程と、前記列配線方向に沿っ
て、各列方向配線の下に第2の層間絶縁層を形成するこ
とにより、前記各行方向配線と前記各列方向配線との交
差部での厚みを、他の部位よりも厚くなるように形成す
ることを特徴とする電子源の製造方法。1. A plurality of pairs of device electrodes constituting an electron-emitting device are arranged in a matrix on a substrate, and a voltage is applied between the device electrodes to emit electrons from an electron-emitting portion of the electron-emitting device. In the method of manufacturing an electron source for forming a wiring for forming a plurality of row-directional wirings, the step of forming the wiring includes a plurality of row-directional wirings electrically connected to one of the pair of element electrodes arranged in a row direction. Forming an insulating structure at least in a predetermined portion on each of the row direction wirings; and forming a plurality of electrically connected to the other of the pair of device electrodes arranged in the column direction. Forming a column-directional wiring intersecting with the row-directional wiring with the insulating structure interposed therebetween, wherein, when forming the insulating structure, a first wiring is provided on each of the row-directional wirings.
Forming an interlayer insulating layer of
Forming a second interlayer insulating layer under each column-directional wiring.
A method of manufacturing an electron source , wherein the thickness at the intersection of each row-direction wiring and each column-direction wiring is thicker than other portions.
を、厚膜印刷法により形成する請求項1に記載の電子源
の製造方法。2. The method for manufacturing an electron source according to claim 1 , wherein each of the row-direction wirings and each of the column-direction wirings are formed by a thick film printing method.
方法により電子源を製造し、前記電子源に支持枠を介し
て、前記電子源の電子放出素子から放出された電子が衝
突することにより画像が形成される画像形成部材を対向
配置して外囲器を構成することを特徴とする画像形成装
置の製造方法。3. An electron source is manufactured by the method for manufacturing an electron source according to claim 1 , wherein electrons emitted from an electron-emitting device of the electron source collide with the electron source via a support frame. A method for manufacturing an image forming apparatus, comprising forming an envelope by arranging image forming members on which an image is formed by opposing.
から放出された電子が衝突することにより発光する蛍光
体を含む蛍光膜で構成する請求項3に記載の画像形成装
置の製造方法。The method according to claim 4, wherein said image forming member, a manufacturing method of an image forming apparatus according to claim 3, electrons emitted from the electron emission element is composed of a phosphor layer containing a phosphor which emits light by colliding.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31998794A JP3222338B2 (en) | 1994-12-22 | 1994-12-22 | Method of manufacturing electron source and image forming apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31998794A JP3222338B2 (en) | 1994-12-22 | 1994-12-22 | Method of manufacturing electron source and image forming apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08180797A JPH08180797A (en) | 1996-07-12 |
| JP3222338B2 true JP3222338B2 (en) | 2001-10-29 |
Family
ID=18116487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31998794A Expired - Fee Related JP3222338B2 (en) | 1994-12-22 | 1994-12-22 | Method of manufacturing electron source and image forming apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3222338B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3450565B2 (en) | 1996-01-18 | 2003-09-29 | キヤノン株式会社 | Method of manufacturing electron source substrate and image forming apparatus |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3530796B2 (en) | 1999-03-05 | 2004-05-24 | キヤノン株式会社 | Image forming device |
| JP3728281B2 (en) | 2001-08-28 | 2005-12-21 | キヤノン株式会社 | Electron source substrate and image forming apparatus |
| CN103935145B (en) * | 2014-04-02 | 2016-03-02 | 西安交通大学 | A kind of method for printing screen of SED cathode base of interdigitated electrode design |
-
1994
- 1994-12-22 JP JP31998794A patent/JP3222338B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3450565B2 (en) | 1996-01-18 | 2003-09-29 | キヤノン株式会社 | Method of manufacturing electron source substrate and image forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08180797A (en) | 1996-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3624041B2 (en) | Image display device using conductive frit | |
| JP3187367B2 (en) | Electronic device and image forming apparatus using the same | |
| JP3217629B2 (en) | Electron source, image forming apparatus using the electron source, method of manufacturing the electron source, and method of manufacturing the image forming apparatus | |
| EP0867911B1 (en) | Image forming apparatus and method of manufacturing the same | |
| JP3222338B2 (en) | Method of manufacturing electron source and image forming apparatus | |
| JP3372720B2 (en) | Electron source substrate, image forming apparatus, and manufacturing method thereof | |
| JP4011863B2 (en) | Electron emitting device, electron source, and image forming apparatus using the same | |
| JPH08162001A (en) | Electron source substrate, electron source, image forming device and manufacture | |
| JP3397520B2 (en) | Electron source, display panel, image forming apparatus, and manufacturing method thereof | |
| JP3323750B2 (en) | Electron emitting element, electron source including the same, and image forming apparatus | |
| JP3302256B2 (en) | Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus | |
| JP3205176B2 (en) | Electron source, control method thereof, image forming apparatus and image forming method | |
| JP3159909B2 (en) | Method for applying fine frit glass and image display apparatus using fine frit glass | |
| JP3226442B2 (en) | Image forming device | |
| JPH08138554A (en) | Method for manufacturing flat panel image display device | |
| JPH08167394A (en) | Image forming apparatus and manufacturing method thereof | |
| JP3472033B2 (en) | Method of manufacturing electron source substrate and method of manufacturing image forming apparatus | |
| JPH09244545A (en) | Fixing method and fixing device for display panel in flat image forming apparatus | |
| JP3313905B2 (en) | Method of manufacturing image forming apparatus | |
| JP3450533B2 (en) | Method of manufacturing electron source substrate and image forming apparatus | |
| JP3302255B2 (en) | Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus | |
| JPH09277586A (en) | Electron source, image forming apparatus and manufacturing method thereof | |
| JP3459705B2 (en) | Method of manufacturing electron source substrate and method of manufacturing image forming apparatus | |
| JP3459720B2 (en) | Method of manufacturing electron source and method of manufacturing image forming apparatus | |
| JP3207990B2 (en) | Flat plate type image forming apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070817 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |