JP3228243B2 - インタフェース回路及びインタフェース方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、１つの装置と他の
装置との間を接続するインタフェース回路及びインタフ
ェース方法に関し、特に電源が投入されていない装置に
インタフェース回路を介して電流が回り込むのを防止す
る技術に関する。

【０００２】

【従来の技術】従来、複数の装置間を接続するために種
々のインタフェース回路が開発されている。例えば、特
開平６−１５２６５８号公報には「通信制御装置のイン
タフェース回路」が開示されている。このインタフェー
ス回路は、非反転側入力端子から入力される非反転側受
信機入力及び反転側入力端子から入力される反転側受信
機入力は、ＥＩＡ標準規格書ＲＳ−４２２Ａ（ＣＣＩＴ
Ｔ．Ｖ１１勧告）を満足するための終端抵抗を介して、
レシーバの非反転側入力端子及び反転側入力端子にそれ
ぞれ入力される。

【０００３】受信機の反転側入力端子には電源に一端を
接続されたプルアップ抵抗の他端が接続されており、非
反転側入力端子にはアースに一端を接続されたプルダウ
ン抵抗の他端が接続されている。これにより、入力がオ
ープン等のときもレシーバの出力が確定するので、ノイ
ズ等による外乱を防止する。

【０００４】また、関連する技術として、例えば特開昭
６０−２５３３５２号公報には「インタフェース回路」
が開示されている。このインタフェース回路は、送信側
装置のドライバと受信側装置のレシーバとの間でケーブ
ルを介してバランス型デジタル信号を送受信するものに
おいて、送信側装置にはオープンコレクタ型のゲート回
路が更に設けられている。また、受信側装置には、レシ
ーバの出力を、送信側装置のゲート回路からケーブルを
介して送られてくる出力開閉制御信号でゲートするゲー
ト回路が更に設けられ、且つこの出力開閉制御出力は抵
抗でプルアップされている。これにより、ケーブルのコ
ネクタが抜けた場合及び送信側装置の電源が切断された
場合に、出力開閉制御信号によってレシーバの出力の通
過が阻止されるので、レシーバの出力信号の不確定性に
よる誤動作が防止される。

【０００５】また、特開昭６２−１６６４７号公報には
「端末インタフェース信号制御方式」が開示されてい
る。この端末インタフェース制御方式は、送信側装置に
リレーを設け、該送信側装置からの信号はリレーの接点
を介して外部に出力するように構成されている。この端
末インタフェース出力制御方式によれば、電源が投入さ
れてから電源電圧がリレーの感動電圧に達するまではリ
レーの接点は開放状態にされるので有意信号が外部に出
力されない。これにより、送信側装置からの出力信号を
受信する装置の誤動作が防止される。

【０００６】更に、特開平１０−１１１７４２号公報に
は「インタフェース回路」が開示されている。このイン
タフェース回路は、メインシステムとサブシステムとを
接続するために使用されるものであり、２入力のＡＮＤ
ゲートで構成されている。このＡＮＤゲートには、メイ
ンシステムからのパワーオンリセット信号とサブシステ
ム側からのパワーオンリセット信号とが入力される。こ
のＡＮＤゲートは上述した２つのパワーオンリセット信
号が双方ともハイレベルのとき、即ち、メインシステム
及びサブシステムの何れもが活性になっているときにゲ
ート制御信号を生成し、このインタフェース回路をオー
プンにする。これにより、安価な回路により誤動作等の
不具合を防止できる。

【０００７】

【発明が解決しようとする課題】しかしながら、上述し
た各技術にはそれぞれ以下のような問題がある。即ち、
上記特開平６−１５２６５８号公報に開示された「通信
制御装置のインタフェース回路」では、送信側装置の電
源は投入されているが受信側装置の電源が投入されてい
ない場合に、レシーバの入力端子側に設けられたプルア
ップ抵抗を介して送信側装置の微弱電流が受信側装置に
回り込む。このような現象が発生すると、受信側装置に
電源が投入された場合に、該受信側装置に設けられてい
る回路の初期設定が正常に行われず、受信側装置自体が
誤動作するという問題がある。

【０００８】また、特開昭６０−２５３３５２号公報に
開示された「インタフェース回路」では、送信側装置に
オープンコレクタ型のゲート回路を、受信側装置にプル
アップ抵抗をそれぞれ設ける構成によって出力開閉制御
信号を送信するように構成されている。従って、上述し
た通信制御装置のインタフェース回路と同様に、プルア
ップ抵抗を介して送信側装置の微弱電流が受信側装置に
回り込み、受信側装置で誤動作が発生するという問題が
ある。

【０００９】また、特開昭６２−１６６４７号公報に開
示された「端末インタフェース信号制御方式」では、送
信側装置では出力信号線をリレーによってオープン状態
にすることができるものの、受信側装置とのタイミング
の整合がとられていないので、リレーがオンにされた状
態で受信側装置の電源が投入されていなければ、上述し
たと同様に、送信側装置の微弱電流が受信側装置に回り
込み、上述したと同様の問題が発生する。

【００１０】更に、特開平１０−１１１７４２号公報に
開示された「インタフェース回路」では、送信側装置の
パワーオンリセット信号が直接受信側のＡＮＤゲートに
供給されるので、送信側装置の微弱電流が受信側装置に
回り込むという事態は避けられない。

【００１１】本発明は、このような従来の問題を解消す
るためになされたものであり、送信側装置の微弱電流が
受信側装置に回り込むのを防止して送信側装置と受信側
装置との間で正常な通信を開始させることのできるイン
タフェース回路及びインタフェース方法を提供すること
を目的とする。

【００１２】

【課題を解決するための手段】本発明の第１の態様に係
るインタフェース回路は、上記目的を達成するために、
送信側装置に備えられたドライバから受信側装置に備え
られたレシーバに信号を送信することにより前記送信側
装置及び前記受信側装置を電気的に接続するインタフェ
ース回路であって、前記送信側装置は、前記ドライバの
出力の有効及び無効を制御する制御回路と、前記受信側
装置に電源を投入するための電源スイッチ、とを備えて
いる。

【００１３】この場合、前記電源スイッチは、手動でオ
ン及びオフにされる機械式スイッチ、電気機械的にオン
及びオフにされるリレー、又は電子的にオン及びオフに
される電子式スイッチで構成できる。

【００１４】また、前記電源スイッチを電気機械的にオ
ン及びオフにされるリレー又は電子的にオン及びオフに
される電子式スイッチで構成する場合、前記送信側装置
の制御回路は、前記電源スイッチのオン及びオフを制御
する機能を更に有し、前記電源スイッチが該制御回路に
よりオンにされてから一定時間の経過後に前記ドライバ
の出力を有効にするように構成できる。

【００１５】また、本発明の第２の態様に係るインタフ
ェース方法は、上記と同様の目的で、送信側装置に備え
られたドライバから受信側装置に備えられたレシーバに
信号を送信することにより前記送信側装置及び前記受信
側装置を電気的に接続するインタフェース方法であっ
て、前記送信側装置は、前記受信側装置に電源を投入し
てから一定時間の経過後に前記ドライバの出力を有効に
することを特徴とする。

【００１６】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら詳細に説明する。

【００１７】図１は、本発明の実施の形態に係るインタ
フェース回路が適用された制御システムの構成を示すブ
ロック図である。この制御システムは、送信装置１０と
受信装置２０とから構成されており、これら送信装置１
０と受信装置２０との間は、平衡型複流相互接続インタ
フェース回路で接続されている。

【００１８】平衡型複流相互接続インタフェース回路
は、送信装置１０に搭載されたドライバ１１、受信装置
２０に搭載されたレシーバ２１及びこれらの間を接続す
る信号線３０から構成されている。ドライバ１１は、非
反転出力端子、反転出力端子及び制御入力端子を有す
る。そして、制御入力端子に低レベル（以下、「Ｌレベ
ル」という）の制御信号が印可された時に、非反転出力
端子及び反転出力端子に有意な信号が出力され、高レベ
ル（以下、「Ｈレベル」という）の制御信号が印可され
た時に、非反転出力端子及び反転出力端子はハイインピ
ーダンス状態にされる。

【００１９】レシーバ２１は、非反転入力端子及び反転
入力端子を有し、非反転入力端子に供給された電圧と反
転入力端子に供給された電圧が所定の電位差を有すると
きにに有意なＨレベル信号又はＬレベル信号を出力す
る。ドライバ１１の非反転出力端子とレシーバ２１の非
反転入力端子間及びドライバ１１の反転出力端子とレシ
ーバ２１の反転入力端子間は、それぞれ信号線３０で接
続されている。受信装置２０上の信号線３０には、ＥＩ
Ａ標準規格書ＲＳ−４２２Ａ（ＣＣＩＴＴ．Ｖ１１勧
告）を満足するように終端抵抗２２が設けられている。

【００２０】送信装置１０には、上記ドライバ１１の他
に、制御回路１２、電源スイッチ１３、電源回路１４及
び電源スイッチ１５が設けられている。制御回路１２
は、ドライバ１１の制御入力端子に供給する制御信号及
び電源スイッチ１３の開閉を制御するための制御信号を
生成する。電源スイッチ１３は、受信装置２０の電源の
投入及び遮断を制御するための電源制御信号を生成す
る。この電源スイッチ１３としては、手動でオン及びオ
フされる機械式スイッチ、電気機械的にオンオフされる
リレー又は電子的にオンオフされる電子式スイッチ（例
えばトランジスタ）を用いることができる。この電源ス
イッチ１３として機械式スイッチが使用される場合は、
上記制御回路１２は、ドライバ１１の制御入力端子に供
給する制御信号のみを生成する。

【００２１】電源回路１４は、送信装置１０の全体に電
源を供給する。この電源回路１４は、例えば機械式スイ
ッチで構成される電源スイッチ１５がオンにされること
により電源の供給を開始する。

【００２２】また、受信装置２０には、上記レシーバ２
１及び終端抵抗２２の他に、書き換え可能なゲートアレ
イ（ＦＰＧＡ：Field Programmable Gate Array）回路
２３及び電源回路２４が設けられている。ＦＰＧＡ回路
２３は、例えばレシーバ２１からの信号を受けて、受信
装置２０としての種々の機能を実現する。また、電源回
路２４は、受信装置２０の全体に電源を供給する。この
電源回路２４のオン／オフは、送信装置１０の電源スイ
ッチ１３から制御線３１を介して送られてくる電源制御
信号によって制御される。

【００２３】以上の構成において、本発明の実施の形態
に係るインタフェース回路が適用された送信装置１０及
び受信装置２０の動作を説明する。なお、以下では、電
源スイッチ１３は、電子式スイッチで構成されるものと
する。

【００２４】今、この制御システムでは、送信装置１０
→受信装置２０の順番で電源が投入されるものとする。
先ず、送信装置１０の電源スイッチ１５が投入される
と、電源回路１４から送信装置１０の全体に電源の供給
が開始される。そして、この電源回路１４から供給され
る電圧が一定電圧になると、電源回路１４はパワーオン
リセット信号を送信装置１０内の各回路に供給する。こ
れにより、送信装置１０の各回路は初期状態にリセット
され、引き続いて送信装置１０としての動作を開始す
る。

【００２５】送信装置１０の動作が開始されると、ま
ず、制御回路１２はＨレベル信号をドライバ１１の制御
入力端子に供給する。これにより、ドライバ１１の非反
転出力端子及び反転出力端子はハイインピーダンス状態
にされる。なお、電源スイッチ１５の投入からパワーオ
ンリセット信号が出力されるまでの間は、ドライバ１１
の制御入力端子に供給される信号もハイインピーダンス
状態であるので、このドライバ１１から有意な信号が出
力されることはない。従って、受信装置２０の内部に微
弱電流が流れることはないので、例えばＦＰＧＡ回路２
３が誤動作することもない。

【００２６】制御回路１２は、上記ドライバ１１の制御
入力端子にＨレベル信号を供給してから一定時間が経過
した後、電源制御信号を生成して電源スイッチ１３に供
給することにより電源スイッチ１３をオンにする。この
電源スイッチ１３からの電源制御信号は、制御線３１を
介して受信装置２０の電源回路２４に供給される。これ
により、受信装置２０の電源回路２４は、受信装置２０
内の各回路に電源の供給を開始する。

【００２７】そして、この電源回路２４から供給される
電圧が一定電圧になると、電源回路２４はパワーオンリ
セット信号を受信装置２０内の各回路に供給する。これ
により、受信装置２０の各回路は初期状態にリセットさ
れ、引き続いて受信装置２０としての動作を開始する。

【００２８】送信装置１０の制御回路１２は、電源制御
信号を電源スイッチ１３に供給して電源スイッチ１３を
オンにしてから一定時間が経過した後に、Ｌレベル信号
をドライバ１１の制御入力端子に供給する。これによ
り、ドライバ１１の非反転出力端子及び反転出力端子は
アクティブになり、入力された信号を外部に出力する状
態にされる。以上の動作により、送信装置１０及び受信
装置２０の双方は正常に動作を開始し、送信装置１０と
受信装置２０との間の通信が可能になる。

【００２９】以上説明したように、送信装置１０の電源
が投入された状態であっても受信装置の電源が投入され
ていない状態では、ドライバ１１の出力はハイインピー
ダンス状態にされており、その後、送信装置１０側の制
御により受信装置２０の電源が投入された後に、ドライ
バ１１の出力がアクティブにされるので、受信装置２０
の電源がオフされた状態で送信装置１０からの電流が回
り込むことが防止される。従って、受信装置２０内部の
回路が誤動作することを防止できる。

【００３０】なお、上述した実施の形態では、ＥＩＡ標
準規格書ＲＳ−４２２Ａ（ＣＣＩＴＴ．Ｖ１１勧告）に
従った平衡型複流相互接続インタフェース回路を例に挙
げて説明したが、インタフェース回路の種類は上記に限
定されず、他の種々のインタフェース回路に適用できる
ことは勿論である。

【００３１】

【発明の効果】以上詳述したように、本発明によれば、
送信側装置の微弱電流が受信側装置に回り込むのを防止
できるので送信側装置と受信側装置との間で正常な通信
を開始させることのできるインタフェース回路及びイン
タフェース方法を提供できる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係るインタフェース回路
が適用された制御システムの構成を示すブロック図であ
る。

【符号の説明】

１０ 送信装置 １１ ドライバ １２ 制御回路 １３ 電源スイッチ １４ 電源回路 １５ 電源スイッチ ２０ 受信装置 ２１ レシーバ ２２ 終端抵抗 ２３ ＦＰＧＡ ２４ 電源回路

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】送信側装置に備えられたドライバから受信
   側装置に備えられたレシーバに信号を送信することによ
   り前記送信側装置及び前記受信側装置を電気的に接続す
   る平衡型複流相互接続インタフェース回路を含むインタ
   フェース回路であって、 前記送信側装置は、前記受信側装置に電源の投入を指示するための電源制御
   信号を前記受信側装置に送る電源スイッチと、 当該送信側装置の電源が投入されてから第１時間が経過
   するまでは前記ドライバの出力をハイインピーダンス状
   態にし、前記第１時間の経過後に前記電源スイッチをオ
   ンにすることにより前記電源制御信号を前記受信側装置
   に送信し、前記電源制御信号の送信から第２時間が経過
   した後に前記ドライバの出力をハイインピーダンス状態
   からアクディブ状態に変える制御回路、 とを備えたインタフェース回路。
2. 【請求項２】前記電源スイッチは、手動でオン及びオフ
   にされる機械式スイッチである請求項１に記載のインタ
   フェース回路。
3. 【請求項３】前記電源スイッチは、電気機械的にオン及
   びオフにされるリレーである請求項１に記載のインタフ
   ェース回路。
4. 【請求項４】前記電源スイッチは、電子的にオン及びオ
   フにされる電子式スイッチである請求項１に記載のイン
   タフェース回路。
5. 【請求項５】送信側装置に備えられたドライバから受信
   側装置に備えられたレシーバに信号を送信することによ
   り前記送信側装置及び前記受信側装置を電気的に接続す
   る平衡型複流相互接続インタフェース回路におけるイン
   タフェース方法であって、 前記送信側装置は、当該送信側装置の電源が投入されて
   から第１時間が経過するまでは前記ドライバの出力をハ
   イインピーダンス状態にし、 前記第１時間の経過後に前記受信側装置に電源の投入を
   指示するための電源制御信号を前記受信側装置に送信
   し、 前記電源制御信号の送信から第２時間が経過した後に前
   記ドライバの出力をハ イインピーダンス状態からアクデ
   ィブ状態に変える、 ことを特徴とするインタフェース方法。