JP3237294B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3237294B2 JP3237294B2 JP09706793A JP9706793A JP3237294B2 JP 3237294 B2 JP3237294 B2 JP 3237294B2 JP 09706793 A JP09706793 A JP 09706793A JP 9706793 A JP9706793 A JP 9706793A JP 3237294 B2 JP3237294 B2 JP 3237294B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- wiring layer
- cleaning
- semiconductor device
- upper wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、二層配線構造を有する
半導体装置の製造方法、特に下層配線層にスルーホール
を形成した半導体基板を、同一真空チャンバ内で、連続
的に、スパッタクリーニングにより、該スルーホールの
界面処理を行なった後、上層配線層を形成するようにし
た、半導体装置の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device having a two-layer wiring structure, and more particularly, to a method of manufacturing a semiconductor substrate having a through-hole formed in a lower wiring layer by continuously performing sputter cleaning in the same vacuum chamber. The present invention relates to a method for manufacturing a semiconductor device, wherein an upper wiring layer is formed after performing an interface treatment of the through hole.
【0002】[0002]
【従来の技術】従来、このような二層配線構造を有する
半導体装置を製造する場合、図2に示すように、製造さ
れる。即ち、図2において、先づ半導体基板1は、その
表面に、下層配線層2が、デポジットされる(図2
(A)参照)。続いて、該半導体基板1は、該下層配線
層2の上に所定パターンを有するレジスト3が塗布され
る(図2(B)参照)。ここで、該半導体基板1は、エ
ッチング処理によって、上記下層配線層2が所望パター
ンに形成されることになる(図2(C)参照)。2. Description of the Related Art Conventionally, a semiconductor device having such a two-layer wiring structure is manufactured as shown in FIG. That is, in FIG. 2, the lower wiring layer 2 is first deposited on the surface of the semiconductor substrate 1 (FIG. 2).
(A)). Subsequently, the semiconductor substrate 1 is coated with a resist 3 having a predetermined pattern on the lower wiring layer 2 (see FIG. 2B). Here, in the semiconductor substrate 1, the lower wiring layer 2 is formed in a desired pattern by an etching process (see FIG. 2C).
【0003】このように下層配線層2が形成された該半
導体基板1は、その上から、層間膜4がデポジットされ
(図2(D)参照)、スルーホールパターンを有するレ
ジスト5が塗布される(図2(E)参照)。ここで、該
半導体基板1は、エッチング処理によって、上記層間膜
4に、所望のスルーホール4aが備えられることになる
(図2(F)参照)。On the semiconductor substrate 1 on which the lower wiring layer 2 is formed as described above, an interlayer film 4 is deposited thereon (see FIG. 2D), and a resist 5 having a through-hole pattern is applied. (See FIG. 2E). Here, the semiconductor substrate 1 is provided with a desired through hole 4a in the interlayer film 4 by the etching process (see FIG. 2F).
【0004】さらに、該半導体基板1は、スパッタクリ
ーニングによって、上記スルーホール部分の界面処理が
行なわれた後、その上から、上層配線層6が形成される
(図2(G)参照)。この際、該層間膜4のスルーホー
ル4aの領域において、該上層配線層6は、下層配線層
2に対して導通することになる。Further, after the interface treatment of the through hole portion is performed on the semiconductor substrate 1 by sputter cleaning, an upper wiring layer 6 is formed thereon (see FIG. 2 (G)). At this time, the upper wiring layer 6 is electrically connected to the lower wiring layer 2 in the region of the through hole 4a of the interlayer film 4.
【0005】ところで、上記スパッタクリーニングによ
る界面処理及び上層配線層6の形成は、一般に図3に示
すような処理装置を使用することにより、同一真空チャ
ンバ内にて、図4(1)及び(2)の工程図で示すよう
に連続的に行なわれる。図3において、処理装置7は、
半導体基板1を、その装填位置Aから、順次にクリーニ
ング位置B,加熱位置C,そしてデポジット位置D,冷
却位置Eを、回転移動せしめるように、構成されてい
る。By the way, the interface treatment by the sputter cleaning and the formation of the upper wiring layer 6 are generally performed in the same vacuum chamber by using a processing apparatus as shown in FIG. ) Is performed continuously as shown in the process diagram. In FIG. 3, the processing device 7 includes:
The semiconductor substrate 1 is configured to sequentially rotate from a loading position A to a cleaning position B, a heating position C, a deposit position D, and a cooling position E.
【0006】従って、一つの半導体基板1が、装填位置
Aで装填され、クリーニング位置Bで、スパッタクリー
ニングされるとき、次の基板1は装填位置Aに装填され
る。続いて最初の半導体基板1が加熱位置Cで、所定温
度に加熱される。このとき、処理装置7の装填位置Aに
は、次の次の半導体基板1が装填される(図4参照)。Therefore, when one semiconductor substrate 1 is loaded at the loading position A and sputter-cleaned at the cleaning position B, the next substrate 1 is loaded at the loading position A. Subsequently, the first semiconductor substrate 1 is heated to a predetermined temperature at a heating position C. At this time, the next semiconductor substrate 1 is loaded at the loading position A of the processing device 7 (see FIG. 4).
【0007】その後、最初の半導体基板1は、加熱位置
Cからデポジット位置Dに移動せしめられて、半導体基
板1の表面に、上層配線層がデポジットされる。このと
き、次の次の半導体基板1は、クリーニング位置Bに移
動され、同時に、スパッタクリーニングされることにな
る。続いて、最初の半導体基板1が、冷却位置Eに移動
して冷却されると共に、次の次の半導体基板1は、加熱
位置Cにて、所定温度に加熱される。[0007] Thereafter, the first semiconductor substrate 1 is moved from the heating position C to the deposit position D, and an upper wiring layer is deposited on the surface of the semiconductor substrate 1. At this time, the next next semiconductor substrate 1 is moved to the cleaning position B, and is simultaneously sputter cleaned. Subsequently, the first semiconductor substrate 1 moves to the cooling position E and is cooled, and the next next semiconductor substrate 1 is heated to a predetermined temperature at the heating position C.
【0008】このようにして、次々と、半導体基板1
が、処理装置7の装填位置Aで装填され、順次に、スパ
ッタクリーニング,加熱,上層配線層のデポジット,冷
却が行なわれ、再び処理装置7の装填位置Aに戻ったと
き、新たな半導体基板と交換されることになる。In this way, the semiconductor substrate 1
Are loaded at the loading position A of the processing apparatus 7, and are sequentially subjected to sputter cleaning, heating, depositing and cooling of the upper wiring layer, and when returning to the loading position A of the processing apparatus 7, a new semiconductor substrate and Will be replaced.
【0009】[0009]
【発明が解決しようとする課題】しかしながら、このよ
うに構成された半導体装置の製造方法においては、処理
装置7の同一真空チャンバ内にて、一つの半導体基板1
に対して、上層配線層がデポジットされているとき、次
の次の半導体基板に対しては、スパッタクリーニングが
行なわれることになるので、スパッタクリーニングによ
って、真空チャンバ内にガスが生じてしまう。However, in the method of manufacturing a semiconductor device configured as described above, one semiconductor substrate 1 is placed in the same vacuum chamber of the processing apparatus 7.
On the other hand, when the upper wiring layer is deposited, the next next semiconductor substrate is subjected to sputter cleaning, so that gas is generated in the vacuum chamber by the sputter cleaning.
【0010】従って、同時に行なわれる当該半導体基板
の上層配線層のデポジットの際に、既にスパッタクリー
ニングによって洗浄された当該半導体基板のスルーホー
ル界面が、上記ガスによって汚染されてしまう。Therefore, when depositing the upper wiring layer of the semiconductor substrate at the same time, the interface of the through hole of the semiconductor substrate which has been already cleaned by the sputter cleaning is contaminated by the gas.
【0011】かくして、特に、近年のスルーホールの縮
小化に伴って、下層配線層と上層配線層とが、該スルー
ホールを介して導通され得なくなってしまうことがある
という問題があった。Thus, in particular, there has been a problem that the lower wiring layer and the upper wiring layer may not be able to be electrically connected via the through hole with the recent reduction in the size of the through hole.
【0012】本発明は、以上の点に鑑み、二層配線構造
の半導体装置にて、スパッタクリーニング及び上層配線
層の連続処理を行なう際に、スルーホール部分の導通が
確実に確保され得るようにした、半導体装置の製造方法
を提供することを目的としている。The present invention has been made in view of the above, and in a semiconductor device having a two-layer wiring structure, when conducting sputter cleaning and continuous processing of an upper wiring layer, conduction of a through-hole portion can be reliably ensured. It is another object of the present invention to provide a method for manufacturing a semiconductor device.
【0013】[0013]
【課題を解決するための手段】上記目的は、本発明によ
れば、同一真空チャンバ内に、クリーニング位置と加熱
位置とデポジット位置を含む複数の処理位置を有する処
理装置を使用し、複数の半導体基板が連続的に、前記複
数の処理位置を順次移動して成膜処理を行う半導体装置
の製造方法であって、下層配線層にスルーホールを形成
した半導体基板を、クリーニング位置でスパッタクリー
ニングにより、前記スルーホールの界面処理を行った
後、デポジット位置で上層配線層をデポジットするよう
にした、二層配線構造を有する半導体装置の製造方法に
おいて、複数の処理位置を順次移動する複数の前記半導
体基板が同時に前記クリーニング位置及び前記デポジッ
ト位置に移動した時、前記クリーニング位置でのスパッ
タクリーニングが、前記デポジット位置の上層配線層の
デポジット後に、開始されるようにしたことを特徴とす
る、半導体装置の製造方法により、達成される。According to the present invention, there is provided, according to the present invention, a processing apparatus having a plurality of processing positions including a cleaning position, a heating position, and a deposit position in a same vacuum chamber, and a plurality of semiconductor devices. A method of manufacturing a semiconductor device in which a substrate is continuously moved to perform a film forming process by sequentially moving the plurality of processing positions, wherein a semiconductor substrate having a through hole formed in a lower wiring layer is sputter-cleaned at a cleaning position. In the method of manufacturing a semiconductor device having a two-layer wiring structure, in which an upper wiring layer is deposited at a deposit position after performing the interface processing of the through hole, a plurality of the semiconductor substrates sequentially moving at a plurality of processing positions When simultaneously moved to the cleaning position and the deposit position, sputter cleaning at the cleaning position, Serial after deposition of the upper wiring layer deposit position, characterized in that it has to be initiated, by the method of manufacturing a semiconductor device, is achieved.
【0014】[0014]
【作用】上記構成によれば、半導体基板が同時にクリー
ニング位置及びデポジット位置に移動した時、デポジッ
ト位置の当該半導体基板の表面への上層配線層のデポジ
ット後に、クリーニング位置の半導体基板のスパッタク
リーニングが開始されることになるので、当該半導体基
板の表面への上層配線層のデポジットの際には、次の次
の半導体基板のスパッタクリーニングが同時には行なわ
れていない。According to the above structure, when the semiconductor substrate moves to the cleaning position and the deposit position at the same time, after the upper wiring layer is deposited on the surface of the semiconductor substrate at the deposit position, sputter cleaning of the semiconductor substrate at the cleaning position starts. Therefore, when depositing the upper wiring layer on the surface of the semiconductor substrate, sputter cleaning of the next semiconductor substrate is not performed at the same time.
【0015】このため、デポジットの際には、真空チャ
ンバ内に、スパッタクリーニングによるガスが発生しな
い。For this reason, during deposition, no gas is generated in the vacuum chamber due to sputter cleaning.
【0016】従って、当該半導体基板のスルーホール界
面が、上記ガスによって汚染されてしまうようなことは
なく、かくして、上層配線層と下層配線層とは、スルー
ホールを介して、確実に導通せしめられ得ることにな
る。Therefore, the interface of the through hole of the semiconductor substrate is not contaminated by the gas, and the upper wiring layer and the lower wiring layer can be reliably made conductive through the through hole. You will get.
【0017】[0017]
【実施例】以下、図面に示した実施例に基づいて、本発
明を詳細に説明する。図1は、本発明による半導体装置
の製造方法の一実施例を示している。図1において、半
導体装置10は、図2に示した工程に従って、図3の処
理装置7を使用して、製造される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the embodiments shown in the drawings. FIG. 1 shows an embodiment of a method of manufacturing a semiconductor device according to the present invention. In FIG. 1, a semiconductor device 10 is manufactured using the processing device 7 of FIG. 3 according to the process shown in FIG.
【0018】この場合、処理装置7においては、下層配
線層が形成された一つの半導体基板1が、図1(1)に
示すように、装填位置Aで装填され、クリーニング位置
Bで、スパッタクリーニングされ、加熱位置Cで、所定
温度に加熱される。このとき、処理装置7の装填位置A
には、図1(2)に示すように、次の次の半導体基板1
が装填される。尚、その際、次の半導体基板1は、クリ
ーニング位置Bで、スパッタクリーニングされている。In this case, in the processing apparatus 7, one semiconductor substrate 1 on which a lower wiring layer is formed is loaded at a loading position A as shown in FIG. Then, it is heated to a predetermined temperature at a heating position C. At this time, the loading position A of the processing device 7
As shown in FIG. 1B, the next next semiconductor substrate 1
Is loaded. At this time, the next semiconductor substrate 1 is sputter-cleaned at the cleaning position B.
【0019】その後、最初の半導体基板1は、加熱位置
Cからデポジット位置Dに移動せしめられて、半導体基
板1の表面に、上層配線層がデポジットされる。このと
き、次の基板は、加熱位置Cに移動し加熱される。そし
て、次の次の半導体基板1は、クリーニング位置Bに移
動され、当該半導体基板1への上層配線層のデポジット
が完了した後に、スパッタクリーニングが開始され、ス
ルーホール界面が洗浄されることになる。続いて、最初
の半導体基板1が、冷却位置Eに移動して、冷却される
と共に、次の次の半導体基板1は、加熱位置Cにて、所
定温度に加熱される。Thereafter, the first semiconductor substrate 1 is moved from the heating position C to the deposit position D, and an upper wiring layer is deposited on the surface of the semiconductor substrate 1. At this time, the next substrate moves to the heating position C and is heated. Then, the next next semiconductor substrate 1 is moved to the cleaning position B, and after the deposition of the upper wiring layer on the semiconductor substrate 1 is completed, sputter cleaning is started and the interface of the through hole is cleaned. . Subsequently, the first semiconductor substrate 1 moves to the cooling position E and is cooled, and the next next semiconductor substrate 1 is heated to a predetermined temperature at the heating position C.
【0020】このようにして、次々と、半導体基板1
が、処理装置7の装填位置Aで装填され、順次に、スパ
ッタクリーニング,加熱,上層配線層のデポジット,冷
却が行なわれ、再び処理装置7の装填位置Aに戻ったと
き、新たな半導体基板と交換されることになる。In this manner, the semiconductor substrate 1
Are loaded at the loading position A of the processing apparatus 7, and are sequentially subjected to sputter cleaning, heating, depositing and cooling of the upper wiring layer, and when returning to the loading position A of the processing apparatus 7, a new semiconductor substrate and Will be replaced.
【0021】この場合、図1に示すように、半導体基板
1の表面への上層配線層のデポジット後に、次の次の半
導体基板のスパッタクリーニングが行なわれることか
ら、半導体基板1の表面への上層配線層のデポジットの
際には、次の半導体基板のスパッタクリーニングが同時
には行なわれていないので、真空チャンバ内に、スパッ
タクリーニングによるガスが発生しない。従って、当該
半導体基板1のスルーホール界面が、汚染されてしまう
ことがない。かくして、上層配線層と下層配線層とは、
スルーホールを介して、確実に導通せしめられ得ること
になる。In this case, as shown in FIG. 1, after the upper wiring layer is deposited on the surface of the semiconductor substrate 1, the next next semiconductor substrate is subjected to sputter cleaning. At the time of depositing the wiring layer, since the next semiconductor substrate is not sputter cleaned at the same time, no gas is generated in the vacuum chamber by the sputter cleaning. Therefore, the interface of the through hole of the semiconductor substrate 1 is not contaminated. Thus, the upper wiring layer and the lower wiring layer
Through the through-hole, conduction can be ensured.
【0022】[0022]
【発明の効果】以上述べたように、本発明によれば、二
層配線構造の半導体装置にて、スパッタクリーニング及
び上層配線層の連続処理を行なう際に、スルーホール部
分の導通が確実に確保され得るようにした、極めて優れ
た半導体装置の製造方法が提供され得ることになる。As described above, according to the present invention, in a semiconductor device having a two-layer wiring structure, conduction in a through-hole portion is reliably ensured during sputter cleaning and continuous processing of an upper wiring layer. Thus, it is possible to provide an extremely excellent method for manufacturing a semiconductor device.
【図1】本発明の方法による半導体基板の処理工程を順
次に示す、(1),(2)はそれぞれ工程図である。FIGS. 1A and 1B are process diagrams sequentially showing processing steps of a semiconductor substrate according to the method of the present invention.
【図2】二層配線構造の半導体装置の一般的な製造方法
を順次に示す、(A)〜(G)はそれぞれ概略図であ
る。FIGS. 2A to 2G are schematic diagrams sequentially showing a general method of manufacturing a semiconductor device having a two-layer wiring structure. FIGS.
【図3】図2のスパッタクリーニング及び上層配線層を
連続的に行なう処理装置の概略図である。FIG. 3 is a schematic diagram of a processing apparatus for continuously performing sputter cleaning and an upper wiring layer of FIG. 2;
【図4】図3の処理装置における従来の半導体基板の処
理工程を順次に示す、(1),(2)はそれぞれ工程図
である。FIGS. 4A and 4B are process charts sequentially showing conventional semiconductor substrate processing steps in the processing apparatus of FIG. 3; FIGS.
10 半導体基板 10 Semiconductor substrate
Claims (1)
置と加熱位置とデポジット位置を含む複数の処理位置を
有する処理装置を使用し、複数の半導体基板が連続的
に、前記複数の処理位置を順次移動して成膜処理を行う
半導体装置の製造方法であって、下層配線層にスルーホ
ールを形成した半導体基板を、クリーニング位置でスパ
ッタクリーニングにより、前記スルーホールの界面処理
を行った後、デポジット位置で上層配線層をデポジット
するようにした、二層配線構造を有する半導体装置の製
造方法において、複数の処理位置を順次移動する複数の
前記半導体基板が同時に前記クリーニング位置及び前記
デポジット位置に移動した時、前記クリーニング位置で
のスパッタクリーニングが、前記デポジット位置の上層
配線層のデポジット後に、開始されるようにしたことを
特徴とする、半導体装置の製造方法。1. A processing apparatus having a plurality of processing positions including a cleaning position, a heating position, and a deposit position in the same vacuum chamber, and a plurality of semiconductor substrates are sequentially moved in the plurality of processing positions. A method of manufacturing a semiconductor device in which a film forming process is performed, wherein a semiconductor substrate having a through-hole formed in a lower wiring layer is subjected to an interfacial treatment of the through-hole by sputter cleaning at a cleaning position, and then, at a deposit position. In order to deposit the upper wiring layer, in the method of manufacturing a semiconductor device having a two-layer wiring structure, when the plurality of semiconductor substrates sequentially moving a plurality of processing positions are simultaneously moved to the cleaning position and the deposit position, Sputter cleaning at the cleaning position is performed after depositing the upper wiring layer at the deposit position. And a method of manufacturing a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09706793A JP3237294B2 (en) | 1993-03-31 | 1993-03-31 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09706793A JP3237294B2 (en) | 1993-03-31 | 1993-03-31 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06291115A JPH06291115A (en) | 1994-10-18 |
| JP3237294B2 true JP3237294B2 (en) | 2001-12-10 |
Family
ID=14182304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09706793A Expired - Fee Related JP3237294B2 (en) | 1993-03-31 | 1993-03-31 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3237294B2 (en) |
-
1993
- 1993-03-31 JP JP09706793A patent/JP3237294B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06291115A (en) | 1994-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11186218A (en) | Low temperature copper removal method and copper removal system, and semiconductor wafer | |
| JPH07307385A (en) | Method for forming multi-layer metal wiring of semiconductor device | |
| JPH053136B2 (en) | ||
| JP3237294B2 (en) | Method for manufacturing semiconductor device | |
| JPH04225223A (en) | High density integrated circuit con- ducting layer or manufacture of structure and device | |
| JPH04354118A (en) | Manufacture of semiconductor device | |
| JPS62298136A (en) | Manufacture of semiconductor element | |
| JPH01191442A (en) | Manufacture of semiconductor integrated circuit device | |
| JPH10233444A (en) | Method for manufacturing semiconductor device | |
| JPS62172741A (en) | Formation of multilayer interconnection | |
| KR950000108B1 (en) | Multi-layer metal wiring method | |
| JPH11297674A (en) | Method for manufacturing semiconductor device | |
| JP2806757B2 (en) | Method for manufacturing semiconductor device | |
| JPH0435047A (en) | Forming method for multilayer wiring of semiconductor device | |
| JPH08111474A (en) | Wiring layer formation method | |
| KR930000608B1 (en) | Semiconductor manufacturing method using oxide film | |
| JPH04287317A (en) | Film forming method and equipment | |
| JPH05291416A (en) | Multilayer wiring formation method | |
| JPH0714839A (en) | Semiconductor device manufacturing method and manufacturing apparatus thereof | |
| JPH0337857B2 (en) | ||
| JP2000183067A (en) | Manufacture of semiconductor device | |
| JP2765625B2 (en) | Method of manufacturing semiconductor device and method of preventing corrosion of Ti film in through hole | |
| KR100260356B1 (en) | Method of forming multi-layered metal wiring of semiconductor device | |
| KR0172236B1 (en) | How to Form Flattened Metal Wiring | |
| JPH06177255A (en) | Manufacture of semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |