JP3243664B2 - サンプル回路及びこれを用いた相関演算装置 - Google Patents
サンプル回路及びこれを用いた相関演算装置Info
- Publication number
- JP3243664B2 JP3243664B2 JP5163193A JP5163193A JP3243664B2 JP 3243664 B2 JP3243664 B2 JP 3243664B2 JP 5163193 A JP5163193 A JP 5163193A JP 5163193 A JP5163193 A JP 5163193A JP 3243664 B2 JP3243664 B2 JP 3243664B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- sampler
- input signal
- phase
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は相関演算装置に関し、特
に電波干渉計等に用いられる相関演算装置に関する。
に電波干渉計等に用いられる相関演算装置に関する。
【０００２】
【従来の技術】一般に、電波天文の分野においては、高
い空間分解能を持った画像を得るための手法として電波
干渉計が広く用いられている。この電波干渉計は、多数
の素子アンテナを一次元もしくは二次元的に並べて観測
対象（たとえば、太陽）の各位置ごとの電波放射強度分
布を求めて像合成を行うものである。
い空間分解能を持った画像を得るための手法として電波
干渉計が広く用いられている。この電波干渉計は、多数
の素子アンテナを一次元もしくは二次元的に並べて観測
対象（たとえば、太陽）の各位置ごとの電波放射強度分
布を求めて像合成を行うものである。
【０００３】その像合成の方式として代表的なものにフ
ーリエ合成方式がある。これは、観測対象の電波放射強
度分布と観測面上の２点間（アンテナ間）における受信
信号の相関関数との間にフーリエ変換の関係が成り立つ
ことを利用する手法であり、全てのアンテナ間の受信信
号の相関値（積分値）を同時に１回の測定で求め、その
都度電波像の合成が可能となる方式である。
ーリエ合成方式がある。これは、観測対象の電波放射強
度分布と観測面上の２点間（アンテナ間）における受信
信号の相関関数との間にフーリエ変換の関係が成り立つ
ことを利用する手法であり、全てのアンテナ間の受信信
号の相関値（積分値）を同時に１回の測定で求め、その
都度電波像の合成が可能となる方式である。
【０００４】したがって、有効に像合成を行うために
は、その相関値を十分に高い精度で求める必要がある。
その相関値は通常、受信信号をディジタル値に変換した
後各サンプリング点毎の相関結果を積分して求める。
は、その相関値を十分に高い精度で求める必要がある。
その相関値は通常、受信信号をディジタル値に変換した
後各サンプリング点毎の相関結果を積分して求める。
【０００５】ところで、従来、ビデオ帯域の信号を２値
変換する場合には、高速の演算増幅器を使ってコンパレ
ータとし基準電圧を反転端子に加えて使用したり、リニ
アＩＣ化された高速のサンプラのコンパレート点に基準
電圧を加えて使用していた。
変換する場合には、高速の演算増幅器を使ってコンパレ
ータとし基準電圧を反転端子に加えて使用したり、リニ
アＩＣ化された高速のサンプラのコンパレート点に基準
電圧を加えて使用していた。
【０００６】
【発明が解決しようとする課題】しかし、上述した従来
の方法では、受信信号が雑音性の信号の場合はサンプリ
ングを行うことにより、得られる相関値にばらつきが生
じる。このばらつきは雑音性信号の周波数帯域と積分時
間によって決まるものであり、時間的に見ると相関の組
合せ毎にランダムに発生するため、真の相関値との差分
が画像化の際に劣化の原因となる。
の方法では、受信信号が雑音性の信号の場合はサンプリ
ングを行うことにより、得られる相関値にばらつきが生
じる。このばらつきは雑音性信号の周波数帯域と積分時
間によって決まるものであり、時間的に見ると相関の組
合せ毎にランダムに発生するため、真の相関値との差分
が画像化の際に劣化の原因となる。
【０００７】ここで、サンプリング毎のディジタル化ビ
ット数を１に限定すれば従来の方法で雑音信号間の相関
値を精度良く求めるためには積分時間を十分長く取るし
かなく、高い時間分解能（１枚の電波像を撮るために要
する時間）を得ることができないという欠点があった。
特に、観測対象が短い時間で急激に変化する場合（例え
ば、太陽で発生するインパルス状のバースト）、その現
象を詳しく解明するためには、現象の変化に対して十分
に高い時間分解が必要であるにもかかわらず、高くする
ことができないという欠点があった。
ット数を１に限定すれば従来の方法で雑音信号間の相関
値を精度良く求めるためには積分時間を十分長く取るし
かなく、高い時間分解能（１枚の電波像を撮るために要
する時間）を得ることができないという欠点があった。
特に、観測対象が短い時間で急激に変化する場合（例え
ば、太陽で発生するインパルス状のバースト）、その現
象を詳しく解明するためには、現象の変化に対して十分
に高い時間分解が必要であるにもかかわらず、高くする
ことができないという欠点があった。
【０００８】本発明は上述した従来の欠点を解決するた
めになされたものであり、その目的はビデオ帯域の雑音
性信号を１ビットＡ／Ｄ変換する際、サンプリングによ
り生じるデータのばらつきを抑えることにより信号間の
相関値を高い時間分解能で精度良く求めることを可能と
するサンプル回路及びこれを用いた相関演算装置を提供
することである。
めになされたものであり、その目的はビデオ帯域の雑音
性信号を１ビットＡ／Ｄ変換する際、サンプリングによ
り生じるデータのばらつきを抑えることにより信号間の
相関値を高い時間分解能で精度良く求めることを可能と
するサンプル回路及びこれを用いた相関演算装置を提供
することである。
【０００９】
【課題を解決するための手段】本発明によるサンプル回
路は、雑音性の入力信号を積分する積分回路と、この積
分出力の位相と前記入力信号の位相とを合致せしめる移
相回路と、この移相後の積分出力を基準値として前記入
力信号をサンプルするサンプラと、前記サンプラのサン
プル出力を所定周期でカウントする手段と、このカウン
ト値に応じて前記積分回路の基準電圧を補償する補償回
路とを有することを特徴とする。
路は、雑音性の入力信号を積分する積分回路と、この積
分出力の位相と前記入力信号の位相とを合致せしめる移
相回路と、この移相後の積分出力を基準値として前記入
力信号をサンプルするサンプラと、前記サンプラのサン
プル出力を所定周期でカウントする手段と、このカウン
ト値に応じて前記積分回路の基準電圧を補償する補償回
路とを有することを特徴とする。
【００１０】
【００１１】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１２】図１は本発明によるサンプル回路の第１の
実施例の構成を示すブロックである。図において、本発
明の第１の実施例によるサンプル回路は、入力される雑
音性信号１００を増幅するための増幅器１と、直流成分
を除去するためのコンデンサ２と、入力信号をＡ／Ｄ変
換するためのサンプラ３とを含んで構成されている。
実施例の構成を示すブロックである。図において、本発
明の第１の実施例によるサンプル回路は、入力される雑
音性信号１００を増幅するための増幅器１と、直流成分
を除去するためのコンデンサ２と、入力信号をＡ／Ｄ変
換するためのサンプラ３とを含んで構成されている。
【００１３】また、本実施例のサンプル回路は直流成分
除去後の入力信号を積分する積分回路４０と、この積分
出力の位相と入力信号の位相とを合致せしめるための移
相回路７０とを含んで構成されている。
除去後の入力信号を積分する積分回路４０と、この積分
出力の位相と入力信号の位相とを合致せしめるための移
相回路７０とを含んで構成されている。
【００１４】ここで、積分回路４０は、低オフセットの
演算増幅器４、時定数抵抗５及びコンデンサ６から構成
されており、入力された信号の低周波成分を取出す回路
である。
演算増幅器４、時定数抵抗５及びコンデンサ６から構成
されており、入力された信号の低周波成分を取出す回路
である。
【００１５】また、移相回路７０は、低オフセットの演
算増幅器７と、反転増幅の利得を決める抵抗８及び９
と、位相調整用の可変コンデンサ１０とから構成されて
いる。
算増幅器７と、反転増幅の利得を決める抵抗８及び９
と、位相調整用の可変コンデンサ１０とから構成されて
いる。
【００１６】かかる構成において、サンプラ３において
２値変換する際の基準電圧は本来、接地点であるものと
する。そして、サンプラ３における基準電圧点を、積分
回路４０及び移相回路７０によって変化せしめるのであ
る。
２値変換する際の基準電圧は本来、接地点であるものと
する。そして、サンプラ３における基準電圧点を、積分
回路４０及び移相回路７０によって変化せしめるのであ
る。
【００１７】本サンプル回路に入力される雑音性信号１
００は、増幅器１により増幅された後、コンデンサ２に
より直流成分が除去され、サンプラ３に入る。また、入
力信号は積分回路４０により積分され、結果として低周
波成分による影響がうねり波形となって現れる。
００は、増幅器１により増幅された後、コンデンサ２に
より直流成分が除去され、サンプラ３に入る。また、入
力信号は積分回路４０により積分され、結果として低周
波成分による影響がうねり波形となって現れる。
【００１８】この低周波の波形成分の中で周期が、相関
値を求める時の積分時間より長いものはサンプリング時
にばらつきを起こす原因となる。そのため、入力される
雑音性信号の波形のゼロ点（積分値が零になるような
点）と、低周波成分のゼロ点との差分をこの積分回路４
０の出力波形をもとに補償する。その際、移相回路７０
によってサンプラ３へ入る信号の低周波成分の位相とコ
ンパレート点へ加える積分出力波形の位相とを合致せし
め、両者の関係を最も良い状態に近づけるのである。例
えば、積分出力波形を一周期分遅らせば良い。
値を求める時の積分時間より長いものはサンプリング時
にばらつきを起こす原因となる。そのため、入力される
雑音性信号の波形のゼロ点（積分値が零になるような
点）と、低周波成分のゼロ点との差分をこの積分回路４
０の出力波形をもとに補償する。その際、移相回路７０
によってサンプラ３へ入る信号の低周波成分の位相とコ
ンパレート点へ加える積分出力波形の位相とを合致せし
め、両者の関係を最も良い状態に近づけるのである。例
えば、積分出力波形を一周期分遅らせば良い。
【００１９】次に、図２は本発明によるサンプル回路の
第２の実施例の構成を示すブロック図であり、図１と同
等部分は同一符号により示されている。
第２の実施例の構成を示すブロック図であり、図１と同
等部分は同一符号により示されている。
【００２０】図において、本実施例のサンプル回路は、
図１の回路の構成にカウンタ回路１１，ラッチ回路１
２，ＰＲＯＭ１３，Ｄ／Ａ変換器１４，低オフセットの
演算増幅器１５，抵抗１６〜１９及びコンデンサ２０が
追加された構成となっている。これらは積分回路４０内
の演算増幅器４の基準電圧を調整するために追加された
ものである。
図１の回路の構成にカウンタ回路１１，ラッチ回路１
２，ＰＲＯＭ１３，Ｄ／Ａ変換器１４，低オフセットの
演算増幅器１５，抵抗１６〜１９及びコンデンサ２０が
追加された構成となっている。これらは積分回路４０内
の演算増幅器４の基準電圧を調整するために追加された
ものである。
【００２１】すなわち、図１中の積分回路４０では基準
電圧が接地点となっているが、本実施例ではその基準電
圧を調整するのである。
電圧が接地点となっているが、本実施例ではその基準電
圧を調整するのである。
【００２２】かかる構成において、サンプラ３の出力デ
ータの値“１”は、カウンタ回路１１によって、後述す
る相関器が相関値を求める積分時間より十分短い周期毎
にカウントされる。そのカウント結果は、ラッチ回路１
２により記憶され、記憶されたデータはＰＲＯＭ１３の
アドレスとして入力される。ＰＲＯＭ１３には、サンプ
ラ３の出力データと、理想的なカウント値（サンプリン
グの１周期内におけるサンプル数の１／２）との差分に
比例した数値が予め書込まれており、これから読出され
たデータは、電流出力のＤ／Ａ変換器１４及び演算増幅
器１５により補償電圧として取出される。
ータの値“１”は、カウンタ回路１１によって、後述す
る相関器が相関値を求める積分時間より十分短い周期毎
にカウントされる。そのカウント結果は、ラッチ回路１
２により記憶され、記憶されたデータはＰＲＯＭ１３の
アドレスとして入力される。ＰＲＯＭ１３には、サンプ
ラ３の出力データと、理想的なカウント値（サンプリン
グの１周期内におけるサンプル数の１／２）との差分に
比例した数値が予め書込まれており、これから読出され
たデータは、電流出力のＤ／Ａ変換器１４及び演算増幅
器１５により補償電圧として取出される。
【００２３】この補償電圧は、雑音性信号の帯域が広い
場合に図１の回路構成では取除けない、雑音性信号の波
形のゼロ点と高周波成分のゼロ点との差分を補償するも
のである。そして、その波形は抵抗１８，１９及びコン
デンサ２０により円滑化された後、雑音性信号を積分す
る演算増幅器４の基準電圧として加えられる。
場合に図１の回路構成では取除けない、雑音性信号の波
形のゼロ点と高周波成分のゼロ点との差分を補償するも
のである。そして、その波形は抵抗１８，１９及びコン
デンサ２０により円滑化された後、雑音性信号を積分す
る演算増幅器４の基準電圧として加えられる。
【００２４】すなわち、サンプラ３がＮ回のサンプリン
グ（１ビットＡ／Ｄ変換）を行う毎にラッチ回路１２は
カウンタ回路１１によるデータの値“１”のカウント数
を記憶するのである。そして、Ｎ回のサンプリングに要
する時間をＴとすると、雑音性信号の持つ周波数成分の
中で１／Ｔより高い成分のゼロ点とサンプリングによる
ばらつきとの差分を補償することが可能となる。
グ（１ビットＡ／Ｄ変換）を行う毎にラッチ回路１２は
カウンタ回路１１によるデータの値“１”のカウント数
を記憶するのである。そして、Ｎ回のサンプリングに要
する時間をＴとすると、雑音性信号の持つ周波数成分の
中で１／Ｔより高い成分のゼロ点とサンプリングによる
ばらつきとの差分を補償することが可能となる。
【００２５】ここで、サンプラ３におけるサンプリング
によるばらつきが全くないとすると、このサンプラ３の
出力データには値“１”と“０”とが均等に出現するこ
とになる。
によるばらつきが全くないとすると、このサンプラ３の
出力データには値“１”と“０”とが均等に出現するこ
とになる。
【００２６】しかしながら、仮に値“１”とサンプルす
る回数が減る方向にばらついたとすると、サンプリング
動作をすることによってアナログ信号がマイナスのＤＣ
オフセットを持つのと同じ影響が現れる。この場合，そ
のＤＣオフセット相当分を次のサンプリング周期の間だ
けサンプラ３のコンパレート点に補償するため、マイナ
ス電圧を加えれば良い。
る回数が減る方向にばらついたとすると、サンプリング
動作をすることによってアナログ信号がマイナスのＤＣ
オフセットを持つのと同じ影響が現れる。この場合，そ
のＤＣオフセット相当分を次のサンプリング周期の間だ
けサンプラ３のコンパレート点に補償するため、マイナ
ス電圧を加えれば良い。
【００２７】一方、値“１”とサンプルする回数が増え
る方向にばらついた場合はプラス電圧を加えれば良い。
る方向にばらついた場合はプラス電圧を加えれば良い。
【００２８】このとき、ラッチ回路１２の出力の０．５
Ｎ（“１”と“０”とが均等になった状態）からの過不
足分と補償電圧値との関係を、０．４〜０．６Ｎの範囲
では比例関係とし、０．４以下又は０．６以上では一定
値とした例が図３に示されている。この図３において
０．４以下又は０．６以上の場合に一定値としているの
は、常に比例関係とすると、系が不安定となるので、こ
れを防止するためである。
Ｎ（“１”と“０”とが均等になった状態）からの過不
足分と補償電圧値との関係を、０．４〜０．６Ｎの範囲
では比例関係とし、０．４以下又は０．６以上では一定
値とした例が図３に示されている。この図３において
０．４以下又は０．６以上の場合に一定値としているの
は、常に比例関係とすると、系が不安定となるので、こ
れを防止するためである。
【００２９】この図３においては、入力されるアドレス
（カウント値）０〜Ｎに対してデータ“００”〜“Ｆ
Ｆ”（１６進数）がＰＲＯＭ１３から読出されるのであ
るが、データ“００”によって−３［Ｖ］，データ“８
０”によって０［Ｖ］，データ“ＦＦ”によって＋３
［Ｖ］の電圧が発生する他、図示されているような電圧
が発生することになる。
（カウント値）０〜Ｎに対してデータ“００”〜“Ｆ
Ｆ”（１６進数）がＰＲＯＭ１３から読出されるのであ
るが、データ“００”によって−３［Ｖ］，データ“８
０”によって０［Ｖ］，データ“ＦＦ”によって＋３
［Ｖ］の電圧が発生する他、図示されているような電圧
が発生することになる。
【００３０】この電圧は、時間Ｔの間は図４の実線部１
５０で示されているように、値が一定となる。ところ
が、後述する相関値を求めるための積分時間内での統計
的ばらつきをより抑え込む必要があり、このために時定
数回路（図２中の抵抗１９及びコンデンサ２０）が設け
られている。よって図４の破線部４００で示されている
ように円滑化された波形の補償電圧が基準電圧として図
２の積分回路４０に与えられることになる。
５０で示されているように、値が一定となる。ところ
が、後述する相関値を求めるための積分時間内での統計
的ばらつきをより抑え込む必要があり、このために時定
数回路（図２中の抵抗１９及びコンデンサ２０）が設け
られている。よって図４の破線部４００で示されている
ように円滑化された波形の補償電圧が基準電圧として図
２の積分回路４０に与えられることになる。
【００３１】なお、図１及び図２においては積分回路４
０の出力に対して移相回路で位相調整を行っているが、
必要であれば入力信号線側、すなわちコンデンサ２とサ
ンプラ３との間に追加したり、積分回路の出力には設け
ずに入力信号線側のみに設けても良い。これにより、積
分出力波形とサンプラ３に入力される信号の低周波成分
との位相を、より良い状態に近づけることができる。移
相量の調整は可変コンデンサで行えば良い。
０の出力に対して移相回路で位相調整を行っているが、
必要であれば入力信号線側、すなわちコンデンサ２とサ
ンプラ３との間に追加したり、積分回路の出力には設け
ずに入力信号線側のみに設けても良い。これにより、積
分出力波形とサンプラ３に入力される信号の低周波成分
との位相を、より良い状態に近づけることができる。移
相量の調整は可変コンデンサで行えば良い。
【００３２】次に、図５には本発明による相関演算装置
の一実施例の構成が示されている。この装置は、図１又
は図２に示されているサンプル回路を複数用いて天体等
からの雑音性信号のサンプリングを行い、画像処理によ
ってその天体の像合成するものである。
の一実施例の構成が示されている。この装置は、図１又
は図２に示されているサンプル回路を複数用いて天体等
からの雑音性信号のサンプリングを行い、画像処理によ
ってその天体の像合成するものである。
【００３３】そのため、本実施例による相関演算装置
は、観測対象からの雑音性信号を受信するためのアンテ
ナ２１〜２Ｎと、これら各アンテナに対応して設けら
れ、対応するアンテナによる受信信号をビデオ帯域に周
波数変換すると共に、直交検波してＩビデオ信号及びＱ
ビデオ信号として送出する受信機３１〜３Ｎと、その各
受信機からのＩビデオ信号のサンプリングを行うサンプ
ル回路４１〜４Ｎと、同じくＱビデオ信号のサンプリン
グを行うサンプル回路５１〜５Ｎと、各サンプル回路か
らのデータをもとに相関値を算出する相関器６０とを含
んで構成されている。
は、観測対象からの雑音性信号を受信するためのアンテ
ナ２１〜２Ｎと、これら各アンテナに対応して設けら
れ、対応するアンテナによる受信信号をビデオ帯域に周
波数変換すると共に、直交検波してＩビデオ信号及びＱ
ビデオ信号として送出する受信機３１〜３Ｎと、その各
受信機からのＩビデオ信号のサンプリングを行うサンプ
ル回路４１〜４Ｎと、同じくＱビデオ信号のサンプリン
グを行うサンプル回路５１〜５Ｎと、各サンプル回路か
らのデータをもとに相関値を算出する相関器６０とを含
んで構成されている。
【００３４】かかる構成において、観測対象からアンテ
ナ２１〜２Ｎにより受信された信号は、受信機３１〜３
Ｎによりビデオ帯域に周波数変換されると共に直交検波
によりＩ，Ｑビデオ信号となってサンプル回路４１〜４
Ｎ，５１〜５Ｎに入る。各サンプル回路により本来、雑
音信号をサンプリングすることにより生じるばらつきを
抑えられた出力データは、相関器６０に入力され、全て
の受信信号間の相関値（振幅及び位相）が計算される。
ナ２１〜２Ｎにより受信された信号は、受信機３１〜３
Ｎによりビデオ帯域に周波数変換されると共に直交検波
によりＩ，Ｑビデオ信号となってサンプル回路４１〜４
Ｎ，５１〜５Ｎに入る。各サンプル回路により本来、雑
音信号をサンプリングすることにより生じるばらつきを
抑えられた出力データは、相関器６０に入力され、全て
の受信信号間の相関値（振幅及び位相）が計算される。
【００３５】その相関値は、強度（振幅）及び位相情報
を有する複素時間関数である。そのため、受信機でビデ
オ帯域に周波数変換する際、直交検波によりＩ成分とＱ
成分とに分けて取出され、これらについて相関演算が行
われる。
を有する複素時間関数である。そのため、受信機でビデ
オ帯域に周波数変換する際、直交検波によりＩ成分とＱ
成分とに分けて取出され、これらについて相関演算が行
われる。
【００３６】相関演算は、本来、十分なビット数でＡ／
Ｄ変換した後、その結果を積分すればアナログ量での相
関演算と比べ、画像化に際しては全く遜色ない情報が取
出せるが、ここでは１ビットＡ／Ｄ変換を行い、得られ
た１ビット相関値を後でマルチビット相関値に変換する
手法を採っている。
Ｄ変換した後、その結果を積分すればアナログ量での相
関演算と比べ、画像化に際しては全く遜色ない情報が取
出せるが、ここでは１ビットＡ／Ｄ変換を行い、得られ
た１ビット相関値を後でマルチビット相関値に変換する
手法を採っている。
【００３７】ここで、２台のアンテナをＥ1 ，Ｅ2 と
し、夫々のＩビデオ信号成分，Ｑビデオ信号成分の１ビ
ットＡ／Ｄ変換値を夫々（Ｅ1 ＣＯＳ，Ｅ1 ＳＩＮ），
（Ｅ2ＣＯＳ，Ｅ2 ＳＩＮ）とすると、相関値はΣ［Ｅ1
・Ｅ2 ］（Ｅ2 は共役複素数）で求められる。そし
て、この場合、実数部はΣ（Ｅ1 ＣＯＳ・Ｅ2 ＣＯＳ）
＋Σ（Ｅ1 ＳＩＮ・Ｅ2 ＳＩＮ），虚数部はΣ（Ｅ1 Ｓ
ＩＮ・Ｅ2 ＣＯＳ）−Σ（Ｅ1 ＣＯＳ・Ｅ2 ＳＩＮ）で
ある。これらの演算は、相関器６０においてＥｘｃｌｕ
ｓｉｖｅ ＯＲ回路に置換えられて所定の時間積分され
ている。
し、夫々のＩビデオ信号成分，Ｑビデオ信号成分の１ビ
ットＡ／Ｄ変換値を夫々（Ｅ1 ＣＯＳ，Ｅ1 ＳＩＮ），
（Ｅ2ＣＯＳ，Ｅ2 ＳＩＮ）とすると、相関値はΣ［Ｅ1
・Ｅ2 ］（Ｅ2 は共役複素数）で求められる。そし
て、この場合、実数部はΣ（Ｅ1 ＣＯＳ・Ｅ2 ＣＯＳ）
＋Σ（Ｅ1 ＳＩＮ・Ｅ2 ＳＩＮ），虚数部はΣ（Ｅ1 Ｓ
ＩＮ・Ｅ2 ＣＯＳ）−Σ（Ｅ1 ＣＯＳ・Ｅ2 ＳＩＮ）で
ある。これらの演算は、相関器６０においてＥｘｃｌｕ
ｓｉｖｅ ＯＲ回路に置換えられて所定の時間積分され
ている。
【００３８】
【発明の効果】以上説明したように本発明によれば、サ
ンプリング対象である雑音性信号に含まれる成分につい
て、低周波成分及び高周波成分別々にゼロ点の位置を補
償することにより、サンプリングに伴うデータのばらつ
きを抑えることができ、信号間の相関値が精度良く求ま
り、画像が劣化しないという効果がある。
ンプリング対象である雑音性信号に含まれる成分につい
て、低周波成分及び高周波成分別々にゼロ点の位置を補
償することにより、サンプリングに伴うデータのばらつ
きを抑えることができ、信号間の相関値が精度良く求ま
り、画像が劣化しないという効果がある。
【図１】本発明によるサンプル回路の第１の実施例の構
成を示すブロック図である。
成を示すブロック図である。
【図２】本発明によるサンプル回路の第２の実施例の構
成を示すブロック図である。
成を示すブロック図である。
【図３】図２中のＰＲＯＭに予め書込んでおくデータの
例を示す図である。
例を示す図である。
【図４】図２中の積分回路に入力される補償電圧の波形
図である。
図である。
【図５】図１又は図２のサンプル回路を用いた相関演算
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
３ サンプラ １１ カウンタ回路 １２ ラッチ回路 １３ ＰＲＯＭ １４ Ｄ／Ａ変換器 ２１〜２Ｎ アンテナ ４０ 積分回路 ６０ 相関器 ７０ 移相回路
Claims (4)
- 【請求項１】雑音性の入力信号を積分する積分回路と、
この積分出力のを基準値として前記入力信号をサンプル
するサンプラと、前記サンプラのサンプル出力に応じて
前記積分回路の基準電圧を補償する補償回路とを有する
ことを特微とするサンプル回路。 - 【請求項２】雑音性の入力信号を積分する積分回路と、
この積分出力の位相と前記入力信号の位相とを合致せし
める移相回路と、この移相後の積分出力を基準値として
前記入力信号をサンプルするサンプラと、前記サンプラ
のサンプル出力を所定周期でカウントする手段と、この
カウント値に応じて前記積分回路の基準電圧を補償する
補償回路とを有することを特徴とするサンプル回路。 - 【請求項３】複数の雑音性の入力信号の相関値を求める
相関演算装置であって、前記入力装置の各々に対応して
設けられ対応入力信号を積分する積分回路と、この積分
回路の各積分出力の位相と前記入力信号の位相とを合致
せしめる移相回路と、この移送後の各積分出力を基準値
として前記入力信号を夫々サンプルするサンプラと、こ
れらのサンプル結果の相関値を求める演算回路と、前記
サンプラのサンプル出力に応じて前記積分回路の各基準
電圧を補償する補償回路とを有することを特徴とする相
関演算装置。 - 【請求項４】複数の雑音性の入力信号の相関値を求める
相関演算装置であって、前記入力装置の各々に対応して
設けられ対応入力信号を積分する積分回路と、この積分
回路の各積分出力の位相と前記入力信号の位相とを合致
せしめる移相回路と、この移送後の各積分出力を基準値
として前記入力信号を夫々サンプルするサンプラと、こ
れらのサンプル結果の相関値を求める演算回路と、前記
サンプラのサンプル出力を所定周期でカウントする手段
と、このカウント値に応じて前記積分回路の各基準電圧
を補償する補償回路とを有することを特徴とする相関演
算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5163193A JP3243664B2 (ja) | 1993-03-12 | 1993-03-12 | サンプル回路及びこれを用いた相関演算装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5163193A JP3243664B2 (ja) | 1993-03-12 | 1993-03-12 | サンプル回路及びこれを用いた相関演算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06266864A JPH06266864A (ja) | 1994-09-22 |
| JP3243664B2 true JP3243664B2 (ja) | 2002-01-07 |
Family
ID=12892199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5163193A Expired - Fee Related JP3243664B2 (ja) | 1993-03-12 | 1993-03-12 | サンプル回路及びこれを用いた相関演算装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3243664B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3115427U (ja) | 2005-08-04 | 2005-11-04 | 山嘉商店株式会社 | 凹み飲み口椀体 |
-
1993
- 1993-03-12 JP JP5163193A patent/JP3243664B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3115427U (ja) | 2005-08-04 | 2005-11-04 | 山嘉商店株式会社 | 凹み飲み口椀体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06266864A (ja) | 1994-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU613225B2 (en) | Log-polar signal processing | |
| US8654000B2 (en) | Time-interleaved analog-to-digital converter for signals in any Nyquist zone | |
| US6219376B1 (en) | Apparatuses and methods of suppressing a narrow-band interference with a compensator and adjustment loops | |
| US5579335A (en) | Split band processing for spread spectrum communications | |
| US5109188A (en) | Instantaneous frequency measurement receiver with bandwidth improvement through phase shifted sampling of real signals | |
| EP0884836A1 (en) | In-phase quadrature signal regeneration | |
| JP3050383B2 (ja) | 信号の周波数及び位相のデジタル式評価法及び該方法を実施するための装置 | |
| US20070143078A1 (en) | Sampling method, reconstruction method, and device for sampling and/or reconstructing signals | |
| JPH08293736A (ja) | 多次サンプリングを用いた信号復調方法及びその装置 | |
| US7053673B1 (en) | Versatile charge sampling circuits | |
| US5235287A (en) | Frequency measurement receiver with bandwidth improvement through phase shifted sampling of real signals using sampling rate selection | |
| KR970060707A (ko) | 데이터 동기화기 록 검출기 및 록 검출 신호 발생 방법 | |
| EP0959368A1 (en) | Bandwidth sampling technique for digital focusing in array imaging systems | |
| US5239273A (en) | Digital demodualtor using signal processor to evaluate period measurements | |
| Ramesh et al. | The 1024 channel digital correlator receiver of the Gauribidanur radioheliograph | |
| JP3243664B2 (ja) | サンプル回路及びこれを用いた相関演算装置 | |
| JP3247850B2 (ja) | Ｆｍ信号復調方法及びその装置 | |
| US7161511B2 (en) | Linearization system and method | |
| JP3844807B2 (ja) | 固体撮像素子 | |
| CN110530248B (zh) | 物体位移相位侦测电路及物体位移相位侦测方法 | |
| KR20050066953A (ko) | 직류 오차/이득 불일치/위상 불일치 보상 장치 및 그를이용한 보상 시스템 | |
| JPH06216773A (ja) | ゼロオフセット用自動補償機能付きａ／ｄコーディング回路 | |
| D'Addario | Cross correlators | |
| US7671780B2 (en) | Method and device for processing an incident signal, in particular for frequency transposition | |
| JPH11298542A (ja) | 中心誤差検出補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010918 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |