Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3243664B2 - Sample circuit and correlation operation device using the same - Google Patents
[go: Go Back, main page]

JP3243664B2 - Sample circuit and correlation operation device using the same - Google Patents

Sample circuit and correlation operation device using the same

Info

Publication number
JP3243664B2
JP3243664B2 JP5163193A JP5163193A JP3243664B2 JP 3243664 B2 JP3243664 B2 JP 3243664B2 JP 5163193 A JP5163193 A JP 5163193A JP 5163193 A JP5163193 A JP 5163193A JP 3243664 B2 JP3243664 B2 JP 3243664B2
Authority
JP
Japan
Prior art keywords
circuit
sampler
input signal
phase
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5163193A
Other languages
Japanese (ja)
Other versions
JPH06266864A (en
Inventor
達哉 伊藤
Original Assignee
日本電気エンジニアリング株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気エンジニアリング株式会社 filed Critical 日本電気エンジニアリング株式会社
Priority to JP5163193A priority Critical patent/JP3243664B2/en
Publication of JPH06266864A publication Critical patent/JPH06266864A/en
Application granted granted Critical
Publication of JP3243664B2 publication Critical patent/JP3243664B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は相関演算装置に関し、特
に電波干渉計等に用いられる相関演算装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a correlation calculating device, and more particularly to a correlation calculating device used for a radio interferometer or the like.

【0002】[0002]

【従来の技術】一般に、電波天文の分野においては、高
い空間分解能を持った画像を得るための手法として電波
干渉計が広く用いられている。この電波干渉計は、多数
の素子アンテナを一次元もしくは二次元的に並べて観測
対象(たとえば、太陽)の各位置ごとの電波放射強度分
布を求めて像合成を行うものである。
2. Description of the Related Art Generally, in the field of radio astronomy, a radio interferometer is widely used as a technique for obtaining an image having a high spatial resolution. This radio interferometer performs image composition by arranging a large number of element antennas one-dimensionally or two-dimensionally and obtaining a radio wave radiation intensity distribution at each position of an observation target (for example, the sun).

【0003】その像合成の方式として代表的なものにフ
ーリエ合成方式がある。これは、観測対象の電波放射強
度分布と観測面上の2点間(アンテナ間)における受信
信号の相関関数との間にフーリエ変換の関係が成り立つ
ことを利用する手法であり、全てのアンテナ間の受信信
号の相関値(積分値)を同時に1回の測定で求め、その
都度電波像の合成が可能となる方式である。
[0003] A typical example of such an image combining method is a Fourier combining method. This is a method that utilizes the fact that a Fourier transform relationship is established between the distribution of the radio wave intensity of the observation target and the correlation function of the received signal between two points (between antennas) on the observation surface. Is a method in which the correlation value (integral value) of the received signal is obtained by one measurement at the same time, and the radio wave image can be synthesized each time.

【0004】したがって、有効に像合成を行うために
は、その相関値を十分に高い精度で求める必要がある。
その相関値は通常、受信信号をディジタル値に変換した
後各サンプリング点毎の相関結果を積分して求める。
Therefore, in order to effectively perform image synthesis, it is necessary to obtain the correlation value with sufficiently high accuracy.
Usually, the correlation value is obtained by converting a received signal into a digital value and integrating the correlation result at each sampling point.

【0005】ところで、従来、ビデオ帯域の信号を2値
変換する場合には、高速の演算増幅器を使ってコンパレ
ータとし基準電圧を反転端子に加えて使用したり、リニ
アIC化された高速のサンプラのコンパレート点に基準
電圧を加えて使用していた。
Conventionally, when a signal in a video band is converted into a binary signal, a high-speed operational amplifier is used as a comparator to apply a reference voltage to an inverting terminal. A reference voltage was applied to the comparison point for use.

【0006】[0006]

【発明が解決しようとする課題】しかし、上述した従来
の方法では、受信信号が雑音性の信号の場合はサンプリ
ングを行うことにより、得られる相関値にばらつきが生
じる。このばらつきは雑音性信号の周波数帯域と積分時
間によって決まるものであり、時間的に見ると相関の組
合せ毎にランダムに発生するため、真の相関値との差分
が画像化の際に劣化の原因となる。
However, in the above-mentioned conventional method, when the received signal is a noisy signal, sampling is performed, so that the obtained correlation value varies. This variation is determined by the frequency band of the noisy signal and the integration time, and when viewed temporally, it occurs randomly for each combination of correlations, so the difference from the true correlation value is the cause of degradation during imaging. Becomes

【0007】ここで、サンプリング毎のディジタル化ビ
ット数を1に限定すれば従来の方法で雑音信号間の相関
値を精度良く求めるためには積分時間を十分長く取るし
かなく、高い時間分解能(1枚の電波像を撮るために要
する時間)を得ることができないという欠点があった。
特に、観測対象が短い時間で急激に変化する場合(例え
ば、太陽で発生するインパルス状のバースト)、その現
象を詳しく解明するためには、現象の変化に対して十分
に高い時間分解が必要であるにもかかわらず、高くする
ことができないという欠点があった。
Here, if the number of digitized bits for each sampling is limited to 1, the integration time must be sufficiently long in order to obtain a correlation value between noise signals with high accuracy by a conventional method, and a high time resolution (1 However, there is a drawback that it is not possible to obtain the time required to capture a radio wave image.
In particular, when the observation target changes rapidly in a short time (for example, an impulse-like burst generated in the sun), a sufficiently high time resolution is required for the change of the phenomenon in order to elucidate the phenomenon in detail. Nevertheless, there was a drawback that it could not be raised.

【0008】本発明は上述した従来の欠点を解決するた
めになされたものであり、その目的はビデオ帯域の雑音
性信号を1ビットA/D変換する際、サンプリングによ
り生じるデータのばらつきを抑えることにより信号間の
相関値を高い時間分解能で精度良く求めることを可能と
するサンプル回路及びこれを用いた相関演算装置を提供
することである。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned drawbacks, and an object of the present invention is to suppress variations in data caused by sampling when performing 1-bit A / D conversion of a noise signal in a video band. To provide a sample circuit capable of accurately obtaining a correlation value between signals with high time resolution and a correlation operation device using the same.

【0009】[0009]

【課題を解決するための手段】本発明によるサンプル回
路は、雑音性の入力信号を積分する積分回路と、この積
分出力の位相と前記入力信号の位相とを合致せしめる移
相回路と、この移相後の積分出力を基準値として前記入
力信号をサンプルするサンプラと、前記サンプラのサン
プル出力を所定周期でカウントする手段と、このカウン
ト値に応じて前記積分回路の基準電圧を補償する補償回
路とを有することを特徴とする。
A sample circuit according to the present invention includes an integrating circuit for integrating a noisy input signal, and a transfer circuit for matching the phase of the integrated output with the phase of the input signal.
A phase circuit and the integrated output after the phase shift as a reference value.
A sampler for sampling a force signal, and a sampler for the sampler
Means for counting the pull output in a predetermined cycle;
Compensation circuit for compensating the reference voltage of the integration circuit according to the reset value.
And a road.

【0010】[0010]

【0011】[0011]

【実施例】次に、本発明について図面を参照して説明す
る。
Next, the present invention will be described with reference to the drawings.

【0012】図1は本発明によるサンプル回路の第1の
実施例の構成を示すブロックである。図において、本発
明の第1の実施例によるサンプル回路は、入力される雑
音性信号100を増幅するための増幅器1と、直流成分
を除去するためのコンデンサ2と、入力信号をA/D変
換するためのサンプラ3とを含んで構成されている。
FIG. 1 is a block diagram showing the configuration of a first embodiment of a sample circuit according to the present invention. In the figure, a sample circuit according to a first embodiment of the present invention includes an amplifier 1 for amplifying an input noise signal 100, a capacitor 2 for removing a DC component, and A / D conversion of an input signal. And a sampler 3 for performing the operation.

【0013】また、本実施例のサンプル回路は直流成分
除去後の入力信号を積分する積分回路40と、この積分
出力の位相と入力信号の位相とを合致せしめるための移
相回路70とを含んで構成されている。
The sample circuit of this embodiment includes an integrating circuit 40 for integrating the input signal after removing the DC component, and a phase shifting circuit 70 for matching the phase of the integrated output with the phase of the input signal. It is composed of

【0014】ここで、積分回路40は、低オフセットの
演算増幅器4、時定数抵抗5及びコンデンサ6から構成
されており、入力された信号の低周波成分を取出す回路
である。
The integrating circuit 40 is composed of a low offset operational amplifier 4, a time constant resistor 5 and a capacitor 6, and is a circuit for extracting a low frequency component of the input signal.

【0015】また、移相回路70は、低オフセットの演
算増幅器7と、反転増幅の利得を決める抵抗8及び9
と、位相調整用の可変コンデンサ10とから構成されて
いる。
The phase shift circuit 70 comprises a low offset operational amplifier 7 and resistors 8 and 9 for determining the gain of the inverting amplifier.
And a variable capacitor 10 for phase adjustment.

【0016】かかる構成において、サンプラ3において
2値変換する際の基準電圧は本来、接地点であるものと
する。そして、サンプラ3における基準電圧点を、積分
回路40及び移相回路70によって変化せしめるのであ
る。
In such a configuration, it is assumed that the reference voltage for binary conversion in the sampler 3 is originally a ground point. Then, the reference voltage point in the sampler 3 is changed by the integration circuit 40 and the phase shift circuit 70.

【0017】本サンプル回路に入力される雑音性信号1
00は、増幅器1により増幅された後、コンデンサ2に
より直流成分が除去され、サンプラ3に入る。また、入
力信号は積分回路40により積分され、結果として低周
波成分による影響がうねり波形となって現れる。
The noise signal 1 input to the sample circuit
After being amplified by the amplifier 1, the DC component is removed by the capacitor 2 and enters the sampler 3. Further, the input signal is integrated by the integration circuit 40, and as a result, the influence of the low frequency component appears as a undulating waveform.

【0018】この低周波の波形成分の中で周期が、相関
値を求める時の積分時間より長いものはサンプリング時
にばらつきを起こす原因となる。そのため、入力される
雑音性信号の波形のゼロ点(積分値が零になるような
点)と、低周波成分のゼロ点との差分をこの積分回路4
0の出力波形をもとに補償する。その際、移相回路70
によってサンプラ3へ入る信号の低周波成分の位相とコ
ンパレート点へ加える積分出力波形の位相とを合致せし
め、両者の関係を最も良い状態に近づけるのである。例
えば、積分出力波形を一周期分遅らせば良い。
Among these low-frequency waveform components, those whose period is longer than the integration time for obtaining a correlation value cause variation during sampling. Therefore, the difference between the zero point (the point at which the integrated value becomes zero) of the waveform of the input noise signal and the zero point of the low-frequency component is calculated by the integration circuit 4.
Compensate based on 0 output waveform. At this time, the phase shift circuit 70
Thus, the phase of the low-frequency component of the signal entering the sampler 3 is matched with the phase of the integrated output waveform applied to the comparator point, and the relationship between the two is brought close to the best state. For example, the integral output waveform may be delayed by one cycle.

【0019】次に、図2は本発明によるサンプル回路の
第2の実施例の構成を示すブロック図であり、図1と同
等部分は同一符号により示されている。
FIG. 2 is a block diagram showing the configuration of a second embodiment of the sample circuit according to the present invention, and the same parts as those in FIG. 1 are denoted by the same reference numerals.

【0020】図において、本実施例のサンプル回路は、
図1の回路の構成にカウンタ回路11,ラッチ回路1
2,PROM13,D/A変換器14,低オフセットの
演算増幅器15,抵抗16〜19及びコンデンサ20が
追加された構成となっている。これらは積分回路40内
の演算増幅器4の基準電圧を調整するために追加された
ものである。
In the figure, the sample circuit of this embodiment is
A counter circuit 11 and a latch circuit 1 are added to the circuit configuration of FIG.
2, a PROM 13, a D / A converter 14, a low offset operational amplifier 15, resistors 16 to 19, and a capacitor 20 are added. These are added to adjust the reference voltage of the operational amplifier 4 in the integration circuit 40.

【0021】すなわち、図1中の積分回路40では基準
電圧が接地点となっているが、本実施例ではその基準電
圧を調整するのである。
That is, in the integrating circuit 40 shown in FIG. 1, the reference voltage is at the ground point. In this embodiment, the reference voltage is adjusted.

【0022】かかる構成において、サンプラ3の出力デ
ータの値“1”は、カウンタ回路11によって、後述す
る相関器が相関値を求める積分時間より十分短い周期毎
にカウントされる。そのカウント結果は、ラッチ回路1
2により記憶され、記憶されたデータはPROM13の
アドレスとして入力される。PROM13には、サンプ
ラ3の出力データと、理想的なカウント値(サンプリン
グの1周期内におけるサンプル数の1/2)との差分に
比例した数値が予め書込まれており、これから読出され
たデータは、電流出力のD/A変換器14及び演算増幅
器15により補償電圧として取出される。
In such a configuration, the value "1" of the output data of the sampler 3 is counted by the counter circuit 11 at every period sufficiently shorter than an integration time for obtaining a correlation value by a correlator described later. The count result is stored in the latch circuit 1
2 and the stored data is input as an address of the PROM 13. A value proportional to the difference between the output data of the sampler 3 and the ideal count value (1/2 of the number of samples in one sampling cycle) is written in the PROM 13 in advance. Is extracted as a compensation voltage by the current output D / A converter 14 and the operational amplifier 15.

【0023】この補償電圧は、雑音性信号の帯域が広い
場合に図1の回路構成では取除けない、雑音性信号の波
形のゼロ点と高周波成分のゼロ点との差分を補償するも
のである。そして、その波形は抵抗18,19及びコン
デンサ20により円滑化された後、雑音性信号を積分す
る演算増幅器4の基準電圧として加えられる。
This compensation voltage compensates for the difference between the zero point of the waveform of the noise signal and the zero point of the high frequency component which cannot be removed by the circuit configuration of FIG. 1 when the band of the noise signal is wide. . Then, the waveform is smoothed by the resistors 18 and 19 and the capacitor 20, and then applied as a reference voltage of the operational amplifier 4 for integrating the noise signal.

【0024】すなわち、サンプラ3がN回のサンプリン
グ(1ビットA/D変換)を行う毎にラッチ回路12は
カウンタ回路11によるデータの値“1”のカウント数
を記憶するのである。そして、N回のサンプリングに要
する時間をTとすると、雑音性信号の持つ周波数成分の
中で1/Tより高い成分のゼロ点とサンプリングによる
ばらつきとの差分を補償することが可能となる。
That is, each time the sampler 3 performs N samplings (1 bit A / D conversion), the latch circuit 12 stores the count value of the data value “1” by the counter circuit 11. If the time required for N times of sampling is T, it is possible to compensate for the difference between the zero point of a component higher than 1 / T among the frequency components of the noise signal and the variation due to sampling.

【0025】ここで、サンプラ3におけるサンプリング
によるばらつきが全くないとすると、このサンプラ3の
出力データには値“1”と“0”とが均等に出現するこ
とになる。
Here, assuming that there is no variation due to sampling in the sampler 3, the values "1" and "0" appear evenly in the output data of the sampler 3.

【0026】しかしながら、仮に値“1”とサンプルす
る回数が減る方向にばらついたとすると、サンプリング
動作をすることによってアナログ信号がマイナスのDC
オフセットを持つのと同じ影響が現れる。この場合,そ
のDCオフセット相当分を次のサンプリング周期の間だ
けサンプラ3のコンパレート点に補償するため、マイナ
ス電圧を加えれば良い。
However, if the number of times of sampling changes to a value of “1”, the analog signal becomes negative by the sampling operation.
The same effect as having an offset appears. In this case, a negative voltage may be applied to compensate for the DC offset equivalent to the comparison point of the sampler 3 only during the next sampling period.

【0027】一方、値“1”とサンプルする回数が増え
る方向にばらついた場合はプラス電圧を加えれば良い。
On the other hand, if the value fluctuates in the direction of increasing the number of times of sampling to “1”, a plus voltage may be applied.

【0028】このとき、ラッチ回路12の出力の0.5
N(“1”と“0”とが均等になった状態)からの過不
足分と補償電圧値との関係を、0.4〜0.6Nの範囲
では比例関係とし、0.4以下又は0.6以上では一定
値とした例が図3に示されている。この図3において
0.4以下又は0.6以上の場合に一定値としているの
は、常に比例関係とすると、系が不安定となるので、こ
れを防止するためである。
At this time, the output of the latch circuit 12 is set to 0.5
The relationship between the excess and deficiency from N (the state where “1” and “0” are equalized) and the compensation voltage value are proportional in the range of 0.4 to 0.6 N, and are not more than 0.4 or FIG. 3 shows an example in which a constant value is set at 0.6 or more. In FIG. 3, the reason why the constant value is set when the value is 0.4 or less or 0.6 or more is to prevent the system from becoming unstable if it is always in a proportional relationship.

【0029】この図3においては、入力されるアドレス
(カウント値)0〜Nに対してデータ“00”〜“F
F”(16進数)がPROM13から読出されるのであ
るが、データ“00”によって−3[V],データ“8
0”によって0[V],データ“FF”によって+3
[V]の電圧が発生する他、図示されているような電圧
が発生することになる。
In FIG. 3, data "00" to "F" are applied to input addresses (count values) 0 to N.
F ”(hexadecimal number) is read from the PROM 13, and the data“ 00 ”causes -3 [V] and data“ 8
0 [V] by "0", +3 by data "FF"
In addition to the voltage of [V], a voltage as shown is generated.

【0030】この電圧は、時間Tの間は図4の実線部1
50で示されているように、値が一定となる。ところ
が、後述する相関値を求めるための積分時間内での統計
的ばらつきをより抑え込む必要があり、このために時定
数回路(図2中の抵抗19及びコンデンサ20)が設け
られている。よって図4の破線部400で示されている
ように円滑化された波形の補償電圧が基準電圧として図
2の積分回路40に与えられることになる。
This voltage is, during the time T, the solid line 1 in FIG.
As shown at 50, the value is constant. However, it is necessary to further suppress statistical variations within an integration time for obtaining a correlation value described later, and for this purpose, a time constant circuit (the resistor 19 and the capacitor 20 in FIG. 2) is provided. Therefore, a compensation voltage having a smoothed waveform as shown by a broken line portion 400 in FIG. 4 is supplied to the integration circuit 40 in FIG. 2 as a reference voltage.

【0031】なお、図1及び図2においては積分回路4
0の出力に対して移相回路で位相調整を行っているが、
必要であれば入力信号線側、すなわちコンデンサ2とサ
ンプラ3との間に追加したり、積分回路の出力には設け
ずに入力信号線側のみに設けても良い。これにより、積
分出力波形とサンプラ3に入力される信号の低周波成分
との位相を、より良い状態に近づけることができる。移
相量の調整は可変コンデンサで行えば良い。
In FIGS. 1 and 2, the integrating circuit 4 is used.
The output of 0 is phase-adjusted by the phase shift circuit.
If necessary, it may be added on the input signal line side, that is, between the capacitor 2 and the sampler 3, or may be provided only on the input signal line side without being provided on the output of the integration circuit. Thus, the phase of the integrated output waveform and the phase of the low-frequency component of the signal input to the sampler 3 can be brought closer to a better state. The amount of phase shift may be adjusted by a variable capacitor.

【0032】次に、図5には本発明による相関演算装置
の一実施例の構成が示されている。この装置は、図1又
は図2に示されているサンプル回路を複数用いて天体等
からの雑音性信号のサンプリングを行い、画像処理によ
ってその天体の像合成するものである。
Next, FIG. 5 shows the configuration of an embodiment of the correlation operation device according to the present invention. This apparatus uses a plurality of sample circuits shown in FIG. 1 or 2 to sample a noise signal from a celestial body or the like, and synthesizes the image of the celestial body by image processing.

【0033】そのため、本実施例による相関演算装置
は、観測対象からの雑音性信号を受信するためのアンテ
ナ21〜2Nと、これら各アンテナに対応して設けら
れ、対応するアンテナによる受信信号をビデオ帯域に周
波数変換すると共に、直交検波してIビデオ信号及びQ
ビデオ信号として送出する受信機31〜3Nと、その各
受信機からのIビデオ信号のサンプリングを行うサンプ
ル回路41〜4Nと、同じくQビデオ信号のサンプリン
グを行うサンプル回路51〜5Nと、各サンプル回路か
らのデータをもとに相関値を算出する相関器60とを含
んで構成されている。
For this reason, the correlation calculating apparatus according to the present embodiment is provided with antennas 21 to 2N for receiving a noise signal from an observation target, and is provided for each of these antennas. Frequency conversion into a band, and quadrature detection to obtain an I video signal and Q
Receivers 31 to 3N for transmitting as video signals, sample circuits 41 to 4N for sampling I video signals from the respective receivers, sample circuits 51 to 5N for similarly sampling Q video signals, and sample circuits And a correlator 60 for calculating a correlation value based on the data from.

【0034】かかる構成において、観測対象からアンテ
ナ21〜2Nにより受信された信号は、受信機31〜3
Nによりビデオ帯域に周波数変換されると共に直交検波
によりI,Qビデオ信号となってサンプル回路41〜4
N,51〜5Nに入る。各サンプル回路により本来、雑
音信号をサンプリングすることにより生じるばらつきを
抑えられた出力データは、相関器60に入力され、全て
の受信信号間の相関値(振幅及び位相)が計算される。
In such a configuration, signals received by the antennas 21 to 2N from the observation target are transmitted to the receivers 31 to 3N.
The frequency is converted to a video band by N, and I and Q video signals are formed by quadrature detection to be sampled circuits 41 to 4.
N, 51 to 5N. The output data in which the variation caused by sampling the noise signal by each sampling circuit is input to the correlator 60, and the correlation values (amplitude and phase) between all the received signals are calculated.

【0035】その相関値は、強度(振幅)及び位相情報
を有する複素時間関数である。そのため、受信機でビデ
オ帯域に周波数変換する際、直交検波によりI成分とQ
成分とに分けて取出され、これらについて相関演算が行
われる。
The correlation value is a complex time function having intensity (amplitude) and phase information. Therefore, when the receiver converts the frequency to the video band, the I component and Q
The components are extracted separately, and a correlation operation is performed on these components.

【0036】相関演算は、本来、十分なビット数でA/
D変換した後、その結果を積分すればアナログ量での相
関演算と比べ、画像化に際しては全く遜色ない情報が取
出せるが、ここでは1ビットA/D変換を行い、得られ
た1ビット相関値を後でマルチビット相関値に変換する
手法を採っている。
The correlation operation is basically performed by A /
If the result is integrated after D-conversion, information comparable to that of the correlation calculation using an analog amount can be obtained at the time of imaging, but here, 1-bit A / D conversion is performed, and the obtained 1-bit correlation is obtained. A method of converting the value to a multi-bit correlation value later is adopted.

【0037】ここで、2台のアンテナをE1 ,E2 と
し、夫々のIビデオ信号成分,Qビデオ信号成分の1ビ
ットA/D変換値を夫々(E1 COS,E1 SIN),
(E2COS,E2 SIN)とすると、相関値はΣ[E1
・E2 ](E2 は共役複素数)で求められる。そし
て、この場合、実数部はΣ(E1 COS・E2 COS)
+Σ(E1 SIN・E2 SIN),虚数部はΣ(E1 S
IN・E2 COS)−Σ(E1 COS・E2 SIN)で
ある。これらの演算は、相関器60においてExclu
sive OR回路に置換えられて所定の時間積分され
ている。
Here, the two antennas are E1 and E2, and the 1-bit A / D converted values of the I video signal component and the Q video signal component are respectively (E1 COS, E1 SIN),
(E2 COS, E2 SIN), the correlation value is Σ [E1
E2] (E2 is a conjugate complex number). Then, in this case, the real part is Σ (E1 COS · E2 COS)
+ Σ (E1 SIN · E2 SIN), and the imaginary part is Σ (E1 SIN
IN · E2 COS) −Σ (E1 COS · E2 SIN). These operations are performed by the Exclu
It is replaced by a live OR circuit and integrated for a predetermined time.

【0038】[0038]

【発明の効果】以上説明したように本発明によれば、サ
ンプリング対象である雑音性信号に含まれる成分につい
て、低周波成分及び高周波成分別々にゼロ点の位置を補
償することにより、サンプリングに伴うデータのばらつ
きを抑えることができ、信号間の相関値が精度良く求ま
り、画像が劣化しないという効果がある。
As described above, according to the present invention, low-frequency components and high-frequency components of the components included in the noise signal to be sampled are separately compensated for the position of the zero point, thereby accommodating the sampling. Data variation can be suppressed, the correlation value between signals can be determined with high accuracy, and there is an effect that an image is not deteriorated.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるサンプル回路の第1の実施例の構
成を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a first embodiment of a sample circuit according to the present invention.

【図2】本発明によるサンプル回路の第2の実施例の構
成を示すブロック図である。
FIG. 2 is a block diagram showing a configuration of a second embodiment of the sample circuit according to the present invention.

【図3】図2中のPROMに予め書込んでおくデータの
例を示す図である。
FIG. 3 is a diagram showing an example of data written in advance to a PROM in FIG. 2;

【図4】図2中の積分回路に入力される補償電圧の波形
図である。
FIG. 4 is a waveform diagram of a compensation voltage input to the integration circuit in FIG. 2;

【図5】図1又は図2のサンプル回路を用いた相関演算
装置の構成を示すブロック図である。
FIG. 5 is a block diagram showing a configuration of a correlation operation device using the sample circuit of FIG. 1 or 2;

【符号の説明】[Explanation of symbols]

3 サンプラ 11 カウンタ回路 12 ラッチ回路 13 PROM 14 D/A変換器 21〜2N アンテナ 40 積分回路 60 相関器 70 移相回路 Reference Signs List 3 Sampler 11 Counter circuit 12 Latch circuit 13 PROM 14 D / A converter 21-2N Antenna 40 Integrator circuit 60 Correlator 70 Phase shift circuit

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】雑音性の入力信号を積分する積分回路と、
この積分出力のを基準値として前記入力信号をサンプル
するサンプラと、前記サンプラのサンプル出力に応じて
前記積分回路の基準電圧を補償する補償回路とを有する
ことを特微とするサンプル回路。
An integration circuit for integrating a noise input signal;
The input signal is sampled using the integrated output as a reference value.
Sampler and the sampler output of the sampler
A compensation circuit for compensating a reference voltage of the integration circuit.
A sample circuit that specializes in this.
【請求項2】雑音性の入力信号を積分する積分回路と、
この積分出力の位相と前記入力信号の位相とを合致せし
める移相回路と、この移相後の積分出力を基準値として
前記入力信号をサンプルするサンプラと、前記サンプラ
のサンプル出力を所定周期でカウントする手段と、この
カウント値に応じて前記積分回路の基準電圧を補償する
補償回路とを有することを特徴とするサンプル回路。
2. An integrating circuit for integrating a noisy input signal,
A phase shift circuit allowed to match the phase of said input signal from the integrator output, a sampler for sampling the input signal as a reference value an integration output after this phase, the sampler
Means for counting the sample output of
Compensating the reference voltage of the integration circuit according to the count value
And a compensating circuit.
【請求項3】複数の雑音性の入力信号の相関値を求める
相関演算装置であって、前記入力装置の各々に対応して
設けられ対応入力信号を積分する積分回路と、この積分
回路の各積分出力の位相と前記入力信号の位相とを合致
せしめる移相回路と、この移送後の各積分出力を基準値
として前記入力信号を夫々サンプルするサンプラと、こ
れらのサンプル結果の相関値を求める演算回路と、前記
サンプラのサンプル出力に応じて前記積分回路の各基準
電圧を補償する補償回路とを有することを特徴とする相
関演算装置。
3. A correlation value of a plurality of noisy input signals is obtained.
A correlation operation device, corresponding to each of the input devices
An integrating circuit provided for integrating a corresponding input signal;
Match the phase of each integrated output of the circuit with the phase of the input signal
And the integrated output after this transfer to the reference value
A sampler that samples each of the input signals as
An arithmetic circuit for determining a correlation value of the sample results;
Each reference of the integrating circuit according to the sample output of the sampler
A compensating circuit for compensating voltage.
Related arithmetic unit.
【請求項4】複数の雑音性の入力信号の相関値を求める
相関演算装置であって、前記入力装置の各々に対応して
設けられ対応入力信号を積分する積分回路と、この積分
回路の各積分出力の位相と前記入力信号の位相とを合致
せしめる移相回路と、この移送後の各積分出力を基準値
として前記入力信号を夫々サンプルするサンプラと、こ
れらのサンプル結果の相関値を求める演算回路と、前記
サンプラのサンプル出力を所定周期でカウントする手段
と、このカウント値に応じて前記積分回路の各基準電圧
を補償する補償回路とを有することを特徴とする相関演
算装置。
4. A correlation operation device for obtaining a correlation value of a plurality of noise-like input signals, comprising: an integration circuit provided corresponding to each of the input devices for integrating a corresponding input signal; A phase shift circuit for matching the phase of the integrated output with the phase of the input signal, a sampler for sampling the input signal with each integrated output after the transfer as a reference value, and an operation for obtaining a correlation value of the sampled result Circuit and the said
A means for counting the sampler sample output at a predetermined cycle
And each reference voltage of the integrating circuit according to the count value.
And a compensating circuit for compensating the noise.
Arithmetic device.
JP5163193A 1993-03-12 1993-03-12 Sample circuit and correlation operation device using the same Expired - Fee Related JP3243664B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5163193A JP3243664B2 (en) 1993-03-12 1993-03-12 Sample circuit and correlation operation device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5163193A JP3243664B2 (en) 1993-03-12 1993-03-12 Sample circuit and correlation operation device using the same

Publications (2)

Publication Number Publication Date
JPH06266864A JPH06266864A (en) 1994-09-22
JP3243664B2 true JP3243664B2 (en) 2002-01-07

Family

ID=12892199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5163193A Expired - Fee Related JP3243664B2 (en) 1993-03-12 1993-03-12 Sample circuit and correlation operation device using the same

Country Status (1)

Country Link
JP (1) JP3243664B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3115427U (en) 2005-08-04 2005-11-04 山嘉商店株式会社 Dent drinking mouth

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3115427U (en) 2005-08-04 2005-11-04 山嘉商店株式会社 Dent drinking mouth

Also Published As

Publication number Publication date
JPH06266864A (en) 1994-09-22

Similar Documents

Publication Publication Date Title
AU613225B2 (en) Log-polar signal processing
US8654000B2 (en) Time-interleaved analog-to-digital converter for signals in any Nyquist zone
US6219376B1 (en) Apparatuses and methods of suppressing a narrow-band interference with a compensator and adjustment loops
US5579335A (en) Split band processing for spread spectrum communications
US5109188A (en) Instantaneous frequency measurement receiver with bandwidth improvement through phase shifted sampling of real signals
EP0884836A1 (en) In-phase quadrature signal regeneration
JP3050383B2 (en) Digital evaluation of signal frequency and phase and apparatus for implementing the method
US20070143078A1 (en) Sampling method, reconstruction method, and device for sampling and/or reconstructing signals
JPH08293736A (en) Method and apparatus for demodulating signal using multi-order sampling
US7053673B1 (en) Versatile charge sampling circuits
US5235287A (en) Frequency measurement receiver with bandwidth improvement through phase shifted sampling of real signals using sampling rate selection
KR970060707A (en) How to generate a data synchronizer lock detector and lock detection signal
EP0959368A1 (en) Bandwidth sampling technique for digital focusing in array imaging systems
US5239273A (en) Digital demodualtor using signal processor to evaluate period measurements
Ramesh et al. The 1024 channel digital correlator receiver of the Gauribidanur radioheliograph
JP3243664B2 (en) Sample circuit and correlation operation device using the same
JP3247850B2 (en) FM signal demodulation method and apparatus therefor
US7161511B2 (en) Linearization system and method
JP3844807B2 (en) Solid-state image sensor
CN110530248B (en) Object displacement phase detection circuit and object displacement phase detection method
KR20050066953A (en) Apparatus for compensation dc offset and i/q gain and phase imbalance and compensation system using it
JPH06216773A (en) A/d coding circuit with automatic zero-offset compenzating function
D'Addario Cross correlators
US7671780B2 (en) Method and device for processing an incident signal, in particular for frequency transposition
JPH11298542A (en) Center level error detection correction circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010918

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081026

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081026

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081026

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091026

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees