JP3246483B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3246483B2 JP3246483B2 JP18756799A JP18756799A JP3246483B2 JP 3246483 B2 JP3246483 B2 JP 3246483B2 JP 18756799 A JP18756799 A JP 18756799A JP 18756799 A JP18756799 A JP 18756799A JP 3246483 B2 JP3246483 B2 JP 3246483B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- dielectric thin
- electrode
- sputtering
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に強誘電体薄膜キャパシタを有する例えば、大
容量半導体記憶装置や不揮発性半導体記憶装置等の半導
体装置の製造方法に関するものである。
に関し、特に強誘電体薄膜キャパシタを有する例えば、大
容量半導体記憶装置や不揮発性半導体記憶装置等の半導
体装置の製造方法に関するものである。
【０００２】
【従来の技術】従来、例えばインターナショナル・エレ
クトロン・デバイセズ・ミーティング（ＩＥＤＭ）テク
ニカルダイジェスト１９９０年、４１７項〜４２０項に
記載されていた様に、強誘電体メモリ装置等に使用され
る強誘電体キャパシタの強誘電体膜は１層構造となって
いた。
クトロン・デバイセズ・ミーティング（ＩＥＤＭ）テク
ニカルダイジェスト１９９０年、４１７項〜４２０項に
記載されていた様に、強誘電体メモリ装置等に使用され
る強誘電体キャパシタの強誘電体膜は１層構造となって
いた。
【０００３】図２の強誘電体素子の断面構造図を基に従
来例を説明する。
来例を説明する。
【０００４】すなわち、Ｐｂ（ＺｒXＴｉ1-X）Ｏ3、略
してＰＺＴ膜２０１が上部電極２０２、下部電極２０３
で挟まれた構造をとっており、ＰＺＴ膜２０１は、理想
的には上下電極に垂直方向に、均一な組成の薄膜で形成
されており、ＰＺＴ膜２０１は、不純物がドーピングさ
れていないためｐ-型となっていた。
してＰＺＴ膜２０１が上部電極２０２、下部電極２０３
で挟まれた構造をとっており、ＰＺＴ膜２０１は、理想
的には上下電極に垂直方向に、均一な組成の薄膜で形成
されており、ＰＺＴ膜２０１は、不純物がドーピングさ
れていないためｐ-型となっていた。
【０００５】一般的にアンドープＰＺＴはｐ-型であ
る。
る。
【０００６】強誘電体記憶装置の情報の書き込みは、強
誘電体キャパシタ中の強誘電体膜の分極の向きにより行
なう。
誘電体キャパシタ中の強誘電体膜の分極の向きにより行
なう。
【０００７】すなわち上部電極２０２が下部電極２０３
に対してプラスの電位となるようにＰＺＴ膜２０１の抗
電界以上のバイアスをかけたとき、分極の向きは下向き
であり、上記方向と逆向きにバイアスをかけたとき上向
きとなる。
に対してプラスの電位となるようにＰＺＴ膜２０１の抗
電界以上のバイアスをかけたとき、分極の向きは下向き
であり、上記方向と逆向きにバイアスをかけたとき上向
きとなる。
【０００８】この分極の向きが情報の０、１と対応して
いる。
いる。
【０００９】
【発明が解決しようとする課題】しかし、強誘電体記憶
装置をＤＲＡＭと同じようにサイクル時間を１００ｎ
ｓ、保証期間を１０年とすると、最低１０15回は書き換
えられるようにしなければならない。
装置をＤＲＡＭと同じようにサイクル時間を１００ｎ
ｓ、保証期間を１０年とすると、最低１０15回は書き換
えられるようにしなければならない。
【００１０】従来の強誘電体キャパシタの構造では、分
極反転を繰り返すと、膜疲労を起こし、電極近傍でＰＺ
Ｔ中の酸素が拡散し電極と反応し、電極近傍でのＰＺＴ
中に酸素の空乏が出来、伝導型はｎ型に反転し、ＰＺＴ
膜中あるいは電極との間に空間電荷領域が発生し、分極
が固定されてしまい、残留分極の大きさが小さくなった
り、リーク電流が増えてしまうという問題点を有してい
た。
極反転を繰り返すと、膜疲労を起こし、電極近傍でＰＺ
Ｔ中の酸素が拡散し電極と反応し、電極近傍でのＰＺＴ
中に酸素の空乏が出来、伝導型はｎ型に反転し、ＰＺＴ
膜中あるいは電極との間に空間電荷領域が発生し、分極
が固定されてしまい、残留分極の大きさが小さくなった
り、リーク電流が増えてしまうという問題点を有してい
た。
【００１１】そこで、本発明は従来のこの様な課題を解
決しようとするもので、その目的とするところは、強誘
電体薄膜を例えば３層構造として、電極界面での鉛組成
比を増やしてやり、酸素拡散を起こりにくくすることに
より、書換え回数を１０15回としても、空間電荷領域の
発生を抑え、分極の固定を抑制することにより、保証期
間１０年以上の強誘電体記憶装置を提供することであ
る。
決しようとするもので、その目的とするところは、強誘
電体薄膜を例えば３層構造として、電極界面での鉛組成
比を増やしてやり、酸素拡散を起こりにくくすることに
より、書換え回数を１０15回としても、空間電荷領域の
発生を抑え、分極の固定を抑制することにより、保証期
間１０年以上の強誘電体記憶装置を提供することであ
る。
【００１２】上記では強誘電体膜が３層構造と述べた
が、強誘電体膜の厚さ方向に対して、電極界面近傍のＢ
格子の元素の組成比に対するＡ格子の元素の組成比が中
央部と異なっていれば良いので、組成比が徐々に深さ方
向に変化していても勿論良い。ここでは、Ｂ格子の原子
とは、ジルコニウム（Ｚｒ）及びチタン（Ｔｉ）のこと
を言い、Ａ格子の原子とは、鉛（Ｐｂ）のことを言う。
が、強誘電体膜の厚さ方向に対して、電極界面近傍のＢ
格子の元素の組成比に対するＡ格子の元素の組成比が中
央部と異なっていれば良いので、組成比が徐々に深さ方
向に変化していても勿論良い。ここでは、Ｂ格子の原子
とは、ジルコニウム（Ｚｒ）及びチタン（Ｔｉ）のこと
を言い、Ａ格子の原子とは、鉛（Ｐｂ）のことを言う。
【００１３】
【課題を解決するための手段】本発明の請求項１にかか
る半導体装置の製造方法は、一般式ＡＢＯ3で表される
ペロブスカイト結晶構造を有する誘電体薄膜が第一及び
第二の電極により挟み込まれた誘電体薄膜キャパシタを
有する半導体装置の製造方法であって、半導体基板上に
直接または間接的に第一の電極を形成する工程と、前記
第一の電極上に、第一の誘電体薄膜を形成する第一のス
パッタ工程と、前記誘電体薄膜上に第二の誘電体薄膜を
形成する第二のスパッタ工程と、前記第二の誘電体薄膜
上に第二の電極を形成する工程とを備え、前記第一の誘
電体薄膜において、前記第二の誘電体薄膜よりも、Ｂ格
子の元素の組成比に対するＡ格子の元素の組成比が大き
くなるように、前記第一のスパッタ工程と前記第二のス
パッタ工程とにおいてスパッタ条件を変えて誘電体薄膜
の形成を行うことを特徴とする。本発明の請求項２にか
かる半導体装置の製造方法は、一般式ＡＢＯ3で表され
るペロブスカイト結晶構造を有する誘電体薄膜が第一及
び第二の電極により挟み込まれた誘電体薄膜キャパシタ
を有する半導体装置の製造方法であって、半導体基板上
に直接または間接的に第一の電極を形成する工程と、前
記第一の電極上に、第一の誘電体薄膜を形成する第一の
スパッタ工程と、前記誘電体薄膜上に第二の誘電体薄膜
を形成する第二のスパッタ工程と、前記第二の誘電体薄
膜上に第三の誘電体薄膜を形成する第三のスパッタ工程
と、前記第三の誘電体薄膜上に第二の電極を形成する工
程とを備え、前記第三の誘電体薄膜において、前記第二
の誘電体薄膜よりも、Ｂ格子の元素の組成比に対するＡ
格子の元素の組成比が大きくなるように、前記第二のス
パッタ工程と前記第三のスパッタ工程とにおいてスパッ
タ条件を変えて誘電体薄膜の形成を行うことを特徴とす
る。本発明の請求項３にかかる半導体装置の製造方法
は、請求項１または２に記載された半導体装置の製造方
法であって、前記スパッタ条件が、ガス圧力において異
なることを特徴とする。本発明の請求項４にかかる半導
体装置の製造方法は、請求項１または２に記載された半
導体装置の製造方法であって、前記スパッタ条件が、高
周波パワーにおいて異なることを特徴とする。
る半導体装置の製造方法は、一般式ＡＢＯ3で表される
ペロブスカイト結晶構造を有する誘電体薄膜が第一及び
第二の電極により挟み込まれた誘電体薄膜キャパシタを
有する半導体装置の製造方法であって、半導体基板上に
直接または間接的に第一の電極を形成する工程と、前記
第一の電極上に、第一の誘電体薄膜を形成する第一のス
パッタ工程と、前記誘電体薄膜上に第二の誘電体薄膜を
形成する第二のスパッタ工程と、前記第二の誘電体薄膜
上に第二の電極を形成する工程とを備え、前記第一の誘
電体薄膜において、前記第二の誘電体薄膜よりも、Ｂ格
子の元素の組成比に対するＡ格子の元素の組成比が大き
くなるように、前記第一のスパッタ工程と前記第二のス
パッタ工程とにおいてスパッタ条件を変えて誘電体薄膜
の形成を行うことを特徴とする。本発明の請求項２にか
かる半導体装置の製造方法は、一般式ＡＢＯ3で表され
るペロブスカイト結晶構造を有する誘電体薄膜が第一及
び第二の電極により挟み込まれた誘電体薄膜キャパシタ
を有する半導体装置の製造方法であって、半導体基板上
に直接または間接的に第一の電極を形成する工程と、前
記第一の電極上に、第一の誘電体薄膜を形成する第一の
スパッタ工程と、前記誘電体薄膜上に第二の誘電体薄膜
を形成する第二のスパッタ工程と、前記第二の誘電体薄
膜上に第三の誘電体薄膜を形成する第三のスパッタ工程
と、前記第三の誘電体薄膜上に第二の電極を形成する工
程とを備え、前記第三の誘電体薄膜において、前記第二
の誘電体薄膜よりも、Ｂ格子の元素の組成比に対するＡ
格子の元素の組成比が大きくなるように、前記第二のス
パッタ工程と前記第三のスパッタ工程とにおいてスパッ
タ条件を変えて誘電体薄膜の形成を行うことを特徴とす
る。本発明の請求項３にかかる半導体装置の製造方法
は、請求項１または２に記載された半導体装置の製造方
法であって、前記スパッタ条件が、ガス圧力において異
なることを特徴とする。本発明の請求項４にかかる半導
体装置の製造方法は、請求項１または２に記載された半
導体装置の製造方法であって、前記スパッタ条件が、高
周波パワーにおいて異なることを特徴とする。
【００１４】
【００１５】
【００１６】
【００１７】
【作用】従来の強誘電体キャパシタの構造では、分極反
転を繰り返すと、膜疲労を起こし、書換え回数を１０15
回、すなわち保証期間１０年以上の強誘電体記憶装置を
提供することはできなかった。
転を繰り返すと、膜疲労を起こし、書換え回数を１０15
回、すなわち保証期間１０年以上の強誘電体記憶装置を
提供することはできなかった。
【００１８】その原因は以下のようである。
【００１９】ノンドープＰＺＴの伝導型は、ｐ-型であ
り、ＰＺＴ膜中から酸素が欠乏すると伝導型が、ｎ-型
になってしまう。
り、ＰＺＴ膜中から酸素が欠乏すると伝導型が、ｎ-型
になってしまう。
【００２０】分極反転を繰り返すと、電極近傍で、酸素
が電極側に拡散し、界面で電極と反応してしまう。
が電極側に拡散し、界面で電極と反応してしまう。
【００２１】その結果、ＰＺＴ膜は、電極近傍で酸素欠
乏が生じ、伝導型がｎ-型となる。
乏が生じ、伝導型がｎ-型となる。
【００２２】電極近傍でのＰＺＴ膜の伝導型の反転によ
り、膜中にｐｎ接合ができ、空間電荷が発生し、分極が
固定されてしまう。
り、膜中にｐｎ接合ができ、空間電荷が発生し、分極が
固定されてしまう。
【００２３】更に、電極との界面でも空間電荷が発生
し、分極が固定されてしまうことにより、見かけ上スイ
ッチング電荷量が減少してしまう。
し、分極が固定されてしまうことにより、見かけ上スイ
ッチング電荷量が減少してしまう。
【００２４】そこで、本発明では、あらかじめ電極近傍
のＰＺＴ膜の鉛（Ｐｂ）の組成比を中央部より多くして
おき、分極反転を繰り返しても、電極付近で酸素空乏が
発生しにくい様にしておくのである。
のＰＺＴ膜の鉛（Ｐｂ）の組成比を中央部より多くして
おき、分極反転を繰り返しても、電極付近で酸素空乏が
発生しにくい様にしておくのである。
【００２５】そうすれば、ＰＺＴ膜の伝導型が変わるこ
とはなく、膜中に空間電荷が発生しないので、書換えを
繰り返しても分極が固定されることはなく、スイッチン
グ電荷量の減少もない。
とはなく、膜中に空間電荷が発生しないので、書換えを
繰り返しても分極が固定されることはなく、スイッチン
グ電荷量の減少もない。
【００２６】
【実施例】本発明の第１実施例を図１（ａ）の誘電体素
子の断面構造図及び図１（ｂ）の深さ方向組成分布図に
基づいて説明する。
子の断面構造図及び図１（ｂ）の深さ方向組成分布図に
基づいて説明する。
【００２７】１０１は下部白金（Ｐｔ）電極、１０２は
膜厚４００ÅのＰｂ1.2（Ｚｒ0.5Ｔｉ0.5）Ｏ3膜、１０
３は膜厚４０００ÅのＰｂ（Ｚｒ0.5Ｔｉ0.5）Ｏ3膜、
１０４は膜厚４００Åの第２のＰｂ1.2（Ｚｒ0.5Ｔｉ
0.5）Ｏ3膜であり、１０５は上部白金電極である。
膜厚４００ÅのＰｂ1.2（Ｚｒ0.5Ｔｉ0.5）Ｏ3膜、１０
３は膜厚４０００ÅのＰｂ（Ｚｒ0.5Ｔｉ0.5）Ｏ3膜、
１０４は膜厚４００Åの第２のＰｂ1.2（Ｚｒ0.5Ｔｉ
0.5）Ｏ3膜であり、１０５は上部白金電極である。
【００２８】下部白金電極１０１、上部白金電極１０５
ともに、その膜厚を５０００Åとした。
ともに、その膜厚を５０００Åとした。
【００２９】図１（ｂ）を見ると良く分かるように、Ｚ
ｒとＴｉの組成比に対するＰｂの組成比は、ＰＺＴ膜の
中央部では１．０、電極近傍では、１．２と大きくなっ
ている。
ｒとＴｉの組成比に対するＰｂの組成比は、ＰＺＴ膜の
中央部では１．０、電極近傍では、１．２と大きくなっ
ている。
【００３０】図３に、図１の誘電体素子を、電界効果型
トランジスタが集積された基板上に、電荷蓄積用キャパ
シタとして集積化した実施例の構造断面図を示す。
トランジスタが集積された基板上に、電荷蓄積用キャパ
シタとして集積化した実施例の構造断面図を示す。
【００３１】３０１がシリコン基板、３０２がイオン注
入と熱処理によって形成された拡散層であり、３０３
が、多結晶シリコンとタングステンシリサイド（ＷＳ
ｉ）によって形成されたゲート電極であり、電界効果型
トランジスタの主要部を形成している。
入と熱処理によって形成された拡散層であり、３０３
が、多結晶シリコンとタングステンシリサイド（ＷＳ
ｉ）によって形成されたゲート電極であり、電界効果型
トランジスタの主要部を形成している。
【００３２】３０４は、アルミ配線であり、上部電極１
０５と拡散層３０２を接続している。
０５と拡散層３０２を接続している。
【００３３】書き換えを繰り返したとき、第１及び第２
Ｐｂ1.2（Ｚｒ0.5Ｔｉ0.5）Ｏ3膜１０２、１０４のＰｂ
が化学量論的組成比より、多いために、ＰＺＴ膜中の酸
素の電極への拡散は、起こらないか又は従来に比較し
て、非常に起こりにくい。
Ｐｂ1.2（Ｚｒ0.5Ｔｉ0.5）Ｏ3膜１０２、１０４のＰｂ
が化学量論的組成比より、多いために、ＰＺＴ膜中の酸
素の電極への拡散は、起こらないか又は従来に比較し
て、非常に起こりにくい。
【００３４】その結果、ＰＺＴ膜中および、ＰＺＴと電
極界面での空間電荷の発生が抑制され、分極が固定され
ることもないため、図６の書換え回数に対するスイッチ
ング電荷の変化のグラフに示すように、従来例に比べて
スイッチング電荷量の減少が、はるかに小さい。
極界面での空間電荷の発生が抑制され、分極が固定され
ることもないため、図６の書換え回数に対するスイッチ
ング電荷の変化のグラフに示すように、従来例に比べて
スイッチング電荷量の減少が、はるかに小さい。
【００３５】ここではキャパシタの大きさを１００μｍ
×１００μｍとし、５Ｖのバイアス電圧とした。
×１００μｍとし、５Ｖのバイアス電圧とした。
【００３６】白丸が従来の１層キャパシタを用いた場合
で黒丸が本発明の実施例で示した３層キャパシタを用い
た場合である。
で黒丸が本発明の実施例で示した３層キャパシタを用い
た場合である。
【００３７】本実施例では、１０15回書換え後に於いて
もスイッチング電荷の大きさの減少がほとんど無いこと
が推定される。
もスイッチング電荷の大きさの減少がほとんど無いこと
が推定される。
【００３８】更に、リーク電流は、１０12回書換え後に
於て、従来５Ｖで１００μＡ／ｃｍ2以上であったが、
本実施例では、８μＡ／ｃｍ2と良好であった。
於て、従来５Ｖで１００μＡ／ｃｍ2以上であったが、
本実施例では、８μＡ／ｃｍ2と良好であった。
【００３９】上記実施例で示したキャパシタの製造方法
としては例えば、以下のようである。
としては例えば、以下のようである。
【００４０】高周波マグネトロンスパッタを用いる場
合、２つのスパッタチャンバーを用意し、第１のチャン
バーのターゲットとしてＰｂ（Ｚｒ0.5Ｔｉ0.5）Ｏ3を
使用し、第２のチャンバーのターゲットとして、を使用
する。
合、２つのスパッタチャンバーを用意し、第１のチャン
バーのターゲットとしてＰｂ（Ｚｒ0.5Ｔｉ0.5）Ｏ3を
使用し、第２のチャンバーのターゲットとして、を使用
する。
【００４１】そして、ＭＯＳトランジスタが集積された
シリコン基板上に下部Ｐｔ電極１０１を形成し、第２、
第１、第２のチャンバーでそれぞれＰＺＴ膜１０２、１
０３、１０４を連続してスパッタで形成する。
シリコン基板上に下部Ｐｔ電極１０１を形成し、第２、
第１、第２のチャンバーでそれぞれＰＺＴ膜１０２、１
０３、１０４を連続してスパッタで形成する。
【００４２】高周波マグネトロンスパッタを用いたとき
の別の実施例として、１つのターゲットを用いても、ス
パッタ条件を変更することによって上記３層キャパシタ
を作成することは可能である。
の別の実施例として、１つのターゲットを用いても、ス
パッタ条件を変更することによって上記３層キャパシタ
を作成することは可能である。
【００４３】例えばターゲットにＰｂ1.2（Ｚｒ0.5Ｔｉ
0.5）Ｏ3を用いて、Ｐｂ1.2（Ｚｒ0.5Ｔｉ0.5）Ｏ3膜１
０２、１０４を作成するときは、スパッタ中のガス圧力
を１２ｍＴｏｒｒとし、Ｐｂ（Ｚｒ0.5Ｔｉ0.5）Ｏ3膜
１０３を作成するときには、スパッタ中のガス圧力を１
６ｍＴｏｒｒとする。
0.5）Ｏ3を用いて、Ｐｂ1.2（Ｚｒ0.5Ｔｉ0.5）Ｏ3膜１
０２、１０４を作成するときは、スパッタ中のガス圧力
を１２ｍＴｏｒｒとし、Ｐｂ（Ｚｒ0.5Ｔｉ0.5）Ｏ3膜
１０３を作成するときには、スパッタ中のガス圧力を１
６ｍＴｏｒｒとする。
【００４４】もちろん高周波パワーなど他のスパッタ条
件を変えても、膜の組成を変えることは可能である。
件を変えても、膜の組成を変えることは可能である。
【００４５】他の製造方法としては、ゾルーゲル法があ
る。
る。
【００４６】すなわち、ＰＺＴの原料として例えばＰ
ｂ、Ｚｒ、Ｔｉの金属アルコキシドを用いるが、ゾル溶
液中の組成比をあらかじめ変えた液を作っておき、３回
以上の塗布及びベークを繰り返し行えばよい。
ｂ、Ｚｒ、Ｔｉの金属アルコキシドを用いるが、ゾル溶
液中の組成比をあらかじめ変えた液を作っておき、３回
以上の塗布及びベークを繰り返し行えばよい。
【００４７】更に別の製造方法として有機金属気相成長
法（ＭＯＣＶＤ）がある。
法（ＭＯＣＶＤ）がある。
【００４８】この場合はガスの切り替えだけで３層構造
が製造できる。
が製造できる。
【００４９】Ｐｂ、Ｚｒ、Ｔｉを主原料とする有機金属
原料をそれぞれバブラーに用意し、各バブラーの供給す
る窒素ガスの流量を流量制御装置で制御することによ
り、所望の３層構造ＰＺＴ薄膜を得ることができる。
原料をそれぞれバブラーに用意し、各バブラーの供給す
る窒素ガスの流量を流量制御装置で制御することによ
り、所望の３層構造ＰＺＴ薄膜を得ることができる。
【００５０】すなわちＰｂ（Ｚｒ0.5Ｔｉ0.5）Ｏ3膜１
０３を堆積するときは、Ｐｂ1.2（Ｚｒ0.5Ｔｉ0.5）Ｏ3
１０２及びＰｂ1.2（Ｚｒ0.5Ｔｉ0.5）Ｏ3１０４を堆積
するときより、Ｐｂバブラーに供給する窒素ガスの流量
を所望の量だけ減らせばよい。 すなわち、本発明は、
誘電体キャパシタの積層構造に関するものであり、製造
方法は上記に示すいずれの方法でもよいし、もちろんイ
オン・ビーム・スパッタ、レーザ蒸着法等他の方法でも
よい。
０３を堆積するときは、Ｐｂ1.2（Ｚｒ0.5Ｔｉ0.5）Ｏ3
１０２及びＰｂ1.2（Ｚｒ0.5Ｔｉ0.5）Ｏ3１０４を堆積
するときより、Ｐｂバブラーに供給する窒素ガスの流量
を所望の量だけ減らせばよい。 すなわち、本発明は、
誘電体キャパシタの積層構造に関するものであり、製造
方法は上記に示すいずれの方法でもよいし、もちろんイ
オン・ビーム・スパッタ、レーザ蒸着法等他の方法でも
よい。
【００５１】次に本発明の第２実施例を図４（ａ）の誘
電体素子の断面構造図及び図４（ｂ）深さ方向組成分布
図に基づいて説明する。
電体素子の断面構造図及び図４（ｂ）深さ方向組成分布
図に基づいて説明する。
【００５２】第１実施例とことなるところは、ＰＺＴ膜
４０１の組成比が階段状に変化しているのではなく、図
４（ｂ）に示すようＰＺＴ膜４０１中央部から上下の電
極１０５、１０１に向かって、徐々に変化している点で
ある。
４０１の組成比が階段状に変化しているのではなく、図
４（ｂ）に示すようＰＺＴ膜４０１中央部から上下の電
極１０５、１０１に向かって、徐々に変化している点で
ある。
【００５３】効果としては、第１実施例と全く同じであ
る。
る。
【００５４】製造方法としても、第１の実施例で示した
製造方法を応用することで可能である。
製造方法を応用することで可能である。
【００５５】例えば、１つのターゲットを使った高周波
マグネトロンスパッタ法を用いる場合を説明する。ター
ゲット組成をとした場合、ＰＺＴ膜４０１のスパッタ中
に徐々にガス圧力を変化させればよい。
マグネトロンスパッタ法を用いる場合を説明する。ター
ゲット組成をとした場合、ＰＺＴ膜４０１のスパッタ中
に徐々にガス圧力を変化させればよい。
【００５６】すなわち、最初１６ｍＴｏｒｒとし、徐々
にガス圧力を１２ｍＴｏｒｒに減ずることにより、膜中
の組成をＰｂ1.2（Ｚｒ0.5Ｔｉ0.5）Ｏ3からＰｂ（Ｚｒ
0.5Ｔｉ0.5）Ｏ3に徐々に変化させることが出来る。
にガス圧力を１２ｍＴｏｒｒに減ずることにより、膜中
の組成をＰｂ1.2（Ｚｒ0.5Ｔｉ0.5）Ｏ3からＰｂ（Ｚｒ
0.5Ｔｉ0.5）Ｏ3に徐々に変化させることが出来る。
【００５７】次に、ＰＺＴ膜中央部の組成の一様な領域
を形成する間、ガス圧力を１２ｍＴｏｒｒに固定した
後、徐々にガス圧力を１６ｍＴｏｒｒに増加させること
により、膜中の組成をＰｂ（Ｚｒ0.5Ｔｉ0.5）Ｏ3から
Ｐｂ1.2（Ｚｒ0.5Ｔｉ0.5）Ｏ3に徐々に変化させること
が出来る。
を形成する間、ガス圧力を１２ｍＴｏｒｒに固定した
後、徐々にガス圧力を１６ｍＴｏｒｒに増加させること
により、膜中の組成をＰｂ（Ｚｒ0.5Ｔｉ0.5）Ｏ3から
Ｐｂ1.2（Ｚｒ0.5Ｔｉ0.5）Ｏ3に徐々に変化させること
が出来る。
【００５８】もちろんＭＯＣＶＤ等他の方法を用いても
よい。
よい。
【００５９】本発明の第３実施例を図５（ａ）の誘電体
素子の断面構造図及び図５（ｂ）の深さ方向組成分布図
に基づいて説明する。
素子の断面構造図及び図５（ｂ）の深さ方向組成分布図
に基づいて説明する。
【００６０】この例では、上下電極１０１、１０５で挟
まれた誘電体材料が、強誘電体であるＰＺＴではなく常
誘電体であるチタン酸ストロンチウム（ＳｒＴｉＯ3）
である。
まれた誘電体材料が、強誘電体であるＰＺＴではなく常
誘電体であるチタン酸ストロンチウム（ＳｒＴｉＯ3）
である。
【００６１】強誘電体ではないため、分極による記録は
できないが、比誘電率が２００と二酸化珪素（Ｓｉ
Ｏ2）膜の３．９に比べて大きいため、６４Ｍビットあ
るいは２５６ＭビットＤＲＡＭの電荷蓄積キャパシタと
しての応用が可能である。
できないが、比誘電率が２００と二酸化珪素（Ｓｉ
Ｏ2）膜の３．９に比べて大きいため、６４Ｍビットあ
るいは２５６ＭビットＤＲＡＭの電荷蓄積キャパシタと
しての応用が可能である。
【００６２】この場合は、図５（ｂ）に示すように、Ｔ
ｉに対するＳｒの組成比が、ＳｒＴｉＯ3薄膜の中央部
で大きくなっており、電極近傍で小さくなっている。
ｉに対するＳｒの組成比が、ＳｒＴｉＯ3薄膜の中央部
で大きくなっており、電極近傍で小さくなっている。
【００６３】すなわち、誘電体膜の組成比は、下部電極
１０１側から順に、Ｓｒ0.9ＴｉＯ3層５０１、ＳｒＴｉ
Ｏ3層５０２、Ｓｒ0.9ＴｉＯ3層５０３となっている。
１０１側から順に、Ｓｒ0.9ＴｉＯ3層５０１、ＳｒＴｉ
Ｏ3層５０２、Ｓｒ0.9ＴｉＯ3層５０３となっている。
【００６４】ＤＲＡＭとして使用するために、キャパシ
タにかかる電界は一方向のみであるため、上下電極のど
ちらか一方の電極近傍の誘電体組成のみ変化させても勿
論良い。
タにかかる電界は一方向のみであるため、上下電極のど
ちらか一方の電極近傍の誘電体組成のみ変化させても勿
論良い。
【００６５】例えば、上部電極１０５の電位を下部電極
１０１に対してプラス電位にして、ＤＲＡＭキャパシタ
として用いる場合には、Ｓｒ0.9ＴｉＯ3層５０３だけが
必要であり、Ｓｒ0.9ＴｉＯ3層５０１はなくてもよい。
１０１に対してプラス電位にして、ＤＲＡＭキャパシタ
として用いる場合には、Ｓｒ0.9ＴｉＯ3層５０３だけが
必要であり、Ｓｒ0.9ＴｉＯ3層５０１はなくてもよい。
【００６６】本実施例に於て、誘電体薄膜として、ＰＺ
Ｔ、ＳｒＴｉＯ3を用いて説明したが、ＢａＴｉＯ3、Ｐ
ｂＴｉＯ3、ＫＮｂＯ3、Ｐｂ（ＭｎＮｂ）Ｏ3、（Ｂａ
Ｓｒ）ＴｉＯ3等他のＡＢＯ3型ペロブスカイト結晶構造
を有する酸化物強誘電体または酸化物常誘電体膜でもよ
い。
Ｔ、ＳｒＴｉＯ3を用いて説明したが、ＢａＴｉＯ3、Ｐ
ｂＴｉＯ3、ＫＮｂＯ3、Ｐｂ（ＭｎＮｂ）Ｏ3、（Ｂａ
Ｓｒ）ＴｉＯ3等他のＡＢＯ3型ペロブスカイト結晶構造
を有する酸化物強誘電体または酸化物常誘電体膜でもよ
い。
【００６７】又、それらに、ランタン（Ｌａ）、ネオジ
ウム（Ｎｄ）、ビスマス（Ｂｉ）、ナイオビウム（Ｎ
ｂ）、アンチモン（Ｓｂ）、タンタル（Ｔａ）等をドー
パントとして用いてもよい。
ウム（Ｎｄ）、ビスマス（Ｂｉ）、ナイオビウム（Ｎ
ｂ）、アンチモン（Ｓｂ）、タンタル（Ｔａ）等をドー
パントとして用いてもよい。
【００６８】更に、上記実施例では、主に誘電体膜中の
組成比を、上下の電極近傍で誘電体中央部と変えていた
が、上下電極のいずれか一方の電極近傍の組成比のみを
変えても効果はある。
組成比を、上下の電極近傍で誘電体中央部と変えていた
が、上下電極のいずれか一方の電極近傍の組成比のみを
変えても効果はある。
【００６９】
【発明の効果】本発明の半導体記憶装置は、以上説明し
たように強誘電体膜あるいは高誘電率一般式ＡＢＯ3で
表わされるペロブスカイト結晶構造を有する酸化物誘電
体が、２つの電極によって挟まれた構造を有する誘電体
素子に於て、Ｂ格子の元素の組成比に対するＡ格子の元
素の組成比を、前記２つの電極の少なくとも一方の電極
近くで、前記誘電体中央部と変えることにより、書換え
を繰り返しても、誘電体膜の電極近傍での酸素空乏の発
生が抑えられ、分極反転によるスイッチング電荷量の減
少を防ぐことができるので、信頼性の良い誘電体素子を
提供でき、更に、リーク電流も従来の１０分の１程度に
抑えられるとともに、この誘電体素子を能動素子の形成
された基板上に集積化することにより、１０15回の書き
換えも可能な信頼性に優れた大容量半導体記憶装置を提
供することができると言った効果を有する。
たように強誘電体膜あるいは高誘電率一般式ＡＢＯ3で
表わされるペロブスカイト結晶構造を有する酸化物誘電
体が、２つの電極によって挟まれた構造を有する誘電体
素子に於て、Ｂ格子の元素の組成比に対するＡ格子の元
素の組成比を、前記２つの電極の少なくとも一方の電極
近くで、前記誘電体中央部と変えることにより、書換え
を繰り返しても、誘電体膜の電極近傍での酸素空乏の発
生が抑えられ、分極反転によるスイッチング電荷量の減
少を防ぐことができるので、信頼性の良い誘電体素子を
提供でき、更に、リーク電流も従来の１０分の１程度に
抑えられるとともに、この誘電体素子を能動素子の形成
された基板上に集積化することにより、１０15回の書き
換えも可能な信頼性に優れた大容量半導体記憶装置を提
供することができると言った効果を有する。
【図１】（ａ）本発明の第１実施例を示す誘電体素子の
断面構造図である。 （ｂ）その深さ方向組成分布図である。
断面構造図である。 （ｂ）その深さ方向組成分布図である。
【図２】従来の誘電体素子の断面構造図である。
【図３】本発明の第１実施例の誘電体素子を半導体基板
上に集積化した半導体記憶装置の断面構造図である。
上に集積化した半導体記憶装置の断面構造図である。
【図４】（ａ）本発明の第２実施例を示す誘電体素子の
断面構造図である。 （ｂ）その深さ方向組成分布図である。
断面構造図である。 （ｂ）その深さ方向組成分布図である。
【図５】（ａ）本発明の第３実施例を示す誘電体素子の
断面構造図である。 （ｂ）その深さ方向組成分布図である。
断面構造図である。 （ｂ）その深さ方向組成分布図である。
【図６】本発明の第１実施例の誘電体素子の書き換え回
数に対するスイッチング電荷量の変化を示すグラフであ
る。
数に対するスイッチング電荷量の変化を示すグラフであ
る。
１０１ 下部白金電極 １０２ Ｐｂ1.2（Ｚｒ0.5Ｔｉ0.5）Ｏ3膜 １０３ Ｐ
ｂ（Ｚｒ0.5Ｔｉ0.5）Ｏ3膜 １０４ Ｐｂ1.2（Ｚｒ0.5Ｔｉ0.5）Ｏ3膜 １０５ 上
部白金電極 ２０１ ＰＺＴ膜 ２０２ 上部電極 ２０３ 下部電極 ３０１ シリコン基板 ３０２ 拡散層 ３０３ ゲート電極 ３０４ アルミ配線 ４０１ ＰＺＴ膜 ５０１ Ｓｒ0.9ＴｉＯ3層 ５０２ ＳｒＴｉＯ3層 ５０３ Ｓｒ0.9ＴｉＯ3層
ｂ（Ｚｒ0.5Ｔｉ0.5）Ｏ3膜 １０４ Ｐｂ1.2（Ｚｒ0.5Ｔｉ0.5）Ｏ3膜 １０５ 上
部白金電極 ２０１ ＰＺＴ膜 ２０２ 上部電極 ２０３ 下部電極 ３０１ シリコン基板 ３０２ 拡散層 ３０３ ゲート電極 ３０４ アルミ配線 ４０１ ＰＺＴ膜 ５０１ Ｓｒ0.9ＴｉＯ3層 ５０２ ＳｒＴｉＯ3層 ５０３ Ｓｒ0.9ＴｉＯ3層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 27/108 29/788 29/792 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/10 451 H01L 21/822 H01L 21/8242 H01L 21/8247 H01L 27/04 H01L 27/108 H01L 29/788 H01L 29/792
Claims (4)
- 【請求項１】 一般式ＡＢＯ3で表されるペロブスカイ
ト結晶構造を有する誘電体薄膜が第一及び第二の電極に
より挟み込まれた誘電体薄膜キャパシタを有する半導体
装置の製造方法であって、 半導体基板上に直接または間接的に第一の電極を形成す
る工程と、前記第一の電極上に、第一の誘電体薄膜を形成する第一
のスパッタ工程と、 前記誘電体薄膜上に第二の誘電体薄膜を形成する第二の
スパッタ工程と、 前記第二の誘電体薄膜上に第二の電極を形成する工程と
を備え、 前記第一の誘電体薄膜において、前記第二の誘電体薄膜
よりも、Ｂ格子の元素の組成比に対するＡ格子の元素の
組成比が大きくなるように、前記第一のスパッタ工程と
前記第二のスパッタ工程とにおいてスパッタ条件を変え
て誘電体薄膜の形成を行うことを特徴とする半導体装置
の製造方法。 - 【請求項２】 一般式ＡＢＯ3で表されるペロブスカイ
ト結晶構造を有する誘電体薄膜が第一及び第二の電極に
より挟み込まれた誘電体薄膜キャパシタを有する半導体
装置の製造方法であって、 半導体基板上に直接または間接的に第一の電極を形成す
る工程と、前記第一の電極上に、第一の誘電体薄膜を形成する第一
のスパッタ工程と、 前記誘電体薄膜上に第二の誘電体薄膜を形成する第二の
スパッタ工程と、 前記第二の誘電体薄膜上に第三の誘電体薄膜を形成する
第三のスパッタ工程と、 前記第三の誘電体薄膜上に第二の電極を形成する工程と
を備え、 前記第三の誘電体薄膜において、前記第二の誘電体薄膜
よりも、Ｂ格子の元素の組成比に対するＡ格子の元素の
組成比が大きくなるように、前記第二のスパッタ工程と
前記第三のスパッタ工程とにおいてスパッタ条件を変え
て誘電体薄膜の形成を行うことを特徴とする半導体装置
の製造方法。 - 【請求項３】 請求項１または２に記載された半導体装
置の製造方法であって、前記スパッタ条件が、 ガス圧力において異なることを特
徴とする半導体装置の製造方法。 - 【請求項４】 請求項１または２に記載された半導体装
置の製造方法であって、前記スパッタ条件が、 高周波パワーにおいて異なること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18756799A JP3246483B2 (ja) | 1999-07-01 | 1999-07-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18756799A JP3246483B2 (ja) | 1999-07-01 | 1999-07-01 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4174116A Division JPH0621337A (ja) | 1992-07-01 | 1992-07-01 | 誘電体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031407A JP2000031407A (ja) | 2000-01-28 |
| JP3246483B2 true JP3246483B2 (ja) | 2002-01-15 |
Family
ID=16208364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18756799A Expired - Lifetime JP3246483B2 (ja) | 1999-07-01 | 1999-07-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3246483B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5087189B2 (ja) * | 2001-08-02 | 2012-11-28 | 太陽誘電株式会社 | 誘電体積層薄膜及びそれを利用した電子部品 |
| JP2013115371A (ja) * | 2011-11-30 | 2013-06-10 | Sumitomo Electric Device Innovations Inc | 容量素子 |
-
1999
- 1999-07-01 JP JP18756799A patent/JP3246483B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000031407A (ja) | 2000-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6153898A (en) | Ferroelectric capacitor, method of manufacturing same and memory cell using same | |
| JP2000068466A (ja) | 半導体記憶装置 | |
| US6190924B1 (en) | Apparatus and method to form ferroelectric capacitors having low dielectric loss | |
| KR100382719B1 (ko) | 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법 | |
| JPH0621337A (ja) | 誘電体素子 | |
| US20010023103A1 (en) | Method for manufacturing a semiconductor memory device incorporating a capacitor therein | |
| JP4164700B2 (ja) | 強誘電体メモリおよびその製造方法 | |
| US6080593A (en) | Method of manufacturing ferroelectric memory | |
| US6495412B1 (en) | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof | |
| JP2001237402A (ja) | 構造化された金属酸化物含有層および半導体構造素子の製造方法 | |
| JP3246483B2 (ja) | 半導体装置の製造方法 | |
| US6855973B2 (en) | Semiconductor memory device including a capacitor an upper electrode of which being resistant of exfoliation | |
| JP3161461B2 (ja) | 誘電体素子及び半導体記憶装置 | |
| JP3261735B2 (ja) | 誘電体素子の製造方法 | |
| JP4095582B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05190798A (ja) | 強誘電体素子 | |
| JP3232661B2 (ja) | 半導体記憶装置 | |
| JP3127086B2 (ja) | 半導体メモリ素子 | |
| JPH0513676A (ja) | 半導体装置 | |
| JP4289843B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| KR100436054B1 (ko) | 강유전체캐패시터제조방법 | |
| JP4234234B2 (ja) | 薄膜の形成方法 | |
| JP2000004012A (ja) | 半導体記憶装置の製造方法 | |
| JP2018010934A (ja) | 半導体装置及びその製造方法 | |
| JP4683224B2 (ja) | 強誘電体メモリの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010424 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011002 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071102 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 11 |