JP3255137B2 - Wiring design apparatus and wiring design method - Google Patents
Wiring design apparatus and wiring design methodInfo
- Publication number
- JP3255137B2 JP3255137B2 JP02695099A JP2695099A JP3255137B2 JP 3255137 B2 JP3255137 B2 JP 3255137B2 JP 02695099 A JP02695099 A JP 02695099A JP 2695099 A JP2695099 A JP 2695099A JP 3255137 B2 JP3255137 B2 JP 3255137B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- straight line
- detecting
- net
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【0001】[0001]
【発明の属する技術分野】この発明は、回路の配線を設
計する配線設計装置、配線設計方法、及び、記録媒体に
関し、特に、簡単な方法で配線面積を低減するように設
計する配線設計装置、配線設計方法、及び、記録媒体に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring design apparatus, a wiring design method, and a recording medium for designing circuit wiring, and more particularly to a wiring design apparatus for designing a wiring area to be reduced by a simple method. The present invention relates to a wiring design method and a recording medium.
【0002】[0002]
【従来の技術】半導体集積回路等の配線は、例えば、C
AD(computer aided design )によって設計される。
近年、半導体集積回路等の小型化、微細化が進むにつれ
て、効率よく配線し、チップ面積等を小さくするという
ことが重要な課題の1つとなっている。2. Description of the Related Art Wiring of a semiconductor integrated circuit or the like is, for example, C
It is designed by AD (computer aided design).
2. Description of the Related Art In recent years, as miniaturization and miniaturization of semiconductor integrated circuits and the like have progressed, it has become an important issue to efficiently perform wiring and reduce chip area and the like.
【0003】このような効率的な配線を設計したり、自
動配線したりする技術は、特開平5−258016号公
報、及び、特公平6−42255号公報等に開示されて
いる。特開平5−258016号公報に開示されている
技術では、未配線のピンペア毎に、それぞれのピンを含
む予め決められた領域内を走行する配線の配線密度を計
算し、配線密度が最大であるピンペアを自動配線してい
る。そして、上記配線密度の計算は、1つのピンペアが
配線される度に、未配線のピンペアに対して繰り返され
る。Techniques for designing such an efficient wiring and automatic wiring are disclosed in Japanese Patent Application Laid-Open No. Hei 5-258016 and Japanese Patent Publication No. Hei 6-42255. According to the technique disclosed in Japanese Patent Application Laid-Open No. 5-258016, the wiring density of a wiring running in a predetermined region including each pin is calculated for each unwired pin pair, and the wiring density is maximized. Pin pairs are automatically wired. Each time one pin pair is wired, the calculation of the wiring density is repeated for an unwired pin pair.
【0004】特公平6−42255号公報に開示されて
いる技術では、X−Y平面上にCPU(Central Proces
singu Unit)、レジスタ等の機能ブロックを配置する。
そして、互いに接続される機能ブロックが対向している
場合、この機能ブロック間では配線が直線となるよう
に、各端子の位置を決定している。[0004] In the technique disclosed in Japanese Patent Publication No. 6-42255, a CPU (Central Procedures) is placed on an XY plane.
Singu Unit), register and other functional blocks are arranged.
When the functional blocks connected to each other face each other, the positions of the terminals are determined so that the wiring is straight between the functional blocks.
【0005】[0005]
【発明が解決しようとする課題】特開平5−25801
6号公報に開示されている技術では、1つのピンペアを
配線する度に配線密度が変化するため、同じ領域内の配
線密度を何度も計算しなければならない場合がある。そ
のため、計算の時間が増大し、効率が悪いという問題が
ある。Problems to be Solved by the Invention
In the technique disclosed in Japanese Patent Application Laid-Open No. 6, the wiring density changes each time one pin pair is wired, so that the wiring density in the same region may have to be calculated many times. Therefore, there is a problem that the calculation time increases and the efficiency is low.
【0006】特公平6−42255号公報に開示されて
いる技術では、対向して配置されている機能ブロック間
が直線で配線されるように、端子の位置を決定してい
る。そのため、端子の位置が予め決定されており変更不
可能な場合には、この技術を適用しても、効率よく配線
することができないという問題がある。従って、本発明
は、簡単な方法で効率よく配線し、配線の面積を低減す
る配線設計装置及び配線設計方法を提供することを目的
とする。In the technique disclosed in Japanese Patent Publication No. 6-42255, the positions of the terminals are determined so that the functional blocks disposed opposite to each other are wired in a straight line. Therefore, when the positions of the terminals are predetermined and cannot be changed, there is a problem that even if this technique is applied, wiring cannot be performed efficiently. Therefore, an object of the present invention is to provide a wiring design apparatus and a wiring design method for efficiently wiring with a simple method and reducing the wiring area.
【0007】[0007]
【課題を解決するための手段】上記目的を達成するため
に、本発明の第1の観点にかかる配線設計装置は、位置
が予め定められた端子間の配線を決定する配線設計装置
であって、互いに接続される端子である端子ペアの内、
回路形成面に定義されたx−y座標上で、x座標及びy
座標の一方が一致する端子ペアを検出するペア検出手段
と、前記ペア検出手段によって検出された端子ペアを直
線で配線することを決定する配線決定手段と、から構成
されることを特徴とする。Means for Solving the Problems] To achieve the above object, the wiring design apparatus according to the first aspect of the present invention, the position
Is a wiring design apparatus that determines wiring between predetermined terminals, among terminal pairs that are terminals connected to each other,
On the xy coordinate defined on the circuit forming surface, the x coordinate and y
It is characterized by comprising a pair detecting means for detecting a terminal pair having one of the coincident coordinates, and a wiring determining means for determining that the terminal pair detected by the pair detecting means is wired in a straight line.
【0008】この発明によれば、x座標及びy座標の何
れか一方が一致する端子ペアを優先的に直線で配線する
ことを決定しているので、直線で配線可能な端子ペアの
配線を不必要に曲げることなく配線することができる。
即ち、座標から簡単に配線を決定し、配線面積を低減す
ることができる。According to the present invention, it is determined that a terminal pair having one of the x-coordinate and the y-coordinate is preferentially wired in a straight line. Wiring can be performed without bending as necessary.
That is, the wiring can be easily determined from the coordinates, and the wiring area can be reduced.
【0009】前記ペア検出手段は、x座標及びy座標の
一方が一致する端子ペアの内、連続して一直線で配線可
能な端子ペアの数が、予め決定されている基準の数n以
上である直線グループを検出する直線グループ検出手段
を備え、前記配線決定手段は、前記直線グループを直線
で配線することを決定してもよい。In the pair detecting means, the number of terminal pairs that can be wired continuously in a straight line among the terminal pairs having the same one of the x coordinate and the y coordinate is equal to or greater than a predetermined reference number n. The image processing apparatus may further include a straight line group detection unit that detects a straight line group, and the wiring determination unit may determine that the straight line group is wired by a straight line.
【0010】このようにすると、端子ペアの数が少ない
直線グループの直線配線を優先することによって、配線
面積を逆に増大させてしまうことを防止することができ
る。即ち、連続して一直線で配線可能な端子ペアの数が
n以上である直線グループの直線配線を優先することに
よって、効率よく配線面積を低減することができる。[0010] In this way, by giving priority to the straight line wiring of the straight line group having a small number of terminal pairs, it is possible to prevent the wiring area from being increased on the contrary. That is, by giving priority to the straight line group of the straight line group in which the number of terminal pairs that can be wired continuously in a straight line is n or more, the wiring area can be efficiently reduced.
【0011】前記配線決定手段は、前記直線グループの
内、端子ペアの数が多い順に該直線グループの配線を決
定してもよい。The wiring determining means may determine the wiring of the straight line group in the descending order of the number of terminal pairs in the straight line group.
【0012】一続きで配線される複数の端子から構成さ
れるネットに含まれる端子ペアの数を計数する計数手段
と、前記端子ペアの数が基準の数n以上であるネットを
検出するネット検出手段と、をさらに備え、前記直線グ
ループ検出手段は、前記ネット検出手段によって検出さ
れたネットに含まれる直線グループを検出してもよい。
このようにすると、ネットに含まれる端子ペアの数がn
未満であり、従来と同様の方法でも簡単に配線すること
ができるネットを除外することができる。そして、端子
ペアの数がn以上であるネットに含まれる直線グループ
を優先的に直線で配線することによって、効率よく配線
面積を低減することができる。A counting means for counting the number of terminal pairs included in a net constituted by a plurality of terminals wired in a row; a net detecting means for detecting a net having the number of terminal pairs equal to or greater than a reference number n Means, and the straight line group detecting means may detect a straight line group included in the net detected by the net detecting means.
In this case, the number of terminal pairs included in the net is n
And a net that can be easily routed by a method similar to the conventional method can be excluded. Then, by preferentially arranging the straight line groups included in the net having the number of terminal pairs of n or more as straight lines, the wiring area can be efficiently reduced.
【0013】本発明の第2の観点にかかる配線設計方法
は、位置が予め定められた端子間の配線を決定する配線
設計方法であって、互いに接続される端子である端子ペ
アの内、回路形成面に定義されたx−y座標上で、x座
標及びy座標の一方が一致する端子ペアを検出するペア
検出工程と、前記ペア検出手段によって検出された端子
ペアを直線で配線することを決定する配線決定工程と、
から構成されることを特徴とする。[0013] A wiring design method according to a second aspect of the present invention is a wiring design method for determining a wiring between terminals whose positions are predetermined , wherein a circuit among a pair of terminals connected to each other is provided. A pair detecting step of detecting a terminal pair having one of the x-coordinate and the y-coordinate on the xy coordinate defined on the forming surface, and wiring the terminal pair detected by the pair detecting means in a straight line. A wiring determination step to determine,
Characterized by the following.
【0014】前記ペア検出工程は、x座標及びy座標の
一方が一致する端子ペアの内、連続して一直線で配線可
能な端子ペアの数が、予め決定されている基準の数n以
上である直線グループを検出する直線グループ検出工程
を備え、前記配線決定工程は、前記直線グループを直線
で配線することを決定してもよい。In the pair detecting step, the number of terminal pairs that can be wired continuously in a straight line among the terminal pairs having one of the x coordinate and the y coordinate being equal to or more than a predetermined reference number n. The method may further include a straight line group detecting step of detecting a straight line group, and the wiring determining step may determine that the straight line groups are wired by straight lines.
【0015】前記配線決定工程は、前記直線グループの
内、端子ペアの数が多い順に該直線グループの配線を決
定する工程を備えてもよい。一続きで配線される複数の
端子から構成されるネットに含まれる端子ペアの数を計
数する計数工程と、前記端子ペアの数が基準の数n以上
であるネットを検出するネット検出工程と、をさらに備
え、前記直線グループ検出工程は、前記ネット検出手段
によって検出されたネットに含まれる直線グループを検
出する工程を備えてもよい。[0015] The wiring determining step may include a step of determining the wiring of the straight line group in the descending order of the number of terminal pairs in the straight line group. A counting step of counting the number of terminal pairs included in a net constituted by a plurality of terminals wired in a row, and a net detecting step of detecting a net in which the number of the terminal pairs is equal to or greater than a reference number n, And the straight line group detecting step may include a step of detecting a straight line group included in the net detected by the net detecting means.
【0016】本発明の第3の観点にかかるコンピュータ
読みとり可能な記録媒体は、コンピュータを、位置が予
め定められた互いに接続される端子である端子ペアの
内、回路形成面に定義されたx−y座標上で、x座標及
びy座標の一方が一致する端子ペアを検出するペア検出
手段と、前記ペア検出手段によって検出された端子ペア
を直線で配線することを決定する配線決定手段と、を備
える配線設計装置として機能させるためのプログラム及
びデータを記録する。A computer-readable recording medium according to a third aspect of the present invention stores a computer in a location where
Of the terminal pairs are terminals connected to each other defined because, on x-y coordinates defined on the circuit formation surface, a pair detecting unit for detecting a terminal pair in which one of x and y coordinates coincide, A program and data for causing the terminal pair detected by the pair detection unit to function as a wiring design device including: a wiring determination unit that determines that a terminal pair is wired in a straight line.
【0017】[0017]
【発明の実施の形態】次に、本発明の実施の形態にかか
る半導体集積回路の配線設計装置について図面を参照し
て説明する。この配線設計装置は、半導体集積回路に組
み込まれる複数の素子(CPU(Central Processing U
nit )、レジスタ等)が有する端子同士の配線方法を、
後述するようにして決定する。図1は、この配線設計装
置の構成を示した模式図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, a semiconductor integrated circuit wiring designing apparatus according to an embodiment of the present invention will be described with reference to the drawings. This wiring design apparatus includes a plurality of elements (CPUs (Central Processing Units) incorporated in a semiconductor integrated circuit.
nit), register, etc.)
It is determined as described later. FIG. 1 is a schematic diagram showing the configuration of the wiring design device.
【0018】図1に示すように、配線設計装置は、入力
部10と、配線決定部20と、出力部30と、制御部4
0と、から構成されている。入力部10は、外部コンピ
ュータや記録媒体等に接続されており、これらから出力
されたデータを受け取り、配線決定部20に出力する。
なお、データの内容は、例えば、各端子の配置位置やど
の端子を一続きで配線して接続するかということであ
る。As shown in FIG. 1, the wiring design device includes an input unit 10, a wiring determination unit 20, an output unit 30, a control unit 4
0. The input unit 10 is connected to an external computer, a recording medium, and the like, receives data output from these, and outputs the data to the wiring determination unit 20.
The content of the data is, for example, the arrangement position of each terminal and which terminals are connected in a continuous line.
【0019】配線決定部20は、入力部10からのデー
タを使用して、後述する配線決定処理を行い、端子同士
の配線を決定する。出力部30は、外部コンピュータや
実際に端子同士を配線する配線装置等に接続され、配線
決定部20の処理結果を出力する。制御部40は、配線
設計装置を構成する上記各部の動作を制御する。Using the data from the input unit 10, the wiring determination unit 20 performs a wiring determination process described later to determine the wiring between the terminals. The output unit 30 is connected to an external computer, a wiring device that actually connects terminals, and the like, and outputs a processing result of the wiring determination unit 20. The control unit 40 controls the operation of each of the above-described units constituting the wiring design device.
【0020】次に、以上のような構成の配線設計装置の
動作について説明する。なお、以下に示す配線設計装置
の動作は、制御部40によって制御されている。初め
に、外部コンピュータ等において、1つのチップに形成
される素子の配置(レイアウト)等が決定される。即
ち、各端子の配置位置やどの端子を一続きで配線して接
続するかということが決定される。なお、チップ(回路
形成面)上には、例えば、x−y座標が定義されてお
り、各端子の配置位置は座標で示される。また、一続き
で配線される複数の端子は、例えば、図2に示すよう
に、グループ(ネット)として分類される。なお、図2
中の波線が、各ネットを示している。Next, the operation of the wiring design apparatus having the above configuration will be described. The operation of the wiring design apparatus described below is controlled by the control unit 40. First, in an external computer or the like, the arrangement (layout) of elements formed on one chip is determined. That is, the arrangement position of each terminal and which terminal is connected and connected in a row are determined. Note that, for example, xy coordinates are defined on the chip (circuit formation surface), and the arrangement position of each terminal is indicated by coordinates. A plurality of terminals wired in a row are classified as a group (net), for example, as shown in FIG. Note that FIG.
The wavy lines in the middle indicate each net.
【0021】各ネットでは、互いに接続される端子(端
子ペア)が少ないほど配線が簡単になる。そのため、上
記配線設計装置を効率よく動作させるためには、端子ペ
アの数がある一定数よりも少ないネットについては、従
来と同様に、線分探索法や迷路法等によって配線を決定
する。従来と同様の方法によって配線を決定するか否か
を判別するための基準となる基準ペア数nは、各端子の
配置(座標)やどの端子を一続きで接続するかといった
情報と共に、データとして外部コンピュータ等から配線
設計装置の入力部10に入力される。なお、1つのネッ
トに含まれる端子は一続きで配線されるので、1つのネ
ットに含まれる端子数がk個ある場合、一番効率の良い
配線では、端子ペアの数はk−1と表すことができる。In each net, the fewer the terminals (terminal pairs) connected to each other, the easier the wiring. Therefore, in order to operate the above wiring design apparatus efficiently, wiring is determined by a line segment search method, a maze method, or the like for a net having a smaller number of terminal pairs than a certain number, as in the related art. The number n of reference pairs, which is a reference for determining whether or not to determine a wiring by the same method as in the related art, is used as data along with information such as the arrangement (coordinates) of each terminal and which terminals are connected in a row. The data is input to the input unit 10 of the wiring design device from an external computer or the like. In addition, since the terminals included in one net are wired continuously, if the number of terminals included in one net is k, the number of terminal pairs is represented as k−1 in the most efficient wiring. be able to.
【0022】入力部10は、外部のコンピュータ等から
受け取ったデータを配線決定部20に出力する。配線決
定部20は、入力部10からのデータ入力に応答して、
以下に示す配線決定処理を開始する。The input unit 10 outputs data received from an external computer or the like to the wiring determination unit 20. The wiring determination unit 20 responds to data input from the input unit 10
The following wiring determination processing is started.
【0023】図3は、配線決定部20が行う配線決定処
理を示すフローチャートである。配線決定部20は、入
力部10からのデータを使用して、各ネットに含まれて
いる端子ペアの数を計数し、上記基準ペア数n以上の端
子ペアを有するネットを検出する(ステップ101)。
次に、配線決定部20は、ステップ101で検出した各
ネットに含まれる各端子の座標を取得する(ステップ1
02)。FIG. 3 is a flowchart showing a wiring determination process performed by the wiring determination unit 20. Using the data from the input unit 10, the wiring determination unit 20 counts the number of terminal pairs included in each net, and detects a net having a terminal pair equal to or larger than the reference number n (step 101). ).
Next, the wiring determination unit 20 acquires the coordinates of each terminal included in each net detected in step 101 (step 1).
02).
【0024】2つの端子を配線する場合、端子間を直線
で配線すると配線面積が一番小さくなる。しかし、半導
体集積回路等のような微細な回路では、配線の方向が2
方向(x方向とy方向)のみである場合が多い。即ち、
x座標、y座標の両方が異なる端子同士を配線する場
合、その配線は少なくとも1回折れ曲がり、その距離は
最短でもマンハッタン距離となる。従って、配線面積を
低減するためには、できるだけ多くの端子を直線で接続
する方がよい。また、複数の端子ペアが連続して一直線
で接続可能な部分(直線グループ)では、他の端子ペア
が先に配線されることによって、直線で配線できなくな
ってしまいやすい。そのために、配線決定部20は、ス
テップ102で取得した端子座標から、x座標及びy座
標の何れかが一致し、連続して一直線で接続可能な端子
ペアの数mを計数する。そして、配線決定部20は、そ
の端子ペアの数mがn個以上である直線グループを検出
する(ステップ103)。In the case where two terminals are wired, a straight line between the terminals minimizes the wiring area. However, in a fine circuit such as a semiconductor integrated circuit or the like, the wiring direction is
In many cases, only the directions (x direction and y direction) are used. That is,
When wiring terminals having different x-coordinates and y-coordinates, the wiring is bent at least once, and the distance is at least the Manhattan distance. Therefore, in order to reduce the wiring area, it is better to connect as many terminals as possible with straight lines. Further, in a portion where a plurality of terminal pairs can be connected continuously in a straight line (straight line group), the other terminal pairs are wired first, so that it is likely that wiring cannot be performed in a straight line. For this purpose, the wiring determination unit 20 counts the number m of terminal pairs that match either the x-coordinate or the y-coordinate and can be connected in a straight line from the terminal coordinates acquired in step 102. Then, the wiring determination unit 20 detects a straight line group in which the number m of the terminal pairs is n or more (Step 103).
【0025】配線決定部20は、ステップ103で検出
した直線グループを、例えば、端子ペアの数mが大きい
ものから順に直線で配線することを決定する(ステップ
104)。端子ペアの数mがn個未満である場合、直線
で配線可能な端子ペアの数が少ないため、直線の配線を
優先することによって、逆に配線面積を増大させてしま
う場合がある。従って、配線決定部20は、ステップ1
04において直線で配線すると決定した端子ペア以外の
端子ペアについて、従来と同様に、例えば線分探索法や
迷路法等によって配線を決定する(ステップ105)。The wiring determining unit 20 determines that the straight line groups detected in step 103 are to be wired in a straight line, for example, in descending order of the number m of terminal pairs (step 104). When the number m of the terminal pairs is less than n, the number of the terminal pairs that can be wired in a straight line is small, so that giving priority to the straight line wiring may increase the wiring area. Therefore, the wiring determination unit 20 determines in step 1
For terminal pairs other than the terminal pair determined to be wired in a straight line in 04, wiring is determined by, for example, a line segment search method, a maze method, or the like (step 105).
【0026】そして、配線決定部20は、以上の処理で
決定した各端子ペアの配線に関する配線情報を出力部3
0に出力し(ステップ106)、配線決定処理を終了す
る。出力部30は、配線決定部20から出力された上記
配線情報を、外部コンピュータや配線装置等に出力す
る。そして、外部コンピュータや配線装置等は、上記配
線情報を使用して、実際に端子同士を配線する。The wiring determining unit 20 outputs wiring information relating to the wiring of each terminal pair determined in the above processing to the output unit 3.
0 (step 106), and the wiring determination processing ends. The output unit 30 outputs the wiring information output from the wiring determination unit 20 to an external computer, a wiring device, or the like. Then, the external computer, the wiring device, and the like actually wire the terminals using the wiring information.
【0027】次に、具体例によって上記した配線設計装
置の動作について説明する。初めに、外部コンピュータ
等において、1つのチップに形成される素子の配置等の
レイアウトが決定される。この具体例では、チップに形
成される端子の配置は、図2に示したものと同一である
とする。図2に示すように、1つのチップには端子t1
〜t19の合計19個の端子が配置され、一続きで接続
される端子のグループ(ネット)は図中の波線で示した
ように決定されている。具体的には、t1〜t3がネッ
ト1、t4〜t7がネット2、t8〜t13がネット
3、t1 4〜t17がネット4、t18〜t19がネッ
ト5にそれぞれ分類される。Next, the operation of the above-described wiring design apparatus will be described with reference to a specific example. First, a layout such as an arrangement of elements formed on one chip is determined in an external computer or the like. In this specific example, it is assumed that the arrangement of the terminals formed on the chip is the same as that shown in FIG. As shown in FIG. 2, one chip has a terminal t 1.
Total of 19 terminals ~t 19 is arranged, a group of terminals connected in a series (net) are determined as shown by the broken line in FIG. Specifically, t 1 ~t 3 Internet 1, t 4 ~t 7 Internet 2, t 8 ~t 13 Internet 3, t 1 4 ~t 17 Internet 4, t 18 ~t 19 Internet 5 Respectively.
【0028】以上のような各端子の配置位置や接続に関
する情報がデータとして、外部コンピュータ等から配線
設計装置の入力部10に入力される。なお、この具体例
では、上記基準ペア数nを2とする。入力部10は、外
部コンピュータ等から受け取ったデータを配線決定部2
0に出力する。Information on the arrangement position and connection of each terminal as described above is input as data to the input unit 10 of the wiring design apparatus from an external computer or the like. In this specific example, the number n of reference pairs is two. The input unit 10 transmits data received from an external computer or the like to the wiring determination unit 2.
Output to 0.
【0029】配線決定部20は、入力部10からのデー
タ入力に応答して、上記した配線決定処理を開始する。
配線決定部20は、入力部10からのデータを使用し
て、各ネットに含まれている端子ペアの数を計数し、上
記基準ペア数2以上の端子ペアを有するネットを検出す
る(ステップ101)。この場合、各ネットに含まれる
端子ペア数は、ネット1が2、ネット2が3、ネット3
が5、ネット4が3、ネット5が1である。従って、こ
の処理では、ネット1,2,3,4が検出される。The wiring determination section 20 starts the above-described wiring determination processing in response to data input from the input section 10.
Using the data from the input unit 10, the wiring determination unit 20 counts the number of terminal pairs included in each net, and detects a net having a terminal pair having the reference pair number 2 or more (Step 101). ). In this case, the number of terminal pairs included in each net is 2 for net 1, 3 for net 2, and 3 for net.
Is 5, net 4 is 3, and net 5 is 1. Therefore, in this process, nets 1, 2, 3, and 4 are detected.
【0030】次に、配線決定部20は、ステップ101
で検出した各ネットに含まれる各端子の座標を取得する
(ステップ102)。配線決定部20は、取得した端子
座標から、x座標及びy座標の何れかが一致し、連続し
て一直線で接続可能な端子ペアの数mを計数し、その端
子ペアの数mが2個以上である直線グループを検出する
(ステップ103)。Next, the wiring determination unit 20 determines in step 101
The coordinates of each terminal included in each net detected in step are acquired (step 102). The wiring determination unit 20 counts the number m of terminal pairs that match either the x coordinate or the y coordinate and can be connected in a straight line from the acquired terminal coordinates, and the number m of the terminal pairs is two. The straight line group described above is detected (step 103).
【0031】ステップ103で検出される各直線グルー
プを構成する端子は、具体的には、t5,t6,t7と
t9,t10,t11とt14,t15,t16,t
17である。そして、配線決定部20は、ステップ10
3で検出した直線グループを、端子ペアの数mが多い順
に直線で配線することを決定する(ステップ104)。The terminals constituting each straight line group detected in step 103 are, specifically, t 5 , t 6 , t 7 and t 9 , t 10 , t 11 and t 14 , t 15 , t 16 , t
Seventeen . Then, the wiring determination unit 20 determines in step 10
It is determined that the straight line groups detected in step 3 are to be wired with straight lines in descending order of the number m of terminal pairs (step 104).
【0032】配線決定部20は、上記処理において直線
で配線すると決定した端子ペア以外の端子ペアについ
て、従来と同様の方法によって配線を決定する(ステッ
プ105)。そして、配線決定部20は、以上の処理で
決定した各端子ペアの配線に関する配線情報を出力部3
0に出力し(ステップ106)、配線決定処理を終了す
る。出力部30は、配線決定部20から出力された上記
配線情報を、外部コンピュータや配線装置等に出力し、
外部コンピュータや配線装置等は、上記配線情報を使用
して、実際に端子同士を配線する。The wiring determination unit 20 determines wiring for the terminal pairs other than the terminal pairs determined to be wired in a straight line in the above-described processing by the same method as in the related art (step 105). Then, the wiring determination unit 20 outputs the wiring information regarding the wiring of each terminal pair determined in the above processing to the output unit 3.
0 (step 106), and the wiring determination processing ends. The output unit 30 outputs the wiring information output from the wiring determination unit 20 to an external computer, a wiring device, or the like,
The external computer, the wiring device, and the like actually wire the terminals using the wiring information.
【0033】以上のように、x座標又はy座標が一致
し、連続して一直線で配線可能な端子ペアの配線を優先
的に決定することによって、配線面積を低減することが
できる。具体的には、上記処理を行わずに端子ペアを配
線した場合、例えば、端子数(端子ペア数)の多いネッ
トから順に配線を決定すると、図2に示した端子t14
〜t17の配線が決定する前に、端子t8と端子t9の
配線が決定されてしまう場合がある。例えば図4(a)
に示すように、端子t8と端子t9の配線が、端子t
15と端子t16との間を通ると、端子t15と端子t
16との間の配線は直線ではなくなってしまい、その分
だけ配線面積が増大する。As described above, the wiring area can be reduced by preferentially determining the wiring of the terminal pair in which the x-coordinate or the y-coordinate coincides and can be wired continuously and in a straight line. Specifically, when the terminal pairs are wired without performing the above processing, for example, when the wiring is determined in the order of the net having the largest number of terminals (the number of terminal pairs), the terminal t 14 shown in FIG.
Before wiring ~t 17 is determined, there is a case where the wiring terminal t 8 and the terminal t 9 from being determined. For example, FIG.
As shown in the wiring terminal t 8 and the terminal t 9 is the terminal t
When passing between the 15 and the terminal t 16, the terminal t 15 and the terminal t
The wiring between the wirings 16 and 16 is no longer a straight line, and the wiring area increases accordingly.
【0034】一方、上記処理によってx座標及びy座標
の何れかが一致し、連続して一直線で配線可能な端子ペ
アを優先的に直線で配線することに決定すると、例えば
図4(b)に示すように、図2に示した端子t14〜t
17の配線が直線と決定された後に、端子t8と端子t
9の配線は従来と同様に決定される。即ち、上記処理を
行うことによって、直線で配線可能な端子ペアの配線を
不必要に曲げてしまうことを少なくし、配線面積を低減
することができる。On the other hand, if either x-coordinate or y-coordinate coincides with the above processing and it is determined that a pair of terminals that can be wired continuously in a straight line is preferentially wired in a straight line, for example, FIG. as shown, the terminal t 14 ~t shown in FIG. 2
After 17 of the wiring is determined to linear, terminal t 8 and the terminal t
The wiring of No. 9 is determined in the same manner as in the prior art. That is, by performing the above-described processing, unnecessary bending of the wiring of the terminal pair that can be wired in a straight line is reduced, and the wiring area can be reduced.
【0035】また、上記したように、連続して一直線で
接続可能な端子ペアの数が多いものから順に配線を決定
することによって、配線面積の低減に大きく寄与できる
端子ペアの配線を優先的に決定することができる。従っ
て、効率よく配線面積を低減することができる。さら
に、以上に示した処理は、主に各端子ペアの座標を使用
するため、簡単に行うことができる。Further, as described above, by deciding the wiring in order from the one having the largest number of terminal pairs that can be connected in a straight line, the wiring of the terminal pair that can greatly contribute to the reduction of the wiring area is given priority. Can be determined. Therefore, the wiring area can be efficiently reduced. Further, the above-described processing can be easily performed because mainly the coordinates of each terminal pair are used.
【0036】なお、以上のように優先的に配線を決定す
ることによって、複数の配線が交差してしまう場合は、
配線を多層配線としてもよい。さらに、以上に示した配
線設計装置は、半導体集積回路だけでなく、プリント基
板等に形成される様々な回路の配線を決定する場合にも
適用することができる。In the case where a plurality of wirings intersect by preferentially determining wirings as described above,
The wiring may be a multilayer wiring. Further, the wiring design apparatus described above can be applied not only to a semiconductor integrated circuit, but also to a case where wiring of various circuits formed on a printed circuit board or the like is determined.
【0037】また、上記実施の形態において、基準ペア
数n以上の端子ペアを有するネットを検出した後、連続
して一直線で接続可能な端子ペアの数がn個以上あるか
否かに関わらず、x座標及びy座標の何れか一方が一致
する端子ペアを直線配線してもよい。このようにする
と、例えば、配線が多層配線である場合、x座標及びy
座標の何れか一方が一致する端子ペアの数が少なくて
も、配線面積が逆に増大してしまうことがなく、配線を
決定するまでの工程を簡単にすることができる。Also, in the above embodiment, after detecting a net having terminal pairs equal to or greater than the reference number n, regardless of whether the number of terminal pairs that can be connected in a straight line is n or more. , X-coordinate and y-coordinate may be linearly wired. In this way, for example, when the wiring is a multilayer wiring, the x-coordinate and y
Even if the number of terminal pairs whose coordinates match one another is small, the wiring area does not increase conversely, and the process up to determining the wiring can be simplified.
【0038】なお、この発明の配線設計装置は専用の装
置によらず、適切な周辺装置を備えるコンピュータによ
り実現可能である。例えば、コンピュータに上述の各処
理を行うためのプログラム及びデータを記録媒体(CD
−ROM等)に記録して配布し、これをインストールし
てOS上で実行することにより、この発明の装置を実現
できる。また、プログラム及びデータを配布する方法
は、CD−ROM等に限らず、通信回線等を介して配布
してもよい。The wiring design apparatus according to the present invention can be realized by a computer having appropriate peripheral devices without using a dedicated apparatus. For example, a computer stores a program and data for performing the above-described processes on a recording medium (CD).
-Distribution recorded on a ROM or the like, installed, and executed on the OS, thereby realizing the apparatus of the present invention. Further, the method of distributing the program and the data is not limited to the CD-ROM or the like, but may be distributed via a communication line or the like.
【0039】[0039]
【発明の効果】以上の説明から明らかなように、本発明
によって、x座標及びy座標の一方が一致し、連続して
一直線で配線可能な端子ペアを優先的に直線で配線する
ことを決定し、直線で配線可能な端子ペアの配線を不必
要に曲げることなく配線することができる。即ち、座標
から簡単に配線を決定し、配線面積を低減することがで
きる。As is clear from the above description, according to the present invention, it is determined that one of the x-coordinate and the y-coordinate is coincident and that a pair of terminals that can be wired continuously in a straight line is preferentially wired in a straight line. However, the wiring of the terminal pair that can be wired in a straight line can be wired without unnecessary bending. That is, the wiring can be easily determined from the coordinates, and the wiring area can be reduced.
【図1】実施の形態にかかる配線設計装置の構成を示す
模式図である。FIG. 1 is a schematic diagram illustrating a configuration of a wiring design apparatus according to an embodiment;
【図2】チップに形成される端子の配置及び配線の例を
示す図である。FIG. 2 is a diagram showing an example of the arrangement and wiring of terminals formed on a chip.
【図3】配線設計装置の配線決定部が行う配線決定処理
を示すフローチャートである。FIG. 3 is a flowchart illustrating a wiring determination process performed by a wiring determination unit of the wiring design device.
【図4】従来の方法による端子ペアの配線と、直線配線
を優先した配線との違いを示す図である。FIG. 4 is a diagram showing a difference between a wiring of a terminal pair according to a conventional method and a wiring giving priority to a straight wiring.
10 入力部 20 配線決定部 30 出力部 40 制御部 DESCRIPTION OF SYMBOLS 10 Input part 20 Wiring determination part 30 Output part 40 Control part
Claims (6)
する配線設計装置であって、 互いに接続される端子である端子ペアの内、回路形成面
に定義されたx−y座標上で、x座標及びy座標の一方
が一致する端子ペアを検出するペア検出手段と、 前記ペア検出手段によって検出された端子ペアを直線で
配線することを決定する配線決定手段とを有し、 前記ペア検出手段は、x座標及びy座標の一方が一致す
る端子ペアの内、連続して一直線で配線可能な端子ペア
の数が、予め決定されている基準の数n以上である直線
グループを検出する直線グループ検出手段を備え、 前記配線決定手段は、前記直線グループを直線で配線す
ることを決定する、 ことを特徴とする配線設計装置。(1)Determine the wiring between terminals whose positions are predetermined
Wiring design apparatus, Of the terminal pairs that are connected to each other, the circuit formation surface
On the xy coordinates defined in, one of the x and y coordinates
Pair detecting means for detecting a terminal pair that matches The terminal pair detected by the pair detecting means is represented by a straight line.
Wiring determination means for determining wiring, The pair detecting means is configured to match one of the x coordinate and the y coordinate.
Terminal pairs that can be connected in a straight line.
Is equal to or greater than a predetermined reference number n.
A straight line group detecting unit for detecting a group, wherein the wiring determining unit connects the straight line group with a straight line.
A wiring design apparatus,
内、端子ペアの数が多い順に該直線グループの配線を決
定する、ことを特徴とする請求項1に記載の配線設計装
置。Wherein said interconnection determining means of said linear groups, the wiring design apparatus according to claim 1, the number of terminal pairs to determine the interconnection of straight line groups in descending order, and wherein the.
れるネットに含まれる端子ペアの数を計数する計数手段
と、 前記端子ペアの数が基準の数n以上であるネットを検出
するネット検出手段と、をさらに備え、 前記直線グループ検出手段は、前記ネット検出手段によ
って検出されたネットに含まれる直線グループを検出す
る、 ことを特徴とする請求項1に記載の配線設計装置。3. A counting means for counting the number of terminal pairs included in a net composed of a plurality of terminals wired in a row, and detecting a net in which the number of terminal pairs is equal to or greater than a reference number n. The wiring design apparatus according to claim 1 , further comprising: a net detecting unit, wherein the straight line group detecting unit detects a straight line group included in the net detected by the net detecting unit.
する配線設計方法であって、 互いに接続される端子である端子ペアの内、回路形成面
に定義されたx−y座標上で、x座標及びy座標の一方
が一致する端子ペアを検出するペア検出工程と、 前記ペ
ア検出手段によって検出された端子ペアを直線で配線す
ることを決定する配線決定工程とを有し、 前記ペア検出工程は、x座標及びy座標の一方が一致す
る端子ペアの内、連続して一直線で配線可能な端子ペア
の数が、予め決定されている基準の数n以上である直線
グループを検出する直線グループ検出工程を備え、 前記配線決定工程は、前記直線グループを直線で配線す
ることを決定する、ことを特徴とする配線設計方法。(4)Determine the wiring between terminals whose positions are predetermined
Wiring design method, Of the terminal pairs that are connected to each other, the circuit formation surface
On the xy coordinates defined in, one of the x and y coordinates
A pair detection step of detecting a terminal pair that matches The pen
Connect the terminal pairs detected by the
Wiring determination step of determining that In the pair detecting step, one of the x coordinate and the y coordinate is coincident.
Terminal pairs that can be connected in a straight line.
Is equal to or greater than a predetermined reference number n.
A straight line group detecting step of detecting a group, wherein the wiring determining step includes wiring the straight line groups with straight lines.
And a wiring design method.
内、端子ペアの数が多い順に該直線グループの配線を決
定する工程を備える、ことを特徴とする請求項4に記載
の配線設計方法。5. The wiring design method according to claim 4 , wherein the wiring determining step includes a step of determining wiring of the straight line group in the descending order of the number of terminal pairs in the straight line group. .
れるネットに含まれる端子ペアの数を計数する計数工程
と、 前記端子ペアの数が基準の数n以上であるネットを検出
するネット検出工程と、をさらに備え、 前記直線グループ検出工程は、前記ネット検出手段によ
って検出されたネットに含まれる直線グループを検出す
る工程を備える、 ことを特徴とする請求項4に記載の配線設計方法。6. A counting step for counting the number of terminal pairs included in a net composed of a plurality of terminals wired in a row, and detecting a net whose number of terminal pairs is equal to or greater than a reference number n. The wiring design according to claim 4 , further comprising: a net detection step; wherein the straight line group detection step includes a step of detecting a straight line group included in the net detected by the net detection means. Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02695099A JP3255137B2 (en) | 1999-02-04 | 1999-02-04 | Wiring design apparatus and wiring design method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02695099A JP3255137B2 (en) | 1999-02-04 | 1999-02-04 | Wiring design apparatus and wiring design method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000223579A JP2000223579A (en) | 2000-08-11 |
| JP3255137B2 true JP3255137B2 (en) | 2002-02-12 |
Family
ID=12207444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02695099A Expired - Fee Related JP3255137B2 (en) | 1999-02-04 | 1999-02-04 | Wiring design apparatus and wiring design method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3255137B2 (en) |
-
1999
- 1999-02-04 JP JP02695099A patent/JP3255137B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000223579A (en) | 2000-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3063828B2 (en) | Automatic schematic wiring method for integrated circuits | |
| JP3608832B2 (en) | Automatic wiring method and automatic wiring apparatus | |
| CN110874518B (en) | Wiring substrate design aid, via hole arrangement method, and recording medium | |
| JP2001274254A (en) | Automatic placement and routing of semiconductor integrated circuits | |
| JP3255137B2 (en) | Wiring design apparatus and wiring design method | |
| CN113534979A (en) | Device integrating fingerprint identification and touch detection | |
| JPS61228524A (en) | Graphic tablet | |
| US7389486B2 (en) | Arc routing system and method | |
| CN117279213A (en) | Wiring methods, flexible circuit boards, display devices, electronic devices and storage media | |
| US7120881B2 (en) | Wiring graphic verification method, program and apparatus | |
| JPH0648077A (en) | Ic memory card | |
| US7761833B2 (en) | Semiconductor device and dummy pattern arrangement method | |
| JP3027949B2 (en) | Automatic wiring method of semiconductor integrated circuit | |
| US11380128B2 (en) | Apparatus integrated with fingerprint recognition and touch detection, and method of controlling the same | |
| JP3175812B2 (en) | Semiconductor integrated circuit wiring method | |
| US20210333921A1 (en) | Display device, multi-fingerprint detection device and operation method thereof | |
| CN101552261A (en) | Semiconductor integrated circuit and layout method for the same | |
| JP7632938B2 (en) | Circuit diagram reader, printed circuit board design device, and circuit diagram reader program | |
| CN222214174U (en) | Wiring structure of shared pad region of semiconductor device and semiconductor device | |
| JP2810181B2 (en) | Cell layout method | |
| JPH07296027A (en) | Method for determining the automatic bundle wiring route of printed circuit boards | |
| JP2946668B2 (en) | Electronic circuit design equipment | |
| JPH11312184A (en) | CAD system and teardrop creation method | |
| CN117472221A (en) | Touch substrate, display module and display device | |
| JPH0642255B2 (en) | Terminal position determination method of functional block in IC |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010710 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011030 |
|
| LAPS | Cancellation because of no payment of annual fees |