JP3301411B2 - Synchronous signal test equipment - Google Patents
Synchronous signal test equipmentInfo
- Publication number
- JP3301411B2 JP3301411B2 JP17923199A JP17923199A JP3301411B2 JP 3301411 B2 JP3301411 B2 JP 3301411B2 JP 17923199 A JP17923199 A JP 17923199A JP 17923199 A JP17923199 A JP 17923199A JP 3301411 B2 JP3301411 B2 JP 3301411B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization signal
- data
- signal
- test
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012360 testing method Methods 0.000 title claims description 79
- 230000001360 synchronised effect Effects 0.000 title description 25
- 230000005856 abnormality Effects 0.000 claims description 49
- 230000005540 biological transmission Effects 0.000 claims description 45
- 238000004891 communication Methods 0.000 claims description 8
- 230000002159 abnormal effect Effects 0.000 claims description 4
- 238000012545 processing Methods 0.000 description 17
- 238000012544 monitoring process Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 238000012806 monitoring device Methods 0.000 description 8
- 239000000284 extract Substances 0.000 description 7
- 238000012423 maintenance Methods 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、主装置から同期
信号を複数の従属装置に送信して、その同期信号に同期
させて複数の従属装置の通信動作を制御する同期信号制
御システム、およびこの同期信号制御システムにおい
て、同期信号の異常を検出するとともに、複数の従属装
置の動作の試験を行う同期信号試験装置に関するもので
ある。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a synchronization signal control system for transmitting a synchronization signal from a main device to a plurality of slave devices and controlling a communication operation of the plurality of slave devices in synchronization with the synchronization signal. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a synchronous signal control system that detects an abnormality in a synchronous signal and tests the operation of a plurality of slave devices.
【０００２】[0002]
【従来の技術】図４は、同期信号制御システムを示すシ
ステム構成図である。図において、主装置１は、複数の
ディジタル化した同期信号が付加されたデータ（以下、
同期信号データという。）をそれぞれ一定の時間（タイ
ムスロット）毎に切り替えて伝送することにより、１本
の回線で複数のチャンネルの通信を行うものである。こ
の主装置１は、自装置内で同期信号を生成し、時分割多
重されたデータに同期信号を付加し、伝送路６（一般に
ハイウェイ（ＨＷ）と呼ばれている）を介して同期信号
データを送信する。2. Description of the Related Art FIG. 4 is a system configuration diagram showing a synchronization signal control system. In the figure, a main unit 1 includes data (hereinafter, referred to as data) to which a plurality of digitized synchronization signals are added.
It is called synchronization signal data. ) Are switched at regular time intervals (time slots) and transmitted, whereby communication of a plurality of channels is performed by one line. The main device 1 generates a synchronization signal in itself, adds a synchronization signal to the time-division multiplexed data, and transmits the synchronization signal data via a transmission line 6 (generally called a highway (HW)). Send
【０００３】時分割スイッチ２は、中央処理装置５から
送られる指示に従って、伝送路６，７を介して主装置１
から送信される同期信号データのタイムスロットおよび
伝送路８−１〜８−ｎを介して複数の従属装置３−１〜
３−ｎから送信される同期信号データのタイムスロット
を切り替えるスイッチである。The time-division switch 2 is connected to the main unit 1 via transmission lines 6 and 7 in accordance with an instruction sent from the central processing unit 5.
Through the time slots of the synchronization signal data transmitted from the transmission lines 8-1 to 8-n.
This is a switch for switching the time slot of the synchronization signal data transmitted from 3-n.
【０００４】複数の従属装置３−１〜３−ｎは、主装置
１から送信される同期信号データを受信し、その同期信
号データ内の同期信号に同期して通信動作を行う。ま
た、複数の従属装置３−１〜３−ｎは、各装置内で同期
信号を生成し、データにその同期信号を付加して、伝送
路８−１〜８−ｎを介して同期信号データを送信する。[0004] The slave devices 3-1 to 3-n receive the synchronization signal data transmitted from the main device 1 and perform a communication operation in synchronization with the synchronization signal in the synchronization signal data. Further, the plurality of slave devices 3-1 to 3-n generate a synchronization signal in each device, add the synchronization signal to the data, and transmit the synchronization signal data via the transmission lines 8-1 to 8-n. Send
【０００５】同期信号監視装置４は、主装置１と時分割
スイッチ２との間に配置され、伝送路６を介して主装置
１から送信される同期信号データ内の同期信号を常時監
視し、その同期信号に異常が発生した場合には、同期信
号の異常を中央処理装置５に通知する。中央処理装置５
は、主装置１、時分割スイッチ２および同期信号監視装
置４に対して各装置の動作を指示する制御信号を送るこ
とにより、同期信号制御システムの同期制御を行う。[0005] The synchronization signal monitoring device 4 is disposed between the main device 1 and the time division switch 2 and constantly monitors a synchronization signal in the synchronization signal data transmitted from the main device 1 via the transmission line 6. When an abnormality occurs in the synchronization signal, the abnormality of the synchronization signal is notified to the central processing unit 5. Central processing unit 5
Transmits a control signal instructing the operation of each device to the main device 1, the time division switch 2, and the synchronization signal monitoring device 4, thereby performing synchronization control of the synchronization signal control system.
【０００６】次に、動作について説明する。主装置１
は、自装置内で同期信号を生成し、その同期信号を付加
した同期信号データを伝送路６を介して送信する。ここ
で、同期信号データは、図５に示すように、タイムスロ
ットに時分割されており、タイムスロットは、各従属装
置３−１〜３−ｎ毎に割り当てられている。１つのタイ
ムスロットは、８ビットで構成され、その１ビットに同
期信号が付加される。Next, the operation will be described. Main device 1
Generates a synchronization signal in its own device, and transmits the synchronization signal data to which the synchronization signal is added via the transmission line 6. Here, the synchronization signal data is time-divided into time slots as shown in FIG. 5, and the time slots are assigned to each of the slave devices 3-1 to 3-n. One time slot is composed of 8 bits, and a synchronization signal is added to the 1 bit.
【０００７】同期信号監視装置４では、主装置１から送
信された同期信号データを受信すると、その同期信号デ
ータから同期信号を抜き出して、その同期信号が所定周
期となっているか否かを監視する。When receiving the synchronization signal data transmitted from the main unit 1, the synchronization signal monitoring device 4 extracts the synchronization signal from the synchronization signal data and monitors whether or not the synchronization signal has a predetermined period. .
【０００８】同期信号監視装置４は、同期信号が所定周
期となっており正常である場合は、その同期信号に基づ
いて同期信号制御システムを動作させる。即ち、主装置
１は、同期信号データを時分割スイッチ２に送信し、時
分割スイッチ２では、中央処理装置５からの指示に従っ
て、同期信号データをタイムスロット単位で入れ替え
て、その同期信号データを伝送路８−１〜８−ｎを介し
て複数の従属装置３−１〜３−ｎに分配する。複数の従
属装置３−１〜３−ｎでは、同期信号データを受信する
と、同期信号データ内の同期信号に同期して通信動作を
行う。When the synchronization signal has a predetermined period and is normal, the synchronization signal monitoring device 4 operates the synchronization signal control system based on the synchronization signal. That is, the main device 1 transmits the synchronization signal data to the time division switch 2, and the time division switch 2 replaces the synchronization signal data in units of time slots in accordance with an instruction from the central processing unit 5, and converts the synchronization signal data. The data is distributed to the plurality of subordinate devices 3-1 to 3-n via the transmission lines 7-1 to 8-n. Upon receiving the synchronization signal data, the slave devices 3-1 to 3-n perform a communication operation in synchronization with the synchronization signal in the synchronization signal data.
【０００９】一方、同期信号監視装置２は、同期信号が
所定周期でなく異常であると判断した場合は、その異常
を中央処理装置５に通知する。中央処理装置５は、その
異常が通知されると、その異常を保守者に通知し知らせ
る。このように、同期信号の異常が発生した場合には、
保守者に直ちに通知することができる。On the other hand, if the synchronization signal monitoring device 2 determines that the synchronization signal is not in a predetermined cycle but is abnormal, it notifies the central processing unit 5 of the abnormality. When notified of the abnormality, the central processing unit 5 notifies and notifies the maintenance person of the abnormality. In this way, when a synchronization signal abnormality occurs,
The maintenance person can be notified immediately.
【００１０】[0010]
【発明が解決しようとする課題】しかし、上記の従来の
同期信号監視装置４では、主装置１から送信される同期
信号が所定周期となっているか否かを監視するだけであ
り、各従属装置３−１〜３−ｎの故障などの異常を検出
することができなかった。即ち、同期信号制御システム
では、時分割スイッチ２で伝送路７を伝送路８−１〜８
−ｎに分岐させて、主装置１と複数の従属装置３−１〜
３−ｎを接続しているが、各従属装置３−１〜３−ｎの
故障などの異常が発生しても、同期信号監視装置４は、
伝送路６上の多重化された同期信号データ内の同期信号
の異常を監視しているだけであるので、各従属装置３−
１〜３−ｎの異常を検出することができなかった。However, the above-mentioned conventional synchronous signal monitoring device 4 only monitors whether the synchronous signal transmitted from the main device 1 has a predetermined period or not. Abnormalities such as failures of 3-1 to 3-n could not be detected. That is, in the synchronous signal control system, the transmission line 7 is changed by the time-division switch 2 to the transmission lines 8-1 to 8-8.
-N, the main device 1 and a plurality of subordinate devices 3-1 to 3-1.
Although 3-n is connected, even if an abnormality such as a failure of each of the subordinate devices 3-1 to 3-n occurs, the synchronization signal monitoring device 4
Since only the abnormality of the synchronization signal in the multiplexed synchronization signal data on the transmission line 6 is monitored, each slave device 3-
No abnormality of 1-3-n could be detected.
【００１１】この発明は、上記のような課題を解決する
ためになされたものであり、確実に、複数の従属装置の
故障などの異常を検出することができる同期信号制御シ
ステムおよび同期信号試験装置を得ることを目的とす
る。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and a synchronous signal control system and a synchronous signal test apparatus capable of reliably detecting an abnormality such as a failure of a plurality of subordinate devices. The purpose is to obtain.
【００１２】[0012]
【課題を解決するための手段】請求項１記載の発明に係
る同期信号制御システムは、同期信号を生成し、同期信
号をデータに付加して伝送路を介して同期信号データを
送信する主装置と、主装置から送信された同期信号デー
タを受信し、同期信号データ内の同期信号に同期して通
信動作を行うとともに、折り返し信号を生成し、折り返
し信号を同期信号データに付加して各伝送路を介して主
装置に送信する複数の従属装置と、主装置と複数の従属
装置との間に接続され、伝送路を介して主装置から送信
される同期信号データ内の同期信号を常時監視し、同期
信号に異常が発生した場合には、同期信号の異常を通知
するとともに、主装置から送信される同期信号データ内
の同期信号の受信時間と各従属装置から送信される同期
信号データ内の折り返し信号の受信時間とに基づいて、
各従属装置が折り返し信号を正常に生成するか否かを監
視し、各従属装置の異常を検出した場合、試験同期信号
を生成し、試験同期信号を付加したデータを異常の発生
した従属装置に送信し、従属装置に対して折り返し信号
を正常に生成するか否かの試験を行う同期信号試験装置
とを備えたものである。According to a first aspect of the present invention, there is provided a synchronization signal control system for generating a synchronization signal, adding the synchronization signal to data, and transmitting the synchronization signal data via a transmission line. Receiving the synchronization signal data transmitted from the main unit, performing a communication operation in synchronization with the synchronization signal in the synchronization signal data, generating a return signal, adding the return signal to the synchronization signal data, and performing each transmission. A plurality of slave devices that transmit to the main device via a channel, and are connected between the master device and the plurality of slave devices, and constantly monitor a synchronization signal in the synchronization signal data transmitted from the master device via the transmission line. If an error occurs in the synchronization signal, the synchronization signal is notified and the reception time of the synchronization signal in the synchronization signal data transmitted from the main device and the synchronization signal data transmitted from each slave device are notified. Fold On the basis of the reception time of the signal returns,
It monitors whether each slave device generates a loopback signal normally, and if it detects an error in each slave device, generates a test synchronization signal and sends the data with the test synchronization signal to the slave device in which the error occurred. A synchronous signal testing device for transmitting and testing whether or not a return signal is normally generated for the slave device.
【００１３】請求項２記載の発明に係る同期信号制御シ
ステムは、同期信号試験装置を、試験同期信号を付加し
たデータを異常の発生した従属装置に送信し、従属装置
から送信される折り返し信号が付加されたデータを受信
し、試験同期信号の送信時間と異常の発生した従属装置
から送信されるデータ内の折り返し信号の受信時間とに
基づいて、その時間の位相差により遅延時間を算出し、
その遅延時間が許容範囲内か否かによって、従属装置の
異常を試験するように構成したものである。According to a second aspect of the present invention, in the synchronous signal control system, the synchronous signal test device transmits the data to which the test synchronous signal is added to the subordinate device in which the abnormality has occurred, and the return signal transmitted from the subordinate device is Receiving the added data, based on the transmission time of the test synchronization signal and the reception time of the return signal in the data transmitted from the slave device in which the abnormality has occurred, calculates the delay time by the phase difference of the time,
An abnormality of the slave device is tested depending on whether or not the delay time is within an allowable range.
【００１４】請求項３記載の発明に係る同期信号試験装
置は、主装置から送信される同期信号データ内の同期信
号の受信時間と各従属装置から送信される同期信号デー
タ内の折り返し信号の受信時間とに基づいて、各従属装
置が折り返し信号を正常に生成するか否かを監視し、各
従属装置の異常を検出した場合、試験同期信号を生成
し、試験同期信号を付加したデータを異常の発生した従
属装置に送信し、従属装置に対して折り返し信号を正常
に生成するか否かの試験を行うものである。According to a third aspect of the present invention, there is provided a synchronous signal test apparatus, wherein the reception time of the synchronous signal in the synchronous signal data transmitted from the main unit and the reception of the return signal in the synchronous signal data transmitted from each subordinate device. Based on the time, monitor whether each slave device generates a return signal normally, and if an error is detected in each slave device, generate a test synchronization signal and delete the data with the test synchronization signal. Is transmitted to the slave device where the error occurs, and a test is performed to determine whether or not the slave device normally generates a return signal.
【００１５】[0015]
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。図１は、この発明の実施の形態による同期信
号試験装置の構成を示すブロック図である。尚、同期信
号試験装置４Ａは、上記図４に示した同期信号制御シス
テムにおける同期信号監視装置４の位置に配置される
（即ち、主装置１と時分割スイッチ３との間に接続され
る）。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below. FIG. 1 is a block diagram showing a configuration of a synchronization signal test device according to an embodiment of the present invention. The synchronization signal testing device 4A is arranged at the position of the synchronization signal monitoring device 4 in the synchronization signal control system shown in FIG. 4 (that is, connected between the main device 1 and the time division switch 3). .
【００１６】尚、同期信号制御システムの構成について
は、上記図４に示したものと同様であるので、説明を省
略する。Since the configuration of the synchronization signal control system is the same as that shown in FIG. 4, its description is omitted.
【００１７】図１において、ＨＷＩＮＦ（ハイウェイ・
インターフェース）１０は、主装置１と時分割スイッチ
２間を接続する伝送路（ハイウェイ）６，７を収容し、
ＣＰＵ２０からの指示に従って、伝送路６，７上を伝送
しているデータの所定周期のタイムスロットを抜き出す
ものである。ドロップ部１１は、ＨＷＩＮＦ１０が抜き
出した同期信号データのタイムスロットから同期信号ま
たは折り返し信号を抜き出すものである。インサート部
１２は、ＣＰＵ２０からの指示に従って、同期信号生成
部１６が生成した同期信号または折り返し信号を同期信
号データのタイムスロットに挿入するものである。In FIG. 1, HWINF (highway
The interface 10 accommodates transmission lines (highways) 6 and 7 connecting the main device 1 and the time division switch 2,
In accordance with an instruction from the CPU 20, a time slot of a predetermined cycle of data transmitted on the transmission paths 6 and 7 is extracted. The drop unit 11 extracts a synchronization signal or a loopback signal from a time slot of the synchronization signal data extracted by the HWINF 10. The insert unit 12 inserts the synchronization signal or the return signal generated by the synchronization signal generation unit 16 into a time slot of the synchronization signal data in accordance with an instruction from the CPU 20.
【００１８】タイマ部１３は、同期信号試験装置４Ａ内
の基準クロックを生成するものである。同期監視部１４
は、ドロップ部１１が抜き出した同期信号の周期を監視
し、同期信号の周期が所定周期の許容範囲内に入ってい
ない場合は、その同期信号に異常が発生していると判断
し、ＣＰＵ２０に通知するものである。The timer section 13 generates a reference clock in the synchronous signal test device 4A. Synchronization monitoring unit 14
Monitors the cycle of the synchronization signal extracted by the drop unit 11 and, if the cycle of the synchronization signal does not fall within the allowable range of the predetermined cycle, determines that an abnormality has occurred in the synchronization signal. Notify.
【００１９】遅延時間算出部１５は、通常モードにおい
ては、主装置１から送信される同期信号の受信時間およ
び各従属装置３−１〜３−ｎから送信される折り返し信
号の受信時間を測定し、その受信時間に基づいて、同期
信号試験装置４Ａと従属装置３−１〜３−ｎ間の伝送路
８−１〜８−ｎの遅延時間を算出するものである。ま
た、遅延時間算出部１５は、試験モードにおいては、同
期信号生成部１６で生成した試験同期信号の送信時間お
よび従属装置３から送信される折り返し信号の受信時間
を測定し、その時間に基づいて、同期信号試験装置４Ａ
と従属装置３との間の伝送路８の遅延時間を算出するも
のである。In the normal mode, the delay time calculator 15 measures the reception time of the synchronization signal transmitted from the main device 1 and the reception time of the return signal transmitted from each of the slave devices 3-1 to 3-n. The delay time of the transmission lines 8-1 to 8-n between the synchronization signal test device 4A and the slave devices 3-1 to 3-n is calculated based on the reception time. In the test mode, the delay time calculation unit 15 measures the transmission time of the test synchronization signal generated by the synchronization signal generation unit 16 and the reception time of the return signal transmitted from the slave device 3, and based on the measured time. , Synchronous signal test equipment 4A
This is for calculating the delay time of the transmission line 8 between the slave device 3 and the slave device 3.
【００２０】同期信号生成部１６は、ドロップ部１１か
ら抜き出された同期信号または折り返し信号と同期し
て、またはタイマ部１３の基準クロックに従って、同期
信号または折り返し信号を生成するものである。The synchronization signal generator 16 generates a synchronization signal or a return signal in synchronization with the synchronization signal or the return signal extracted from the drop unit 11 or in accordance with a reference clock of the timer unit 13.
【００２１】オーダ受信／アンサ送信部１７は、中央処
理装置５から送られる指示（オーダ）を受信し、その指
示をＣＰＵ２０に通知し、また、ＣＰＵ２０からの回答
（アンサ）を中央処理装置５に送信するものである。Ｒ
ＯＭ（Read Only Memory）１８は、ＣＰＵ２０の制御プ
ログラムを記憶したメモリである。ＭＥＭ（Memory）１
９は、遅延時間算出部１５が算出した遅延時間を記憶し
ておくメモリである。ＣＰＵ（Central Processing Uni
t ）２０は、同期信号試験装置４Ａの全体動作を制御す
るものである。The order receiving / answer transmitting unit 17 receives an instruction (order) sent from the central processing unit 5, notifies the CPU 20 of the instruction, and sends a response (answer) from the CPU 20 to the central processing unit 5. What to send. R
The OM (Read Only Memory) 18 is a memory that stores a control program for the CPU 20. MEM (Memory) 1
Reference numeral 9 denotes a memory that stores the delay time calculated by the delay time calculation unit 15. CPU (Central Processing Uni
t) 20 controls the overall operation of the synchronization signal test device 4A.
【００２２】次に、動作について説明する。まず、同期
信号試験装置４Ａの通常モードの動作について説明す
る。図２は、同期信号試験装置４Ａの通常モードの動作
を説明するための同期信号制御システムのシステム構成
図である。尚、図２では、時分割スイッチ２を省略し、
また、複数の従属装置３−１〜３−ｎのうちの一の従属
装置３のみ示している。Next, the operation will be described. First, the operation of the synchronization signal test apparatus 4A in the normal mode will be described. FIG. 2 is a system configuration diagram of the synchronization signal control system for explaining the operation of the synchronization signal test apparatus 4A in the normal mode. In FIG. 2, the time division switch 2 is omitted,
Also, only one subordinate device 3 among the plurality of subordinate devices 3-1 to 3-n is shown.
【００２３】主装置１は、図５に示したように、データ
Ａのタイムスロットの１ビットに同期信号を付加し、同
期信号が付加されたデータＡを伝送路６を介して送信す
る。同期信号試験装置４Ａでは、主装置１から送信され
た同期信号データＡを受信すると、ＨＷＩＮＦ１０は、
ＣＰＵ２０からの指示に従って、同期信号データＡの所
定周期のタイムスロットを抜き出してドロップ部１１に
出力し、ドロップ部１１は、ＨＷＩＮＦ１０が抜き出し
たタイムスロットから同期信号を抜き出して同期監視部
１４に出力する。同期監視部１４は、ドロップ部１１が
抜き出した同期信号の周期とタイマ部１３から出力され
る基準クロックとを比較して、同期信号が所定周期とな
っているか否かを監視する。As shown in FIG. 5, the main unit 1 adds a synchronization signal to one bit of the time slot of the data A, and transmits the data A to which the synchronization signal has been added via the transmission line 6. When the synchronization signal test device 4A receives the synchronization signal data A transmitted from the main device 1, the HWINF 10
In accordance with an instruction from the CPU 20, a time slot of a predetermined cycle of the synchronization signal data A is extracted and output to the drop unit 11, and the drop unit 11 extracts a synchronization signal from the time slot extracted by the HWINF 10 and outputs the synchronization signal to the synchronization monitoring unit 14. . The synchronization monitoring unit 14 compares the period of the synchronization signal extracted by the drop unit 11 with the reference clock output from the timer unit 13 and monitors whether the synchronization signal has a predetermined period.
【００２４】同期監視部１４は、同期信号が所定周期と
なっており正常である場合、通常通り、主装置１から送
信される同期信号に基づいて同期信号制御システムを動
作させる。一方、同期監視部１４は、同期信号が所定周
期でなく異常であると判断した場合は、同期信号が異常
であることをＣＰＵ２０に通知する。ＣＰＵ２０は、同
期信号の異常をオーダ受信／アンサ送信部１７を介して
中央処理装置５に通知する。中央処理装置５は、その異
常が通知されると、その異常を保守者に通知し知らせ
る。When the synchronization signal has a predetermined period and is normal, the synchronization monitoring section 14 operates the synchronization signal control system based on the synchronization signal transmitted from the main unit 1 as usual. On the other hand, when the synchronization monitoring unit 14 determines that the synchronization signal is not in the predetermined cycle but is abnormal, the synchronization monitoring unit 14 notifies the CPU 20 that the synchronization signal is abnormal. The CPU 20 notifies the central processing unit 5 of the abnormality of the synchronization signal via the order reception / answer transmission unit 17. When notified of the abnormality, the central processing unit 5 notifies and notifies the maintenance person of the abnormality.
【００２５】また、各従属装置３−１〜３−ｎは、同期
信号データＡを受信すると、各装置内で折り返し信号ａ
を生成し、図５に示すように、同期信号データＢに折り
返し信号ａを付加して、伝送路８−１〜８−ｎを介して
主装置１に対して送信する。When each of the slave devices 3-1 to 3-n receives the synchronization signal data A, the slave device 3-1 to 3-n returns a return signal a in each device.
Is generated, and a return signal a is added to the synchronization signal data B, as shown in FIG. 5, and transmitted to the main apparatus 1 via the transmission lines 8-1 to 8-n.
【００２６】同期信号試験装置４Ａでは、各従属装置３
−１〜３−ｎから送信された同期信号データＢを受信す
ると、ＨＷＩＮＦ１０は、ＣＰＵ２０からの指示に従っ
て、各従属装置３−１〜３−ｎに対応する同期信号デー
タＢのタイムスロットを抜き出してドロップ部１１に出
力し、ドロップ部１１は、ＨＷＩＮＦ１０が抜き出した
タイムスロットから折り返し信号ａを抜き出して同期監
視部１４に出力する。同期監視部１４は、ドロップ部１
１が抜き出した折り返し信号ａを遅延時間算出部１５に
出力する。In the synchronization signal test device 4A, each slave device 3
Upon receiving the synchronization signal data B transmitted from -1 to 3-n, the HWINF 10 extracts a time slot of the synchronization signal data B corresponding to each of the slave devices 3-1 to 3-n according to an instruction from the CPU 20. The signal is output to the drop unit 11, and the drop unit 11 extracts the return signal a from the time slot extracted by the HWINF 10 and outputs the signal to the synchronization monitoring unit 14. The synchronization monitoring unit 14 includes the drop unit 1
1 outputs the folded signal a extracted to the delay time calculation unit 15.
【００２７】遅延時間算出部１５は、主装置１から送信
された同期信号の受信時間と各従属装置３−１〜３−ｎ
から送信された折り返し信号ａの受信時間とを測定し、
その時間の位相差により、同期信号試験装置４Ａと各従
属装置３−１〜３−ｎとの間の伝送路８−１〜８−ｎの
遅延時間を算出する。遅延時間算出部１５は、その算出
した遅延時間をＭＥＭ１９に記憶する。ＣＰＵ２０は、
前回記憶された遅延時間と今回記憶した遅延時間との差
が許容範囲以上である場合は、その該当の従属装置３
（タイムスロットに対応する従属装置３）の故障などの
異常が発生したと判断して、その該当の従属装置３−１
〜３−ｎの異常の発生をオーダ受信／アンサ送信部１７
を介して中央処理装置５に通知する。The delay time calculating section 15 determines the reception time of the synchronization signal transmitted from the main unit 1 and each of the slave units 3-1 to 3-n
And the reception time of the return signal a transmitted from the
The delay time of the transmission lines 8-1 to 8-n between the synchronization signal test device 4A and each of the slave devices 3-1 to 3-n is calculated based on the phase difference of the time. The delay time calculator 15 stores the calculated delay time in the MEM 19. The CPU 20
If the difference between the previously stored delay time and the currently stored delay time is greater than or equal to an allowable range, the corresponding subordinate device 3
It is determined that an abnormality such as a failure of the subordinate device 3 corresponding to the time slot has occurred, and the corresponding subordinate device 3-1 is determined.
The order receiving / answer transmitting unit 17 notifies the
Is notified to the central processing unit 5 via.
【００２８】中央処理装置５は、従属装置３−１〜３−
ｎの異常発生の通知を受けると、同期信号試験装置４Ａ
を試験モードに設定する指示の信号を同期信号試験装置
４Ａに送る。同期信号試験装置４Ａでは、オーダ受信／
アンサ送信部１７が中央処理装置５からの指示の信号を
受信すると、その指示の信号をＣＰＵ２０に送る。ＣＰ
Ｕ２０は、中央処理装置５からの指示の信号をオーダ受
信／アンサ送信部１７を介して受け取ると、同期信号試
験装置４Ａを試験モードに設定する。The central processing unit 5 includes slave units 3-1 to 3-
n, the synchronization signal test device 4A
Is sent to the synchronization signal test apparatus 4A. In the synchronous signal test apparatus 4A, the order reception /
When the answer transmitting unit 17 receives the instruction signal from the central processing unit 5, the answer transmitting unit 17 sends the instruction signal to the CPU 20. CP
When receiving the instruction signal from the central processing unit 5 via the order reception / answer transmission unit 17, the U20 sets the synchronization signal test device 4A to the test mode.
【００２９】次に、同期信号試験装置４Ａの試験モード
の動作について説明する。図３は、同期信号試験装置４
Ａの試験モードの動作を説明するための同期信号制御シ
ステムのシステム構成図である。尚、図３も、図２と同
様に、時分割スイッチ２を省略し、また、複数の従属装
置３−１〜３−ｎのうちの一の従属装置３のみ示してい
る。Next, the operation of the synchronous signal test apparatus 4A in the test mode will be described. FIG. 3 shows a synchronization signal test apparatus 4.
FIG. 2 is a system configuration diagram of a synchronization signal control system for explaining an operation in a test mode A. 3, the time-division switch 2 is omitted, and only one of the plurality of subordinate devices 3-1 to 3-n is shown in FIG.
【００３０】上記のように、同期信号試験装置４Ａが試
験モードに設定されると、図３に示すように、同期信号
試験装置４Ａでは、主装置１と異常の発生した従属装置
３との間の同期信号データの送受信のルートを切離す。
そして、同期信号生成部１６は、ＣＰＵ２０の指示に従
って、タイマ部１３の基準クロックに同期して試験同期
信号を生成し、インサート部１２は、同期信号生成部１
６が生成した試験同期信号を、障害の発生した従属装置
３に対応するタイムスロットの同期信号ビットに挿入す
る。ＨＷＩＮＦ１０は、そのタイムスロットを収容した
データＡ’を伝送路８を介して従属装置３に送信する。As described above, when the synchronization signal test device 4A is set to the test mode, as shown in FIG. 3, the synchronization signal test device 4A operates between the main device 1 and the subordinate device 3 in which an abnormality has occurred. The route of transmission / reception of the synchronization signal data is disconnected.
Then, the synchronization signal generation unit 16 generates a test synchronization signal in synchronization with the reference clock of the timer unit 13 according to the instruction of the CPU 20, and the insert unit 12 outputs the synchronization signal to the synchronization signal generation unit 1.
6 inserts the generated test synchronization signal into the synchronization signal bit of the time slot corresponding to the subordinate device 3 in which the fault has occurred. The HWINF 10 transmits the data A ′ containing the time slot to the slave device 3 via the transmission line 8.
【００３１】従属装置３は、データＡ’を受信すると、
折り返し信号ａを生成し、図５に示すように、データＢ
にその折り返し信号ａを付加して、伝送路８を介してデ
ータＢを同期信号試験装置４Ａに対して送信する。When the slave device 3 receives the data A ',
A return signal a is generated, and as shown in FIG.
To the synchronous signal test device 4A via the transmission line 8.
【００３２】同期信号試験装置４Ａでは、データＢを受
信すると、上記したように、ＨＷＩＮＦ１０は、データ
Ｂの従属装置３に対応するタイムスロットを抜き出して
ドロップ部１１に出力し、ドロップ部１１は、そのタイ
ムスロットから折り返し信号ａを抜き出して同期監視部
１４に出力し、同期監視部１４は、その折り返し信号ａ
を遅延時間算出部１５に出力する。遅延時間算出部１５
は、試験同期信号の送信時間と折り返し信号ａの受信時
間との位相差により、同期信号試験装置４Ａと従属装置
３との間の伝送路８の遅延時間を算出し、その遅延時間
をＭＥＭ１９に記憶する。When the synchronization signal test device 4A receives the data B, as described above, the HWINF 10 extracts the time slot corresponding to the slave device 3 of the data B and outputs it to the drop unit 11, and the drop unit 11 The loopback signal a is extracted from the time slot and output to the synchronization monitoring unit 14. The synchronization monitoring unit 14
Is output to the delay time calculation unit 15. Delay time calculator 15
Calculates the delay time of the transmission line 8 between the synchronization signal test device 4A and the slave device 3 based on the phase difference between the transmission time of the test synchronization signal and the reception time of the return signal a, and stores the delay time in the MEM 19 Remember.
【００３３】また、同期信号試験装置４Ａでは、データ
Ｂを受信すると、同期信号生成部１６は、ＣＰＵ２０の
指示に従って、データＢ内の折り返し信号ａに同期して
折り返し信号ｂを生成し、インサート部１２は、同期信
号生成部１６が生成した折り返し信号ｂを、異常の発生
した従属装置３に対応するタイムスロットの１ビットに
挿入する。ＨＷＩＮＦ１０は、そのタイムスロットを収
容したデータＣを従属装置３に送信する。In the synchronous signal test apparatus 4A, upon receiving the data B, the synchronous signal generator 16 generates a return signal b in synchronization with the return signal a in the data B according to the instruction from the CPU 20, and inserts 12 inserts the loopback signal b generated by the synchronization signal generator 16 into one bit of the time slot corresponding to the slave device 3 in which the abnormality has occurred. The HWINF 10 transmits the data C containing the time slot to the slave device 3.
【００３４】従属装置３では、同期信号試験装置４Ａか
ら折り返し送信されたデータＣを受信すると、そのデー
タＣ内の折り返し信号ｂの受信時間から伝送路８の遅延
時間を算出し、その遅延時間を考慮して再生同期信号を
生成し、図５に示すように、データＤにその再生同期信
号を付加して、伝送路８を介してデータＤを同期信号試
験装置４Ａに対して送信する。When the slave device 3 receives the data C returned from the synchronization signal test device 4A, the delay time of the transmission line 8 is calculated from the reception time of the return signal b in the data C, and the delay time is calculated. Considering this, a reproduction synchronization signal is generated, and as shown in FIG. 5, the reproduction synchronization signal is added to the data D, and the data D is transmitted to the synchronization signal test apparatus 4A via the transmission line 8.
【００３５】同期信号試験装置４Ａでは、データＤを受
信すると、上記したように、ＨＷＩＮＦ１０は、データ
Ｂから従属装置３に対応するタイムスロットを抜き出し
てドロップ部１１に出力し、ドロップ部１１は、そのタ
イムスロットから再生同期信号を抜き出して同期監視部
１４に出力し、同期監視部１４は、その再生同期信号を
遅延時間算出部１５に出力する。遅延時間算出部１５
は、折り返し信号ｂの送信時間と再生同期信号の受信時
間との位相差により、同期信号試験装置４Ａと従属装置
３との間の伝送路８の遅延時間を算出し、その遅延時間
をＭＥＭ１９に記憶する。In the synchronous signal test apparatus 4A, upon receiving the data D, the HWINF 10 extracts the time slot corresponding to the slave apparatus 3 from the data B and outputs it to the drop section 11, as described above. The reproduction synchronization signal is extracted from the time slot and output to the synchronization monitoring unit 14. The synchronization monitoring unit 14 outputs the reproduction synchronization signal to the delay time calculation unit 15. Delay time calculator 15
Calculates the delay time of the transmission line 8 between the synchronization signal test device 4A and the slave device 3 based on the phase difference between the transmission time of the return signal b and the reception time of the reproduction synchronization signal, and stores the delay time in the MEM 19 Remember.
【００３６】ＣＰＵ２０は、前回記憶された遅延時間と
今回記憶した遅延時間との差が許容範囲以上である場合
は、その該当の従属装置３が正常に同期信号を再生して
おらず、故障などの異常が発生していると判断する。Ｃ
ＰＵ２０は、従属装置３に異常が発生しているは判断す
ると、その従属装置３の異常の発生をオーダ受信／アン
サ送信部１７を介して中央処理装置５に通知する。中央
処理装置５は、その異常が通知されると、その異常を保
守者に知らせる。If the difference between the previously stored delay time and the currently stored delay time is larger than the allowable range, the CPU 20 determines that the corresponding slave device 3 has not normally reproduced the synchronization signal, It is determined that an abnormality has occurred. C
When determining that an abnormality has occurred in the subordinate device 3, the PU 20 notifies the central processing unit 5 of the occurrence of the abnormality in the subordinate device 3 via the order reception / answer transmission unit 17. When notified of the abnormality, the central processing unit 5 notifies the maintenance person of the abnormality.
【００３７】以上のように、この実施の形態では、同期
信号試験装置４Ａは、伝送路６上の同期信号データＡの
同期信号の異常を監視しているほか、同期信号試験装置
４Ａと各従属装置３−１〜３−ｎとの間の伝送路８−１
〜８−ｎの遅延時間を監視し、その異常が発生した場
合、各従属装置３−１〜３−ｎに対して試験を行うの
で、各従属装置３−１〜３−ｎの異常の発生を検出する
ことができる。As described above, in this embodiment, the synchronization signal test apparatus 4A monitors the synchronization signal abnormality of the synchronization signal data A on the transmission line 6, and also monitors the synchronization signal test apparatus 4A and each subordinate apparatus. Transmission line 8-1 between devices 3-1 to 3-n
-8-n are monitored, and if an abnormality occurs, a test is performed on each of the subordinate devices 3-1 to 3-n. Can be detected.
【００３８】[0038]
【発明の効果】以上のように、請求項１記載の発明によ
れば、同期信号を生成し、同期信号をデータに付加し
て、伝送路を介して同期信号データを送信する主装置
と、主装置から送信された同期信号データを受信し、同
期信号データ内の同期信号に同期して通信動作を行うと
ともに、折り返し信号を生成し、折り返し信号を同期信
号データに付加して、各伝送路を介して同期信号データ
を主装置に送信する複数の従属装置と、主装置と複数の
従属装置との間に接続され、伝送路を介して主装置から
送信される同期信号データ内の同期信号を常時監視し、
同期信号に異常が発生した場合には、同期信号の異常を
通知するとともに、主装置から送信される同期信号デー
タ内の同期信号の受信時間と各従属装置から送信される
同期信号データ内の折り返し信号の受信時間とに基づい
て、各従属装置が折り返し信号を正常に生成するか否か
を監視し、各従属装置の異常を検出した場合、試験同期
信号を生成し、試験同期信号を付加したデータを異常の
発生した従属装置に送信し、従属装置に対して折り返し
信号を正常に生成するか否かの試験を行う同期信号試験
装置とを備えたので、同期信号の異常が発生した場合に
は、保守者に直ちに通知することができるだけでなく、
各従属装置の異常の発生を検出し、保守者に通知するこ
とができるという効果を奏する。As described above, according to the first aspect of the present invention, a main device for generating a synchronization signal, adding the synchronization signal to data, and transmitting the synchronization signal data via a transmission line, Receiving the synchronization signal data transmitted from the main unit, performing a communication operation in synchronization with the synchronization signal in the synchronization signal data, generating a return signal, adding the return signal to the synchronization signal data, and A plurality of slave devices that transmit synchronization signal data to the main device through the slave device, and a synchronization signal in the synchronization signal data that is connected between the main device and the plurality of slave devices and that is transmitted from the main device through a transmission path. Constantly monitor
When an abnormality occurs in the synchronization signal, the abnormality of the synchronization signal is notified, the reception time of the synchronization signal in the synchronization signal data transmitted from the main unit, and the return in the synchronization signal data transmitted from each slave device. Based on the reception time of the signal, each slave device monitors whether or not each of the slave devices normally generates a return signal, and when an abnormality of each slave device is detected, a test synchronization signal is generated and a test synchronization signal is added. A synchronization signal test device that transmits data to the slave device where the error has occurred and tests whether the slave device generates a return signal normally is provided. Can not only notify the maintainer immediately,
This has the effect of detecting the occurrence of an abnormality in each slave device and notifying the maintenance person.
【００３９】請求項２記載の発明によれば、同期信号試
験装置を、試験同期信号を付加したデータを異常の発生
した従属装置に送信し、従属装置から送信される折り返
し信号が付加されたデータを受信し、試験同期信号の送
信時間と異常の発生した従属装置から送信されるデータ
内の折り返し信号の受信時間とに基づいて、その時間の
位相差により遅延時間を算出し、その遅延時間が許容範
囲内か否かによって、従属装置の異常を試験するように
構成したので、確実に、従属装置における折り返し信号
の生成の異常を検出することができるという効果を奏す
る。According to the second aspect of the present invention, the synchronization signal test device transmits the data to which the test synchronization signal has been added to the slave device in which the abnormality has occurred, and the data to which the return signal transmitted from the slave device has been added. Based on the transmission time of the test synchronization signal and the reception time of the return signal in the data transmitted from the slave device in which the abnormality has occurred, the delay time is calculated by the phase difference of the time, and the delay time is calculated. Since the abnormality of the slave device is tested depending on whether or not it is within the allowable range, it is possible to reliably detect the abnormality of the generation of the return signal in the slave device.
【００４０】請求項３記載の発明によれば、主装置から
送信される同期信号データ内の同期信号の受信時間と各
従属装置から送信される同期信号データ内の折り返し信
号の受信時間とに基づいて、各従属装置が折り返し信号
を正常に生成するか否かを監視し、各従属装置の異常を
検出した場合、試験同期信号を生成し、試験同期信号を
付加したデータを異常の発生した従属装置に送信し、従
属装置に対して折り返し信号を正常に生成するか否かの
試験を行うので、請求項１記載の発明と同様、同期信号
の異常が発生した場合には、保守者に直ちに通知するこ
とができるだけでなく、各従属装置の異常の発生を検出
し、保守者に通知することができるという効果を奏す
る。According to the third aspect of the present invention, based on the reception time of the synchronization signal in the synchronization signal data transmitted from the main device and the reception time of the return signal in the synchronization signal data transmitted from each slave device. Monitor whether each slave device normally generates a loopback signal.If an error is detected in each slave device, a test synchronization signal is generated, and the data to which the test synchronization signal is added is added to the slave device in which the error occurred. Since it is transmitted to the device and a test is performed on the subordinate device to determine whether or not a return signal is generated normally, similar to the first aspect of the invention, if an abnormality of the synchronization signal occurs, the maintenance person is immediately notified. In addition to the notification, it is possible to detect the occurrence of an abnormality in each subordinate device and notify the maintenance person.
【図１】 この発明の実施の形態による同期信号試験装
置の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a synchronization signal test device according to an embodiment of the present invention.
【図２】 同期信号試験装置の通常モードの動作を説明
するための同期信号制御システムのシステム構成図であ
る。FIG. 2 is a system configuration diagram of a synchronization signal control system for describing an operation of a synchronization signal test apparatus in a normal mode.
【図３】 同期信号試験装置の試験モードの動作を説明
するための同期信号制御システムのシステム構成図であ
る。FIG. 3 is a system configuration diagram of a synchronization signal control system for explaining an operation in a test mode of the synchronization signal test device.
【図４】 同期信号制御システムを示すシステム構成図
である。FIG. 4 is a system configuration diagram showing a synchronization signal control system.
【図５】 同期信号データのデータ構成を示す図であ
る。FIG. 5 is a diagram showing a data configuration of synchronization signal data.
１ 主装置 ３−１〜３−ｎ 従属装置 ４Ａ 同期信号試験装置 ６，７，８−１〜８−ｎ 伝送路 1 Main unit 3-1 to 3-n Subordinate unit 4A Synchronous signal test unit 6, 7, 8-1 to 8-n Transmission path
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 29/14 H04L 7/00 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) H04L 29/14 H04L 7/00
Claims (3)
れたデータを伝送路を介して送信する主装置と、 該主装置から送信された同期信号が付加されたデータを
受信し、該データ内の同期信号に同期して通信動作を行
うとともに、折り返し信号を生成し、該折り返し信号を
前記同期信号が付加されたデータに付加して各伝送路を
介して前記主装置に送信する複数の従属装置と、 前記主装置と前記複数の従属装置との間に接続され、前
記伝送路を介して前記主装置から送信される同期信号が
付加されたデータ内の同期信号を常時監視し、同期信号
に異常が発生した場合には、同期信号の異常を通知する
とともに、前記主装置から送信される同期信号が付加さ
れたデータ内の同期信号の受信時間と前記各従属装置か
ら送信される同期信号が付加されたデータ内の折り返し
信号の受信時間とに基づいて、前記各従属装置が折り返
し信号を正常に生成するか否かを監視し、前記各従属装
置の異常を検出した場合、試験同期信号を生成し、該試
験同期信号を付加したデータを異常の発生した前記従属
装置に送信し、該従属装置に対して折り返し信号を正常
に生成するか否かの試験を行う同期信号試験装置とを備
えたことを特徴とする同期信号制御システム。A main unit for generating a synchronization signal and transmitting the data to which the synchronization signal has been added via a transmission line; and receiving the data to which the synchronization signal has been transmitted from the main unit and receiving the data. A plurality of communication devices that perform a communication operation in synchronization with a synchronization signal in the data, generate a return signal, add the return signal to the data to which the synchronization signal is added, and transmit the data to the main device via each transmission path. A slave device is connected between the master device and the plurality of slave devices, and constantly monitors a synchronization signal in data to which a synchronization signal transmitted from the master device via the transmission path is added, When an abnormality occurs in the synchronization signal, the abnormality of the synchronization signal is notified, and the reception time of the synchronization signal in the data to which the synchronization signal transmitted from the main device is added and the synchronization signal is transmitted from each of the slave devices. Sync signal added Based on the reception time of the return signal in the received data, it is monitored whether or not each of the slave devices normally generates the return signal.If an abnormality of each of the slave devices is detected, a test synchronization signal is generated. A synchronization signal test device for transmitting data to which the test synchronization signal is added to the slave device in which an abnormality has occurred, and performing a test on the slave device as to whether or not a return signal is normally generated. A synchronization signal control system characterized by the above-mentioned.
加したデータを異常の発生した従属装置に送信し、前記
従属装置から送信される折り返し信号が付加されたデー
タを受信し、試験同期信号の送信時間と異常の発生した
前記従属装置から送信されるデータ内の折り返し信号の
受信時間とに基づいて、その時間の位相差により遅延時
間を算出し、その遅延時間が許容範囲内か否かによっ
て、前記従属装置の異常を試験することを特徴とする請
求項１記載の同期信号制御システム。2. A synchronization signal test apparatus, comprising: transmitting data to which a test synchronization signal has been added to a slave device in which an abnormality has occurred; receiving data to which a return signal transmitted from the slave device has been added; Based on the transmission time and the reception time of the return signal in the data transmitted from the slave device in which the abnormality has occurred, a delay time is calculated based on a phase difference between the times, and whether the delay time is within an allowable range or not. 2. The synchronization signal control system according to claim 1, wherein the slave device is tested for an abnormality.
れ、伝送路を介して主装置から送信される同期信号が付
加されたデータ内の同期信号を常時監視し、同期信号に
異常が発生した場合には、同期信号の異常を通知する同
期信号試験装置において、 前記主装置から送信される前記同期信号が付加されたデ
ータ内の同期信号の受信時間と前記各従属装置から送信
される同期信号が付加されたデータ内の折り返し信号の
受信時間とに基づいて、前記各従属装置が折り返し信号
を正常に生成するか否かを監視し、前記各従属装置の異
常を検出した場合、試験同期信号を生成し、該試験同期
信号を付加したデータを異常の発生した前記従属装置に
送信し、該従属装置に対して折り返し信号を正常に生成
するか否かの試験を行うことを特徴とする同期信号試験
装置。3. A synchronization signal in data to which a synchronization signal is added, which is connected between the main device and a plurality of subordinate devices and is transmitted from the main device via a transmission line, is constantly monitored, and the synchronization signal is abnormal. Is generated, in the synchronization signal testing device that notifies the abnormality of the synchronization signal, the reception time of the synchronization signal in the data to which the synchronization signal added from the main device is added and the synchronization signal transmitted from each of the slave devices. Based on the reception time of the return signal in the data to which the synchronization signal is added, based on whether each of the slave devices normally generates a return signal, and when detecting an abnormality of each of the slave devices, A test synchronization signal is generated, data to which the test synchronization signal is added is transmitted to the slave device in which an abnormality has occurred, and a test is performed on the slave device as to whether a return signal is normally generated. And sync No. 5 test equipment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17923199A JP3301411B2 (en) | 1999-06-25 | 1999-06-25 | Synchronous signal test equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17923199A JP3301411B2 (en) | 1999-06-25 | 1999-06-25 | Synchronous signal test equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001007793A JP2001007793A (en) | 2001-01-12 |
| JP3301411B2 true JP3301411B2 (en) | 2002-07-15 |
Family
ID=16062245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17923199A Expired - Fee Related JP3301411B2 (en) | 1999-06-25 | 1999-06-25 | Synchronous signal test equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3301411B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000155290A (en) | 1998-11-19 | 2000-06-06 | Seiko Epson Corp | Illumination device and projection display device using the same |
| JP2000332715A (en) | 1999-05-19 | 2000-11-30 | Nec Corp | System and method for measuring inter-node distance in sdh transmission |
-
1999
- 1999-06-25 JP JP17923199A patent/JP3301411B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000155290A (en) | 1998-11-19 | 2000-06-06 | Seiko Epson Corp | Illumination device and projection display device using the same |
| JP2000332715A (en) | 1999-05-19 | 2000-11-30 | Nec Corp | System and method for measuring inter-node distance in sdh transmission |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001007793A (en) | 2001-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4796278A (en) | Repeater for digital communication system | |
| US6590864B1 (en) | Protection switching using standby system for transmission of line status signals | |
| JP3301411B2 (en) | Synchronous signal test equipment | |
| JP4201216B2 (en) | Communication control device, communication control system, and communication control device switching control method | |
| JP3192111B2 (en) | Instantaneous interruption switching method | |
| JP3618550B2 (en) | Maintenance method of ATM network system including STM line | |
| JP2002281109A (en) | Method for thresholding, thresholding system and optical subscriber terminating equipment | |
| JP2876908B2 (en) | Transmission path failure notification method | |
| JP3440239B2 (en) | Line switching system for optical communication | |
| JPH08163162A (en) | Loop type data transmission device | |
| JP3244247B2 (en) | Clock signal working spare switching method | |
| JP2656563B2 (en) | Multiplexing / separating device | |
| JP3781523B2 (en) | Optical subscriber line transmission apparatus and standby optical transmission line monitoring method | |
| JP2762579B2 (en) | Transmission device loopback method | |
| JP2690278B2 (en) | Failure monitoring method | |
| JP4128705B2 (en) | Line monitoring system | |
| JP2734991B2 (en) | Communication interface fault isolation circuit | |
| JP2885644B2 (en) | Line switching method | |
| JP2614029B2 (en) | Path switching method | |
| JP2590888B2 (en) | Intermediate repeater | |
| JPH0398320A (en) | Switching control system for active/standby package constituting redundant system | |
| JPS63211835A (en) | Network supervisory path setting and control system | |
| JPH08204688A (en) | Two-way clock selection method | |
| JPH08181644A (en) | Supervisory system for satellite communication earth station | |
| JPH01171336A (en) | Monitoring information transfer system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |