Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3320182B2 - Electron emitting element, electron source and image forming apparatus using the same - Google Patents
[go: Go Back, main page]

JP3320182B2 - Electron emitting element, electron source and image forming apparatus using the same - Google Patents

Electron emitting element, electron source and image forming apparatus using the same

Info

Publication number
JP3320182B2
JP3320182B2 JP34913293A JP34913293A JP3320182B2 JP 3320182 B2 JP3320182 B2 JP 3320182B2 JP 34913293 A JP34913293 A JP 34913293A JP 34913293 A JP34913293 A JP 34913293A JP 3320182 B2 JP3320182 B2 JP 3320182B2
Authority
JP
Japan
Prior art keywords
image
electron
electrode
thin film
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34913293A
Other languages
Japanese (ja)
Other versions
JPH07201274A (en
Inventor
敬介 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP34913293A priority Critical patent/JP3320182B2/en
Publication of JPH07201274A publication Critical patent/JPH07201274A/en
Application granted granted Critical
Publication of JP3320182B2 publication Critical patent/JP3320182B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、表面伝導型の電子放出
素子と、これを複数個用いて構成した電子源、さらに該
電子源を用いた画像形成装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surface conduction electron-emitting device, an electron source using a plurality of the electron-emitting devices, and an image forming apparatus using the electron source.

【0002】[0002]

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の2種類が知られている。冷陰極電子源には
電界放出型、金属/絶縁層/金属型や表面伝導型電子放
出素子(以下SCEと記す)等が有る。
2. Description of the Related Art Conventionally, two types of electron emitting devices, a thermionic electron source and a cold cathode electron source, are known. The cold cathode electron sources include a field emission type, a metal / insulating layer / metal type, and a surface conduction type electron emission element (hereinafter referred to as SCE).

【0003】SCEは基板上に形成された小面積の薄膜
に、膜面に平行に電流を流すことにより、電子放出が生
ずる現象を利用するものである。その典型的な構成とし
ては、絶縁性基板上に1対の素子電極を設け、該電極を
連絡するように金属酸化物薄膜を成膜し、該薄膜を予め
フォーミングと呼ばれる通電処理により局所的に破壊し
たもので、フォーミング前後の薄膜は基本的に微粒子膜
より形成されている。このSCEはある電圧(閾値電
圧)以上の素子電圧を印加することにより急激に放出電
流が増加し、一方上記閾値電圧未満では放出電流がほと
んど検出されない非線形素子である。SCEの放出電流
は素子電圧で制御でき、また放出電荷は素子電圧の印加
時間により制御できる。さらに、このSCEを複数個配
置してなる電子源と、該電子源より放出された電子によ
って可視光を発光せしめる蛍光体とを組み合わせること
により種々の表示装置が構成されるが、大画面の装置で
も比較的容易に製造でき、且つ表示品位に優れた自発光
型表示装置であるため、CRTに替わる画像形成装置と
して期待されている。
[0003] The SCE utilizes the phenomenon that electron emission occurs when a current flows in a small area thin film formed on a substrate in parallel with the film surface. As a typical configuration, a pair of device electrodes is provided on an insulating substrate, a metal oxide thin film is formed so as to connect the electrodes, and the thin film is locally formed by an energization process called forming in advance. The thin film before and after the forming is basically formed of a fine particle film. The SCE is a non-linear element in which the emission current increases sharply when an element voltage higher than a certain voltage (threshold voltage) is applied, while the emission current is hardly detected below the threshold voltage. The emission current of the SCE can be controlled by the device voltage, and the emission charge can be controlled by the application time of the device voltage. Further, various display devices are configured by combining an electron source having a plurality of SCEs arranged therein and a phosphor that emits visible light by electrons emitted from the electron source. However, since it is a self-luminous display device that can be manufactured relatively easily and has excellent display quality, it is expected as an image forming device replacing a CRT.

【0004】[0004]

【発明が解決しようとする課題】上記したSCEは、電
子放出部を設ける薄膜と電極との界面での密着性が低
く、フォーミングを行なう際に発生する熱応力等により
剥れを生じたり、断線する場合が有った。さらに、該剥
れが原因で電子放出特性が不安定になるという問題も有
った。
The above-mentioned SCE has low adhesion at the interface between the electrode and the thin film on which the electron-emitting portion is provided, and causes peeling or disconnection due to thermal stress generated during forming. There was a case. Further, there is a problem that the electron emission characteristics become unstable due to the peeling.

【0005】本発明の目的は上記問題点を解決し、薄膜
の剥れや断線を防止した電子放出素子及び該素子を用い
た電子源、画像形成装置を提供することにある。
An object of the present invention is to solve the above-mentioned problems and to provide an electron-emitting device in which peeling or disconnection of a thin film is prevented, an electron source using the device, and an image forming apparatus.

【0006】[0006]

【課題を解決するための手段】本発明の電子放出素子
は、基板表面に一対の電極を埋め込み、該基板上に両端
部がそれぞれ上記電極に電気的に接続されるように薄膜
を成膜し、該薄膜に電子放出部を形成したことを特徴と
するSCEである。また、本発明の電子源は上記SCE
を複数個配置してなることに特徴を有し、さらに、本発
明は該電子源に画像形成部材を組み合わせて画像形成装
置を提供するものである。
In the electron-emitting device of the present invention, a pair of electrodes are embedded in the surface of a substrate, and a thin film is formed on the substrate so that both ends are electrically connected to the electrodes. The SCE is characterized in that an electron emission portion is formed on the thin film. Further, the electron source of the present invention is the same as the above-mentioned SCE.
The present invention also provides an image forming apparatus by combining an image forming member with the electron source.

【0007】本発明のSCEの基本的構成を図1に示
す。図1(a)は断面図、(b)は平面図である。図中
1は絶縁性基板、2は電極、3は絶縁層、4は電子放出
部を含む薄膜、5は電子放出部、6は引き出し電極であ
る。
FIG. 1 shows the basic configuration of the SCE of the present invention. FIG. 1A is a sectional view, and FIG. 1B is a plan view. In the figure, 1 is an insulating substrate, 2 is an electrode, 3 is an insulating layer, 4 is a thin film including an electron emitting portion, 5 is an electron emitting portion, and 6 is an extraction electrode.

【0008】本発明において、絶縁性基板1としては石
英ガラス、Na等の不純物含有量が低いガラス、青板ガ
ラス、青板ガラスにスパッタ法等によりSiO2 を積層
したガラス基板など、或いはアルミナ等のセラミックス
などが挙げられる。
In the present invention, the insulating substrate 1 may be quartz glass, glass having a low impurity content such as Na, blue plate glass, a glass substrate obtained by laminating SiO 2 on a blue plate glass by a sputtering method or the like, or ceramic such as alumina. And the like.

【0009】また、電極2及び引き出し電極6の材料と
しては導電性を有するものであればどのようなものであ
っても構わないが、例えばNi,Cr,Au,Mo,
W,Pt,Ti,Al,Cu,Pd等の金属或いは合金
及びPd,Ag,Au,RuO2 ,Pd−Ag等の金属
或いは金属酸化物とガラス等から構成される印刷導体、
In23 −SnO2 等の透明導電体及びポリシリコン
等の半導体材料等が挙げられる。
The electrode 2 and the lead electrode 6 may be made of any material as long as it has conductivity. For example, Ni, Cr, Au, Mo,
W, Pt, Ti, Al, Cu, metal or alloy and Pd such as Pd, Ag, Au, printed conductors composed of RuO 2, metal or a metal oxide such as Pd-Ag and glass,
Examples include a transparent conductor such as In 2 O 3 —SnO 2 and a semiconductor material such as polysilicon.

【0010】本発明の電子放出素子においては、電極2
が基板1表面に埋め込まれているが、この構成の作製工
程は特に限定されず、例えば基板1表面を削って電極素
材を埋め込んだもの、または基板1表面に電極2を形成
した後電極表面まで絶縁層3を積層したもの、いずれで
あっても良い。またさらに例えば酸化物材料やシリコン
等半導体材料などドーピングや熱処理、結晶・非晶質の
違い、或いは化学量論組成からはずれることなどによ
り、導電性又は非導電性に変化する材料を基板1上に積
層し、上記ドーピングや熱処理等によって導電性を変化
させ、導電領域を電極2とする方法が好ましく用いられ
る。
In the electron-emitting device of the present invention, the electrode 2
Is embedded in the surface of the substrate 1, but the manufacturing process of this configuration is not particularly limited. For example, an electrode material is embedded by shaving the surface of the substrate 1, or after the electrode 2 is formed on the surface of the substrate 1. Any of the stacked insulating layers 3 may be used. Further, for example, a material that changes into conductive or nonconductive by doping or heat treatment such as an oxide material or a semiconductor material such as silicon, a difference in crystal or amorphous state, or a deviation from the stoichiometric composition is deposited on the substrate 1. A method of laminating and changing the conductivity by the above-described doping or heat treatment and using the conductive region as the electrode 2 is preferably used.

【0011】電極2は絶縁層3の化学的変化により形成
された導電物質である。このような電極構成においては
電極と電子放出部を含む薄膜との接触部における段差が
存在せず平坦なため、薄膜の剥れといった問題が生じな
い。
The electrode 2 is a conductive substance formed by a chemical change of the insulating layer 3. In such an electrode configuration, since there is no step at the contact portion between the electrode and the thin film including the electron-emitting portion and the electrode is flat, the problem of peeling of the thin film does not occur.

【0012】電極間隔L1 は、数百Å〜数百μmであ
り、電極の製法の基本となるフォトリソグラフィ技術、
即ち露光機の性能とエッチング方法、さらに電極間に印
加する電圧と電子放出し得る電界強度などにより設定さ
れるが、好ましくは数μm〜数十μmである。また、電
極長W1 、膜厚dは電極2の抵抗値、駆動配線との結
線、電子源を構成する場合の素子の配置上の問題より適
宜設計され、通常は、W1が数μm〜数百μm、dが数
百Å〜数μmである。
[0012] The electrode interval L 1 is a few hundred Å~ is several hundred μm, photo lithography technologies that are the basis of preparation of the electrode,
That is, it is set according to the performance of the exposure machine, the etching method, the voltage applied between the electrodes, the electric field strength capable of emitting electrons, and the like. The electrode length W 1, the resistance value of the film thickness d is the electrode 2, the wiring of the drive wiring is appropriately designed from placement problems of elements for configuring the electron source, typically, W 1 is the number μm~ Several hundred μm and d is several hundreds of μm to several μm.

【0013】本発明において電子放出部を含む薄膜4の
膜厚は、数Å〜数千Åで、好ましくは数十Å〜数百Åで
あり、電子放出部5と引き出し電極6間の抵抗値及び電
子放出部5の導電性微粒子の粒径、後述する通電処理条
件等によって適宜設定される。上記抵抗値は、103
107 Ω/□のシート抵抗値を示す。電子放出部を含む
薄膜4の構成材料としては、Pd,Ru,Ag,Au,
Ti,In,Cu,Cr,Fe,Zn,Sn,Ta,
W,Pb等の金属、PdO,SnO2 In23,Pb
O,Sb23 等の酸化物、HfB2 ,ZrB2 ,La
6 ,CeB6 ,YB4 ,GdB4 等の硼化物、Ti
C,ZrC,HfC,TaC,SiC,WC等の炭化
物、TiN,ZrN,HfN等の窒化物、Si,Ge等
の半導体、カーボン、AgMg,NiCu,Pb,Sn
等であり、微粒子膜からなる。
In the present invention, the film thickness of the thin film 4 including the electron emitting portion is several Å to several thousand Å, preferably several tens to several hundred Å, and the resistance value between the electron emitting portion 5 and the extraction electrode 6. And the diameter of the conductive fine particles of the electron-emitting portion 5, the energization processing conditions described later, and the like. The resistance value is 10 3 to
Indicates a sheet resistance of 10 7 Ω / □. The constituent materials of the thin film 4 including the electron emitting portion include Pd, Ru, Ag, Au,
Ti, In, Cu, Cr, Fe, Zn, Sn, Ta,
Metals such as W and Pb, PdO, SnO 2 In 2 O 3 , Pb
Oxides such as O, Sb 2 O 3 , HfB 2 , ZrB 2 , La
Borides such as B 6 , CeB 6 , YB 4 , GdB 4 , Ti
Carbides such as C, ZrC, HfC, TaC, SiC, WC, etc., nitrides such as TiN, ZrN, HfN, semiconductors such as Si, Ge, carbon, AgMg, NiCu, Pb, Sn
Etc., which are composed of fine particle films.

【0014】尚ここで述べる微粒子膜とは、複数の微粒
子が集合した膜であり、その微細構造は、微粒子がここ
に分散配置した状態のみならず、微粒子が互いに隣接、
或いは重なり合った状態(島状も含む)の膜をさす。
The fine particle film described here is a film in which a plurality of fine particles are aggregated. The fine structure is not limited to a state in which the fine particles are dispersed and arranged here, but the fine particles are adjacent to each other.
Alternatively, it refers to a film in an overlapping state (including an island shape).

【0015】電子放出部3は粒径が数Å〜数千Å、好ま
しくは1〜200Åの導電性微粒子多数個からなり、電
子放出部を含む薄膜4の膜厚及び後述する通電処理条件
等製法に依存して適宜設定される。電子放出部3の構成
材料は、薄膜4の構成材料の構成元素の一部或いは全て
と同じものである。
The electron-emitting portion 3 is made up of a large number of conductive fine particles having a particle size of several to several thousand, preferably 1 to 200, and has a film thickness of the thin film 4 including the electron-emitting portion and a method for forming a conductive condition to be described later. Is set as appropriate depending on. The constituent material of the electron-emitting portion 3 is the same as some or all of the constituent elements of the constituent material of the thin film 4.

【0016】本発明の電子放出素子の好ましい作製工程
例を図2に従って説明する。
A preferred example of the manufacturing process of the electron-emitting device of the present invention will be described with reference to FIG.

【0017】(1)絶縁性基板1を洗剤、純水及び有機
溶剤により充分に洗浄後、真空蒸着法、スパッタ法、C
VD法等により絶縁体層を堆積後、フォトリソグラフィ
技術によりマスク8を形成する(a)。
(1) After sufficiently cleaning the insulating substrate 1 with a detergent, pure water and an organic solvent, vacuum evaporation, sputtering, C
After depositing an insulator layer by a VD method or the like, a mask 8 is formed by a photolithography technique (a).

【0018】(2)次にイオンインプラによるドーピン
グや熱処理等により所望のパターンの導電性電極2を形
成する(b)。
(2) Next, the conductive electrode 2 having a desired pattern is formed by doping with ion implantation, heat treatment, or the like (b).

【0019】(3)マスク層8を除去後、有機金属溶液
を塗布して放置することにより、有機金属薄膜4を形成
する。尚、有機金属溶液とは、前記Pd,Ru,Ag,
Au,Ti,In,Cu,Cr,Fe,Zn,Sn,T
a,W,Pb等の金属を主元素とする有機化合物の溶液
である。この後、有機金属薄膜4を加熱焼成処理し、リ
フトオフ、エッチング等によりパターニングし、電子放
出部形成用薄膜4を形成する(c)。尚、ここでは有機
金属溶液の塗布法により説明したが、これに限るもので
はなく、真空蒸着法、スパッタ法、化学的気相堆積法、
分散塗布法、ディッピング法、スピンナー法等によって
形成できる。
(3) After removing the mask layer 8, an organic metal solution is applied and left to form an organic metal thin film 4. The organic metal solution is defined as Pd, Ru, Ag,
Au, Ti, In, Cu, Cr, Fe, Zn, Sn, T
This is a solution of an organic compound containing a metal such as a, W, or Pb as a main element. Thereafter, the organic metal thin film 4 is heated and baked, and is patterned by lift-off, etching or the like to form the electron-emitting-portion-forming thin film 4 (c). In addition, here, the method of applying the organometallic solution has been described. However, the present invention is not limited thereto, and a vacuum evaporation method, a sputtering method, a chemical vapor deposition method,
It can be formed by a dispersion coating method, a dipping method, a spinner method, or the like.

【0020】(4)続いて、引き出し電極6を形成後、
薄膜4に不図示の電源によりパルス状或いは高速の昇電
圧を印加し、通電処理を行なって電子放出部5を形成す
る(d)。この通電処理の電圧波形を図3に示す。図
中、T1 及びT2 は電圧波形のパルス幅とパルス間隔で
あり、T1 を1μs〜10μs、T2 を10μs〜10
0msとし、三角波の波高値(フォーミング時のピーク
電圧)は4V〜10V程度とし、真空雰囲気下で数十秒
間程度処理を行なう。
(4) Subsequently, after forming the extraction electrode 6,
A pulsed or high-speed voltage increase is applied to the thin film 4 by a power supply (not shown), and an energization process is performed to form an electron emission portion 5 (d). FIG. 3 shows a voltage waveform of the energization process. In the figure, T 1 and T 2 are the pulse width and pulse interval of the voltage waveform, T 1 is 1 μs to 10 μs, and T 2 is 10 μs to 10 μs.
0 ms, the peak value of the triangular wave (peak voltage at the time of forming) is about 4 V to 10 V, and the processing is performed for about several tens of seconds in a vacuum atmosphere.

【0021】以上説明した電子放出部を形成する際に、
素子の電極間に三角波パルスを印加してフォーミング処
理を行なっているが、電子放出部が良好に形成されるの
であれば、波形は特に三角波に限定することはなく、矩
形波など所望の波形を用いても良く、その波高値及びパ
ルス幅、パルス間隔等についても所望の値を選択するこ
とができる。
In forming the above-described electron emitting portion,
Although the forming process is performed by applying a triangular wave pulse between the electrodes of the element, the waveform is not particularly limited to a triangular wave, and a desired waveform such as a rectangular wave is provided as long as the electron emitting portion is formed well. A desired value can be selected for the peak value, pulse width, pulse interval, and the like.

【0022】本発明の電子放出素子においては、電極が
基板表面に埋め込まれ、電極と薄膜との接触部における
段差が、好ましくは該薄膜の厚み以下、より望ましくは
0±10μmである。従ってほぼ平坦な上に薄膜が形成
されるため、薄膜と電極とのコンタクト抵抗を最小に抑
えることができ、素子間のコンタクト抵抗のバラツキも
最小限に抑えることができる。また、基板に埋め込まれ
た電極上に薄膜を形成していることから電極内に生じる
内部応力による薄膜の剥れ等もなく、良好な素子特性を
示す。
In the electron-emitting device of the present invention, the electrode is embedded in the substrate surface, and the step at the contact portion between the electrode and the thin film is preferably equal to or less than the thickness of the thin film, more preferably 0 ± 10 μm. Therefore, since the thin film is formed on a substantially flat surface, the contact resistance between the thin film and the electrode can be minimized, and the variation in the contact resistance between the elements can be minimized. In addition, since the thin film is formed on the electrode embedded in the substrate, the thin film does not peel off due to internal stress generated in the electrode, and exhibits good device characteristics.

【0023】前記従来の技術で述べたように、SCEは
非線形素子であり、放出電子は対向する電極間に印加さ
れるパルス状電圧の波高値と幅に制御される。従って多
数のSCEを配置した場合においても、個々の素子に上
記パルス状電圧を適宜印加すれば、任意の素子を選択
し、その電子放出量が制御できる。以下、この原理に基
づき構成した本発明の電子源の構成について説明する。
As described in the prior art, the SCE is a non-linear element, and the emitted electrons are controlled to the peak value and the width of the pulse voltage applied between the opposing electrodes. Therefore, even when a large number of SCEs are arranged, an arbitrary element can be selected and the amount of electron emission can be controlled by appropriately applying the pulse voltage to each element. Hereinafter, the configuration of the electron source of the present invention configured based on this principle will be described.

【0024】図4は本発明の電子源の基本構成を示す図
である。図中、42はX方向配線、43はY方向配線、
44は本発明のSCE、45は結線である。
FIG. 4 is a diagram showing a basic configuration of the electron source of the present invention. In the figure, 42 is an X-direction wiring, 43 is a Y-direction wiring,
44 is an SCE of the present invention, and 45 is a connection.

【0025】同図において、基板1は前述のSCEの絶
縁性基板1であり、その大きさ及び厚みは設置されるS
CEの個数及び個々の素子の設計上の形状、及び容器を
構成する場合にはその容器を真空に保持するための条件
等により適宜選択される。DX1、DX2……DXmからなる
m本のX方向配線42及びDY1、DY2……DYnのn本の
配線よりなるY方向配線43は、、絶縁性基板1上に真
空蒸着法、印刷法、スパッタ法等で形成し、所望のパタ
ーンとした導電性金属等からなり、多数のSCE74に
ほぼ均等な電圧が供給されるように、材料、膜厚、配線
幅が設定される。これらm本のX方向配線42とn本の
Y方向配線43間には、不図示の層間絶縁層が設置さ
れ、電気的に分離されてマトリクス配線を構成する
(m、nはいずれも正の整数)。不図示の層間絶縁層
は、真空蒸着法、印刷法、スパッタ法等で形成されたS
iO2 等であり、X方向配線42を形成した絶縁性基板
1の全面或いは一部に所望の形状で形成され、特に、X
方向配線42とY方向配線43の交差部の電位差に耐え
得るように、膜厚、材料、製法が適宜選択され、X方向
配線42とY方向配線43の交差部のみに設置される場
合もあり、この時は結線45とX方向配線42或いはY
方向配線43の電気的接続は、コンタクトホールを介さ
ず行なうことができる。
In the figure, the substrate 1 is the above-mentioned insulating substrate 1 of SCE, and its size and thickness
The number of CEs, the design shape of each element, and the configuration of a container are appropriately selected depending on conditions for maintaining the container in a vacuum. The m X-directional wirings 42 composed of D X1 , D X2 ... D Xm and the Y-directional wiring 43 composed of n wirings D Y1 , D Y2 ... D Yn are vacuum-deposited on the insulating substrate 1. A material, a film thickness, and a wiring width are set so that a substantially uniform voltage is supplied to a large number of SCEs 74 by using a conductive metal or the like formed in a desired pattern by a method, a printing method, a sputtering method, or the like. . An interlayer insulating layer (not shown) is provided between the m X-directional wirings 42 and the n Y-directional wirings 43, and electrically separated to form a matrix wiring (m and n are both positive. integer). The interlayer insulating layer (not shown) is formed by vacuum evaporation, printing, sputtering, or the like.
iO 2 or the like, which is formed in a desired shape on the entire surface or a part of the insulating substrate 1 on which the X-direction wirings 42 are formed.
The film thickness, material, and manufacturing method are appropriately selected so as to withstand the potential difference between the intersections of the directional wirings 42 and the Y-directional wirings 43, and may be provided only at the intersections of the X-directional wirings 42 and the Y-directional wirings 43. At this time, the connection 45 and the X-direction wiring 42 or Y
The electrical connection of the directional wiring 43 can be made without using a contact hole.

【0026】さらに、SCE44の電極(不図示)がX
方向配線42及びY方向配線43に結線45により電気
的に接続されている。結線45は真空蒸着法、印刷法、
スパッタ法等で形成された導電性金属等から構成され
る。
Further, the electrode (not shown) of the SCE 44
The wiring 45 is electrically connected to the directional wiring 42 and the Y-directional wiring 43 by a connection 45. Connection 45 is a vacuum deposition method, a printing method,
It is made of a conductive metal or the like formed by a sputtering method or the like.

【0027】本発明において、電子源を構成するX方向
配線42、Y方向配線43、結線45は前記実施例1で
述べた本発明の素子の電極と同じ或いは一部同じ素材で
あっても異なっていても良く、用いることができる素材
は電極と同様である。
In the present invention, the X-direction wiring 42, the Y-direction wiring 43, and the connection 45 constituting the electron source are different even if they are made of the same or partially the same material as the electrodes of the element of the present invention described in the first embodiment. The material that can be used is the same as the electrode.

【0028】また、X方向配線42は、X方向に配列す
るSCE44の行を任意に走査するための走査信号を印
加するための走査信号発生手段(不図示)と電気的に接
続され、Y方向配線43は、Y方向に配列するSCE4
4の列を任意に変調するための変調信号を印加するため
の変調信号発生手段(不図示)と電気的に接続されてい
る。
The X-direction wiring 42 is electrically connected to a scanning signal generating means (not shown) for applying a scanning signal for arbitrarily scanning a row of the SCEs 44 arranged in the X-direction, and is connected to the Y-direction. The wiring 43 is a SCE4 arranged in the Y direction.
It is electrically connected to a modulation signal generating means (not shown) for applying a modulation signal for arbitrarily modulating the 4th row.

【0029】またさらに、各素子に印加される駆動電圧
は、当該素子に印加される走査信号と変調信号の差電圧
として供給されるものである。
Further, the drive voltage applied to each element is supplied as a difference voltage between a scanning signal and a modulation signal applied to the element.

【0030】次に、上記電子源を用いた本発明の画像形
成装置について図5を用いて説明する。図5はその基本
構成図である。図中51が電子源を固定したリアプレー
ト、56はガラス基板53の内面に蛍光膜54とメタル
バック55を形成したフェースプレート、52は支持枠
であり、リアプレート51及びフェースプレート56を
フリットガラス等で封着して外囲器58を形成する。
Next, an image forming apparatus of the present invention using the above-mentioned electron source will be described with reference to FIG. FIG. 5 is a basic configuration diagram thereof. In the drawing, reference numeral 51 denotes a rear plate to which an electron source is fixed; 56, a face plate in which a fluorescent film 54 and a metal back 55 are formed on the inner surface of a glass substrate 53; 52, a support frame; and the rear plate 51 and the face plate 56 are made of frit glass. The envelope 58 is formed by sealing.

【0031】外囲器58を上述の如く、フェースプレー
ト56、支持枠52、リアプレート51で構成したが、
リアプレート51は主に基板1の強度を補強する目的で
設けられるため、基板1のみで充分な強度を有する場合
には別体のリアプレート51は不要であり、基板1に直
接支持枠52を封着し、フェースプレート56、支持枠
52、基板1で外囲器58を構成しても良い。
The envelope 58 is composed of the face plate 56, the support frame 52, and the rear plate 51 as described above.
Since the rear plate 51 is provided mainly for the purpose of reinforcing the strength of the substrate 1, if the substrate 1 alone has sufficient strength, the separate rear plate 51 is unnecessary, and the support frame 52 is directly mounted on the substrate 1. After sealing, the envelope 58 may be constituted by the face plate 56, the support frame 52, and the substrate 1.

【0032】図6に上記蛍光膜54を示す。蛍光膜54
はモノクロームの場合は蛍光体のみからなるが、カラー
の場合には、蛍光体の配列によりブラックストライプ或
いはブラックマトリクスなどと呼ばれる黒色導電材61
と蛍光体62とで構成される。ブラックストライプ、ブ
ラックマトリクスが設けられる目的は、カラー表示の場
合必要となる三原色蛍光体の各蛍光体62間の塗り分け
部を黒くすることで混色等を目立たなくすることと、蛍
光膜54における外光反射によるコントラストの低下を
抑制することである。ブラックストライプの材料として
は、通常良く用いられている黒鉛を主成分とする材料だ
けでなく、導電性があり、光の透過及び反射が少ない材
料であればこれに限るものではない。また、ガラス基板
53に蛍光体を塗布する方法は、モノクローム、カラー
によらず、沈殿法や印刷法が用いられる。
FIG. 6 shows the fluorescent film 54. Fluorescent film 54
Is composed of only a phosphor in the case of monochrome, but in the case of color, it is a black conductive material 61 called a black stripe or a black matrix depending on the arrangement of the phosphor.
And a phosphor 62. The purpose of providing the black stripes and the black matrix is to make the mixed portions inconspicuous by making the painted portions between the phosphors 62 of the three primary color phosphors necessary in the case of color display less noticeable. The purpose is to suppress a decrease in contrast due to light reflection. The material of the black stripe is not limited to the commonly used material containing graphite as a main component, as long as it is conductive and has little light transmission and reflection. In addition, as a method of applying the phosphor on the glass substrate 53, a precipitation method or a printing method is used regardless of monochrome or color.

【0033】蛍光膜54の内面側には通常メタルバック
55が設けられる。メタルバックの目的は、蛍光体の発
光のうち内面側への光をフェースプレート56側へ鏡面
反射することにより輝度を向上すること、電子ビーム加
速電圧を印加するための電極として作用すること、外囲
器内で発生した負イオンの衝突によるダメージからの蛍
光体の保護等である。メタルバック55は蛍光膜作製
後、蛍光膜の内面側表面の平滑化処理(通常フィルミン
グと呼ばれる)を行ない、その後Alを真空蒸着等で堆
積することで作製できる。
A metal back 55 is usually provided on the inner surface side of the fluorescent film 54. The purpose of the metal back is to improve the brightness by mirror-reflecting the light emitted from the phosphor toward the inner surface side to the face plate 56 side, to act as an electrode for applying an electron beam acceleration voltage, This is to protect the phosphor from damage due to collision of negative ions generated in the enclosure. The metal back 55 can be manufactured by performing a smoothing process (usually called filming) on the inner surface of the fluorescent film after manufacturing the fluorescent film, and then depositing Al by vacuum evaporation or the like.

【0034】フェースプレート56にはさらに蛍光膜5
4の導電性を高めるため、蛍光膜54の外面側に透明電
極(不図示)を設けても良い。
The face plate 56 is further provided with a fluorescent film 5.
A transparent electrode (not shown) may be provided on the outer surface side of the fluorescent film 54 in order to increase the conductivity of the phosphor film 4.

【0035】また、前述の外囲器の封着を行なう際、カ
ラーの場合は各色蛍光体とSCEを対応させなくてはい
けないため、充分な位置合わせを行なう必要がある。
When the envelope is sealed as described above, in the case of color, the phosphors of each color must correspond to the SCE, so that it is necessary to perform sufficient alignment.

【0036】外囲器58は不図示の排気管を通じて内部
を真空にして封止された後、DX1〜DXm及びDY1〜DYn
の容器外端子を通じてSCE44の電極に電圧を印加し
てフォーミングを行ない、電子放出部を形成する。ま
た、外囲器58の封止後の真空度を維持するために、ゲ
ッター処理を行なう場合もある。これは、外囲器58の
封止を行なう直前或いは封止後に、抵抗加熱或いは高周
波加熱等の加熱法により、外囲器58内の所定の位置
(不図示)に配置されたゲッターを加熱し、蒸着膜を形
成する処理である。ゲッターは通常Ba等が主成分であ
り、該蒸着膜の吸着作用により真空度が維持される。
The envelope 58 is sealed by evacuating the inside through an exhaust pipe (not shown), and then D X1 to D Xm and D Y1 to D Yn.
A voltage is applied to the electrode of the SCE 44 through the external terminal of the SCE 44 to perform forming, thereby forming an electron emission portion. Further, a getter process may be performed to maintain the degree of vacuum after sealing the envelope 58. This is because the getter disposed at a predetermined position (not shown) in the envelope 58 is heated by a heating method such as resistance heating or high-frequency heating immediately before or after the envelope 58 is sealed. This is a process for forming a deposited film. The getter is usually composed mainly of Ba or the like, and the degree of vacuum is maintained by the adsorption action of the deposited film.

【0037】以上のようにして構成された本発明の画像
形成装置において、各SCEには、容器外端子を通じて
電圧を印加することにより、電子放出させ、高圧端子H
V を通じ、メタルバック55或いは透明電極(不図示)
に数kV以上の高圧を印加し、電子ビームを加速して蛍
光膜54に衝突させ、励起・発光させることで画像を表
示するものである。
In the image forming apparatus of the present invention configured as described above, a voltage is applied to each SCE through a terminal outside the container to emit electrons, and the high voltage terminal H
Through V , metal back 55 or transparent electrode (not shown)
The image is displayed by applying a high voltage of several kV or more, accelerating the electron beam to collide with the fluorescent film 54, exciting and emitting light.

【0038】以上述べた構成は、表示等に用いられる好
適な画像形成装置を作製する上で必要な概略構成であ
り、例えば各部材の材料等、詳細な部分は上述の内容に
限られるものではなく、装置の用途に適するように適宜
選択される。また上述の電子源はマトリクス状にSCE
を配置したが、これに限るものではない。
The configuration described above is a schematic configuration necessary for manufacturing a suitable image forming apparatus used for display and the like. For example, detailed portions such as materials of each member are not limited to those described above. Instead, it is appropriately selected so as to be suitable for the use of the apparatus. In addition, the above-mentioned electron source is SCE in a matrix form.
, But is not limited to this.

【0039】また本発明の画像形成装置は、例えば感光
性ドラムと発光ダイオード等で構成された光プリンタの
発光ダイオードの代替発光源として用いることができ
る。その場合には、上述のm本の行方向配線とn本の列
方向配線を適宜選択することで、ライン状発光源だけで
なく、2次元状の発光源としても応用できる。
Further, the image forming apparatus of the present invention can be used as an alternative light source for a light emitting diode of an optical printer comprising, for example, a photosensitive drum and a light emitting diode. In this case, by appropriately selecting the above-mentioned m row-directional wirings and n column-directional wirings, the present invention can be applied not only to a linear light emitting source but also to a two-dimensional light emitting source.

【0040】[0040]

【実施例】【Example】

(実施例1)本発明第1の実施例の電子放出素子の作製
工程を図2を用いて具体的に説明する。
(Example 1) A manufacturing process of an electron-emitting device according to a first example of the present invention will be specifically described with reference to FIGS.

【0041】工程−a 清浄化した青板ガラス(絶縁性基板1)上に厚さ0.5
μmの酸化亜鉛薄膜(絶縁層3)をスパッタ法で形成し
た。酸化亜鉛薄膜は通常絶縁層であるが、ドーピングに
よって容易に導電体に変化する性質を持つ。上記で得ら
れた酸化亜鉛薄膜の低効率は8×108 Ωcmであっ
た。この酸化亜鉛薄膜の上にフォトレジスト(AZ13
70;ヘキスト社製)をスピンナーにより回転塗布、ベ
ークした後、フォトマスク像を露光、現像して、レジス
トパターンを形成し、該レジストをマスク層8とした
[図2(a)]。
Step-a On a cleaned blue sheet glass (insulating substrate 1), a thickness of 0.5
A μm zinc oxide thin film (insulating layer 3) was formed by sputtering. The zinc oxide thin film is usually an insulating layer, but has a property of easily changing to a conductor by doping. The low efficiency of the zinc oxide thin film obtained above was 8 × 10 8 Ωcm. On this zinc oxide thin film, a photoresist (AZ13
70; manufactured by Hoechst Co.) was spin-coated with a spinner and baked, and then a photomask image was exposed and developed to form a resist pattern, and the resist was used as a mask layer 8 (FIG. 2A).

【0042】工程−b 酸化亜鉛薄膜の露出した部分にイオンインプラによって
Alをドーピングし、低効率が1×103 Ωcmの導電
体層に改質して電極2を形成した。電極間隔L1 は3μ
m、電極幅W1 は300μm[図2(b)]とした。
Step-b The exposed portion of the zinc oxide thin film was doped with Al by ion implantation, and the electrode 2 was formed by modifying the conductor layer to have a low efficiency of 1 × 10 3 Ωcm. Electrode interval L 1 is 3μ
m, electrode width W 1 is set to 300 [mu] m [FIG 2 (b)].

【0043】工程−c 次に有機Pd(ccp4230;奥野製薬株式会社製)
をスピンナーにより回転塗布し、350℃で12分間の
加熱焼成処理を行なった。こうして形成された電子放出
部形成用薄膜4はPdを主元素とする微粒子からなり、
その膜厚は100Å、シート抵抗値は5×104 Ω/□
であった。その後、工程−aで用いたレジストパターン
を形成後、イオンミリングにより微粒子薄膜の所望の領
域を除去し、レジストパターンを除去した[図2
(c)]。
Step-c Next, organic Pd (ccp4230; manufactured by Okuno Pharmaceutical Co., Ltd.)
Was spin-coated with a spinner and heated and baked at 350 ° C. for 12 minutes. The thus formed thin film 4 for forming an electron emission portion is made of fine particles containing Pd as a main element.
Its film thickness is 100 ° and its sheet resistance is 5 × 10 4 Ω / □.
Met. Thereafter, after forming the resist pattern used in step-a, a desired region of the fine particle thin film was removed by ion milling, and the resist pattern was removed [FIG.
(C)].

【0044】工程−d 電極2の上に引き出し電極6のフォトレジストパターン
を形成した後、厚さ50ÅのTi、厚さ5000ÅのA
uを順次真空蒸着により堆積し、リフトオフにより不要
な部分を除去して所望の形状の引き出し電極6を形成し
た[図2(d)]。
Step-d After forming a photoresist pattern of the extraction electrode 6 on the electrode 2, a Ti film having a thickness of 50 ° and an A film having a thickness of 5000 ° are formed.
u was sequentially deposited by vacuum evaporation, and unnecessary portions were removed by lift-off to form a lead electrode 6 having a desired shape [FIG. 2 (d)].

【0045】次に、薄膜4のフォーミング処理を行なっ
た。印加した電圧波形は図3に示した波形を用い、T1
及びT2 は電圧波形のパルス幅とパルス間隔であり、T
1 を1μs〜10ms、T2 を10μs〜100msと
し、三角波の波高値(フォーミング時のピーク電圧)は
4〜10V程度とし、フォーミング処理は真空雰囲気下
で数十秒間程度で適宜設定した。
Next, forming processing of the thin film 4 was performed. Applied voltage waveform using a waveform shown in FIG. 3, T 1
And T 2 are the pulse width and pulse interval of the voltage waveform,
1 was set to 1 μs to 10 ms, T 2 was set to 10 μs to 100 ms, the peak value of the triangular wave (peak voltage at the time of forming) was set to about 4 to 10 V, and the forming processing was appropriately set in a vacuum atmosphere for about several tens of seconds.

【0046】このフォーミングによって電子放出部5を
形成した。この時に、顕微鏡観察により電極2及び薄膜
4の剥れの検査を行なった。100個測定を行なった
が、故障の原因となる剥れは観察されなかった。
The electron emitting portion 5 was formed by this forming. At this time, the peeling of the electrode 2 and the thin film 4 was inspected by microscopic observation. When 100 pieces were measured, no peeling causing a failure was observed.

【0047】また、上述の工程で作製したSCEの特性
を把握するため、図7に記載の測定評価装置を用いて電
子放出特性を測定した。尚、測定条件は、アノード電極
74と素子間の距離Hを4mm、アノード電極74の電
位を1kV、測定時の真空装置内の真空度を1×10-6
torrとした。この時、印加する電圧を14Vに固定
して行なったが2000時間を経てもIe の変化率は3
%程度であった。
Further, in order to grasp the characteristics of the SCE manufactured in the above-described steps, the electron emission characteristics were measured using the measurement and evaluation apparatus shown in FIG. The measurement conditions were as follows: the distance H between the anode electrode 74 and the element was 4 mm, the potential of the anode electrode 74 was 1 kV, and the degree of vacuum in the vacuum apparatus at the time of measurement was 1 × 10 −6.
torr. At this time, the applied voltage was fixed at 14 V, but the change rate of Ie was 3 after 2000 hours.
%.

【0048】次に上記工程と同様にして、基板1上に複
数個の電子放出素子を作製して図4に示す電子源を構成
し、さらに該電子源を用いて図5に示す画像形成装置を
構成した。ただしフォーミング処理は外囲器58を封着
した後に行なった。
Next, in the same manner as in the above steps, a plurality of electron-emitting devices are formed on the substrate 1 to form the electron source shown in FIG. 4, and the image forming apparatus shown in FIG. Was configured. However, the forming process was performed after the envelope 58 was sealed.

【0049】本画像形成装置においては、薄膜特有の膜
厚ムラ等による抵抗変化に起因する電圧ドロップなどに
よる輝度ムラや剥れが原因と思われる輝度ムラは観察さ
れず、良好な画像が確認された。
In the present image forming apparatus, luminance unevenness due to voltage drop caused by resistance change due to film thickness unevenness peculiar to a thin film and luminance unevenness considered to be caused by peeling are not observed, and a good image is confirmed. Was.

【0050】図8は、上記SCEを電子源として用いた
ディスプレイパネルに、例えばテレビジョン放送をはじ
めとする種々の画像情報源より提供される画像情報を表
示できるように構成した表示装置の一例を示すための図
である。図中100はディスプレイパネル、101はデ
ィスプレイパネルの駆動回路、102はディスプレイコ
ントローラ、103はマルチプレクサ、104はデコー
ダ、105は入出力インターフェース回路、106はC
PU、107は画像生成回路、108、109及び11
0は画像メモリインターフェース回路、111は画像入
力インターフェース回路、112及び113はTV信号
受信回路、114は入力部である。(尚、本表示装置
は、例えばテレビジョン信号のように映像情報と音声情
報の両方を含む信号を受信する場合には、当然映像の表
示と同時に音声を再生するものであるが、本発明の特徴
と直接関係しない音声情報の受信、分離、再生、処理、
記憶などに関する回路やスピーカーなどについては説明
を省略する。)
FIG. 8 shows an example of a display device configured so that image information provided from various image information sources such as television broadcasting can be displayed on a display panel using the SCE as an electron source. It is a figure for showing. In the figure, 100 is a display panel, 101 is a display panel driving circuit, 102 is a display controller, 103 is a multiplexer, 104 is a decoder, 105 is an input / output interface circuit, and 106 is C
PU, 107 is an image generation circuit, 108, 109 and 11
0 is an image memory interface circuit, 111 is an image input interface circuit, 112 and 113 are TV signal receiving circuits, and 114 is an input unit. (Note that when the present display device receives a signal containing both video information and audio information, such as a television signal, it naturally reproduces the audio simultaneously with the display of the video. Receiving, separating, playing, processing,
A description of a circuit related to storage, a speaker, and the like is omitted. )

【0051】以下、画像信号の流れに沿って各部を説明
してゆく。
Hereinafter, each part will be described along the flow of the image signal.

【0052】先ず、TV信号受信回路113は、例えば
電波や空間光通信などのような無線伝送系を用いて伝送
されるTV画像信号を受信するための回路である。受信
するTV信号の方式は特に限られるものではなく、例え
ば、NTSC方式、PAL方式、SECAM方式などの
諸方式でも良い。また、これらよりさらに多数の走査線
よりなるTV信号(例えばMUSE方式をはじめとする
いわゆる高品位TV)は、大面積化や大画素数化に適し
た前記ディスプレイパネルの利点を生かすのに好適な信
号源である。TV信号受信回路113で受信されたTV
信号は、デコーダ104に出力される。
First, the TV signal receiving circuit 113 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or spatial optical communication. The format of the received TV signal is not particularly limited, and may be, for example, various systems such as the NTSC system, the PAL system, and the SECAM system. Further, a TV signal (for example, a so-called high-definition TV including the MUSE system) composed of a larger number of scanning lines than the above is suitable for taking advantage of the display panel suitable for a large area and a large number of pixels. Signal source. TV received by the TV signal receiving circuit 113
The signal is output to the decoder 104.

【0053】また、画像TV信号受信回路112は、例
えば同軸ケーブルや光ファイバーなどのような有線伝送
系を用いて伝送されるTV画像信号を受信するための回
路である。前記TV信号受信回路113と同様に、受信
するTV信号の方式は特に限られるものではなく、また
本回路で受信されたTV信号もデコーダ104に出力さ
れる。
The image TV signal receiving circuit 112 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. As with the TV signal receiving circuit 113, the type of the TV signal to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 104.

【0054】また、画像入力インターフェース回路11
1は、例えばTVカメラや画像読取スキャナーなどの画
像入力装置から供給される画像信号を取り込むための回
路で、取り込まれた画像信号はデコーダ104に出力さ
れる。
The image input interface circuit 11
Reference numeral 1 denotes a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner, and the captured image signal is output to the decoder 104.

【0055】また、画像メモリインターフェース回路1
10は、ビデオテープレコーダー(以下VTRと略す)
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ104に出力される。
The image memory interface circuit 1
10 is a video tape recorder (hereinafter abbreviated as VTR)
Is a circuit for taking in the image signal stored in the decoder 104. The taken image signal is output to the decoder 104.

【0056】また、画像メモリインターフェース回路1
09は、ビデオディスクに記憶されている画像信号を取
り込むための回路で、取り込まれた画像信号はデコーダ
104に出力される。
The image memory interface circuit 1
Reference numeral 09 denotes a circuit for capturing an image signal stored in the video disk, and the captured image signal is output to the decoder 104.

【0057】また、画像メモリ−インターフェース回路
108は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ10
4に出力される。
An image memory-interface circuit 108 is a circuit for taking in an image signal from a device storing still image data, such as a so-called still image disk.
4 is output.

【0058】また、入出力インターフェース回路105
は、本表示装置と、外部のコンピュータ、コンピュータ
ネットワークもしくはプリンタなどの出力装置とを接続
するための回路である。画像データや文字・図形情報の
入出力を行なうのはもちろんのこと、場合によっては本
表示装置の備えるCPU106と外部との間で制御信号
や数値データの入出力などを行なうことも可能である。
The input / output interface circuit 105
Is a circuit for connecting the present display device to an output device such as an external computer, a computer network, or a printer. In addition to inputting and outputting image data and character / graphic information, control signals and numerical data can be input and output between the CPU 106 provided in the display device and the outside in some cases.

【0059】また、画像生成回路107は、前記入出力
インターフェース回路105を介して外部から入力され
る画像データや文字・図形情報や、或いはCPU106
より出力される画像データや文字・図形情報に基づき表
示用画像データを生成するための回路である。本回路の
内部には、例えば画像データや文字・図形情報を蓄積す
るための書き換え可能メモリや、文字コードに対応する
画像パターンが記憶されている読み出し専用メモリや、
画像処理を行なうためのプロセッサなどをはじめとして
画像の生成に必要な回路が組み込まれている。
The image generating circuit 107 is provided with image data and character / graphic information input from the outside via the input / output interface circuit 105 or the CPU 106.
This is a circuit for generating display image data based on the image data and character / graphic information output from the display unit. Inside this circuit, for example, a rewritable memory for storing image data and character / graphic information, a read-only memory storing an image pattern corresponding to a character code,
A circuit necessary for generating an image such as a processor for performing image processing is incorporated therein.

【0060】本回路により生成された表示用画像データ
は、デコーダ104に出力されるが、場合によっては前
記入出力インターフェース回路105を介して外部のコ
ンピュータネットワークやプリンターに出力することも
可能である。
The display image data generated by the present circuit is output to the decoder 104, but may be output to an external computer network or printer via the input / output interface circuit 105 in some cases.

【0061】また、CPU106は、主として本表示装
置の動作制御や、表示画像の生成、選択、編集に関わる
作業を行なう。
The CPU 106 mainly performs operations related to operation control of the display device and generation, selection, and editing of a display image.

【0062】例えば、マルチプレクサ103に制御信号
を出力し、ディスプレイパネルに表示する画像信号を適
宜選択したり組み合わせたりする。また、その際には表
示する画像信号に応じてディスプレイパネルコントロー
ラ102に対して制御信号を発生し、画面表示周波数や
走査方法(例えばインターレースかノンインターレース
か)や一画面の走査線の数など表示装置の動作を適宜制
御する。
For example, a control signal is output to the multiplexer 103, and an image signal to be displayed on the display panel is appropriately selected or combined. At that time, a control signal is generated for the display panel controller 102 in accordance with the image signal to be displayed, and a display frequency, a scanning method (for example, interlaced or non-interlaced), the number of scanning lines per screen, and the like are displayed. The operation of the device is appropriately controlled.

【0063】また、前記画像生成回路107に対して画
像データや文字・図形情報を直接出力したり、或いは前
記入出力インターフェース回路105を介して外部のコ
ンピュータやメモリをアクセスして画像データや文字・
図形情報を入力する。
Further, image data and character / graphic information are directly output to the image generation circuit 107, or an external computer or memory is accessed through the input / output interface circuit 105 to access the image data or character / graphic information.
Enter graphic information.

【0064】尚、CPU106は、むろんこれ以外の目
的の作業にも関わるものであっても良い。例えば、パー
ソナルコンピュータやワードプロセッサなどのように、
情報を生成したり処理する機能に直接関わっても良い。
The CPU 106 may, of course, be involved in work for other purposes. For example, like a personal computer or word processor,
It may be directly related to the function of generating and processing information.

【0065】或いは、前述したように入出力インターフ
ェース回路105を介して外部のコンピューターネット
ワークと接続し、例えば数値計算などの作業を外部機器
と協同して行なっても良い。
Alternatively, by connecting to an external computer network via the input / output interface circuit 105 as described above, operations such as numerical calculations may be performed in cooperation with external devices.

【0066】また、入力部114は、前記CPU106
に使用者が命令やプログラム、或いはデータなどを入力
するためのものであり、例えばキーボードやマウスの
他、ジョイスティック、バーコードリーダー、音声認識
装置など多様な入力機器を用いることが可能である。
The input unit 114 is connected to the CPU 106.
The user inputs commands, programs, data, or the like, and various input devices such as a joystick, a barcode reader, and a voice recognition device can be used, for example, in addition to a keyboard and a mouse.

【0067】また、デコーダ104は、前記107ない
し113より入力される種々の画像信号を3原色信号、
または輝度信号とI信号、Q信号に逆変換するための回
路である。尚、同図中に点線で示すように、デコーダ1
04は内部に画像メモリを備えるのが望ましい。これ
は、例えばMUSE方式をはじめとして、逆変換するに
際して画像メモリを必要とするようなテレビ信号を扱う
ためである。また、画像メモリを備えることにより、静
止画の表示が容易になる、或いは前記画像生成回路10
7及びCPU106と協同して画像の間引き、補間、拡
大、縮小、合成をはじめとする画像処理や編集が容易に
行なえるようになるという利点が生まれるからである。
The decoder 104 converts various image signals input from the above 107 to 113 into three primary color signals,
Alternatively, it is a circuit for inversely converting a luminance signal into an I signal and a Q signal. As shown by the dotted line in FIG.
It is desirable that the image processor 04 has an image memory therein. This is for handling television signals that require an image memory when performing inverse conversion, such as the MUSE method. In addition, the provision of the image memory facilitates the display of a still image, or the image generation circuit 10
7 and the CPU 106 in cooperation with the image processing, such as thinning, interpolating, enlarging, reducing, and combining images.

【0068】また、マルチプレクサ103は前記CPU
106より入力される制御信号に基づき表示画像を適宜
選択するものである。即ち、マルチプレクサ103はデ
コーダ104から入力される逆変換された画像信号のう
ちから所望の画像信号を選択して駆動回路101に出力
する。その場合には、一画面表示時間内で画像信号を切
り換えて選択することにより、いわゆる多画面テレビの
ように、一画面を複数の領域に分けて領域によって異な
る画像を表示することも可能である。
The multiplexer 103 is connected to the CPU
A display image is appropriately selected based on a control signal input from the control unit 106. That is, the multiplexer 103 selects a desired image signal from the inversely converted image signals input from the decoder 104 and outputs the selected image signal to the drive circuit 101. In that case, by switching and selecting an image signal within one screen display time, it is also possible to divide one screen into a plurality of areas and display different images depending on the areas, as in a so-called multi-screen TV. .

【0069】また、ディスプレイパネルコントローラ1
02は、前記CPU106より入力される制御信号に基
づき駆動回路101の動作を制御するための回路であ
る。
The display panel controller 1
A circuit 02 controls the operation of the drive circuit 101 based on a control signal input from the CPU 106.

【0070】先ず、ディスプレイパネルの基本的な動作
に関わるものとして、例えばディスプレイパネルの駆動
用電源(不図示)の動作シーケンスを制御するための信
号を駆動回路101に対して出力する。
First, as a signal related to the basic operation of the display panel, for example, a signal for controlling an operation sequence of a drive power supply (not shown) for the display panel is output to the drive circuit 101.

【0071】また、ディスプレイパネルの駆動方法に関
わるものとして、例えば画面表示周波数や走査方法(例
えばインターレースかノンインターレースか)を制御す
るための信号を駆動回路101に対して出力する。
As a signal related to the display panel driving method, a signal for controlling, for example, a screen display frequency and a scanning method (for example, interlace or non-interlace) is output to the drive circuit 101.

【0072】また、場合によっては表示画像の輝度、コ
ントラスト、色調、シャープネスといった画質の調整に
関わる制御信号を駆動回路101に対して出力する場合
もある。
In some cases, a control signal relating to image quality adjustment such as brightness, contrast, color tone, and sharpness of a display image may be output to the drive circuit 101.

【0073】また、駆動回路101は、ディスプレイパ
ネル100に印加する駆動信号を発生するための回路で
あり、前記マルチプレクサ103から入力される画像信
号と、前記ディスプレイパネルコントローラ102より
入力される制御信号に基づいて動作するものである。
The drive circuit 101 is a circuit for generating a drive signal to be applied to the display panel 100. The drive circuit 101 converts the image signal input from the multiplexer 103 and the control signal input from the display panel controller 102. It operates on the basis of:

【0074】以上、各部の機能を説明したが、図8に例
示した構成により、本表示装置においては多様な画像情
報源より入力される画像情報をディスプレイパネル10
0に表示することが可能である。即ち、テレビジョン放
送をはじめとする各種の画像信号はデコーダ104にお
いて逆変換された後、マルチプレクサ103において適
宜選択され、駆動回路101に入力される。一方、ディ
スプレイコントローラ102は、表示する画像信号に応
じて駆動回路101の動作を制御するための制御信号を
発生する。駆動回路101は、上記画像信号と制御信号
に基づいてディスプレイパネル100に駆動信号を印加
する。これにより、ディスプレイパネル100において
画像が表示される。これらの一連の動作は、CPU10
6により統括的に制御される。
The function of each part has been described above. With the configuration illustrated in FIG. 8, in the present display device, image information input from various image information sources is displayed on the display panel 10.
0 can be displayed. That is, various image signals including television broadcasts are inversely converted by the decoder 104, are appropriately selected by the multiplexer 103, and are input to the drive circuit 101. On the other hand, the display controller 102 generates a control signal for controlling the operation of the drive circuit 101 according to an image signal to be displayed. The drive circuit 101 applies a drive signal to the display panel 100 based on the image signal and the control signal. Thus, an image is displayed on the display panel 100. These series of operations are performed by the CPU 10
6 is totally controlled.

【0075】また、本表示装置においては、前記デコー
ダ104に内蔵する画像メモリや、画像生成回路107
及びCPU106が関与することにより、単に複数の画
像情報の中から選択したものを表示するだけでなく、表
示する画像情報に対して、例えば拡大、縮小、回転、移
動、エッジ強調、間引き、補間、色変換、画像の縦横比
変換などをはじめとする画像処理や、合成、消去、接
続、入れ替え、はめ込みなどをはじめとする画像編集を
行なうことも可能である。また、本実施例の説明では、
特に触れなかったが、上記画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行なうための専用
回路を設けても良い。
In the present display device, an image memory built in the decoder 104, an image generation circuit 107
And the involvement of the CPU 106, not only displays the image information selected from the plurality of image information, but also displays, for example, enlargement, reduction, rotation, movement, edge emphasis, thinning, interpolation, It is also possible to perform image processing such as color conversion and image aspect ratio conversion, and image editing such as combining, erasing, connecting, exchanging, and fitting. In the description of the present embodiment,
Although not particularly mentioned, a dedicated circuit for processing and editing audio information may be provided as in the above-described image processing and image editing.

【0076】従って、本表示装置は、テレビジョン放送
の表示機器、テレビ会議の端末機器、静止画像及び動画
像を扱う画像編集機器、コンピューターの端末機器、ワ
ードプロセッサをはじめとする事務用端末機器、ゲーム
機などの機能を一台で兼ね備えることが可能で、産業用
或いは民生用として極めて応用範囲が広い。
Accordingly, the present display device is a television broadcast display device, a video conference terminal device, an image editing device that handles still images and moving images, a computer terminal device, an office terminal device such as a word processor, a game device, and the like. It is possible to combine the functions of a single machine, etc., and has a very wide range of applications for industrial or consumer use.

【0077】尚、上記図8は、SCEを電子源とするデ
ィスプレイパネルを用いた表示装置の構成の一例を示し
たに過ぎず、これのみに限定されるものでないことは言
うまでもない。例えば図8の構成要素のうち使用目的上
必要のない機能に関わる回路は省いても差し支えない。
またこれとは逆に、使用目的によってはさらに構成要素
を追加しても良い。例えば、本表示装置をテレビ電話機
として応用する場合には、テレビカメラ、音声マイク、
照明機、モデムを含む送受信回路などを構成要素に追加
するのが好適である。
FIG. 8 shows only an example of the configuration of a display device using a display panel using an SCE as an electron source, and it goes without saying that the present invention is not limited to this. For example, among the components shown in FIG. 8, circuits relating to functions that are not necessary for the purpose of use may be omitted.
Conversely, additional components may be added depending on the purpose of use. For example, when this display device is applied as a video phone, a TV camera, a voice microphone,
It is preferable to add an illuminator, a transmitting / receiving circuit including a modem, and the like to the components.

【0078】本表示装置においては、とりわけSCEを
電子源とするディスプレイパネルの薄型化が容易なた
め、表示装置の奥行きを小さくすることができる。それ
に加えて、SCEを電子源とするディスプレイパネルは
大画面化が容易で輝度が高く視野角特性にも優れるた
め、本表示装置は臨場感あふれ迫力に富んだ画像を視認
性良く表示することが可能である。
In the present display device, in particular, it is easy to reduce the thickness of the display panel using SCE as an electron source, so that the depth of the display device can be reduced. In addition, since the display panel using the SCE as the electron source is easy to enlarge the screen, has high brightness and excellent viewing angle characteristics, this display device can display images full of presence and full of power with good visibility. It is possible.

【0079】(実施例2)本発明第2の実施例の電子放
出素子の作製工程について図2により説明する。本実施
例は酸化亜鉛薄膜の導電化工程以外は実施例1と同様で
ある。
Embodiment 2 A manufacturing process of an electron-emitting device according to a second embodiment of the present invention will be described with reference to FIG. This example is the same as Example 1 except for the step of making the zinc oxide thin film conductive.

【0080】工程−a,c,d: 実施例1と同じ。Steps -a, c, d: Same as in Example 1.

【0081】工程−b 真空蒸着によってAl薄膜(30Å)を堆積させた後、
レジストを除去し、真空中で400℃、1時間熱処理す
ることにより熱拡散を行なった。この結果、Alが拡散
した酸化亜鉛薄膜の部分が導電化され、電極2が形成さ
れる。尚、この熱拡散により、低効率は3×101 Ωc
mとなり、導電化前に比べて7桁低効率が変化している
ことを確認した。この時電極間隔L1 は3μm、電極幅
1 は300μmとした。
Step-b After depositing an Al thin film (30 °) by vacuum evaporation,
The resist was removed, and heat diffusion was performed by heating at 400 ° C. for 1 hour in vacuum. As a result, the portion of the zinc oxide thin film in which Al is diffused is made conductive, and the electrode 2 is formed. By this heat diffusion, low efficiency is 3 × 10 1 Ωc
m, and it was confirmed that the efficiency was lower by 7 orders of magnitude than before the conductivity. In this case the electrode spacing L 1 is 3 [mu] m, electrode width W 1 is set to 300 [mu] m.

【0082】このようにして作製したSCEの特性は実
施例1とほぼ同等で、同様の特性を有する電子源、画像
形成装置が構成できる。
The characteristics of the SCE manufactured in this manner are almost the same as those of the first embodiment, and an electron source and an image forming apparatus having the same characteristics can be constructed.

【0083】(実施例3)本発明第3の実施例として、
半導体プロセスを用いてSCEを作製した。
(Embodiment 3) As a third embodiment of the present invention,
The SCE was manufactured using a semiconductor process.

【0084】工程−a 清浄化したP型Si基板(絶縁性基板1)上に厚さ0.
5μmのSiエピ膜をCVD法で形成した。このエピ膜
はドーピングによって容易に導電率を変化させることが
できる。これらの技術は通常MOSトランジスタの作製
工程に用いられているものである。Siエピ膜上にフォ
トレジスト(AZ1370;ヘキスト社製)をスピンナ
ーで回転塗布し、ベークした後、フォトマスク像を露
光、現像して、レジストパターンを形成し、レジストを
マスク層8とした[図2(a)]。
Step-a On a cleaned P-type Si substrate (insulating substrate 1), a thickness of 0.
A 5 μm Si epitaxial film was formed by a CVD method. The conductivity of this epi film can be easily changed by doping. These techniques are usually used in the process of manufacturing a MOS transistor. A photoresist (AZ1370; manufactured by Hoechst) is spin-coated on the Si epi film with a spinner, baked, and then a photomask image is exposed and developed to form a resist pattern, and the resist is used as a mask layer 8 [FIG. 2 (a)].

【0085】工程−b 次に、イオンインプラによってエピ膜のドーピングを行
ない、露出した部分をn+ 層に改質させ、電極2を形成
した。この時電極間隔L1 は2μm、電極幅W1 は15
0μmとした[図2(b)]。
Step-b Next, doping of the epi film was performed by ion implantation, the exposed portion was modified into an n + layer, and the electrode 2 was formed. At this time, the electrode interval L 1 is 2 μm and the electrode width W 1 is 15
The thickness was set to 0 μm (FIG. 2B).

【0086】工程−c 電極2及びその近傍に開口部を有するような電子放出部
形成用薄膜の形状で膜厚1000ÅのCr膜を真空蒸着
により堆積・パターニングし、その上に有機Pd(cc
p4230;奥野製薬株式会社製)をスピンナーにより
回転塗布し、300℃で10分間の加熱焼成処理を行な
った。また、こうして形成された主元素としてPdより
なる微粒子からなる薄膜4の膜厚は75Å、シート抵抗
値は1×105 Ω/□であった。その後、Cr膜及び焼
成後の薄膜4を酸エッチャントによりウエットエッチン
グして所望のパターンを形成した[図2(c)]。
Step-c: A Cr film having a thickness of 1000 ° in the form of a thin film for forming an electron-emitting portion having an opening in the vicinity of the electrode 2 is deposited and patterned by vacuum evaporation, and an organic Pd (cc)
p4230; manufactured by Okuno Pharmaceutical Co., Ltd.) was spin-coated with a spinner and baked at 300 ° C. for 10 minutes. The thin film 4 composed of fine particles of Pd as the main element thus formed had a thickness of 75 ° and a sheet resistance of 1 × 10 5 Ω / □. Thereafter, the Cr film and the fired thin film 4 were wet-etched with an acid etchant to form a desired pattern [FIG. 2 (c)].

【0087】工程−d 電極2の上に引き出し電極のフォトレジストパターンを
形成した後、厚さ50ÅのTi、厚さ5000ÅのAu
を順次真空蒸着により堆積し、リフトオフにより不要な
部分を除去して所望の形状の引き出し電極6を形成した
[図2(d)]。
Step-d After forming a photoresist pattern of a lead electrode on the electrode 2, a Ti film having a thickness of 50 ° and an Au film having a thickness of 5000 ° are formed.
Were sequentially deposited by vacuum evaporation, and unnecessary portions were removed by lift-off to form a lead electrode 6 having a desired shape [FIG. 2 (d)].

【0088】このようにして作製したSCEにおいて
も、実施例1及び2同様の特性が確認され、優れた電子
源及び画像形成装置の構成が可能であった。
In the SCE manufactured in this manner, the same characteristics as those in Examples 1 and 2 were confirmed, and an excellent configuration of the electron source and the image forming apparatus was possible.

【0089】[0089]

【発明の効果】本発明においては、電子放出部を含む薄
膜と電極との密着性が高く、故障の原因となる剥れの影
響が防止されている。その結果、長時間に渡って安定し
た電子放出特性が得られ、耐久性が高く輝度ムラの少な
い画像形成装置が提供できる。
According to the present invention, the adhesion between the thin film including the electron-emitting portion and the electrode is high, and the influence of peeling which causes a failure is prevented. As a result, it is possible to provide an image forming apparatus having stable electron emission characteristics over a long period of time, high durability, and less luminance unevenness.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のSCEの基本構成図である。FIG. 1 is a basic configuration diagram of an SCE of the present invention.

【図2】本発明のSCEの作製工程図である。FIG. 2 is a manufacturing process diagram of the SCE of the present invention.

【図3】本発明のSCEの通電処理の電圧波形例を示す
図である。
FIG. 3 is a diagram showing an example of a voltage waveform in an energization process of an SCE of the present invention.

【図4】本発明の電子源の構成を示す図である。FIG. 4 is a diagram showing a configuration of an electron source of the present invention.

【図5】本発明の画像形成装置を示す図である。FIG. 5 is a diagram illustrating an image forming apparatus of the present invention.

【図6】本発明の画像形成装置にかかる蛍光膜を示す図
である。
FIG. 6 is a diagram illustrating a fluorescent film according to the image forming apparatus of the present invention.

【図7】本発明のSCEの電子放出特性の測定評価装置
の構成を示す図である。
FIG. 7 is a diagram showing a configuration of an apparatus for measuring and evaluating electron emission characteristics of SCE of the present invention.

【図8】本発明を用いた表示装置のブロック図である。FIG. 8 is a block diagram of a display device using the present invention.

【符号の説明】[Explanation of symbols]

1 絶縁性基板 2 電極 3 絶縁層 4 薄膜 5 電子放出部 6 引き出し電極 8 マスク 42 X方向配線 43 Y方向配線 44 SCE 45 結線 51 リアプレート 52 支持材 53 ガラス基板 54 蛍光膜 55 メタルバック 56 フェースプレート 58 外囲器 61 黒色導電体 62 蛍光体 70 電流計 71 電源 72 電流計 73 高圧電源 74 アノード電極 100 ディスプレイパネル 101 駆動回路 102 ディスプレイパネルコントローラ 103 マルチプレクサ 104 デコーダ 105 入出力インターフェース回路 106 CPU 107 画像生成回路 108 画像メモリインターフェース 109 画像メモリインターフェース 110 画像メモリインターフェース 111 画像入力インターフェース 112 TV信号受信回路 113 TV信号受信回路 114 入力部 DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Electrode 3 Insulating layer 4 Thin film 5 Electron emission part 6 Extraction electrode 8 Mask 42 X direction wiring 43 Y direction wiring 44 SCE 45 Connection 51 Rear plate 52 Supporting material 53 Glass substrate 54 Fluorescent film 55 Metal back 56 Face plate 58 envelope 61 black conductor 62 phosphor 70 ammeter 71 power supply 72 ammeter 73 high voltage power supply 74 anode electrode 100 display panel 101 drive circuit 102 display panel controller 103 multiplexer 104 decoder 105 input / output interface circuit 106 CPU 107 image generation circuit 108 Image memory interface 109 Image memory interface 110 Image memory interface 111 Image input interface 112 TV signal receiving circuit 113 T Signal receiving circuit 114 input unit

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 一対の電極を表面に埋め込んだ基板上に
両端部がそれぞれ前記電極に電気的に接続されるように
電子放出部を有する薄膜を形成してなることを特徴とす
る電子放出素子。
1. An electron-emitting device comprising: a thin film having an electron-emitting portion formed on a substrate having a pair of electrodes embedded in a surface so that both ends are electrically connected to the electrodes. .
【請求項2】 請求項記載の電子放出素子を複数個配
してなることを特徴とする電子源。
2. An electron source comprising a plurality of the electron-emitting devices according to claim 1 .
【請求項3】 請求項記載の電子源と、画像形成部材
とを有することを特徴とする画像形成装置。
3. An image forming apparatus comprising: the electron source according to claim 2 ; and an image forming member.
JP34913293A 1993-12-28 1993-12-28 Electron emitting element, electron source and image forming apparatus using the same Expired - Fee Related JP3320182B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34913293A JP3320182B2 (en) 1993-12-28 1993-12-28 Electron emitting element, electron source and image forming apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34913293A JP3320182B2 (en) 1993-12-28 1993-12-28 Electron emitting element, electron source and image forming apparatus using the same

Publications (2)

Publication Number Publication Date
JPH07201274A JPH07201274A (en) 1995-08-04
JP3320182B2 true JP3320182B2 (en) 2002-09-03

Family

ID=18401720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34913293A Expired - Fee Related JP3320182B2 (en) 1993-12-28 1993-12-28 Electron emitting element, electron source and image forming apparatus using the same

Country Status (1)

Country Link
JP (1) JP3320182B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216249A (en) * 2005-02-01 2006-08-17 Seiko Epson Corp ELECTRON SOURCE, ELECTRON SOURCE MANUFACTURING METHOD, DISPLAY DEVICE, AND ELECTRONIC DEVICE
JP4920925B2 (en) 2005-07-25 2012-04-18 キヤノン株式会社 ELECTRON EMITTING ELEMENT, ELECTRON SOURCE USING SAME, IMAGE DISPLAY DEVICE, INFORMATION DISPLAY REPRODUCING DEVICE, AND ITS MANUFACTURING METHOD
JP2008027853A (en) 2006-07-25 2008-02-07 Canon Inc ELECTRON EMITTING ELEMENT, ELECTRON SOURCE, IMAGE DISPLAY DEVICE, AND MANUFACTURING METHOD THEREOF

Also Published As

Publication number Publication date
JPH07201274A (en) 1995-08-04

Similar Documents

Publication Publication Date Title
JP3416266B2 (en) Electron emitting device, method of manufacturing the same, and electron source and image forming apparatus using the electron emitting device
JP3320294B2 (en) Electron beam generator and image forming apparatus using the same
JP3062987B2 (en) Manufacturing method of electron source and image forming apparatus
JP3113150B2 (en) Electron beam generator and image forming apparatus using the same
JP2992927B2 (en) Image forming device
JP3402751B2 (en) Electron source, method of manufacturing the same, and image forming apparatus using the electron source
JP3320182B2 (en) Electron emitting element, electron source and image forming apparatus using the same
JP3320240B2 (en) Electron beam generator and electron-emitting device
JP3113149B2 (en) Electron beam generator and image forming apparatus using the same
JP2854532B2 (en) Surface conduction electron-emitting device, electron source, image forming apparatus, and method of manufacturing these
JP2961500B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP2932240B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JP3320245B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP2909706B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JP2866312B2 (en) Electron source, image forming apparatus using the same, and methods of manufacturing the same
JP2850104B2 (en) Electron-emitting device, electron source using the same, image forming apparatus, and manufacturing method thereof
JP2946178B2 (en) Surface conduction electron-emitting device, electron source, and method of manufacturing image forming apparatus
JP2866307B2 (en) Electron emitting element, electron source, image forming apparatus using the same, and methods of manufacturing the same
JP3220921B2 (en) Electron emitting element, electron source, image forming apparatus, and manufacturing method thereof
JPH1064406A (en) Electron emitting device and image forming apparatus
JPH09330647A (en) Electron-emitting device, electron source using the electron-emitting device, image forming apparatus using the electron source, and method for manufacturing the electron-emitting device
JPH09265894A (en) Electron emitting device and image forming apparatus using the same
JPH09265897A (en) Electron emitting element, electron source and image forming apparatus
JPH0945222A (en) Electron emitting device, electron source using the same, and image forming apparatus
JPH07201277A (en) Electron-emitting device and method of manufacturing image forming apparatus using the same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020528

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080621

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100621

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110621

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120621

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120621

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130621

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees