JP3340592B2 - 回路図作成装置および回路図翻訳装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プログラマブルコント
ローラ（以下、ＰＣと略称する）上で動作するプログラ
ムを作成するための回路図作成装置、および、この回路
図をＰＣ用の言語に変換する装置に関する。

【０００２】

【従来の技術】従来より、ＦＡ（Factory Automation）
化あるいはＣＩＭ（Cmoputer Integrated Manufacturin
g ）化が行われた工場の生産ラインにおいては、例え
ば、ベルトコンベアの出口を通過した製品が所定数量に
達したことを示す物量的情報、あるいは、裁断機が稼働
中であるときに危険領域内に移動物を検出したことを示
す論理的情報等の制御すべき様々な情報がある。そし
て、これら検出された様々な情報に応じて自動化生産ラ
インにおける所定の出力制御（シーケンス制御）を行う
装置としてプログラマブルコントローラ（以下、ＰＣと
称する）が広く用いられている。

【０００３】このＰＣのプログラミング方法は、通常の
コンピュータプログラミングとは全く異なる記述形式を
伴う。一般には、たとえば、図３２に示すＰＣ化以前か
ら現場で用いられていたａ接点（常時開スイッチ）Ａ，
Ｂ，Ｄ，ｂ接点（常時閉スイッチ）Ｅや、コイルＣ，Ｆ
等のシンボルマークによるリレー回路の展開接続図（ラ
ダー図）が用いられる。或いはまた、例えば図３３に示
す条件表が用いられる場合もある。

【０００４】図３２と図３３は、記述形式が異なるだけ
あって、同じプログラム内容を表したものである。すな
わち、両図において図３２のリレー回路ａ−１と図３３
の条件表の縦列ｂ−１とが互いに対応しており、これら
は入力Ａ且つ入力Ｂを条件とする出力Ｃを表している。
また、同じくリレー回路ａ−２と条件表縦列ｂ−２とが
互いに対応しており、これらは入力Ｄ且つ入力Ｅを条件
とする出力Ｆを表している。

【０００５】図３４は、上記ラダー図のリレー回路ａ−
１または条件表の縦列ｂ−１の内容に対応するプログラ
ムの動作を真偽値表で示したものであり、また、図３５
は、リレー回路ａ−２または条件表の縦列ｂ−２の内容
に対応するプログラムの動作を真偽値表で示したもので
ある。

【０００６】これらの記述は、一般にプログラミング装
置（プログラムローダ）によって所定形式のプログラム
に変換されてＰＣに格納される。このプログラムは、一
般にＰＣ内部でそのまま実行できる機械語ではなく、Ｐ
Ｃが解析しやすい中間言語で記述されている。

【０００７】この中間言語の基本構造は、たとえば、
「（Ｆ ｏｐ１ ｏｐ２・・・ ｏｐｎ）」の形式を持
つ関数型（作用型）言語の構造になっている。上記基本
構造において「（」は命令の始まり、「Ｆ」は命令の名
称、「）」は命令の終わりを示す。また、「ｏｐ１」、
「ｏｐ２」、・・・「ｏｐｎ」等は、命令のオペランド
であり、これらオペランドが更に命令となって全体とし
て階層構造を取り得るようになっている。この関数型言
語はＰＣ上で直接動作する機械語と１対１に対応してお
り、機械語に容易に変換することができる。

【０００８】ところで、通常、工程の進行状況、作業手
順等の現場の態様は流動的なものである。このため現場
のシーケンス制御の手順（プログラム）は、元来、初め
から仕様が決められるものではなく、ＰＣの試運転中や
実際の運転中に、現場の実情に合わせて変更や修正が絶
えず繰り返されることによって定まって行く。したがっ
て、これらの変化に容易に対処できるように、上述のラ
ダー図や条件表は、変化に対応してどのように複雑な制
御内容でも容易に記述できるものであることが望まし
い。

【０００９】しかしながら、ラダー図は、論理を電流の
流れで模擬したものであるため、論理を回路に変換する
時には、電気的専門知識がある程度要求される。例え
ば、図３６の論理回路に対して、その論理の流れを電流
の流れに変換すると、図３７のラダー図が作成できる
が、この変換には高度の熟練を要し、初心者では容易に
は変換できないという問題点があった。

【００１０】さらに、図３７のラダー図と図３６の論理
回路とが等価であることを認識するためにも、同様にか
なりの熟練を要し、これもまた、初心者では容易には認
識できないという問題があった。

【００１１】また、条件表を用いる方式でも以下のよう
な問題がある。すなわち、例えば、図３８に示すような
単純な論理回路の場合は、図３９に示す条件表に変換で
きるが、前述した図３６の論理回路のように、論理演算
の結果を次々に他の論理演算に用いるような複雑な論理
回路（論理が深い）の場合は、条件表に変換することは
できない。また、図４０のような遅延動作を有する回路
４１を含む論理回路を条件表で表すことはできない。こ
のように、条件表は、必要な論理回路を全て記述するこ
とができるわけではなく、条件表の活用には限界がある
という問題があった。

【００１２】このため、本出願人は、専門的な知識を必
要とせずに作成でき、遅延動作（タイマ）を含む如何な
る論理回路をも記述可能であり、可読性に優れ、表形式
で記述することのできるプログラミング方法（表形式回
路記述）、およびこの表形式回路記述をＰＣ用のプログ
ラム（関数型言語）に変換する言語変換装置（関数型言
語変換装置）に関する発明（特開平６−149311号) を以
前出願した。

【００１３】

【発明が解決しようとする課題】ところで、シーケンス
動作を行わせる回路における自動運転等の起動条件や運
転条件の監視は、それら条件に対応して個々に割り付け
られるＰＣの外部入力接点情報や、ＰＣの内部メモリの
内容を、監視情報として監視装置に送信することにより
行っている。

【００１４】これらの監視情報を監視装置へ送信した
り、この監視装置で動作する監視用プログラムを共通化
して使用するためには、アクセス単位であるメモリ内の
１ワードの中に上記各条件となる外部入力接点情報や内
部メモリの内容をまとめておくと都合が良い。

【００１５】しかしながら、このためにビットメモリに
割り付けられている自動運転等の起動条件や運転条件
を、ワードメモリに並べ換える場合、ラダー図やＦＢ図
では、それぞれ図４１、図４２のような表現となり、回
路が非常に長いものとなってしまうため、回路図作成の
労力が大きくなる。

【００１６】また、上記表形式回路記述の場合には、図
４３に示すように、表全体が大きくかつ長くなるため、
可読性が悪くなる。尚、上記各図において、Ｉ．００１
Ａ，Ｉ．０００５，Ｉ．００３Ｂ，Ｉ．０００３は外部
入力接点情報であり、Ｍ．００００，Ｍ０００１，Ｍ．
０００２，Ｍ．０００Ｆは、１ワードでのアクセスが可
能な内部メモリであるワードメモリ（ＷＭ０００）の各
０，１，２，Ｆビット目を表している。

【００１７】一方、ラダー図の場合、上述のようにして
作成したワードメモリを使用して起動条件や運転条件等
を作成する場合には、図４４に示すような回路を作成す
る必要がある。

【００１８】しかし、この場合、ワードメモリ（ＷＳ０
１０３）への並び換えに使用したビット（図４４の例で
は、ＷＳ０１０３．０，ＷＳ０１０３．１，ＷＳ０１０
３．２）を、さらにこの条件（図４４の例では、Ｍ．０
００２の作成）でも使用するため、この条件を決定して
いる上記ワードメモリ（ＷＳ０１０３）の各ビットの継
ながり（論理積回路）が分かりにくくなり可読性が悪
い。

【００１９】また、図４４に示すようにして作成される
条件監視用のワードメモリにおいては、回路の実際の動
作状態を視覚的に認識しやすくするための手段が無く、
故障等が発生した場合、その原因を直ちにつきとめるこ
とが難しかった。

【００２０】例えば、前述の特開平６−149311号公報で
は、機器の運転条件等を全てそろえるプログラムを簡単
に作成するために、１つの出力条件を構成する入力が縦
に一列に並ぶように構成されており、出力条件が成立し
ていないときには、その下に並んでいる入力条件をモニ
タすることにより、出力条件を成立させ得ない入力条件
を簡単に見つけることができるようになっている。しか
し、実際の制御では、何かの要因（一次要因：第一次故
障要因と呼ぶ）で入力条件が整わず、出力条件が成立し
ない場合、その出力の二次要因によって、さらに入力条
件が成立しなくなることがとが多々ある。その時、特開
平６−149311号公報に記載されているモニタでは一次要
因と二次要因がともに成立していないため、出力条件が
成立しない真の要因を見つけることができない。

【００２１】本発明は、上記問題に鑑みなされたもので
あり、自動運転等の起動条件や運転条件等を監視する際
に監視すべき外部入力接点情報や内部メモリ等の監視情
報を１ワードのメモリの中に収集するための回路記述
を、小規模な回路で可読性良く表形式で記述できるよう
にすることを第１の目的とする。

【００２２】また、上記のようにして監視情報の収集に
用いたワードメモリを用いて起動条件や運転条件を作成
するための回路を可読性に優れた表形式で記述できるよ
うにすることを第２の目的とする。

【００２３】さらに、上記起動条件や運転条件等を監視
するために設けられる条件監視用のワードメモリに、回
路の実際の動作状態を視覚的に認識しやすくするための
手段を設け、動作状態の把握を迅速に行える表形式の回
路記述を提供することを第３の目的とする。

【００２４】そして、さらに、上記のような表形式の回
路記述をＰＣ用の言語に変換する方式を提供することを
第４の目的とする。

【００２５】

【課題を解決するための手段】図１を参照しながら、本
発明の手段を説明する。本発明の回路図作成装置は、プ
ログラマブルコントローラ上で動作するプログラムを記
述した回路図を作成するものである。

【００２６】本発明の回路図作成装置は、以下のフォー
マットの回路図作成領域に各種情報を記述する。即ち、
回路図作成領域は、出力を記述するための複数の出力記
述行１０と、その出力に対応する入力を記述するための
複数の入力記述行２０とからなる。そして、各出力記述
行１０−１、１０−２、・・・は、出力信号の名称を記
述する出力名称部１１と、出力条件を記述する出力条件
部１２とを有する。一方、各入力記述行２０−１、２０
−２、・・・は、入力信号の名称を記述する入力名称部
２１と、入力条件を記述する入力条件部２２とを有す
る。さらに、複数の入力記述行２０−１、２０−２、・
・・に対して論理回路を記述する論理部２３を有する。

【００２７】回路図作成装置内の記述手段は、論理部２
３において、入力名称部１１に記述された名称の信号の
入力を意味する入力記号と、それら入力信号に対する論
理演算を意味する論理演算記号を記述する。

【００２８】また、この記述手段は、出力条件部１２に
おいて、入力名称部２１に名称が記述されている入力信
号または論理部２３の論理演算結果が、当該出力記述行
（ここでは、「Ａ」が記述されている行１０−３）に対
応する出力メモリ３１に書き込まれていることを示すメ
モリ割付記号（ここでは、「Ａ」で表している）を記述
する。出力メモリ３１は、例えば、ワードメモリであ
る。

【００２９】さらに、この記述手段は、入力条件部２２
において、入力名称部２１に名称が記述されている入力
信号または論理部２３の論理演算結果を出力メモリ３１
に書き込むときの出力メモリ３１内のビット位置を指定
するビット位置指定記号を記述する。なお、出力メモリ
３１は、上記メモリ割付記号が記述されている出力記述
行に対応して設けられている。

【００３０】回路図作成装置内の記憶手段は、上記記述
手段によって記述される各記号を上記形式の回路図記述
領域と対応づけて格納する。上記記述手段は、上記機能
に加え、出力条件部１２において、当該出力記述行（こ
こでは、「Ｆ」が記入されている行１０−１）に対応す
る監視用メモリ３２の内容に基づいて、上記ビット位置
指定記号の中の該当するものを強調表示させることを指
定する強調表示記号（ここでは「Ｆ」で表している）を
記述する。

【００３１】本発明の回路図翻訳装置は、上記回路図作
成装置が作成する回路図をプログラマブルコントローラ
用の言語に翻訳するものであり、以下の手段を有する。
入出力条件抽出・記憶手段は、出力条件部１２から出力
条件を抽出し、入力条件部２２から入力条件を抽出して
それぞれ記憶する。

【００３２】出力行情報抽出・記憶手段は、出力名称部
１１から出力名称を抽出し、これを出力行情報として記
憶する。入力論理抽出・記憶手段は、論理部２３に記述
されている論理回路を所定の言語の対応するステートメ
ントに変換して記憶する。

【００３３】ビット収集命令作成手段は、上記入出力条
件抽出・記憶手段を参照して上記メモリ割付記号が記述
されている出力記述行を抽出し、この抽出情報から出力
メモリ３１のベースアドレスを作成する。また、上記入
出力条件抽出・記憶手段、上記出力行情報抽出・記憶手
段および上記入力論理抽出・記憶手段に記憶されている
抽出情報を読み出し、これらの抽出情報および上記出力
メモリ３１のベースアドレスに基づいて、上記メモリビ
ット位置指定記号が指定する出力メモリ３１のビット
に、該メモリビット位置指定記号が記述されている入力
記述行に対応する入力信号または上記論理部の論理演算
結果を書き込むビット収集命令を作成するそして、これ
を上記記憶手段の所定の領域に格納する。

【００３４】監視ワード生成命令作成手段は、上記入出
力条件抽出・記憶手段および上記出力行情報抽出・記憶
手段を参照して上記強調表示記号が記述されている出力
記述行を抽出し、この抽出した出力記述行に対応する監
視用メモリ３２の内容に基づいて上記ビット位置指定記
号の中の該当記号を強調表示させるための監視ワード生
成命令を作成する。そして、これを上記記憶手段の所定
領域に格納する。

【００３５】

【作用】本発明の回路図作成装置においては、所定の入
力記述行（ここでは、２０−２）の入力条件部２２にお
いて、出力メモリ３１のビット位置を指定するメモリビ
ット位置指定記号を記述（ここでは斜線部に記述）でき
る。このメモリビット位置指定記号によって指定された
出力メモリ３１内のビットには、たとえば、論理部２３
の演算結果が行２０−２に達している論理演算結果が書
き込まれる。

【００３６】一方、所定の出力記述行（ここでは、１０
−３）の出力条件部１２において、自己行に対応する出
力メモリ３１にデータが格納されていることを示すメモ
リ割付記号を記述できる。

【００３７】したがって、上記メモリビット位置指定記
号と上記メモリ割付記号とを併用することにより、出力
メモリ３１にデータが格納されているか否か、およびデ
ータが格納されている場合にはどのビットに格納されて
いるかを認識できる。

【００３８】また、出力メモリをワードメモリで構成す
れば、起動条件や運動条件の監視のために監視する必要
がある外部入力接点情報や内部メモリ等の監視情報を、
任意の１ワード内に収集でき、上記情報のための回路記
述を小規模な回路で可読性良く記述できる共に、上記ワ
ードメモリの任意のビットを用いる起動条件や運転条件
等を監視する回路も、可読性良く記述できる。

【００３９】さらに、所定の出力記述行（ここでは１０
−１）の出力条件部１２において、この出力記述行（１
０−１）に対応する監視用メモリ３２の内容に基づい
て、ビット位置指定記号のうちの該当するものを強調表
示させる強調表示記号を記述することができる。たとえ
ば、監視用メモリ３２の内容が、入力記述行２０−２の
入力条件部２２に記述されているビット位置指定記号と
一致していれば、そのビット位置指定記号に従って出力
メモリへの書込みが行われれいる信号に対応するビット
位置指定記号を強調表示信号させる。

【００４０】したがって、現在、プログラマブルコント
ローラ上で実行されている処理に係わる起動条件や運転
条件等を強調表示させることができるので、障害等によ
ってそれら条件に欠落が発生した場合には容易に認識で
きる。

【００４１】本発明の回路図翻訳装置は、上記回路図作
成装置によって作成される回路図を解読して入出力条
件、論理演算等を抽出し、ビット位置指定記号、メモリ
割付記号、強調表示記号の内容に従って、プログラマブ
ルコントローラ用のビット収集命令および監視ワード生
成命令を生成する。

【００４２】すなわち、自動運転等の起動条件や運転条
件等を監視する場合に、このような条件となる外部入力
接点情報や内部メモリ等の監視情報（これらの名称は、
入力名称部２１に記述される）を１ワードのメモリの中
に収集するための回路記述およびこのようにして１ワー
ドメモリに収集される外部入力接点情報や内部メモリ等
を用いて起動条件や運動条件等を記述するための回路記
述を、プログラマブルコントローラ上で動作可能な言語
に変換する。また、上記形式の回路図の出力記述行の出
力条件部１２に記述された強調表示記号が、その出力記
述行に対応する監視用メモリの内容に従って、上記出力
メモリ（ワードメモリ）を作成するために使用されるビ
ット位置記号を強調表示するためのプログラマブルコン
トローラ上で動作可能なプログラム命令に変換される。

【００４３】なお、上記変換によって生成される命令
は、たとえば、プログラマブルコントローラが直接理解
できる機械語に１：１に対応する中間言語（関数型言
語）で記述される。

【００４４】

【実施例】以下、図面を参照しながら、本発明の実施例
を説明する。図２は、本発明の一実施例であるＰＣ上で
動作するプログラムを作成するための表形式回路記述の
方法を説明するための図である。

【００４５】この表形式記述は、図３に示す論理回路と
等価になっている。すなわち、図２に示す表形式回路記
述は、図３に示す論理回路を定義したものである。そし
て、この表形式回路記述は、出力を記述するための複数
の出力記述行１００と上記出力に対応する入力を記述す
るための複数の入力記述行２００からなる。

【００４６】出力記述行１００は、出力信号の名称を記
述する出力名称部ａ、タイマ設定を記述するタイマ設定
値部ｃ、出力条件を記述する出力条件部ｅ、およびコメ
ントを記述するコメント部ｇからなる。

【００４７】入力記述行２００は、入力信号の名称を記
述する入力名称部ｂ、論理回路を記述する論理部ｄ、入
力条件を記述する入力条件部ｆ、およびコメントを記述
するコメント部ｈからなる。

【００４８】次に、上記図２に示す論理部ｄ、出力条件
部ｅ、及び入力条件部ｆに記述する記号の意味を図４と
ともに説明する。 ＜論理部ｄの記号＞ 矢印・・・入力信号の入力を意味する入力記号。

【００４９】中央に黒丸が付加された矢印・・・入力信
号の反転入力を意味する入力反転記号。 一本の縦線・・・入力された信号の論理和を意味する論
理和記号。

【００５０】平行する二本の縦線・・・入力された信号
の論理積を意味する論理積記号。 ＜出力条件部ｅの記号＞ Ｗ・・・論理の演算結果を出力信号に代入することを意
味するセット記号。

【００５１】Ｓ・・・論理の演算結果が真のときに出力
信号をＯＮにし、論理の演算結果が偽のときに無処理を
意味するセット記号。 Ｒ・・・論理の演算結果が真のときに出力信号をＯＦＦ
にし、論理の演算結果が偽のときに無処理を意味するリ
セット記号。

【００５２】Ａ・・・入力条件部ｆで指定された出力ワ
ードメモリ内のビット位置に、その入力条件部ｆの当該
位置（当該入力記述行）に入力される信号を代入するこ
とを意味するワードメモリ割付記号。

【００５３】Ｆ・・・出力ワードメモリ上のＯＦＦとな
っているビットに対して書き込みを行っている入力条件
部ｆのワードメモリビット位置記号（この記号について
は後述する）を強調表示させることを意味する強調表示
記号。 ＜入力条件部ｆの記号＞ ○・・・該当する入力記述行２００の入力名称部ｂの信
号、または、論理部ｄの結果を使用することを意味する
正論理記号。

【００５４】×・・・該当する入力記述行２００の入力
名称部ｂの信号、または、論理部ｄの結果を反転して使
用することを意味する負論理記号。 「０」〜「９」および「Ａ」〜「Ｆ」・・・該当する入
力記述行２００の入力信号を代入する出力ワードメモリ
のビット位置を指定するワードメモリビット位置指定記
号。

【００５５】図５は、上述した図２に示す表形式回路記
述を関数型言語に変換する回路図翻訳装置の全体構成を
示すブロック図である。なお、この関数型言語はＰＣ上
で直接動作する機械語と１対１に対応しており、コンパ
イルによって容易にこの機械語に変換される。

【００５６】ソース格納装置４０１は、上記図２に示す
表形式回路記述を記憶する。入出力条件抽出装置４１１
は、図２に示す出力条件部ｅを列単位に検索して、下記
の処理〜を行う。 上記「Ｗ」、「Ｒ」または「Ｓ」記号が存在する出
力記述行の行番号、およびそれらの記号が存在する出力
記述行に書き込まれている記号を抽出する。

【００５７】そして、この抽出結果を入出力条件格納装
置４１２に格納する。 出力条件部ｅ内の「Ａ」または「Ｆ」記号（Ａ出力
またはＦ出力）を「Ｗ」記号（Ｗ命令）が存在する列毎
に抽出し、「Ａ」または「Ｆ」記号が存在する出力記述
行についての情報を、上記各列毎に入出力条件格納装置
４１２に格納する。 入力条件部ｆを列単位に検索して前記「○」または
「×」記号を抽出し、これらの記号を上記入出力条件格
納装置４１２に格納する。 入力条件部ｆを列単位に検索してワードメモリビッ
ト位置記号によって設定されている出力ワードメモリの
ビット位置を抽出し、この抽出結果を入出力条件格納装
置４１２に格納する。

【００５８】出力行抽出装置４２１は、出力名称部ａお
よびタイマ設定値部ｃを行単位に検索し、出力名称およ
びタイマ設定値を抽出する。そして、これらを出力行情
報格納装置４２２に格納する。

【００５９】入力論理抽出装置４３１は、入力記述行単
位で論理部ｄの結果を検索して下記の処理およびを
行う。 検索した入力記述行に論理部記号の最終端（結果）
が存在する場合、その最終端から論理を追跡し、この論
理を関数型言語に変換する。そして、変換された関数型
言語を入力論理格納装置４３２に格納する。 検索した入力記述行に論理部記号が存在しない場
合、入力名称部ｂの対応する行の名称を抽出し、この名
称を入力論理格納装置４３２に格納する。

【００６０】Ｗ，Ｓ，Ｒ命令作成装置４１３は、入出力
条件格納装置４１２に格納されている出力条件部ｅ並び
に入力条件部ｆの各列の情報を１列目から順番に検索し
て、「Ｗ」、「Ｓ」または「Ｒ」の各記号を、それぞれ
関数型言語の「Ｗ」、「Ｓ」または「Ｒ」の各命令とし
て抽出し、これらを関数型言語格納装置５０１の所定の
領域に格納する。

【００６１】タイマ命令作成装置４２３は、出力行情報
格納装置４２２に格納されている情報を基に、タイマ設
定値部ｃにタイマ値が設定されている全ての出力記述行
について、その出力名称部ａから出力名称を抽出する。
そして、この出力名称を基にしてタイマ現在値名称を作
成する。さらに、これらを関数型言語格納装置５０１内
の所定の領域に格納する。

【００６２】ビット収集命令作成装置（Ａ命令作成装
置）４４１は、入出力条件格納装置４１２に格納されて
いる情報を基に、下記の処理〜を行う。 出力条件部ｅにおいて「Ａ」記号が存在する出力記
述行があるか否か調べ、存在すれば、その出力記述行の
出力記述行に記述されている名称に対応するワードアド
レスからビットベースアドレスを作成し、これをビット
ベースアドレス格納装置４４２に格納する。 入力条件部ｆにおいて「Ａ」記号が存在する列（該
当列）を全て検索し、これらの該当列においてワードメ
モリビット位置記号（「０」〜「Ｆ」の１６進数値）が
存在する入力記述行の行番号を抽出する。そして、この
行番号を有する行の名称（該当名称）を入力論理格納装
置４３２から抽出する。 上記処理で作成したビットベースアドレスに上記
処理で抽出したワードメモリビット位置記号が示す１
６進数値を付加して得られるビットアドレスに、上記処
理で抽出した該当名称を書き込む命令を作成して、こ
れをビット収集命令格納装置４４３に格納する。

【００６３】＆命令作成装置４３３は、上記入出力条件
格納装置４１２に格納されている情報を基に、下記の処
理〜を行う。 出力条件部ｅにおいて「Ｗ」、「Ｓ」または「Ｒ」
記号が存在する出力記述行においてそれらの記号が存在
する列（該当列）の入力条件部ｆに「○」、「×」また
はワードメモリビット位置記号（１６進数値）が複数存
在する場合、「＆」命令を関数型言語格納装置５０１の
所定領域へ格納すると共に、この格納を記憶しておく。
なお、上記該当列に「○」、「×」またはワードメモリ
ビット位置記号（１６進数値）が１つのみの場合には、
何の処理も行わない。 入力条件部ｆにおける上記該当列に「○」または
「×」が存在する入力記述行の行番号を抽出し、これら
の行番号を有する入力記述行の入力名称部ｂに記述され
ている名称（該当名称）を、入力論理格納装置４３２か
ら読み出して関数型言語格納装置５０１の所定領域に格
納する。

【００６４】なお、この処理において、「×」の場合に
は、上記該当名称がアトムとリストの場合で処理が異な
り、以下のようにする。 １）アトムのとき “！”をアトムの先頭に付加する。

【００６５】２）リストのとき 「（ＮＯＴ ）」でリストを囲む（ただし、既にリスト
の関数命令が「ＮＯＴ」のときは、その「ＮＯＴ」関数
を取り去る）。

【００６６】また、本実施例では、オペランドが入力信
号名称であるとき（後述する図１０の１行目，２行目，
及び６行目参照）、これをアトムと呼び、一方、オペラ
ンドが関数（後述する図１０の３行目参照）であるとき
は、これをリストと呼ぶ。 入力条件部ｆにおいて、上記該当行にワードメモリ
ビット位置記号（１６進数値）が存在する入力記述行
（該当行）を抽出し、この行番号を基に該当するビット
収集命令（Ａ命令）をビット収集命令格納装置４４３か
ら読み出し関数型言語格納装置５０１の所定領域に格納
する。

【００６７】タイマ設定値作成装置４２４は、出力行情
報格納装置４２２に格納されている情報を基に、タイマ
設定値部ｃにタイマ値が設定されている出力記述行を探
し、この出力記述行のタイマ設定値部ｃに記述されてい
るタイマ設定値を、関数型言語装置５０１の所定領域に
格納する。このとき、＆命令作成装置４３３により既に
＆命令が関数型言語格納装置５０１に格納されている場
合には、その＆命令に対応する「）」も格納する。

【００６８】出力命令作成装置４２５は、タイマ設定値
作成装置４２４によって関数型言語格納装置５０１に設
定されたタイマ設定値が記述されている出力記述行の出
力名称を出力行情報格納装置４２２から読み出し、関数
型言語格納装置５０１の所定領域に格納する。

【００６９】監視ワード生成命令作成装置（Ｆ命令作成
装置）４５１は、入出力条件格納装置４１２に格納され
ている情報を基に、出力条件部ｅにおいて「Ｆ」記号が
記述されている出力記述行があるか否かを調べ、そのよ
うな行があれば、この行の出力名称をオペランドとする
監視ワード生成命令を作成して、この命令を関数型言語
格納装置５０１の所定の領域に格納する。

【００７０】次に、上記図５に示すプログラム変換装置
の動作を具体的な表形式回路記述の例を取り上げながら
説明する。図６は、本実施例の表形式回路記述の一具体
例を示す図である。

【００７１】同図において、上方に出力名称部ａ、タイ
マ設定値部ｃおよび出力条件部ｅからなる出力記述行４
１が設けられ、下方に入力名称部ｂ、論理部ｄおよび入
力条件部ｆから成る入力記述行４２が設けられている。
なお、出力記述行４１および入力記述行４２は、いずれ
もその行数に制約はなく、論理の深さに応じて増加す
る。

【００７２】入力名称部ｂには入力信号の名称「Ｉ．０
０００」、「Ｉ．０００１」、「Ｉ．０００２」、
「Ｉ．０００３」、「Ｉ．０００４」および「Ｉ．００
０５」が記述されている。

【００７３】論理部ｄには、上記入力信号「Ｉ．０００
０」〜「Ｉ．０００５」に対して施される論理演算が記
述されている。上記入力信号「Ｉ．０００２」及び
「Ｉ．０００３」の入力がそれぞれ矢印４７−０及び黒
丸の付いた矢印４７−１で記述され、それらの矢印４７
−０、４７−１によって表される信号が加わるアンド回
路が２本の縦線４７−２で記述されている。そして、こ
のアンド回路４７−２の演算結果が矢印４７−３で記述
され、この演算結果４７−３が加わるオア回路が縦１本
の線４７−４で記述されている。

【００７４】また、入力信号「Ｉ．０００４」の入力が
矢印４７−５で記述され、この入力４７−５が上記オア
回路４７−４に入力する旨が記述されている。そして、
このオア回路４７−４の演算結果が矢印４７−６で記述
されており、この矢印４７−６が入力記述行の第３行目
の入力条件部ｆに入力されている。すなわち、上記入力
信号「Ｉ．０００２」〜「Ｉ．０００４」に対して論理
部ｄに記述されている上記演算が実施されたとき、その
演算結果が入力記述行の第３行目に対応するように記述
されている。

【００７５】出力条件部ｆおよび入力条件部ｆに対して
共通に列４８−１，４８−２，・・が設けられている。
各列は、ＰＣの１つの動作に対応する。入力条件部ｆの
１列目４８−１には、その１行目において○印が記述さ
れ、２行目において×印が記述されている。この○印
は、対応する行の入力信号、または論理部ｄの演算結果
を使用することを表す。ここでは、入力条件部ｆの１行
目にその演算結果を入力するような論理回路が論理部ｄ
に記述されていないので、対応する行の入力信号、すな
わち入力信号「Ｉ．００００」を使用することを意味す
る。一方、×印は、対応する行の入力信号または論理部
ｄの演算結果を反転して使用することを表している。こ
こでは、入力信号「Ｉ．０００１」の反転信号を使用す
ることを意味する。

【００７６】入力条件部ｆの３行目には、論理部ｄに記
述される論理回路の演算結果としてオア回路４７−４の
出力が対応づけられるとともに、同行の列４８−１には
ワードメモリビット位置記号（１６進数値）として
「０」が記述されている。また、列４８−１の６行目に
は、ワードメモリビット位置記号（１６進数値）として
「１」が記述されている。

【００７７】これらの１６進数「０」、「１」は、出力
条件部ｅにおいて「Ａ」記号が記述されている出力記述
行の出力名称部ａに記述されている名称「ＷＭ０００
０」を有するワードメモリの０ビット目、１ビット目に
それぞれ上記オア回路４７−４の出力及び入力信号
「Ｉ．０００５」が書き込まれることを表している。

【００７８】出力名称部ａには、出力信号の名称「Ｔ．
ＳＳＴＩＭ」、「ＷＭ００００」、「ＳＩ００００」お
よび「Ｍ．ＲＤ−Ｆ」が記述されている。そして、出力
信号「Ｔ．ＳＳＴＩＭ」に対応する出力記述行のタイマ
設定値部ｃには、タイマ設定値が格納されているアドレ
ス「ＤＩＡＢＣＤ」が記述されており、さらにその出力
条件部ｅの１列目にはライト記号「Ｗ」が記述されてい
る。この意味は、出力信号「Ｔ．ＳＳＴＩＭ」に関する
処理に際して、アドレス「ＤＩＡＢＣＤ」に設定されて
いるタイマ値を読み出し、そのタイマ値が経過した時点
で実際の処理（ここでは、ライト処理）を実行するもの
である。

【００７９】「Ｗ」記号は、書込み（ライト）を意味
し、入力記述行４２で設定される論理演算結果を出力信
号「Ｔ．ＳＳＴＩＭ」に代入することを指定している。
ここでは、入力条件部ｆの１列目４８−１に入力条件と
して、１つの○印（１行目）、１つの×印（２行目）、
２つのワードメモリビット位置記号「０」（３行目）お
よび「１」（６行目）が記述されているので、入力記述
行４２の１列目４８−１で設定される論理演算結果は、
入力信号「Ｉ．００００」、入力信号「Ｉ．０００１」
の反転信号、オア回路４７−４の演算結果４７−６及び
入力信号「Ｉ．０００５」の４つの信号の論理積という
ことになる。尚、「Ｗ」記号と同様に、「Ｓ」記号また
は「Ｒ」記号が記述されていた場合においても、その記
号が記述されている列に記述されている○印、×印およ
びワードメモリビット位置記号が存在する入力記述行に
対応する信号の論理積が論理演算結果として使用され
る。

【００８０】また、出力名称部ａに出力信号「ＷＭ００
００」が記述されている出力記述行のタイマ設定値部ｃ
にはタイマ設定値の記述はなく、出力条件部ｅの１列目
にワードメモリ割付記号「Ａ」が記述されている。

【００８１】「Ａ」記号は、この「Ａ」記号が記述され
ている列（ここでは、列４８−１）にワードメモリビッ
ト位置記号（１６進数値）が記述されている各入力記述
行に入力される信号を、この「Ａ」記号が記述されてい
る出力記述行（２行目）の出力名称部ａに記述されてい
る名称が割り当てられている出力ワードメモリにおいて
上記１６進数値で示されるビット位置に代入することを
表している。即ち、図６に示す場合には、名称「ＷＭ０
０００」が割り当てられている出力ワードメモリの第０
ビット「Ｍ．００００」にオア回路４７−４の論理演算
結果４７−６を代入し、同出力ワードメモリの第１ビッ
ト「Ｍ．０００１」に入力信号「Ｉ．０００５」が代入
されることになる。

【００８２】さらに、出力名称部ａに出力信号「ＳＩ．
００００」が記述されている出力記述行（３行目）で
は、タイマ設定値部ｃにはタイマ設定値の記述は無く、
出力条件部ｅの１列目（４８−１）に強調表示記号
「Ｆ」が記述されている。

【００８３】「Ｆ」記号は、この記号「Ｆ」が記述され
ている出力記述行の出力名称部ａに記述されている名称
「ＳＩ．００００」が割り当てられている出力ワードメ
モリの内容に従って、この「Ｆ」記号が記述されている
列（４８−１）内の所定位置を強調表示させるための監
視ワード生成命令を作成することを指定するものであ
る。なお、この強調表示については、後述詳しく説明す
る。

【００８４】また、出力名称部ａに出力信号「Ｍ．ＲＤ
−Ｆ」が記述されている出力記述行（４行目）では、タ
イマ設定値部ｃにはタイマ設定値の記述は無く、出力条
件部ｅの２列目にライト記号「Ｗ」が記述されている。

【００８５】このライト記号「Ｗ」は、入力名称部ｂに
記述されている入力信号「Ｉ．０００５」を出力信号
「Ｍ．ＲＤ−Ｆ」に書き込むことを指示するものであ
る。上述のような表形式回路記述がユーザが作成すべき
回路プログラム即ちソースプログラムである。

【００８６】上述の図６の回路プログラムは、図７に示
す関数型言語と等価である。この関数型言語は、ソース
プログラムとオブジェクトプログラムとを結ぶ中間言語
であり、機械語に容易に変換され得るものである。

【００８７】同図の関数型言語の１行目、４行目、７行
目及び１１行目における命令「Ｗ」は、上述した図４の
出力条件記号「Ｗ」と同義である。また、１行目の命令
「ＴＯＮ」は、出力を所定時間（秒）後に行うように指
示するタイマ命令である。

【００８８】２行目の命令「＆」は、同２行目の第１オ
ペランドである「Ｉ．００００」、３行目の第２オペラ
ンドである「！Ｉ．０００１」、６行目の第３オペラン
ドである「Ｍ．００００」、及び７行目の第４オペラン
ドである「Ｍ．０００１」との論理積を求める演算命令
である。また、４行目の命令「＆」は、同じく４行目の
第１オペランド「Ｉ．０００２」と第２オペランド「！
Ｉ．０００３」との論理積を求める演算命令である。

【００８９】４行目から５行目にわたる命令「＞＝１」
は、４行目の第１オペランドである「（＆ Ｉ．０００
２ ！Ｉ．０００３）」と５行目の第２オペランドであ
る「Ｉ．０００４」との論理和を求める演算命令であ
る。

【００９０】なお、３行目および４行目の入力信号
「Ｉ．０００１」、「Ｉ．０００４」の直前に付加され
ている記号「！」は、それらの信号を反転させることを
表している。

【００９１】図８は、入出力条件抽出装置４１１によっ
て上記図６に示す表形式回路記述の出力条件部ｅおよび
入力条件部ｆから抽出され、入出力条件格納装置４１２
に格納される入出力条件の格納状態図である。

【００９２】同図に示すように、上記入出力条件を格納
したデータ構成において、その１行目（４１２−１）
は、上記表形式回路記述の出力条件部ｅに記述される記
号「Ｗ」、「Ｓ」または「Ｒ」を格納する領域であり、
ここでは、１列目および２列目ともに記号「Ｗ」（ライ
ト記号）が格納されている。２行目（４１２−２）の１
列目および２列目には、各記号「Ｗ」が記述されている
出力記述行の行番号「１」および「４」がそれぞれ格納
されている。

【００９３】３行目、４行目（４１２−３および４１２
−４）は、それぞれ上記表形式回路記述の出力条件部ｅ
においてワードメモリ割付記号「Ａ」、強調表示記号
「Ｆ」が記述されている場合に、それらの記号が記述さ
れている出力記述行の行番号を格納する領域である。図
６に示す例では、出力記述行の２行目及び３行目にそれ
ぞれワードメモリ割付記号「Ａ」、強調表示記号「Ｆ」
が記述されているので、ここでは、それぞれ行番号
「２」，「３」が格納されている。

【００９４】５行目以下は、入力条件部ｆの内容が格納
されている。すなわち、５〜７行目（４１２−５〜４１
２−７）の１列目、および１０行目（４１２−１０）の
１列目および２列目には、図６に示した表形式回路記述
の入力条件部ｆの同行同列に記述された入力条件記号
「○」、「×」またはワードメモリビット位置記号（１
６進数値「０」、「１」）が格納されている。そして、
上記表形式回路記述の出力条件部ｅおよび入力条件部ｆ
において入出力条件記号の記述がないマトリクス位置に
対応する箇所には「無」が格納されている。

【００９５】図９は、出力行抽出装置４２１によって出
力記述行から抽出され、出力行情報格納装置４２２に格
納される出力行情報の格納状態図である。同図の例で
は、図６に示した表形式回路記述の１行目の出力記述行
の出力名称部ａおよびタイマ設定値部ｃに記述された出
力信号名「Ｔ．ＳＳＴＩＭ」及びタイマ設定値「ＤＩＡ
ＢＣＤ」が１行目に格納され、上記表形式回路記述の２
行目の出力記述行の出力名称部ａに記述された出力信号
名「ＷＭ００００」が２行目に格納されている。さら
に、図６に示した表形式回路記述の３および４行目の出
力記述行の出力名称部ａに記述され出力信号名「ＳＩ０
０００」、「Ｍ．ＲＤ−Ｆ」が、続く３行目，４行目に
格納されている。なお、図６において、タイマ設定値部
ｃにタイマ値が記述されていない行に対しては、「無」
が格納される。

【００９６】図１０は、入力論理抽出装置４３１によっ
て上記表形式回路記述から抽出され入力論理格納装置４
３２に格納される入力信号および関数型言語に変換され
た論理部ｄの論理演算回路（入力論理）の格納状態図で
ある。

【００９７】図６に示す表形式回路記述の論理部ｄで論
理演算の記述がなされなかった入力信号名「Ｉ．０００
０」、「Ｉ．０００１」および「Ｉ．０００５」は、そ
の表形式回路記述の入力名称部ｂと同一の行にそのまま
格納されている。一方、論理部ｄで論理演算の記述がな
された入力信号名は、その論理演算結果が入力される入
力条件部ｆの行と同一の行に、上記論理演算と等価な関
数型言語記述がパラメータとして格納されている。すな
わち、入力信号「Ｉ．０００２」〜「Ｉ．０００４」に
対して施される論理演算を関数型言語で記述したものが
３行目に格納される。

【００９８】次に、上記構成の実施例の処理動作につい
て、図１１〜図２２のフローチャートを用いて説明す
る。この処理では、図５に示す回路図変換装置の特には
図示しないＣＰＵ（中央演算処理装置）による制御の下
に、この回路図変換装置を構成する各装置によって、ソ
ース格納装置４０１に格納されている表形式回路記述が
関数型言語に変換される。なお、この変換処理に先立っ
て入出力条件格納装置４１２、出力行情報格納装置４２
２、入力論理格納装置４３２，ビット収集命令格納装置
４４３およびビットベースアドレス格納装置４４２のデ
ータ内容は全てクリアされる。

【００９９】図１１は、この変換処理の全体の流れを示
すゼネラルフローチャートである。このフローチャート
内の各処理Ｓ１１１〜Ｓ１２０は、後述する図１２〜図
２２で詳述する。

【０１００】まず、ステップＳ１１１において、上記表
形式回路記述の出力条件部ｅ並びに入力条件部ｆの１列
目について入出力条件抽出装置４１１によって入出力条
件の抽出処理を行い、続いて、ステップＳ１１２で、出
力行抽出装置４２１によって出力行情報の抽出処理を行
う。そして、ステップＳ１１３で、入力論理抽出装置４
３１によって入力論理の抽出処理を行う。

【０１０１】ステップＳ１１４〜Ｓ１２０では、上述し
た３つの各ステップＳ１１１〜Ｓ１１３で抽出された入
出力条件、出力行情報、及び入力論理に基づいて、関数
型言語への変換処理を行う。

【０１０２】すなわち、ステップＳ１１４では、Ｗ，
Ｓ，Ｒ命令作成装置４１３によって、Ｗ，Ｓ，Ｒ命令を
作成する。次に、ステップＳ１１５では、タイマ命令作
成装置４２３により、タイマ命令の作成処理を行い、続
いて、ステップＳ１１６でビット収集命令作成装置（Ａ
命令作成装置）４４１によりビット収集命令の作成処理
を、ステップＳ１１７では、＆命令作成装置４３３によ
り＄命令の作成処理を行う。ステップＳ１１８では、タ
イマ設定値作成装置４２４により、タイマ設定値の作成
処理を行い、さらに、ステップＳ１１９では、出力命令
作成装置４２５により、出力命令の作成処理を行う。そ
して、最後に、ステップＳ１２０で、監視ワード生成命
令作成装置（Ｆ命令作成装置）４５１により監視ワード
生成命令の作成処理を行う。

【０１０３】続いて、次の列（出力条件部ｅ並びに入力
条件部ｆの２列目）が検索され、この列に命令（出力条
件記号）「Ｗ」、「Ｓ」または「Ｒ」があるか否かを判
別する。そして、いずれかの命令（出力条件記号）があ
れば、ステップＳ１１４に戻ってステップＳ１１４〜Ｓ
１２０を繰り返えす。

【０１０４】以上の処理を表形式回路記述のすべての列
について行うことにより、図５のソース格納装置４０１
に格納されている図６に示す表形式回路記述が、図７に
示す関数型言語に変換されて、図５の関数型言語格納装
置５０１に格納される。

【０１０５】次に、上記各ステップＳ１１４〜Ｓ１２０
の各処理を詳細に説明する。図１２は、上記ステップＳ
１１４における入出力条件抽出処理のフローチャートで
ある。

【０１０６】同図において、入出力条件抽出装置４１１
は、まず、図６に示す表形式回路記述の出力条件部ｅを
列単位に検索して、ａ）記号「Ｗ」、「Ｒ」、「Ｓ」と
それらの記号が記述されている行番号を抽出し、ｂ）記
号「Ａ」が記述されている行番号を抽出し、さらにｃ）
記号「Ｆ」が記述されている行番号を抽出する（ステッ
プＳ１３１）。そして、これらの抽出結果を入出力条件
格納装置４１２の所定領域に格納する（ステップＳ１３
２）。

【０１０７】続いて、上記表形式回路記述の入力条件部
ｆを列単位に検索し、記号「○」、「×」およびワード
メモリビット位置記号（１６進数値）とそれら記号が記
述されている入力記述行の行番号を抽出する（ステップ
Ｓ１３３）。そして、これらの抽出結果を入出力条件格
納装置４１２に格納する（ステップＳ１３４）。

【０１０８】これにより、入出力条件格納装置４１２に
は、上述した図８に示すデータが格納される。図１３
は、上記ステップＳ１１５における出力行情報抽出処理
のフローチャートである。

【０１０９】出力行抽出装置４２１は、図６に示す表形
式回路記述の出力名称部ａおよびタイマ設定値部ｃを行
単位に検索し、出力名称およびタイマ設定値を抽出する
（ステップＳ１４１）。そして、これら抽出した出力名
称およびタイマ設定値を出力行情報格納装置４２２に格
納する（ステップＳ１４２）。

【０１１０】これにより、出力行情報格納装置４２２に
は、上述した図９に示すデータが格納される。図１４
は、上記ステップＳ１２３における入力論理抽出処理の
フローチャートである。

【０１１１】入力論理抽出装置４３１は、まず、図６に
示す表形式回路記述の論理部ｄを行単位に検索し（ステ
ップＳ１５１）、検索行に論理記号の最終端（論理演算
の結果）が存在するか否か判別する（ステップＳ１５
２）。そして、最終端が存在した場合は、この最終端か
ら論理を追跡し、この論理を関数型言語に変換する（ス
テップＳ１５３）。さらに、この関数型言語を入力論理
格納装置４３２の所定領域に格納する（ステップＳ１５
４）。

【０１１２】一方、上記ステップＳ１５２の判別で、検
索行に論理記号の最終端（論理演算の結果）が存在しな
い場合は、対応する行の入力名称部ｂに記述されている
入力信号名称を抽出し（ステップＳ１５６）、この入力
信号名称を入力論理格納装置４３２の所定領域に格納す
る（ステップＳ１５７）。

【０１１３】これにより、入力論理格納装置４３２には
上述した図１０に示す格納状態が実現される。図１５
は、上記ステップＳ１１４におけるＷ，Ｓ，Ｒ命令作成
処理のフローチャートである。

【０１１４】Ｗ，Ｓ，Ｒ命令作成装置４１３は、図８に
示す入出力条件格納装置４１２内のデータの１列目から
「Ｗ」、「Ｓ」、「Ｒ」命令の種別（同図の例では
「Ｗ」）を抽出し（ステップＳ１６１）、その抽出した
命令「Ｗ」を関数型言語格納装置５０１の所定の領域に
格納する（ステップＳ１６２）。

【０１１５】これにより、関数型言語格納装置５０１に
は、図２３に示すＷ命令「（Ｗ」格納される。図１６
は、上記ステップＳ１１５におけるタイマ命令作成処理
のフローチャートである。

【０１１６】タイマ命令作成装置４２３は、図８に示す
入出力条件格納装置４１２に格納されているデータの１
列目にある出力行番号（図８に示す例では、例えば、そ
の１列目に「１」が格納されている）を抽出する（ステ
ップＳ１７１）。次に、図９に示す出力行情報格納装置
４２２に格納されているデータを読み出し、上記抽出し
た出力行番号の行（この場合は１行目）にタイマ設定値
が存在するか否か判別する（ステップＳ１７２）。タイ
マ設定値が記述されている場合には、そのタイマ設定値
（同図の例では「ＤＩＡＢＣＤ」）およびこのタイマ設
定値が記述されている行の出力名称部ａに設定されてい
る出力信号名称（同図の例では「Ｔ．ＳＳＴＩＭ」）を
抽出し（ステップＳ１７３）、この出力信号名称「Ｔ．
ＳＳＴＩＭ」に基づいてタイマ現在値名称「ＴＲＳＳＴ
ＩＭ」を作成する（ステップＳ１７４）。この処理にお
いて、本実施例では、出力信号名称とタイマ現在値名称
とが図２４に示すような形式で１対１に対応づけられて
おり、この対応関係に基づいてタイマ現在値名称を作成
する。

【０１１７】続いて、上記作成したタイマ現在値名称
「ＴＲＳＳＴＩＭ」とタイマ命令「ＴＯＮ」を、関数型
言語格納装置５０１の所定領域（前回格納した「Ｗ」命
令の次のアドレス）に格納する（ステップＳ１７５）。

【０１１８】これにより、関数型言語格納装置５０１内
には、図２５に示すような関数型言語の記述が格納され
る。尚、上記ステップＳ１７２においてタイマ設定値が
存在しない場合は、ステップＳ１７３〜Ｓ１７５の処理
は行わず直ちにタイマ命令作成処理を終了する。

【０１１９】図１７は、上記ステップＳ１１６における
ビット収集命令作成処理のフローチャートである。同図
において、ビット収集命令作成装置（Ａ命令作成装置）
４４１は、まず、入出力条件格納装置４１２を検索し、
図８に示す格納データから出力条件部ｅの該当列におい
て「Ａ」記号が存在する出力記述行である出力記述行の
番号（Ａ出力行番号）を抽出する。つづいて、出力行情
報格納装置４２２からこのＡ出力行の出力名称部ａに記
述されている出力名称を取り出し、この出力名称を基に
出力ワードメモリのビットベースアドレスを生成する。
そして、これをビットベースアドレス格納装置４４２に
格納する（ステップＳ１７６）。

【０１２０】図６に示す表形式回路記述の場合、上記Ａ
出力行である２行目の出力記述行の出力名称部ａに記述
されている出力名称「ＷＭ００００」からワードメモリ
のビットベースアドレス「Ｍ．００００」を生成し、こ
れをビットベースアドレス格納装置４４２に格納する。

【０１２１】続いて、同じく入出力条件格納装置４１２
を検索し、入力条件部ｆの該当列にワードメモリビット
位置記号（１６進数値）が存在する入力記述行が有るか
否か調べ（ステップＳ１７７）、有る場合にはその入力
記述行の行番号を抽出し、この行番号に該当する名称を
入力論理格納装置４３２から抽出する（ステップＳ１７
８）。上記作成した出力ワードメモリのビットベースア
ドレスのビットディスプレイスメントの部分に上記ワー
ドメモリビット位置記号が示す１６進数値を加えて出力
ワードメモリのビットアドレスを作成する（ステップＳ
１７９）。そして、このビットアドレスに上記抽出した
名称を書き込む命令を作成し、これを図５のビット収集
命令格納装置４４３に格納する（ステップＳ１８０）。

【０１２２】以上の処理により、図６に示す表形式回路
記述の場合、ビット収集命令格納装置４４３には図２６
に示すような２行にわたるビット収集命令が格納され
る。このビット収集命令は、起動条件や運転条件などを
規定するものである。ここで、ワードメモリビット位置
記号が示す１６進数値が「０」である場合には、これら
の条件は出力ワードメモリの第０ビットに格納される。
すなわち、上記出力ワードメモリのビットベースアドレ
ス「Ｍ．００００」に上記１６進数値「０」を加えたア
ドレスに上記条件を格納する。図６に示す回路図では、
起動条件または運転条件である(>=1 (& I.0002 !I.000
3) I.0004) を出力ワードメモリの第０ビットである
Ｍ．００００に書き込むことを指定する回路記述を、出
力条件部ｅの「Ａ」記号、論理部ｄおよび入力条件部ｆ
のワードメモリビット位置記号（１６進数値）とを用い
て可読性よく簡潔に記述できる。

【０１２３】図１８および図１９は、上記ステップＳ１
１７における＆命令作成処理のフローチャートである。
＆命令作成装置４３３は、まず、入出力条件格納装置４
１２を検索し（ステップＳ１８１）、図８に示す格納デ
ータの各列毎に、「○」，「×」またはワードメモリビ
ット位置記号（１６進数値）が複数存在するか否か判別
する（ステップＳ１８２）。

【０１２４】この判別で、上記記号が複数存在すれば、
「＆」命令を関数型言語格納装置５０１の所定領域に格
納し（ステップＳ１８３）、さらに、この「＆」命令を
関数型言語格納装置５０１に格納したことを記憶して
（ステップＳ１８４）、ステップＳ１８５に進む。これ
により、関数型言語格納装置５０１の格納状態は、図２
７に示すようになる。

【０１２５】一方、上記ステップＳ１８２において、検
索した列に「○」，「×」またはワードメモリビット位
置記号（１６進数値）が複数個存在しない場合は、ステ
ップＳ１８３およびＳ１８４の処理を行わず、直ちにス
テップＳ１８５に進む。

【０１２６】続いて、入出力条件格納装置４１２のデー
タ領域を検索（ステップＳ１８５）して図８に示す格納
データから該当列において「○」または「×」のある行
番号を抽出し、図１０に示す入力論理格納装置４３２の
格納データから上記抽出した行番号の入力記述行に記述
されている該当名称を抽出し、この抽出した該当名称を
関数型言語格納装置５０１の所定領域に格納する（ステ
ップＳ１８６）。

【０１２７】次に、上記抽出された入力条件が信号の反
転を示す「×」であったか否か判別し（ステップＳ１８
７）、「×」であれば、上記格納した該当名称がアトム
であるか否か判別する（ステップＳ１８８）。

【０１２８】上記判別で、格納した該当名称がアトムで
あれば、この該当名称の先頭に反転を表す「！」を付加
して（ステップＳ１８９）、ステップＳ１９３へ進む。
一方、上記判別で、格納した該当名称がリストのとき
は、そのリストの関数名が反転命令の「ＮＯＴ」である
か否か判別する（ステップＳ１９０）。関数名が「ＮＯ
Ｔ」であれば、その「ＮＯＴ」関数を取り除くことによ
り、その反転命令「ＮＯＴ」をさらに反転させて（ステ
ップＳ１９１）、ステップＳ１９３へすすむ。関数名が
「ＮＯＴ」でないときは、そのリストを「（ＮＯＴ
）」でくくって「ＮＯＴ」関数として値を反転（ステ
ップＳ１９２）させてステップＳ１９３へ進む。

【０１２９】続いて、図８に示す入出力格納装置４１２
の格納データを基に入力条件部ｆの該当列の各行に記述
されているデータを検索し（ステップＳ１９３）、ワー
ドメモリビット位置記号（１６進数値）が存在する入力
記述行の行番号を抽出する。そして、図２６に示すビッ
ト収集格納装置４４３の格納データから、この抽出した
行番号に対応するビット収集命令を取り出し、これを図
５の関数型言語格納装置５０１の所定領域に格納する
（ステップＳ１９４）。例えば、図６において、ワード
メモリビット位置記号（１６進数値）は、入力記述行の
３行目と６行目に記述されているが、これら各行に記述
されている値はそれぞれ「０」、「１」であるので、図
２６に示すデータの「０」および「１」から入力論理を
取り出してこれを関数型言語格納装置５０１の所定領域
に格納する。

【０１３０】これにより、関数型言語格納装置５０１に
は、図２８に示す状態まで関数型言語が格納される。こ
のように、＆命令は、ある列の入力条件部ｆに「○」，
「×」またはワードメモリビット位置記号（１６進数
値）が複数個存在するときに、それら記号が記述されて
いる入力記述行の各信号・論理式の論理和をとらせる命
令である。

【０１３１】図２０は、上記ステップＳ１１８における
タイマ設定値作成処理のタイムチャートである。タイマ
設定値作成装置４２４は、まず、図９に示す出力行情報
格納装置４２２の格納データを検索し（ステップＳ１９
５）、該当行にタイマ設定値名称が存在するか否か判別
する（ステップＳ１９６）。そして、タイマ設定値名称
が存在すれば、次に、そのタイマ設定値（同図の例では
「ＤＩＡＢＣＤ」）を、関数型言語格納装置５０１の所
定領域に格納する（ステップＳ１９７）。そして、前述
した＆命令作成処理において＆命令の作成が記憶されて
いれば、その＆命令「（＆」の終了を示す「）」を続い
て格納する（ステップＳ１９８）。

【０１３２】なお、＆命令が作成されていなかった場合
は、ステップＳ１９８は行わず直ちにタイマ設定値作成
処理を終了する。また、上記ステップＳ１９５で、タイ
マ設定値名称が存在しない場合にも、直ちにその処理を
終了する。

【０１３３】このようにして上記ステップＳ１９５〜Ｓ
１９８が実行されると、関数型言語格納装置５０１に
は、図２９に示す状態にまで関数型言語が格納される。
図２１は、上記ステップＳ１１９の出力命令処理のフロ
ーチャートである。

【０１３４】出力命令作成装置４２５は、図９に示す出
力行情報格納装置４２２の格納データから、記号
「Ｗ」、「Ｓ」または「Ｒ」が記述されていいる出力記
述行に対応する出力信号名称（この例の場合は、「Ｔ．
ＳＳＴＩＭ」）を抽出し、この信号名称を関数型言語格
納装置５０１の所定領域に格納して（ステップＳ２０
１）、処理を終了する。

【０１３５】この処理により、関数型言語格納装置５０
１には、図３０に示す状態まで、関数型言語が格納され
る。図２２は、上記ステップＳ１２０における監視ワー
ド生成命令作成処理のフローチャートである。

【０１３６】監視ワード生成命令作成装置（Ｆ命令作成
装置）４５１は、まず、入出力条件格納装置４１２を検
索する（ステップＳ２１１）。そして、図８に示す格納
データから出力条件部ｅの該当列において「Ｆ」記号が
存在する出力記述行の行番号を抽出する。また、出力行
情報格納装置４２２から上記「Ｆ」記号が存在する出力
記述行の出力名称部ａに記述されている出力名称（この
場合、ＳＩ０００）を抽出する。さらに、入力条件部ｆ
においてこの抽出した出力名称に対応する出力ワードメ
モリ（監視用ワードメモリ）内でＯＦＦ設定されている
ビットの位置を指定するワードメモリビット位置記号
（１６進数値）を強調表示させるための監視ワード生成
命令を作成する。そして、この命令（ここでは、:=SI00
00 SI0000）を図５の関数型言語格納装置５０１の所定
領域に格納する。

【０１３７】以上の処理により、関数型言語格納装置５
０１には、図７に示す５０１−１０の部分までの関数型
言語が格納される。ここで、上記監視ワード生成命
令「:=SI0000 SI0000 」について説明する。この命令
は、出力ワードメモリＳＩ００００の内容を同一のワー
ドメモリＳＩ００００に代入する動作を表す。この動作
は、同一メモリに対する同一メモリ内容の代入でありＰ
Ｃ上では意味を持たない。しかし、プログラミング装置
（回路図作成・翻訳装置）上では、このメモリのアドレ
スを記憶する必要があるため、このような疑似命令コー
ドを作成する。

【０１３８】また、出力ワードメモリＳＩ００００は、
図６に示す表形式回路記述を表示するモニタ画面上で、
入力条件部ｆにおいて強調表示すべきワードメモリビッ
ト位置記号（１６進数値）を指定するデータを格納す
る。たとえば、オンラインモニタ時に出力ワードメモリ
ＳＩ００００の内容が１６進数「FFFE」であったとする
と、この値は２進数表現では１６桁で表されその最下位
ビットのみが「０」となる（ビット位置０がオフ）。こ
の場合、入力条件部ｆにおいてワードメモリビット位置
記号として「０」が記述されている部分を強調表示す
る。即ち、図６に示す例では、出力条件部ｅにおいて
「Ｆ」記号が設定されている列（４８−１）上の１６進
数値「０」（Ｉ．０００２が記述されている入力記述
行）を、例えば赤色に強調表示する。

【０１３９】一方、出力ワードメモリＳＩ００００の内
容が１６進数「FFFD」であったとすると、この値は２進
数表現では１６桁で表されその最下位ビットから２ビッ
ト目のみが「０」となる（ビット位置１がオフ）。この
場合は、Ｉ．０００５が記述されている行のワードメモ
リビット位置記号（１６進数値）「１」を強調表示す
る。また、出力ワードメモリＳＩ００００の内容が１６
進数「FFFC」であったとすると、この値は２進数表現で
は１６桁で表されその最下位ビットおよび最下位ビット
から２ビット目が「０」となる（ビット位置０および１
がオフ）。この場合、Ｉ．０００２およびＩ．０００５
が記述されている行のワードメモリビット位置記号（１
６進数値）「０」および「１」を共に強調表示する。

【０１４０】図３１は、オンラインモニタ時のモニタ画
面の例である。同図は、列５１に関する処理が実行され
ているときのモニタ画面を示している。このとき、列５
１では、出力記述行「Ｋ」に記述されている記号「Ｆ」
に従って、入力記述行「Ｂ」および「Ｇ」に記述されて
いるワードメモリビット位置記号（１６進数値）が強調
表示されている。ここでは、●印で示している。

【０１４１】上述のように、起動条件や運転条件等は、
出力ワードメモリ上において、ワードメモリビット位置
記号が示す１６進数値に対応するビットに格納されてい
る。例えば、ワードメモリビット位置記号が示す１６進
数値が「０」であれば、上記条件等は、ビットＭ．００
００に格納される。一方、出力条件部ｅにおいて記号
「Ｆ」が記述されている行の名称「ＳＩ００００」に対
応する出力ワードメモリにおいて、たとえば、１６進数
で「FFFE」を設定しておけば、その１６進数値が「０」
であるワードメモリビット位置記号を強調表示させる。
すなわち、出力ワードメモリＳＩ００００に１６進数で
「FFFE」を設定しておけば、ビットＭ．００００が故障
要因となる場合、このビットＭ．００００に関与してい
る入力条件部ｆのワードメモリビット位置記号「０」を
強調表示させることができる。ここで、ワードメモリビ
ット位置記号「０」に対応する論理式は、論理部ｄに記
述されているので、列４８−１に関する処理においてビ
ットＭ．００００が故障要因となる場合には、入力信号
「Ｉ．０００２」、「Ｉ．０００３」または「Ｉ．００
０４」のいれかに原因があることが容易に認識でき、故
障解析を迅速に行うことができる。

【０１４２】このように、図１１に示す全体処理のステ
ップＳ１１１〜Ｓ１２０によって、図６に示す表形式回
路記述の出力条件部ｅ並びに入力条件部ｆの１列目の記
述データに基づく関数型言語変換が行われる。そして、
続くステップＳ１１４〜Ｓ１２０が繰り返されて２列目
以降についても上記変換が行われ、図６の表形式回路記
述が図７に示す関数型言語に変換されて、関数型言語格
納装置５０１に格納される。

【０１４３】以上説明したように、本実施例によれば、
記号「Ａ」およびワードメモリビット位置記号（１６進
数値）を用いることにより、ビットメモリ（Ｉ．０００
２，Ｉ．０００３，Ｉ．０００４，Ｉ．０００５）に割
り付けられた自動運転等の起動条件や運動条件等を、出
力ワードメモリ（Ｍ．００００，Ｍ０００１）に収集す
る記述が容易に可能である。

【０１４４】また、このようにして得られたワードメモ
リの各ビット（Ｍ００００，Ｍ０００１）を使用して起
動条件や運転条件等を作成するための論理を、可読性良
く記述することも可能である。

【０１４５】さらに、上記条件監視用ワードメモリにお
いて故障要因となるワードメモリを強調表示することが
できる。

【０１４６】

【発明の効果】以上説明したように、本発明によれば、
以下の効果が得られる。出力記述行の出力条件部にワー
ドメモリ割付記号を記述することにより、任意のワード
メモリのビットベースアドレスを指定でき、さらに入力
記述行の入力条件部にワードメモリビット位置指定記号
を記述することにより、上記ビットベースアドレスの任
意のビット位置を指定できる。そして、上記ワードメモ
リ割付記号により、このビット位置に論理部の論理演算
結果または入力名称部に名称が記述されている入力信号
を書き込む指定ができるので、自動運転等の起動条件や
運転条件を監視する場合に監視すべき外部入力接点情報
や内部メモリ等の監視情報を１ワードのメモリの中に収
集するための回路記述を小規模な回路で可読性良く表形
式で記述できると共に、上記のようにして監視情報の収
集に用いたワードメモリの任意のビットを用いて起動条
件や運転条件等を監視するための回路をも可読性良く表
形式で記述できる。

【０１４７】また、出力記述行の出力条件部に強調表示
記号を記述することにより、その強調表示記号を記述し
た出力記述行に対応するワードメモリに内容に従って、
所定のワードメモリビット位置記号を強調表示させるこ
とができる。そして、この強調表示に係わる記述は、小
さなスペースで行うことができ、可読性もよい。このた
め、プログラマブルコントローラの動作状態を把握しや
すく、障害等が発生した場合には、迅速に切りわけを行
うことができる。

【０１４８】さらに、上記形式の回路記述における上記
ワードメモリ割付記号及びワードメモリビット位置記号
により指定されるあるワードメモリへのビット収集動作
を、ＰＣ上で実行可能なプログラム命令に自動的に変換
できる。また、強調表示記号を用いて指定されるワード
メモリビット位置記号を強調表示させるための記述をＰ
Ｃ上で実行可能なプログラム命令に自動的に変換でき
る。

【図面の簡単な説明】

【図１】本発明の原理説明図である。

【図２】本発明の一実施例の表形式回路記述の方法を説
明するための図である。

【図３】図２の表形式回路記述と等価な論理回路図であ
る。

【図４】本発明の表形式回路記述に用いる記号を説明す
る図である。

【図５】本発明の一実施例の回路図翻訳装置のブロック
図である。

【図６】表形式回路記述の一具体例を示す図である。

【図７】図６の表形式回路記述と等価なプログラムを示
す図である。

【図８】入出力条件格納装置の状態図である。

【図９】出力行情報格納装置の状態図である。

【図１０】入力論理格納装置の状態図である。

【図１１】全体処理のフローチャートである。

【図１２】入出力条件の抽出処理のフローチャートであ
る。

【図１３】出力行情報の抽出処理のフローチャートであ
る。

【図１４】入力論理の抽出処理のフローチャートであ
る。

【図１５】Ｗ．Ｓ．Ｒ命令作成処理のフローチャートで
ある。

【図１６】タイマ命令作成処理のフローチャートであ
る。

【図１７】ビット収集命令作成処理のフローチャートで
ある。

【図１８】＆命令作成処理のフローチャート（その１）
である。

【図１９】＆命令作成処理のフローチャート（その２）
である。

【図２０】タイマ設定値作成処理のフローチャートであ
る。

【図２１】出力命令作成処理のフローチャートである。

【図２２】監視ワード生成命令作成処理のフローチャー
トである。

【図２３】関数型言語格納装置に格納された関数型言語
を説明する図（その１）である。

【図２４】出力信号名称とタイマ現在値との対応関係を
説明する図である。

【図２５】関数型言語格納装置に格納された関数型言語
を説明する図（その２）である。

【図２６】ビット収集命令格納装置の状態図である。

【図２７】関数型言語格納装置に格納された関数型言語
を説明する図（その３）である。

【図２８】関数型言語格納装置に格納された関数型言語
を説明する図（その４）である。

【図２９】関数型言語格納装置に格納された関数型言語
を説明する図（その５）である。

【図３０】関数型言語格納装置に格納された関数型言語
を説明する図（その６）である。

【図３１】オンラインモニタ時の表示例を示す図であ
る。

【図３２】ラダー図の一例を示す図である。

【図３３】従来の条件表の例を示す図である。

【図３４】真偽値表の図（その１）である。

【図３５】真偽値表の図（その２）である。

【図３６】論理回路の例を示す図である。

【図３７】ラダー図の例を示す図である。

【図３８】論理回路の例を示す図である。

【図３９】条件表を示す図である。

【図４０】論理回路の例を示す図である。

【図４１】ラダー図によるコードメモリへの並べ換えの
記述を説明する図である。

【図４２】ＦＢ図によるワードメモリへの並べ換えを説
明する図である。

【図４３】従来の表形式回路記述によるワードメモリへ
の並換えを説明する図である。

【図４４】ラダー図による起動条件や運転条件を監視す
るためのワードメモリの作成の一例を示す図である。

【符号の説明】

１０ 出力記述行 １１ 出力名称部 １２ 出力条件部 ２０ 入力記述行 ２１ 入力名称部 ２２ 入力条件部 ２３ 論理部 ３１ 出力メモリ ３２ 監視用メモリ ４０１ ソース格納装置 ４１１ 入出力条件抽出装置 ４１２ 入出力条件格納装置 ４１３ Ｗ，Ｓ，Ｒ命令作成装置 ４２１ 出力行抽出装置 ４２２ 出力行情報格納装置 ４２３ タイマ命令作成装置 ４２４ タイマ設定値作成装置 ４２５ 出力命令作成装置 ４３１ 入力論理抽出装置 ４３２ 入力論理格納装置 ４３３ ＆命令作成装置 ４４１ ビット収集命令作成装置（Ａ命令作成装
置） ４４２ ビットベースアドレス格納装置 ４４３ ビット収集命令格納装置 ４５１ 監視ワード生成命令作成装置（Ｆ命令作成
装置） ５０１ 関数型言語格納装置

───────────────────────────────────────────────────── フロントページの続き (72)発明者 乳井 直樹 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 渡辺 悟 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 栃木 勉 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (56)参考文献 特開 平６−149311（ＪＰ，Ａ) 特開 平６−4111（ＪＰ，Ａ) 特開 平２−143301（ＪＰ，Ａ) 実開 昭58−142708（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G05B 19/04 - 19/05

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 プログラマブルコントローラ上で動作す
   るプログラムを記述した回路図を作成する回路図作成装
   置であって、 出力を記述するための複数の出力記述行および該出力に
   対応する入力を記述するための複数の入力記述行から構
   成され、上記各出力記述行が、出力信号の名称を記述す
   る出力名称部および出力条件を記述する出力条件部を有
   し、上記各入力記述行が、入力信号の名称を記述する入
   力名称部および入力条件を記述する入力条件部を有し、
   複数の入力記述行に対して論理回路を記述する論路部が
   設けられており、上記入力条件部および出力条件部がそ
   れぞれ互いに対応する列構造を有しているフォーマット
   の回路図記述用ひな形を格納するひな形格納手段と、 上記出力名称部に出力信号の名称を記述する出力名称入
   力手段と、 上記出力条件部に出力条件を記述する出力条件入力手段
   と、 上記入力名称部に入力信号の名称を記述する入力名称入
   力手段と、 上記論路部において、上記入力名称部に記述された名称
   の信号の入力を意味する入力記号とそれら入力信号に対
   する論理演算を意味する論理演算記号を記述する論理入
   力手段と、 上記出力条件部において、上記入力名称部に名称が記述
   されている入力信号または上記論理部の論理演算結果が
   当該出力記述行に対応する出力メモリに書き込まれてい
   ることを示すメモリ割付記号を記述するメモリ割付記号
   入力手段と、 上記入力条件部において、上記入力名称部に名称が記述
   されている入力信号または上記論理部の論理演算結果を
   上記出力メモリに書き込むときの該出力メモリ内のビッ
   ト位置を指定するビット位置指定記号を記述するビット
   位置指定記号入力手段と、 上記各手段により入力された記号を上記ひな形の回路図
   記述領域と対応づけて格納する記憶手段と、を有し、 上記メモリ割付記号が設定されている出力記述行に対応
   する信号は、そのメモリ割付記号が設定されている列に
   対応する列においてビット位置指定記号が記述されてい
   る行の入力信号または論理演算結果により表されること
   を特徴とする回路図作成装置。
2. 【請求項２】 上記論理部に記述されている論理演算記
   号に基づき上記入力名称部に記述されている名称を用い
   て上記ビット位置指定記号に対応する論理式を作成し、
   該論理式を上記ビット位置指定記号と対応づけて上記記
   憶手段に格納することを特徴とする請求項１に記載の回
   路図作成装置。
3. 【請求項３】 上記出力条件部において、当該出力記述
   行に対応する監視用メモリの内容に基づいて、上記ビッ
   ト位置指定記号の中の該当するものを強調表示させるこ
   とを指定する強調表示記号を記述する手段をさらに有
   し、 上記記憶手段は、強調表示記号を上記形式の回路図記述
   領域に対応づけて格納することを特徴とする請求項１に
   記載の回路図作成装置。
4. 【請求項４】 請求項１に記載の回路図作成装置により
   作成された回路図をプログラマブルコントローラ用の言
   語に翻訳する回路図翻訳装置であって、 上記出力条件部から出力条件を抽出し、上記入力条件部
   から入力条件を抽出してそれぞれ記憶する入出力条件抽
   出・記憶手段と、 上記出力名称部から出力名称を抽出し、これを出力行情
   報として記憶する出力行情報抽出・記憶手段と、 上記論理部に記述されている論理回路を所定の言語に対
   応するステートメントに変換して記憶する入力論理抽出
   ・記憶手段と、 上記入出力条件抽出・記憶手段を参照して上記メモリ割
   付記号が記述されている出力記述行を抽出し、この抽出
   情報から上記出力メモリのベースアドレスを作成すると
   共に、上記入出力条件抽出・記憶手段、上記出力行情報
   抽出・記憶手段および上記入力論理抽出・記憶手段に記
   憶されている抽出情報を読み出し、これらの抽出情報お
   よび上記出力メモリのベースアドレスに基づいて、上記
   メモリビット位置指定記号が指定する上記出力メモリ内
   におけるビットに、該メモリビット位置指定記号が記述
   されている入力記述行に対応する入力信号または上記論
   理部の論理演算結果を書き込むビット収集命令を作成
   し、これを上記記憶手段の所定領域に格納するビット収
   集命令作成手段と、 を有することを特徴とする回路図翻訳装置。
5. 【請求項５】 請求項３に記載の回路図作成装置により
   作成された回路図をプログラマブルコントローラ用の言
   語に翻訳する回路図翻訳装置であって、 上記出力条件部から出力条件を抽出し、上記入力条件部
   から入力条件を抽出してそれぞれ記憶する入出力条件抽
   出・記憶手段と、 上記出力名称部から出力名称を抽出し、これを出力行情
   報として記憶する出力行情報抽出・記憶手段と、 上記入出力条件抽出・記憶手段および上記出力行情報抽
   出・記憶手段を参照して上記強調表示記号が記述されて
   いる出力記述行を抽出し、この抽出した出力記述行に対
   応する監視用メモリの内容に基づいて、上記ビット位置
   指定記号の中の該当記号を強調表示させるための監視ワ
   ード生成命令を作成し、これを上記記憶手段の所定領域
   に格納する監視ワード生成命令作成手段と、 を有することを特徴とする回路図翻訳装置。