JP3353824B2

JP3353824B2 - ネットワーク同期システム及びネットワーク同期方法

Info

Publication number: JP3353824B2
Application number: JP11506299A
Authority: JP
Inventors: 渉土門
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-04-22
Filing date: 1999-04-22
Publication date: 2002-12-03
Anticipated expiration: 2019-04-22
Also published as: DE60013950D1; EP1047213B1; DE60013950T2; EP1047213A3; CA2305226A1; KR20000071781A; JP2000307557A; US6975654B1; EP1047213A2

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＩＥＥＥ１３９４
規格のバスを用いた通信ネットワークにおいて、ネット
ワークの同期を確立するネットワーク同期システム及び
ネットワーク同期方法に関する。

【０００２】

【従来の技術】高性能シリアルバス規格であるＩＥＥＥ
１３９４規格（以下、１３９４と記す）では、パケット
の転送帯域を保証するアイソクロナス転送モードが規定
されている。これは、公称８ｋＨｚのサイクル周波数を
持つサイクルという概念と、このサイクルごとにパケッ
ト転送できる時間を予め獲得する手順とを導入すること
により実現されている。

【０００３】サイクルを管理するために１３９４で規定
されている具体的方法を図１を用いて説明する。サイク
ルの開始は、バスに同報されるサイクルスタートパケッ
トを検出することにより認識される。サイクルスタート
パケットは、バスに一つ設定される、サイクルマスタと
呼ばれるノードにより送信される。サイクルマスタは、
時刻を格納するＣＹＣＬＥ＿ＴＩＭＥレジスタを実装し
ており、このＣＹＣＬＥ＿ＴＩＭＥレジスタを用いてサ
イクルスタートパケットを送信する周期を一定に保つ。

【０００４】１３９４に規定されているＣＹＣＬＥ＿Ｔ
ＩＭＥレジスタのフォーマットを図２に示す。ＣＹＣＬ
Ｅ＿ＴＩＭＥレジスタは、３２ビットのレジスタであ
り、上位７ビットがｓｅｃｏｎｄ＿ｃｏｕｎｔフィール
ド、続く１３ビットがｃｙｃｌｅ＿ｃｏｕｎｔフィール
ド、最下位１２ビットがｃｙｃｌｅ＿ｏｆｆｓｅｔフィ
ールドとそれぞれ呼ばれる。ｃｙｃｌｅ＿ｏｆｆｓｅｔ
フィールドは、公称２４．５７６メガヘルツのクロック
でカウントアップされるカウンタであり、３０７１（１
０進数）までカウントされたら０に戻る。すなわち、サ
イクルの周期である１２５マイクロ秒毎に値が０に戻る
カウンタである。続くｃｙｃｌｅ＿ｃｏｕｎｔフィール
ドは、ｃｙｃｌｅ＿ｏｆｆｓｅｔが０に戻るタイミング
で値が一つカウントアップされるカウンタであり、サイ
クルの数をカウントする。このフィールドは、値が７９
９９（１０進数）までカウントされたら０に戻る。すな
わち、１秒毎に値が０に戻るカウンタである。最上位に
あるｓｅｃｏｎｄ＿ｃｏｕｎｔフィールドは、ｃｙｃｌ
ｅ＿ｃｏｕｎｔが０に戻るタイミングで一つカウントア
ップされるカウンタであり、秒をカウントする。このフ
ィールドは、値が１２７（１０進数）までカウントされ
たら０に戻る。

【０００５】サイクルマスタは、ＣＹＣＬＥ＿ＴＩＭＥ
レジスタのｃｙｃｌｅ＿ｃｏｕｎｔフィールドがインク
リメントされるタイミングでサイクルスタートパケット
の送信を試みる。バス上に転送中のパケットがなければ
サイクルスタートパケットを直ちに送信し、バス上に転
送中のパケットがある場合は、そのパケットの転送が完
了されてからサイクルスタートパケットを送信する。こ
のような制御を行うことにより、サイクルの周期をほぼ
一定に保つ。このサイクルスタートパケットには、サイ
クルスタートパケットをバス上に送信する時のＣＹＣＬ
Ｅ＿ＴＩＭＥレジスタの値が格納されている。サイクル
マスタではないノードは、このサイクルスタートパケッ
トを受信して、自分のＣＹＣＬＥ＿ＴＩＭＥレジスタの
値をサイクルスタートパケットに格納されていた値で上
書きする。こうすることにより、バスに接続される全て
のノードのＣＹＣＬＥ＿ＴＩＭＥレジスタの値がサイク
ルマスタのＣＹＣＬＥ＿ＴＩＭＥレジスタの値に同期さ
れる。

【０００６】サイクルスタートパケットが転送された
ら、予め帯域を獲得したノードがアイソクロナスパケッ
トの送信を開始する。パケットの転送は、アイソクロナ
スギャップというデータ転送の無い期間が検出されてか
らバスの調停を行い、パケット送信権を獲得したノード
から順に行われる。帯域を獲得していた全てのアイソク
ロナスパケットの転送が終了すると、サブアクションギ
ャップという長時間のギャップが検出されてから次のサ
イクルの開始を示すサイクルスタートパケットが検出さ
れるまでの間は、アシンクロナスパケットというベスト
エフォート型パケットの転送期間となる。

【０００７】なお、バスの初期化手順において、最も大
きい値のｐｈｙｓｉｃａｌＩＤが割り当てられたノー
ドがサイクルマスタとなる。

【０００８】一方、複数の１３９４バスを相互に接続
し、異なるバス間でのパケット転送を行うＩＥＥＥ１３
９４ブリッジ（以下、ブリッジと記す）が検討されてい
る。このブリッジを用いることにより、１３９４規格を
用いたネットワークの大規模化や高効率化を図ることが
出来る。ブリッジは、ＩＥＥＥのＰ１３９４．１委員会
で標準化作業が行われている。

【０００９】ブリッジの基本構成を図３に示す。ブリッ
ジは、ポータルとスイッチング・ファブリックとから基
本的に構成される。ポータルは、ブリッジが１３９４バ
スと接続される部分であり、ポータル自身もノードとし
て機能する。またスイッチング・ファブリックは、ブリ
ッジ内部でポータル間のパケット転送を行うためのパケ
ットスイッチである。図３では、２つのポータル（ポー
タル２０とポータル２１）と、これらを相互接続するス
イッチング・ファブリック３０を内蔵するブリッジ１０
が示されているが、一つのブリッジに内蔵されるポータ
ルの数は３つ以上でもよい。ポータル２０とポータル２
１は、それぞれ１３９４バス４０と１３９４バス４１に
接続され、これらのバスの間でパケット転送が可能とな
る。

【００１０】このブリッジを用いて異なるバス間でのア
イソクロナスパケット転送を行う場合、パケット転送経
路上の全てのバスのサイクルの周期を一致させるために
バスを同期させる必要がある。Ｐ１３９４．１委員会で
は、このバス間の同期を確立する方法として、ｇｏ−ｓ
ｌｏｗコマンドとｇｏ−ｆａｓｔコマンドとを用いる方
法を検討している。この方法の詳細はまだ決定されてい
ないが、概念的には以下に示される方法である。

【００１１】既存の１３９４規格と同様に、ブリッジを
用いて複数のバスからネットワークを構成した場合で
も、各バス毎にサイクルマスタが決定され、一つのバス
におけるノード間の同期を司る。既存の１３９４規格で
は、サイクルマスタのＣＹＣＬＥ＿ＴＩＭＥレジスタは
フリーランで動作するのに対し、Ｐ１３９４．１ではサ
イクルマスタ間で同期を確立することにより、ネットワ
ーク上の全てのノードの同期を確立する。この、サイク
ルマスタ間で同期を確立するために用いられるのがｇｏ
−ｓｌｏｗコマンドとｇｏ−ｆａｓｔコマンドである。

【００１２】初めに、ネットワーク全体の時刻の基準と
なるノード（以降、ネットサイクルマスタと記す）が選
出される。ネットサイクルマスタの持つ基準時刻情報
は、何らかの方法でネットワーク上の全てのバスに分配
される。各バスのポータルは、ネットサイクルマスタの
時刻情報と自分が接続されるバスのサイクルマスタ（以
降、ローカルサイクルマスタと記す）の時刻情報とを比
較する。比較の結果、ローカルサイクルマスタの時刻を
遅らせるべきと判断された場合には、ポータルはローカ
ルサイクルマスタにｇｏ−ｓｌｏｗコマンドを送信し、
ローカルローカルサイクルマスタの時刻を進めるべきと
判断された場合には、ポータルはローカルサイクルマス
タにｇｏ−ｆａｓｔコマンドを送信する。ポータルが送
信したこれらのコマンドを受信したローカルサイクルマ
スタは、そのコマンドに従って自分のＣＹＣＬＥ＿ＴＩ
ＭＥレジスタの値を制御する。具体的には、ｇｏ−ｆａ
ｓｔコマンドを受信したらｃｙｃｌｅ＿ｏｆｆｓｅｔフ
ィールドの値に１を加え、ｇｏ−ｓｌｏｗコマンドを受
信したら１を減ずる。この方法により、各バスのサイク
ルの周期を等しく保つことが可能となる。

【００１３】なお、これらのコマンドは各サイクル毎に
（１２５マイクロ秒おきに）遅延無く転送される必要が
あるため、アイソクロナスモードを用いてコマンド転送
が行われる。

【００１４】

【発明が解決しようとする課題】上述した従来のネット
ワーク同期方法では、その方法を実装していない既存の
１３９４機器がバスに接続され、かつサイクルマスタに
選択された場合にはバス間で同期を確立することが出来
ない。従って、従来のネットワーク同期方法では、ブリ
ッジを用いて構成した１３９４ネットワークに既存の１
３９４機器を接続できないという問題があった。さら
に、同期確立のためにアイソクロナス転送の資源を消費
してしまうという問題もあった。

【００１５】本発明は、既存の１３９４機器を接続する
ことが可能で、かつ同期確立のための制御信号をバス上
に送出することのないネットワーク同期システム及びネ
ットワーク同期方法を提供するものである。

【００１６】

【課題を解決するための手段】本発明によるネットワー
ク同期システムは、ＩＥＥＥ１３９４規格のノードの機
能を有し、かつＩＥＥＥ１３９４規格に準拠したバスが
１つ接続されるポータルを複数有するブリッジにより複
数のバスがツリー状に接続されたネットワークにおい
て、複数のバスを相互接続するブリッジの一部であるポ
ータルの中の特定の一つのポータルが、ネットワーク全
体の基準クロック源であり、かつＩＥＥＥ１３９４規格
で規定されるサイクルマスタであるネットワーク・クロ
ック基準ノードとして設定され、ネットワーク・クロッ
ク基準ノードが接続されていないバスでは、その中で該
ネットワーク・クロック基準ノードまでのノードのホッ
プ数が最も少ないポータルが、ネットワーク・クロック
基準ノードのサイクル周波数に自らのサイクル周波数を
同期させるローカル・クロック基準ノードとして各々設
定されていることを特徴とする。

【００１７】本発明による第１のネットワーク同期方法
は、ＩＥＥＥ１３９４規格のノードの機能を有し、かつ
ＩＥＥＥ１３９４規格に準拠したバスが１つ接続される
ポータルを複数有するブリッジにより複数のバスがツリ
ー状に接続されたネットワークにおいて、複数のバスを
相互接続するブリッジの一部であるポータルの中の特定
の一つのポータルを、ネットワーク全体の基準クロック
源であり、かつＩＥＥＥ１３９４規格で規定されるサイ
クルマスタであるネットワーク・クロック基準ノードと
して設定する第１の手順と、ネットワーク・クロック基
準ノードのサイクル周波数に自らのサイクル周波数を同
期させるサイクルマスタであるローカル・クロック基準
ノードを決定する第２の手順と、ネットワーク・クロッ
ク基準ノードとローカル・クロック基準ノードとが、自
らと同じバスに接続される他のポータル全てを非基準ノ
ードに設定する第３の手順と、ネットワーク・クロック
基準ノードと該非基準ノードとが、自らと同じブリッジ
の他のポータル全てを前記ローカル・クロック基準ノー
ドに設定する第４の手順と、を有することを特徴とす
る。

【００１８】本発明による第２のネットワーク同期方法
は、本発明による第１のネットワーク同期方法におい
て、前記第１の手順が、前記ネットワークの管理者によ
り手動で設定されることを特徴とする。

【００１９】本発明による第３のネットワーク同期方法
は、本発明による第１または第２のネットワーク同期方
法のいずれかにおいて、前記ネットワーク・クロック基
準ノードと前記非基準ノードは、自らと同じブリッジの
他のローカル・クロック基準ノード全てに対して同期信
号を送信し、該ローカル・クロック基準ノードは、受信
された該同期信号を用いて自らのサイクル周波数を前記
ネットワーク・クロック基準ノードのサイクル周波数に
同期させることを特徴とする。

【００２０】本発明による第４のネットワーク同期方法
は、本発明による第３のネットワーク同期方法におい
て、前記同期信号は、それを送信するノードのＣＹＣＬ
Ｅ＿ＴＩＭＥレジスタの３２ビット幅の信号であること
を特徴とする。

【００２１】本発明による第５のネットワーク同期方法
は、本発明による第３のネットワーク同期方法におい
て、前記同期信号は、それを送信するノードのＣＹＣＬ
Ｅ＿ＴＩＭＥレジスタの下位２５ビット幅の信号である
ことを特徴とする。

【００２２】本発明による第６のネットワーク同期方法
は、本発明による第３のネットワーク同期方法におい
て、前記同期信号は、それを送信するノードのＣＹＣＬ
Ｅ＿ＴＩＭＥレジスタの下位１２ビット幅の信号である
ことを特徴とする。

【００２３】本発明による第７のネットワーク同期方法
は、本発明による第４から第６のネットワーク同期方法
のいずれかにおいて、前記ローカル・クロック基準ノー
ドは、自らのＣＹＣＬＥ＿ＴＩＭＥレジスタの前記同期
信号と同じビット幅の部分と前記同期信号の値との差が
一定となるように、自らのＣＹＣＬＥ＿ＴＩＭＥレジス
タのｃｙｃｌｅ＿ｏｆｆｓｅｔフィールドに一定数を増
減させる制御を周期的に行うことを特徴とする。

【００２４】本発明による第８のネットワーク同期方法
は、本発明による第３のネットワーク同期方法におい
て、前記同期信号は、それを送信するノードのＣＹＣＬ
Ｅ＿ＴＩＭＥレジスタのｃｙｃｌｅ＿ｏｆｆｓｅｔフィ
ールドの値が予め定められた値となるタイミングで発生
するパルス信号であることを特徴とする。

【００２５】本発明による第９のネットワーク同期方法
は、本発明による第８のネットワーク同期方法におい
て、前記予め定められた値が１０００（１０進数）以上
３０７０（１０進数）以下の整数のうちのいずれかであ
ることを特徴とする。

【００２６】本発明による第１０のネットワーク同期方
法は、本発明による第８または第９のネットワーク同期
方法において、前記ローカル・クロック基準ノードは、
２４．５７６メガヘルツのクロック源でカウントアップ
し、値が３０７１（１０進数）になったら０に戻り、さ
らに前記パルス信号を受信したときには予め定められた
値にセットされるカウンタを備え、該カウンタの値と自
らのＣＹＣＬＥ＿ＴＩＭＥレジスタのｃｙｃｌｅ＿ｏｆ
ｆｓｅｔフィールドの値との差が等しくなるように、該
ｃｙｃｌｅ＿ｏｆｆｓｅｔフィールドに一定数を増減さ
せる制御を周期的に行うことを特徴とする。

【００２７】本発明による第１１のネットワーク同期方
法は、本発明による第７または第１０のネットワーク同
期方法において、前記制御が行われる周期は、前記ロー
カル・クロック基準ノードが有する２４．５７６メガヘ
ルツのクロック源の３０７２（１０進数）クロック分の
時間と等しいことを特徴とする。

【００２８】本発明による第１２のネットワーク同期方
法は、本発明による第８または第９のネットワーク同期
方法において、前記ローカル基準ノードは、前記パルス
信号が受信された時の自らのＣＹＣＬＥ＿ＴＩＭＥレジ
スタのｃｙｃｌｅ＿ｏｆｆｓｅｔフィールドの値が予め
定められた値と等しくなるように該ｃｙｃｌｅ＿ｏｆｆ
ｓｅｔフィールドに一定数を増減させる制御を前記パル
ス信号が受信される度に行うことを特徴とする。

【００２９】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。

【００３０】図４は、本発明によるネットワーク同期方
法の実施の形態を示す図である。本図では、５つの１３
９４バス４０〜４４が、４つのブリッジ１０〜１３によ
りツリー状に接続されて一つのネットワークを構成して
いる。なお、本図では、円がブリッジを表し、その円の
一つの半円が１つのポータルを表している。すなわち、
各ブリッジ１０〜１３はポータルを２つずつ有する。各
ポータルには、便宜上Ａ〜Ｈと名前を付けている。

【００３１】本実施の形態では、ブリッジ１０のポータ
ルＢがネットサイクルマスタに設定され、このネットサ
イクルマスタは、ネットワーク全体の基準クロック源で
あると同時に、自らが接続されるバス４０におけるサイ
クルマスタとして機能する。この状態において、ネット
サイクルマスタが接続されていない各バスでは、ネット
サイクルマスタまでのホップ数が最も小さいポータルが
ローカルサイクルマスタに設定される。ローカルサイク
ルマスタは、ネットサイクルマスタのサイクル周波数に
自分のサイクル周波数を同期させる機能を有し、かつ自
分が接続されたバスにおいてはサイクルマスタとして機
能する。このローカルサイクルマスタの定義に従い、例
えばバス４１では、バスに接続される３つのポータルの
うち、ネットサイクルマスタであるポータルＢとの間の
ホップ数が最も小さいポータルＡがローカルサイクルマ
スタに設定される。同様にバス４２〜４４においては、
ポータルＤ、ポータルＦ、ポータルＨがそれぞれローカ
ルサイクルマスタに設定される。

【００３２】ローカルサイクルマスタは、同一ブリッジ
内のもう一つのポータル（以降、隣接ポータルと記す）
のサイクル周波数に自分のサイクル周波数を同期させ
る。例えば、ポータルＡは、隣接ポータルがネットサイ
クルマスタのポータルＢであるため、後述する方法によ
り、自分のサイクル周波数をポータルＢのそれに同期さ
せることが出来る。一方、ポータルＤの隣接ポータルは
ポータルＣである。このポータルＣはポータルＢと同じ
バス４０に接続されているため、ポータルＢが送信する
サイクルスタートパケットにより、そのサイクル周波数
はポータルＢに同期している。

【００３３】従って、ポータルＤは、隣接ポータルであ
るポータルＣのサイクル周波数に自分のそれを同期させ
ることにより、間接的にポータルＢのサイクル周波数に
同期させることが可能である。ポータルＦおよびポータ
ルＨも、ポータルＤと同様に自分の隣接ポータルのサイ
クル周波数に自分のそれを同期させることにより、間接
的にポータルＢのサイクル周波数に同期させることが出
来る。

【００３４】このようにして、全てのローカルサイクル
マスタのサイクル周波数がネットサイクルマスタ（本例
の場合、ポータルＢ）のそれに同期すれば、他のノード
はサイクルスタートパケットで同期させることが出来る
ため、ネットワーク全体の同期が確立する。

【００３５】以上の方法でローカルサイクルマスタを各
バスに配置すれば、バス上に既存の１３９４機器が接続
されても、全てのバスをネットサイクルマスタのクロッ
クに同期させることが可能である。さらに、同期のため
の制御はブリッジ装置内のポータル間で全て行われるた
め、同期のための制御信号をバス上に転送する必要がな
い。

【００３６】図５は、本実施の形態における、ネットワ
ーク同期のためのポータルの役割決定手順を示すフロー
チャートである。なお、この図では、ネットサイクルマ
スタをＮＣＭ、ローカルサイクルマスタをＬＣＭ、サイ
クルマスタをＣＭと、それぞれ省略して表している。ま
た、ネットサイクルマスタにもローカルサイクルマスタ
にも設定されないポータルを従属ポータルと表してい
る。

【００３７】本実施の形態では、ネットサイクルマスタ
はネットワークの管理者により手動で設定される方法を
適用した。すなわち、各ブリッジ装置にはネットサイク
ルマスタの設定スイッチが備えてあり、管理者がそのス
イッチを設定する。複数のブリッジ装置を用いてネット
ワークを構築する場合には、一つのブリッジ装置のみネ
ットサイクルマスタとして動作するように設定され、残
りの全てのブリッジ装置はネットサイクルマスタとして
動作しないように設定される。

【００３８】以下、図５の手順について説明する。１３
９４規格に定められるバスの初期化手順（ツリーＩＤプ
ロセス並びにセルフＩＤプロセス）が完了したら、ポー
タルは、自分がネットサイクルマスタに設定されている
かどうかをチェックし、ＮＣＭである場合は後述するＮ
ＣＭ手順を行う。同様に、ＬＣＭあるいは従属ポータル
に設定されているかどうかもチェックして、設定されて
いる場合は、後述するＬＣＭ手順・従属ポータル手順を
それぞれ行う。どれにも設定されていないポータルは、
いずれかに設定されるまで待ち、設定完了後にその手順
を行う。

【００３９】ＮＣＭ手順について説明する。ＮＣＭに設
定されたポータルは、初めに自分がバス上でサイクルマ
スタに設定されているかどうかをチェックする。これ
は、自分のＳＴＡＴＥ＿ＣＬＥＡＲレジスタの上位から
２４ビット目にあるｃｍｓｔｒビットをチェックするこ
とにより行われ、このビットが１であればサイクルマス
タであり、０であればサイクルマスタではない。自分が
サイクルマスタではないことが検出された場合は、自分
がサイクルマスタとなるための後述する手順を行う。自
分がサイクルマスタであることが検出された場合は、初
めに自分の隣接ポータルをＬＣＭに設定し、続いて自分
が接続されているバス上の自分以外の全てのポータルを
従属ポータルに設定する手順を行う。

【００４０】前述の、自分がサイクルマスタとなるため
の手順を説明する。自分がサイクルマスタとなるために
は、１３９４規格に定められるＰＨＹｃｏｎｆｉｇｕ
ｒａｔｉｏｎパケットを用いる。ＰＨＹｃｏｎｆｉｇ
ｕｒａｔｉｏｎパケットのフォーマットを図６に示す。
このパケットは６４ビット長であり、後半３２ビットは
前半３２ビットを反転させた冗長ビットである。ＮＣＭ
は、Ｒビットを１にセットし、かつｐｈｙ＿ＩＤフィー
ルドに自分のｐｈｙｓｉｃａｌ＿ＩＤを記述したＰＨＹ
ｃｏｎｆｉｇｕｒａｔｉｏｎパケットを送信する。Ｔ
ビットおよびｇａｐ＿ｃｎｔフィールドは別の目的で使
用されるフィールドであるため、ここでは説明しない。
送信されたＰＨＹｃｏｎｆｉｇｕｒａｔｉｏｎパケッ
トはバス上の全てのノードにより受信される。この時ｐ
ｈｙ＿ＩＤフィールドにより指定されたノードは、次回
のバス初期化手順において、ルートに設定される。１３
９４規格では、サイクルマスタの能力があるルートがサ
イクルマスタとして動作するよう規定されているため、
上記ＰＨＹｃｏｎｆｉｇｕｒａｔｉｏｎパケットの送
信後にバスの初期化手順を強制的に開始させることによ
り、ＮＣＭに設定されたノードをサイクルマスタにする
ことが可能である。

【００４１】続いて、ＬＣＭ手順について説明する。Ｌ
ＣＭも、ＮＣＭと同様にサイクルマスタとして動作する
必要があるため、自分がサイクルマスタではないことが
検出された場合は、前述の手順と同じ手順によりサイク
ルマスタとなる。サイクルマスタであることが確認され
たら、自分が接続されているバス上の自分以外の全ての
ポータルを従属ポータルに設定する手順を行う。

【００４２】続いて、従属ポータル手順について説明す
る。従属ポータルが行うべき手順は、隣接ポータルをＬ
ＣＭに設定することのみである。

【００４３】以上の手順をネットワーク上の全てのポー
タルが独立して行うことにより、全てのポータルがＮＣ
ＭまたはＬＣＭ、従属ポータルに設定される、以降、隣
接ポータル間でサイクル同期制御を行うことにより、ネ
ットワーク全体の同期が確立する。

【００４４】なお、本実施の形態では、図５に示される
フローチャートの代わりに図７に示されるフローチャー
トを用いることも可能である。これは、ＮＣＭが行うべ
き手順がＬＣＭの手順と従属ポータルの手順の両方であ
ることと、ＮＣＭが行うサイクル同期制御の動作が従属
ポータルと同じであることとを利用して、冗長な部分を
削除したものである。すなわち、ＮＣＭに設定されたポ
ータルを従属ポータルとしても設定しておくことによ
り、ＮＣＭに設定されたポータルは、従属ポータルの手
順を完了してからＬＣＭの手順を行う。このような手順
を行うことにより、役割設定のために実装されるソフト
ウェアのサイズをより小さくすることが可能である。

【００４５】また、本実施の形態においてはＮＣＭの設
定を管理者によるマニュアル設定としたが、ブリッジ間
でネゴシエーションを行って、一つのＮＣＭを自動的に
選出する手順にこの部分を置き換えることも可能であ
る。

【００４６】図８は、本発明の実施の形態において適用
された、ポータル間の第１のサイクル同期制御系のブロ
ック図である。本図は、図４におけるブリッジ１２のポ
ータルＥとポータルＦとの間の同期制御系を示している
が、図４のブリッジ１１およびブリッジ１３における同
期制御系も同様の構成である。さらに、図４のブリッジ
１０も、ネットサイクルマスタであるポータルＢは、図
８において従属ポータルであるポータルＥと同じ同期制
御系を有している。

【００４７】従属ポータルであるポータルＥは、物理層
ＬＳＩ７１とリンク層ＬＳＩ６１、２４．５７６ＭＨｚ
±１００ｐｐｍの共振周波数を持つ水晶振動子８１を有
し、それぞれ図に示されるように接続されている。物理
層ＬＳＩ７１からリンク層ＬＳＩ６１へは水晶振動子８
１の共振周波数の２倍の周波数であるＳＣＬＫ１３１が
リンク層のクロック源として供給される。ただし、リン
ク層ＬＳＩに内蔵され、ＣＹＣＬＥ＿ＴＩＭＥレジスタ
に格納される時刻情報を生成するサイクルタイマ９１は
２４．５７６ＭＨｚで動作するため、ＳＣＬＫ１３１を
分周回路１２１で１／２の周波数に分周したクロック
が、サイクルタイマ９１に入力される。一方、ＬＣＭで
あるポータルＦも、物理層ＬＳＩ７０および水晶振動子
８０と、サイクルタイマ９０および分周回路１２０を内
蔵したリンク層ＬＳＩ６０を有し、それぞれポータルＥ
と同様に接続されて動作している。ポータルＦのリンク
層ＬＳＩ６０には、サイクル同期を確立するための減算
回路１００と比較回路１１０とが内蔵されている。

【００４８】なお、ポータルＥのリンク層ＬＳＩ６１に
も減算回路および比較回路が内蔵されているが、これら
の回路はポータルがＬＣＭに設定されたときのみ有効に
動作するため、本図では省略されている。

【００４９】この例では、サイクル同期を確立するため
の同期信号として、ＣＹＣＬＥ＿ＴＩＭＥレジスタの下
位１２ビットであるｃｙｃｌｅ＿ｏｆｆｓｅｔフィール
ドの値がそのままポータル６０に送信された。リンク層
ＬＳＩ６０では、減算回路１００においてポータルＥの
ｃｙｃｌｅ＿ｏｆｆｓｅｔの値からポータルＦのｃｙｃ
ｌｅ＿ｏｆｆｓｅｔの値の減算が行われ、その計算結果
が比較回路１１０に入力された。比較回路１１０では、
図９に示される仕様に従って比較処理を行い、その結果
をサイクルタイマ９０に向けて送信した。すなわち、減
算結果が正の時は０１（２ビット）、０のときは００
（２ビット）、負の時は１０（２ビット）という値を出
力した。なお、比較回路１１０にはサイクルタイマ９０
からパルス信号を入力する端子が備えられており、この
端子にパルスが入力されている時間帯のみ信号を出力す
る仕様となっている。サイクルタイマ９０は、自身のｃ
ｙｃｌｅ＿ｏｆｆｓｅｔフィールドの値が０の時に比較
回路１１０に向けてパルスを送信する仕様となってお
り、従って１２５マイクロ秒周期で比較結果を出力する
仕様になっている。

【００５０】サイクルタイマ９０は、比較回路１１０か
ら０１（２ビット）を受信すると、自身のサイクル周波
数が遅いと判断してｃｙｃｌｅ＿ｏｆｆｓｅｔの値に１
を加える。また、１０（２ビット）を受信すると、自身
のサイクル周波数が速いと判断してｃｙｃｌｅ＿ｏｆｆ
ｓｅｔの値から１を減ずる。００（２ビット）を受信し
た場合には何も行わない。以上の制御動作を行うことに
より、ポータルＦのサイクル周波数がポータルＥのそれ
に同期されることが確認される。

【００５１】なお、図９の比較処理仕様では減算回路１
００の出力値０を比較処理のしきい値としているが、こ
れに変更を加え、両ポータルのｃｙｃｌｅ＿ｏｆｆｓｅ
ｔの値に一定のオフセットを持たせることも可能であ
る。あるいは、図９の比較処理仕様はそのままとし、サ
イクルタイマ９０から比較回路１１０に入力されるパル
ス信号の出力タイミング仕様を変更することにより、同
様の効果を得ることもできる。

【００５２】以上述べた第１のサイクル同期制御系で
は、ＣＹＣＬＥ＿ＴＩＭＥレジスタのｃｙｃｌｅ＿ｏｆ
ｆｓｅｔフィールドのみを従属ポータルからＬＣＭに送
信しているため、両ポータルのＣＹＣＬＥ＿ＴＩＭＥレ
ジスタのｓｅｃｏｎｄ＿ｃｏｕｎｔフィールドおよびｃ
ｙｃｌｅ＿ｃｏｕｎｔフィールドの値の差は不定であ
る。これに対する第１の変形例として、これらのフィー
ルドも併せて従属ポータルからＬＣＭに送信する構成を
とれば、サイクル周波数の同期を確立するのと同時にこ
れらのフィールドの値の差を制御することも可能であ
る。例えば、ＣＹＣＬＥ＿ＴＩＭＥレジスタの下位２５
ビットを従属ポータルからＬＣＭに送信し、減算回路で
この２５ビット分の差を計算し、その値が予め定められ
た値となるような制御を加えれば、ｃｙｃｌｅ＿ｃｏｕ
ｎｔフィールドまでを制御することが可能である。ま
た、ＣＹＣＬＥ＿ＴＩＭＥレジスタの３２ビット分全て
を送信すれば、全てのフィールドの値を制御することも
可能である。

【００５３】さらに、第１のサイクル同期制御系の第２
の変形例として、図１０に示される制御系を内蔵したリ
ンク層ＬＳＩを用いてもよい。この場合、比較回路１１
０は、サイクルタイマ９０からパルス信号を入力したタ
イミングにおいて、隣接ポータルから入力されたｃｙｃ
ｌｅ＿ｏｆｆｓｅｔの値を用いて比較処理を行う。比較
演算の仕様を図１１に示す。この構成とした場合、図８
の構成と比べて減算回路を用いる必要がない。

【００５４】図１２は、本発明による実施の形態におけ
る第２のサイクル同期制御系を示す。図８に示される第
１のサイクル同期制御系と同じ物理層ＬＳＩおよび水晶
振動子を用い、サイクル同期制御系を内蔵するリンク層
ＬＳＩのみを交換した。

【００５５】従属ポータルであるポータルＥのリンク層
ＬＳＩ６１は、パルス発生回路１４０を備えている。こ
れは、サイクルタイマ９１から出力されるｃｙｃｌｅ＿
ｏｆｆｓｅｔフィールドの値が予め定められた値となっ
たタイミングで同期パルス１５０を出力する機能を備え
る。ｃｙｃｌｅ＿ｏｆｆｓｅｔの値は０から３０７１ま
での整数値であるが、同期パルス１５０を出力するタイ
ミングとしては、ｃｙｃｌｅ＿ｏｆｆｓｅｔの値が１０
００以上３０７０以下の値の中から選ばれた。これは、
この範囲をはずれるｃｙｃｌｅ＿ｏｆｆｓｅｔの値がカ
ウントされないサイクルがあり得るためである。例え
ば、ポータルＥが接続されるバス４１のサイクルマスタ
であるポータルＡのクロック周波数がポータルＥのそれ
より高い場合には、ポータルＡが送信するサイクルスタ
ートパケットに格納されていたＣＹＣＬＥ＿ＴＩＭＥレ
ジスタの値を上書きすることによって、ｃｙｃｌｅ＿ｏ
ｆｆｓｅｔの値が３０７１とならないサイクルが存在し
うる。あるいは、アシンクロナスパケットのトラフィッ
クによりサイクルスタートパケットの送出タイミングが
最大４２マイクロ秒程度（ｃｙｃｌｅ＿ｏｆｆｓｅｔ換
算で最大１０００程度）遅れる可能性があるため、ｃｙ
ｃｌｅ＿ｏｆｆｓｅｔが０以上１０００以下の値におい
ても、値をとらないサイクルが発生しうる。従って、毎
サイクル確実に同期パルスを出力させるために、同期パ
ルス発生タイミングを上述の仕様とした。

【００５６】一方、ＬＣＭのリンク層ＬＳＩ６０は、サ
イクル周波数制御の目的で、３０７２進カウンタ１６０
が実装された。これは、ポータルＥのサイクルタイマの
ｃｙｃｌｅ＿ｏｆｆｓｅｔの値を擬似的に再現する目的
で実装されたカウンタであり、１）分周回路１２０から
出力される約２５ＭＨｚのクロックに同期してカウント
アップする、２）カウンタの値が３０７１になったら０
に戻る、３）同期パルス１５０が入力されると予め定め
られた値にセットされる、という３つの特徴を有してい
る。この３０７２進カウンタ１６０の出力を比較回路１
１０に入力し、サイクルタイマ９０からパルス信号を入
力したときの比較結果をサイクルタイマ９０にフィード
バックすることにより、サイクル周波数の同期制御が行
われる。

【００５７】実際に、１）サイクルタイマ９１のｃｙｃ
ｌｅ＿ｏｆｆｓｅｔの値が３０７０のときにパルス発生
回路が同期パルス１５０を出力する、２）同期パルス１
５０が入力されると、３０７２進カウンタ１６０の値は
３０７０にセットされる、３）サイクルタイマ９０は、
ｃｙｃｌｅ＿ｏｆｆｓｅｔの値が０のときにパルス信号
を比較回路１１０に出力する、４）比較回路１１０は、
図１１に示される仕様の比較演算を行う、という設定に
より動作を評価したところ、正常なサイクル周波数同期
が確認された。さらに、上記１）から４）の設定を適宜
変更することにより、両ポータルの持つｃｙｃｌｅ＿ｏ
ｆｆｓｅｔの値の差分が変更可能であることも確認され
た。

【００５８】なお、この第２のサイクル同期制御系で
は、図１３に示される制御系を内蔵したリンク層ＬＳＩ
をポータルＦで用いることも可能である。ここでは、サ
イクルタイマ９０から出力されるｃｙｃｌｅ＿ｏｆｆｓ
ｅｔと同期パルス１５０とを比較回路１１０に入力す
る。同期パルス１５０が比較回路１１０に入力された時
のｃｙｃｌｅ＿ｏｆｆｓｅｔの値と図１１に示される比
較演算仕様を用いて同期制御が行われた。このように、
ＬＣＭ側制御系に３０７２進カウンタを用いなくても、
同期パルスを用いたサイクル同期制御を行うことが出来
る。

【００５９】

【発明の効果】以上述べたように本発明によれば、既存
の１３９４機器が接続された環境においても全てのバス
が同期したネットワークを構築することが可能である。
さらに、同期のための制御信号をバス上に転送する必要
がないため、ネットワークの帯域を効率的に利用するこ
とが可能である。

【図面の簡単な説明】

【図１】ＩＥＥＥ１３９４規格で規定されているサイク
ルの管理方法を説明する図である。

【図２】ＩＥＥＥ１３９４規格で規定されているＣＹＣ
ＬＥ＿ＴＩＭＥレジスタのフォーマットを示す図であ
る。

【図３】ＩＥＥＥ１３９４ブリッジの基本構成を示す図
である。

【図４】本発明の実施の形態を示す図である。

【図５】本発明の実施の形態における、ネットワーク同
期のためのポータルの役割決定手順を表すフローチャー
トである。

【図６】ＰＨＹｃｏｎｆｉｇｕｒａｔｉｏｎパケット
のフォーマットを示す図である。

【図７】本発明の実施の形態における、ポータルの役割
決定手順の変形例を示すフローチャートである。

【図８】本発明の実施の形態において適用された、ポー
タル間の第１のサイクル同期制御系のブロック図であ
る。

【図９】図８の比較回路１１０が行う比較処理の仕様を
表した図である。

【図１０】本発明の実施の形態における第１のサイクル
同期制御系の第２の変形例で用いられたリンク層ＬＳＩ
の構成を示す図である。

【図１１】図１０に示される比較演算回路１１０の比較
演算仕様を示す図である。

【図１２】本発明の実施の形態における第２のサイクル
同期制御系を示す図である。

【図１３】第２のサイクル同期制御系の変形例で用いら
れたリンク層ＬＳＩの構成を示す図である。

【符号の説明】

１０、１１、１２、１３：ブリッジ２０、２１：ポータル３０：スイッチング・ファブリック４０、４１、４２、４３、４４：１３９４バス５０、５１：ノード６０、６１：リンク層ＬＳＩ７０、７１：物理層ＬＳＩ８０、８１：水晶振動子９０、９１：サイクルタイマ１００：減算回路１１０：比較回路１２０、１２１：分周回路１３０、１３１：ＳＣＬＫ１４０：パルス発生回路１５０：同期パルス１６０：３０７２進カウンタ

フロントページの続き (56)参考文献特開平９−284874（ＪＰ，Ａ) 特開平４−275737（ＪＰ，Ａ) 特開平３−106245（ＪＰ，Ａ) 特開平11−261579（ＪＰ，Ａ) 特開平11−266236（ＪＰ，Ａ) 特開2000−32030（ＪＰ，Ａ) ＴａｋａｓｈｉＳａｔｏ，ＳｙｎｃｈｒｏｎｉｚｉｎｇＣｙｃｌｅＭａｓｔｅｒｔｏＥｘｔｅｒｎａｌＴｉｍｉｎｇＩｎｆｏｒｍａｔｉｏｎｖｉａＣｙｃｌｅＳｌａｖｅ，ＩＥＥＥＰ1394．１Ｄｏｃｕｍｅｎｔｓ，1998年１月26日，ＢＲ008ｒ00，１ −14，ＵＲＬ，ｈｔｔｐ：／／ｇｒｏｕｐｅｒ．ｉｅｅｅ．ｏｒｇ／ｇｒｏｕｐｓ／1394／１／Ｄｏｃｕｍｅｎｔｓ／ＢＲ008ｒ00．ｐｄｆ (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 7/00 H04L 12/28 H04L 12/40

Claims

(57)【特許請求の範囲】

【請求項１】ＩＥＥＥ１３９４規格のノードの機能を有
し、かつＩＥＥＥ１３９４規格に準拠したバスが１つ接
続されるポータルを複数有するブリッジにより複数のバ
スがツリー状に接続されたネットワークにおいて、複数のバスを相互接続するブリッジの一部であるポータ
ルの中の特定の一つのポータルが、ネットワーク全体の
基準クロック源であり、かつＩＥＥＥ１３９４規格で規
定されるサイクルマスタであるネットワーク・クロック
基準ノードとして設定され、前記ネットワーク・クロック基準ノードが接続されてい
ないバスでは、その中で該ネットワーク・クロック基準
ノードまでのノードのホップ数が最も少ないポータル
が、ネットワーク・クロック基準ノードのサイクル周波
数に自らのサイクル周波数を同期させるローカル・クロ
ック基準ノードとして各々設定されていることを特徴と
するネットワーク同期システム。
【請求項２】ＩＥＥＥ１３９４規格のノードの機能を有
し、かつＩＥＥＥ１３９４規格に準拠したバスが１つ接
続されるポータルを複数有するブリッジにより複数のバ
スがツリー状に接続されたネットワークにおいて、複数のバスを相互接続するブリッジの一部であるポータ
ルの中の特定の一つのポータルを、ネットワーク全体の
基準クロック源であり、かつＩＥＥＥ１３９４規格で規
定されるサイクルマスタであるネットワーク・クロック
基準ノードとして設定する第１の手順と、前記ネットワーク・クロック基準ノードのサイクル周波
数に自らのサイクル周波数を同期させるサイクルマスタ
であるローカル・クロック基準ノードを決定する第２の
手順と、前記ネットワーク・クロック基準ノードと前記ローカル
・クロック基準ノードとが、自らと同じバスに接続され
る他のポータル全てを非基準ノードに設定する第３の手
順と、前記ネットワーク・クロック基準ノードと該非基準ノー
ドとが、自らと同じブリッジの他のポータル全てを前記
ローカル・クロック基準ノードに設定する第４の手順
と、を有することを特徴とするネットワーク同期方法。
【請求項３】前記第１の手順が、前記ネットワークの管
理者により手動で設定されることを特徴とする、請求項
２に記載のネットワーク同期方法。
【請求項４】前記ネットワーク・クロック基準ノードと
前記非基準ノードは、自らと同じブリッジの他のローカ
ル・クロック基準ノード全てに対して同期信号を送信
し、該ローカル・クロック基準ノードは、受信された該
同期信号を用いて自らのサイクル周波数を前記ネットワ
ーク・クロック基準ノードのサイクル周波数に同期させ
ることを特徴とする、請求項２または請求項３のいずれ
かに記載のネットワーク同期方法。
【請求項５】前記同期信号は、それを送信するノードの
ＣＹＣＬＥ＿ＴＩＭＥレジスタの３２ビット幅の信号で
あることを特徴とする、請求項４に記載のネットワーク
同期方法。
【請求項６】前記同期信号は、それを送信するノードの
ＣＹＣＬＥ＿ＴＩＭＥレジスタの下位２５ビット幅の信
号であることを特徴とする、請求項４に記載のネットワ
ーク同期方法。
【請求項７】前記同期信号は、それを送信するノードの
ＣＹＣＬＥ＿ＴＩＭＥレジスタの下位１２ビット幅の信
号であることを特徴とする、請求項４に記載のネットワ
ーク同期方法。
【請求項８】前記ローカル・クロック基準ノードは、自
らのＣＹＣＬＥ＿ＴＩＭＥレジスタの前記同期信号と同
じビット幅の部分と前記同期信号の値との差が一定とな
るように、自らのＣＹＣＬＥ＿ＴＩＭＥレジスタのｃｙ
ｃｌｅ＿ｏｆｆｓｅｔフィールドに一定数を増減させる
制御を周期的に行うことを特徴とする、請求項５から請
求項７のいずれかに記載のネットワーク同期方法。
【請求項９】前記同期信号は、それを送信するノードの
ＣＹＣＬＥ＿ＴＩＭＥレジスタのｃｙｃｌｅ＿ｏｆｆｓ
ｅｔフィールドの値が予め定められた値となるタイミン
グで発生するパルス信号であることを特徴とする、請求
項４に記載のネットワーク同期方法。
【請求項１０】前記予め定められた値が１０００（１０
進数）以上３０７０（１０進数）以下の整数のうちのい
ずれかであることを特徴とする、請求項９に記載のネッ
トワーク同期方法。
【請求項１１】前記ローカル・クロック基準ノードは、
２４．５７６メガヘルツのクロック源でカウントアップ
し、値が３０７１（１０進数）になったら０に戻り、さ
らに前記パルス信号を受信したときには予め定められた
値にセットされるカウンタを備え、該カウンタの値と自
らのＣＹＣＬＥ＿ＴＩＭＥレジスタのｃｙｃｌｅ＿ｏｆ
ｆｓｅｔフィールドの値との差が等しくなるように、該
ｃｙｃｌｅ＿ｏｆｆｓｅｔフィールドに一定数を増減さ
せる制御を周期的に行うことを特徴とする、請求項９ま
たは請求項１０に記載のネットワーク同期方法。
【請求項１２】前記制御が行われる周期は、前記ローカ
ル・クロック基準ノードが有する２４．５７６メガヘル
ツのクロック源の３０７２（１０進数）クロック分の時
間と等しいことを特徴とする、請求項８または請求項１
１に記載のネットワーク同期方法。
【請求項１３】前記ローカル基準ノードは、前記パルス
信号が受信された時の自らのＣＹＣＬＥ＿ＴＩＭＥレジ
スタのｃｙｃｌｅ＿ｏｆｆｓｅｔフィールドの値が予め
定められた値と等しくなるように該ｃｙｃｌｅ＿ｏｆｆ
ｓｅｔフィールドに一定数を増減させる制御を前記パル
ス信号が受信される度に行うことを特徴とする、請求項
９または請求項１０に記載のネットワーク同期方法。