JP3384744B2 - Coring circuit - Google Patents
Coring circuitInfo
- Publication number
- JP3384744B2 JP3384744B2 JP11843498A JP11843498A JP3384744B2 JP 3384744 B2 JP3384744 B2 JP 3384744B2 JP 11843498 A JP11843498 A JP 11843498A JP 11843498 A JP11843498 A JP 11843498A JP 3384744 B2 JP3384744 B2 JP 3384744B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- current
- output
- voltage
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007423 decrease Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、小レベルの入力信
号に対しては出力信号が発生せず、大レベルの入力信号
に対しては出力信号が発生するコアリング回路に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a coring circuit which does not generate an output signal for a low level input signal but generates an output signal for a high level input signal.
【0002】[0002]
【従来の技術】信号中の微小なノイズを除去するノイズ
キャンセラーなどを利用されるコアリング回路が知られ
ている。コアリング回路は、小レベルの入力信号に対し
ては出力信号が発生せず、大レベルの入力信号に対して
は出力信号が発生する。2. Description of the Related Art A coring circuit using a noise canceller for removing minute noise in a signal is known. The coring circuit does not generate an output signal for a low level input signal but generates an output signal for a high level input signal.
【0003】そのようなコアリング回路として図2の回
路が考えられる。As such a coring circuit, the circuit shown in FIG. 2 can be considered.
【0004】図2の入力端子100からの入力信号は、
第1差動増幅器101と第2差動増幅器102とに印加
される。第1差動増幅器101と第2差動増幅器102
の出力信号は合成されて出力端子103に発生する。The input signal from the input terminal 100 of FIG.
It is applied to the first differential amplifier 101 and the second differential amplifier 102. First differential amplifier 101 and second differential amplifier 102
The output signals of 1 are combined and generated at the output terminal 103.
【0005】第1差動増幅器101は、トランジスタの
エミッタ側に各々ダイオードを備えており、その入力ダ
イナミックレンジが広く設定されている。又、第2差動
増幅器102は、トランジスタのエミッタ側に負荷が存
在せず、その入力ダイナミックレンジが狭く設定されて
いる。The first differential amplifier 101 is provided with a diode on the emitter side of each transistor, and its input dynamic range is set wide. The second differential amplifier 102 has no load on the emitter side of the transistor, and its input dynamic range is set narrow.
【0006】又、第1差動増幅器101の動作電流源の
電流値は、第2差動増幅器102の動作電流源の電流値
に比べて十分に大きく設定する。The current value of the operating current source of the first differential amplifier 101 is set sufficiently larger than the current value of the operating current source of the second differential amplifier 102.
【0007】さらに、第2差動増幅器102には位相反
転を行うトランジスタ104、105が配置されている
ので、第2差動増幅器102の出力信号は逆位相で第1
差動増幅器101の出力信号と加算される。Further, since the transistors 104 and 105 for inverting the phase are arranged in the second differential amplifier 102, the output signal of the second differential amplifier 102 has the opposite phase to the first phase.
It is added to the output signal of the differential amplifier 101.
【0008】その結果、第2差動増幅器102がリニア
領域で動作しているときには、第2差動増幅器102の
出力信号と第1差動増幅器101の出力信号がキャンセ
ルされあい、出力信号が発生しなくなる。この領域は、
入力信号レベルが小さい時に生ずる。As a result, when the second differential amplifier 102 is operating in the linear region, the output signal of the second differential amplifier 102 and the output signal of the first differential amplifier 101 are canceled and an output signal is generated. Will not do. This area is
It occurs when the input signal level is low.
【0009】そして、入力信号のレベルが大きくなると
第2差動増幅器102の出力信号の影響は、第1差動増
幅器101の出力信号レベルに対して無視されるように
なり、入力信号に比例した出力信号が出力端子103に
発生する。When the level of the input signal increases, the influence of the output signal of the second differential amplifier 102 becomes negligible with respect to the output signal level of the first differential amplifier 101, which is proportional to the input signal. An output signal is generated at the output terminal 103.
【0010】[0010]
【発明が解決しようとする課題】しかしながら、図2の
回路では多くの素子数と電流源を必要とするという問題
があった。However, the circuit of FIG. 2 has a problem that a large number of elements and a current source are required.
【0011】[0011]
【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、小レベルの入力信号に
対しては出力信号が発生せず、大レベルの入力信号に対
しては出力信号が発生するコアリング回路であって、交
流入力信号を発生する信号電流源と、該信号電流源の出
力電流が一端に供給され他端に第1の基準電圧が印加さ
れるバイアス抵抗と、該バイアス抵抗の前記一端に接続
される出力端子と、該出力端子の電圧と第2の基準電圧
とのレベル比較を行い、その差に応じた出力電流を前記
出力端子に供給するコンパレータとを備えたことを特徴
とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and does not generate an output signal for a small level input signal, but does not generate an output signal for a large level input signal. A coring circuit for generating an output signal, a signal current source for generating an AC input signal, and a bias for supplying an output current of the signal current source to one end and applying a first reference voltage to the other end. A comparator for comparing the level of a resistance and an output terminal connected to the one end of the bias resistor with a voltage of the output terminal and a second reference voltage, and supplying an output current corresponding to the difference to the output terminal. It is characterized by having and.
【0012】[0012]
【発明の実施の形態】本発明のコアリング回路を図1を
用いて説明する。図1において、1は交流入力信号を発
生する信号電流源、2は該信号電流源1の出力電流が一
端に供給され他端に第1の基準電圧源3からの第1の基
準電圧が印加されるバイアス抵抗、4は該バイアス抵抗
2の前記一端に接続される出力端子、5は該出力端子4
の電圧と第1の基準電圧源3からの第1の基準電圧との
レベル比較を行い、その差に応じた出力電流を前記出力
端子4に供給するコンパレータである。DESCRIPTION OF THE PREFERRED EMBODIMENTS The coring circuit of the present invention will be described with reference to FIG. In FIG. 1, 1 is a signal current source for generating an AC input signal, and 2 is an output current of the signal current source 1 supplied to one end and a first reference voltage from a first reference voltage source 3 is applied to the other end. Bias resistor 4 is an output terminal connected to the one end of the bias resistor 2, and 5 is an output terminal 4
Is compared with the first reference voltage from the first reference voltage source 3, and an output current corresponding to the difference is supplied to the output terminal 4.
【0013】尚、コンパレータ5には第1の基準電圧源
3からの第1の基準電圧が印加されているが、第1の基
準電圧近傍の電圧が異なる別の基準電圧を印加してもよ
い。Although the first reference voltage from the first reference voltage source 3 is applied to the comparator 5, another reference voltage having a different voltage in the vicinity of the first reference voltage may be applied. .
【0014】信号電流源1の出力電流は、コアリングの
対象となる交流入力電流である。交流入力電流は、バイ
アス抵抗2に流れ出力端子4の電圧を上下させる。出力
端子4には第1の基準電圧源3からバイアス抵抗2を介
して直流電圧Vrefが印加されている。The output current of the signal current source 1 is an AC input current which is a target of coring. The AC input current flows through the bias resistor 2 to raise or lower the voltage at the output terminal 4. The DC voltage Vref is applied to the output terminal 4 from the first reference voltage source 3 via the bias resistor 2.
【0015】出力端子4の電圧は、直流電圧Vrefを
中心に前記交流入力電流とバイアス抵抗2との積の電圧
で変化する。The voltage at the output terminal 4 changes with the product of the AC input current and the bias resistor 2 centered on the DC voltage Vref.
【0016】今、信号電流源1の出力電流がゼロであり
無信号状態であったとする。すると、出力端子4の電圧
は、電圧Vrefとなる。出力端子4の電圧Vref
は、抵抗6を介してトランジスタ7のベースに印加され
る。トランジスタ7は、コンパレータ5を構成する。一
方、コンパレータ5のトランジスタ8のベースには第1
の基準電圧源3からの直流電圧Vrefが印加されてい
る。このため、コンパレータ5はバランス状態となり、
トランジスタ9のコレクタ電流とトランジスタ7のコレ
クタ電流とは等しくなる。この2つの電流が等しいと点
Aから抵抗6に流れたり、逆方向に流れる電流はなくな
る。It is now assumed that the output current of the signal current source 1 is zero and there is no signal. Then, the voltage of the output terminal 4 becomes the voltage Vref. Output terminal 4 voltage Vref
Is applied to the base of the transistor 7 via the resistor 6. The transistor 7 constitutes the comparator 5. On the other hand, the base of the transistor 8 of the comparator 5 has a first
The DC voltage Vref from the reference voltage source 3 is applied. Therefore, the comparator 5 is in a balanced state,
The collector current of the transistor 9 and the collector current of the transistor 7 become equal. When these two currents are equal, no current flows from the point A to the resistor 6 or in the opposite direction.
【0017】すなわち、コンパレータ5は出力端子4の
電圧に対して影響を与えない。That is, the comparator 5 does not affect the voltage of the output terminal 4.
【0018】次にこの状態から、信号電流源1の出力電
流が小レベルで発生したとする。この小レベルとは、出
力信号が発生せずいわゆる不感状態のレベルとする。Next, assume that the output current of the signal current source 1 is generated at a small level from this state. The small level is a so-called dead state level in which an output signal is not generated.
【0019】いま、小レベルの電流が信号電流源1から
バイアス抵抗2に流れたとする。すると、出力端子4の
電圧が上昇しようとする。該電圧は、抵抗6を介してト
ランジスタ7のベースに印加される。すると、トランジ
スタ7のベース電圧がトランジスタ8のベース電圧より
も高くなり、トランジスタ7のコレクタ電流が増加し、
トランジスタ8のコレクタ電流が低下する。トランジス
タ9は、電流ミラー回路を構成しているので、トランジ
スタ9のコレクタにはトランジスタ8のコレクタ電流と
等しい電流が流れる。このため、トランジスタ7は不足
分の電流を抵抗6から吸引する。It is now assumed that a small level current flows from the signal current source 1 to the bias resistor 2. Then, the voltage of the output terminal 4 tries to rise. The voltage is applied to the base of the transistor 7 via the resistor 6. Then, the base voltage of the transistor 7 becomes higher than the base voltage of the transistor 8, and the collector current of the transistor 7 increases,
The collector current of the transistor 8 decreases. Since the transistor 9 constitutes a current mirror circuit, a current equal to the collector current of the transistor 8 flows through the collector of the transistor 9. Therefore, the transistor 7 draws the shortage current from the resistor 6.
【0020】その結果、出力端子4の電圧が上昇しよう
としても該電圧は、コンパレータ5の働きにより制限さ
れ上昇しない。As a result, even if the voltage of the output terminal 4 tries to rise, the voltage is limited by the action of the comparator 5 and does not rise.
【0021】次に、小レベルの電流がバイアス抵抗2か
ら信号電流源1に流れたとする。すると、出力端子4の
電圧が低下しようとする。該電圧は、抵抗6を介してト
ランジスタ7のベースに印加される。すると、トランジ
スタ7のベース電圧がトランジスタ8のベース電圧より
も低くなり、トランジスタ8のコレクタ電流が増加し、
トランジスタ7のコレクタ電流が低下する。トランジス
タ9は、電流ミラー回路を構成しているので、トランジ
スタ9のコレクタにはトランジスタ8のコレクタ電流と
等しい電流が流れる。このため、トランジスタ9はトラ
ンジスタ7に流し込めない電流を抵抗6に流す。Next, assume that a small level current flows from the bias resistor 2 to the signal current source 1. Then, the voltage of the output terminal 4 tends to decrease. The voltage is applied to the base of the transistor 7 via the resistor 6. Then, the base voltage of the transistor 7 becomes lower than the base voltage of the transistor 8, and the collector current of the transistor 8 increases,
The collector current of the transistor 7 decreases. Since the transistor 9 constitutes a current mirror circuit, a current equal to the collector current of the transistor 8 flows through the collector of the transistor 9. Therefore, the transistor 9 causes a current that cannot flow to the transistor 7 to flow through the resistor 6.
【0022】その結果、出力端子4の電圧が低下しよう
としても該電圧は、コンパレータ5の働きにより制限さ
れ低下しない。As a result, even if the voltage of the output terminal 4 is about to decrease, the voltage is limited by the function of the comparator 5 and does not decrease.
【0023】この出力端子4の電圧を制限する働きは、
コンパレータ5を構成する動作電流源10の電流値で制
限される。すなわち、点Aに流れる最大電流値は、動作
電流源10の電流値でさだまり、不感帯の幅を決定す
る。The function of limiting the voltage of the output terminal 4 is
It is limited by the current value of the operating current source 10 that constitutes the comparator 5. That is, the maximum current value flowing at the point A is determined by the current value of the operating current source 10, and determines the width of the dead zone.
【0024】従って、図1の回路によれば、小レベルの
入力信号に対しては出力信号を発生しなくさせることが
できる。Therefore, according to the circuit of FIG. 1, it is possible to prevent the output signal from being generated for the input signal of a small level.
【0025】次に、信号電流源1の出力電流が大レベル
で発生したとする。すると、この場合にも出力端子4の
電圧は、供給される入力電流の向きと量により発生す
る。同時に、コンパレータ5も動作する。入力信号レベ
ルが大きいので、コンパレータ5は直ちに動作する。し
かしながら、動作電流源10の電流値を信号電流源1の
出力電流に比べて十分に小さくしておけば、その影響は
無視できる。Next, it is assumed that the output current of the signal current source 1 is generated at a large level. Then, in this case as well, the voltage of the output terminal 4 is generated depending on the direction and amount of the supplied input current. At the same time, the comparator 5 also operates. Since the input signal level is high, the comparator 5 operates immediately. However, if the current value of the operating current source 10 is made sufficiently smaller than the output current of the signal current source 1, the effect can be ignored.
【0026】その結果、図1の回路によれば、小レベル
の入力信号に対しては出力信号が発生せず、大レベルの
入力信号に対しては出力信号が発生するコアリング回路
が得られる。As a result, according to the circuit of FIG. 1, there is obtained a coring circuit in which an output signal is not generated for a small level input signal and an output signal is generated for a large level input signal. .
【0027】[0027]
【発明の効果】本発明によれば、小レベルの入力信号に
対しては出力信号が発生せず、大レベルの入力信号に対
しては出力信号が発生するコアリング回路が得られる。According to the present invention, it is possible to obtain a coring circuit in which an output signal is not generated for a low level input signal and an output signal is generated for a high level input signal.
【0028】又、本発明によれば、素子数と電流源の削
減が可能となる。Further, according to the present invention, it is possible to reduce the number of elements and the number of current sources.
【図1】本発明のコアリング回路を示す図である。FIG. 1 is a diagram showing a coring circuit of the present invention.
【図2】従来のコアリング回路を示す図である。FIG. 2 is a diagram showing a conventional coring circuit.
1 信号電流源 2 バイアス抵抗 3 基準電圧源 4 出力端子 5 コンパレータ 1 Signal current source 2 Bias resistance 3 Reference voltage source 4 output terminals 5 comparator
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−36678(JP,A) 特開 平3−1604(JP,A) 特開 平6−315097(JP,A) 特開 昭58−120311(JP,A) (58)調査した分野(Int.Cl.7,DB名) H03G 11/00 ─────────────────────────────────────────────────── ─── Continuation of front page (56) Reference JP-A-2-36678 (JP, A) JP-A-3-1604 (JP, A) JP-A-6-315097 (JP, A) JP-A-58- 120311 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H03G 11/00
Claims (2)
が発生せず、大レベルの入力信号に対しては出力信号が
発生するコアリング回路であって、 交流入力信号を発生する信号電流源と、 該信号電流源の出力電流が一端に供給され他端に第1の
基準電圧が印加されるバイアス抵抗と、 該バイアス抵抗の前記一端に接続される出力端子と、 該出力端子の電圧と第2の基準電圧とのレベル比較を行
い、その差に応じた出力電流を前記出力端子に供給する
コンパレータとを備えたことを特徴とするコアリング回
路。1. A signal current for generating an AC input signal, which is a coring circuit that does not generate an output signal for a low level input signal and generates an output signal for a high level input signal. Source, an output current of the signal current source is supplied to one end and a first reference voltage is applied to the other end, an output terminal connected to the one end of the bias resistor, and a voltage of the output terminal And a second reference voltage for level comparison, and a comparator for supplying an output current corresponding to the difference to the output terminal.
号が発生せず、大レベルの入力信号に対しては出力信号
が発生するコアリング回路であって、 交流入力信号を発生する信号電流源と、 該信号電流源の出力電流が一端に供給され他端に第1の
基準電圧が印加されるバイアス抵抗と、 該バイアス抵抗の前記一端に接続される出力端子と、 該出力端子の電圧と前記第1の基準電圧とのレベル比較
を行い、その差に応じた出力電流を前記出力端子に供給
するコンパレータとを備えたことを特徴とするコアリン
グ回路。2. A coring circuit that does not generate an output signal for a low level input signal and generates an output signal for a high level input signal, and a signal current that generates an AC input signal. Source, an output current of the signal current source is supplied to one end and a first reference voltage is applied to the other end, an output terminal connected to the one end of the bias resistor, and a voltage of the output terminal And a comparator for performing level comparison between the first reference voltage and the first reference voltage and supplying an output current corresponding to the difference to the output terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11843498A JP3384744B2 (en) | 1998-04-28 | 1998-04-28 | Coring circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11843498A JP3384744B2 (en) | 1998-04-28 | 1998-04-28 | Coring circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11312940A JPH11312940A (en) | 1999-11-09 |
| JP3384744B2 true JP3384744B2 (en) | 2003-03-10 |
Family
ID=14736551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11843498A Expired - Fee Related JP3384744B2 (en) | 1998-04-28 | 1998-04-28 | Coring circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3384744B2 (en) |
-
1998
- 1998-04-28 JP JP11843498A patent/JP3384744B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11312940A (en) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6600302B2 (en) | Voltage stabilization circuit | |
| JPH06189583A (en) | Sensefet and high-speed amplifier | |
| US4437023A (en) | Current mirror source circuitry | |
| JPH03201818A (en) | Comparing circuit | |
| JPH05150848A (en) | Power supply circuit | |
| US6236268B1 (en) | High-gain amplifier having a limited output dynamic range | |
| KR890004672B1 (en) | Multiplication circuit | |
| JP3404209B2 (en) | Transimpedance amplifier circuit | |
| JP3095838B2 (en) | Amplifier circuit | |
| JP3384744B2 (en) | Coring circuit | |
| JP3178716B2 (en) | Maximum value output circuit, minimum value output circuit, maximum value minimum value output circuit | |
| JPH09321555A (en) | Differential amplifier for semiconductor integrated circuit | |
| JPH05180875A (en) | Divided load-current detector | |
| JPH0220164B2 (en) | ||
| JP2621798B2 (en) | Level detection circuit | |
| JP3484050B2 (en) | Current mirror circuit | |
| EP1263129A1 (en) | DC feedback control circuit | |
| JP2830516B2 (en) | Current comparator | |
| JPH06232654A (en) | Operational amplifier circuit | |
| JP3063345B2 (en) | Saturation prevention circuit | |
| JPH0786843A (en) | Amplifier circuit | |
| JP2596125Y2 (en) | Operational amplifier circuit | |
| KR950008954B1 (en) | Comparison circuit with hysteresis characteristics | |
| JPH0216042B2 (en) | ||
| JPH0653747A (en) | Noise reduction circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091227 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101227 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111227 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121227 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131227 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |