JP3390495B2 - Ｍｉｍ構造素子およびその製造方法 - Google Patents
Ｍｉｍ構造素子およびその製造方法Info
- Publication number
- JP3390495B2 JP3390495B2 JP21374493A JP21374493A JP3390495B2 JP 3390495 B2 JP3390495 B2 JP 3390495B2 JP 21374493 A JP21374493 A JP 21374493A JP 21374493 A JP21374493 A JP 21374493A JP 3390495 B2 JP3390495 B2 JP 3390495B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- insulating layer
- layer
- electron
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/312—Cold cathodes having an electric field perpendicular to the surface thereof
- H01J2201/3125—Metal-insulator-Metal [MIM] emission type cathodes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高品質な絶縁層を必要
とするＭＩＭ構造電子デバイス、例えば電子源に用いら
れる。
とするＭＩＭ構造電子デバイス、例えば電子源に用いら
れる。
【０００２】
【従来の技術】金属−絶縁層−金属の積層構造は、ＭＩ
ＭダイオードやＭＩＭ電子放出素子等において鍵となる
部分であり、特に絶縁層の膜質を高めてリーク電流を低
減したり、絶縁耐圧を高めることが求められている。以
下、電子放出素子を例に従来の技術を説明する。
ＭダイオードやＭＩＭ電子放出素子等において鍵となる
部分であり、特に絶縁層の膜質を高めてリーク電流を低
減したり、絶縁耐圧を高めることが求められている。以
下、電子放出素子を例に従来の技術を説明する。
【０００３】図２にＭＩＭ構造を電子放出素子として動
作させた時の原理図を示す。上部電極１１と下部電極１
３との間に電圧を印加すると、絶縁層１２内の電界のた
め、下部電極１３中のフェルミ準位近傍の電子はトンネ
ル現象により障壁を透過し、絶縁層１２，上部電極１１
の伝導帯へ出現する。これらの電子のうち、上部電極１
１の仕事関数φ以上のエネルギーを有する電子は、真空
中に放出されることになる。現在までに、Ａｕ−Ａｌ2
Ｏ3−Ａｌ構造においてこの原理による電子放出が観測
されている。この電子源は、上部電極１１の表面が環境
ガスの付着により汚染して仕事関数φが変化しても電子
放出特性には大きな影響がない、などの電子源として優
れた性質を有しており、新型電子源として期待されてい
る。
作させた時の原理図を示す。上部電極１１と下部電極１
３との間に電圧を印加すると、絶縁層１２内の電界のた
め、下部電極１３中のフェルミ準位近傍の電子はトンネ
ル現象により障壁を透過し、絶縁層１２，上部電極１１
の伝導帯へ出現する。これらの電子のうち、上部電極１
１の仕事関数φ以上のエネルギーを有する電子は、真空
中に放出されることになる。現在までに、Ａｕ−Ａｌ2
Ｏ3−Ａｌ構造においてこの原理による電子放出が観測
されている。この電子源は、上部電極１１の表面が環境
ガスの付着により汚染して仕事関数φが変化しても電子
放出特性には大きな影響がない、などの電子源として優
れた性質を有しており、新型電子源として期待されてい
る。
【０００４】この電子源を製作する際は、絶縁層の作製
が重要なポイントである。絶縁層の作製方法には、絶縁
層構成物質の蒸着や、酸素ガス雰囲気中で金属蒸着させ
る反応性蒸着法の他に、下部電極１１を酸化液中で陽極
酸化法により酸化する方法が用いられている。Ａｕ−Ａ
ｌ2Ｏ3−Ａｌ構造の電子放出素子を陽極酸化法で形成す
る際、陽極酸化速度を決める化成電流密度を０.２５Ａ
／ｍ2と小さくすると、電子放出特性が向上することが
報告されている。（ヴィド・クーシェ・マンス，４５
巻，ナンバー２５３，２３３〜２４９頁，１９９０年，
Vide CouchesMinces, Vol. 45, No. 253, pp. 233 − 2
49 (1990)）。
が重要なポイントである。絶縁層の作製方法には、絶縁
層構成物質の蒸着や、酸素ガス雰囲気中で金属蒸着させ
る反応性蒸着法の他に、下部電極１１を酸化液中で陽極
酸化法により酸化する方法が用いられている。Ａｕ−Ａ
ｌ2Ｏ3−Ａｌ構造の電子放出素子を陽極酸化法で形成す
る際、陽極酸化速度を決める化成電流密度を０.２５Ａ
／ｍ2と小さくすると、電子放出特性が向上することが
報告されている。（ヴィド・クーシェ・マンス，４５
巻，ナンバー２５３，２３３〜２４９頁，１９９０年，
Vide CouchesMinces, Vol. 45, No. 253, pp. 233 − 2
49 (1990)）。
【０００５】
【発明が解決しようとする課題】ＭＩＭ電子放出素子の
性能を表す特性として、上部電極１１−下部電極１３と
の間にダイオード電圧を印加した際に、上部電極１１−
下部電極１３との間に流れる電流（ダイオード電流Ｉ
ｄ）と上部電極１１から真空中に放出される放出電流Ｉ
ｅとの比（放出比）、Ｉｅ／Ｉｄがある。放出比が大き
いほど効率が良い電子放出素子である。しかし、上記の
作製方法で得られたＭＩＭ電子放出素子では、（１／１
０5）オーダーの低い放出比しか得られなかった。
性能を表す特性として、上部電極１１−下部電極１３と
の間にダイオード電圧を印加した際に、上部電極１１−
下部電極１３との間に流れる電流（ダイオード電流Ｉ
ｄ）と上部電極１１から真空中に放出される放出電流Ｉ
ｅとの比（放出比）、Ｉｅ／Ｉｄがある。放出比が大き
いほど効率が良い電子放出素子である。しかし、上記の
作製方法で得られたＭＩＭ電子放出素子では、（１／１
０5）オーダーの低い放出比しか得られなかった。
【０００６】このように、放出比が低くなる原因は、下
部電極１３と絶縁層１２との界面の障壁をトンネリング
により透過した電子のうち大部分が、絶縁層１２内の伝
導帯中を通過する際に結晶格子との散乱などによりエネ
ルギーを失い、上部電極１１と真空界面の障壁（仕事関
数φ）を越せなくなってしまうためである。また、絶縁
層１２の膜質がさらに悪い場合には、トンネリングによ
る透過以外にリーク電流も流れる。リーク電流は絶縁層
１２内の導電性経路をオーミックに流れるものなので、
運動エネルギーが低く、電子放出には寄与しない。この
ように、ＭＩＭ電子放出素子における放出比が低い原因
は、絶縁層の膜質が悪いためであった。
部電極１３と絶縁層１２との界面の障壁をトンネリング
により透過した電子のうち大部分が、絶縁層１２内の伝
導帯中を通過する際に結晶格子との散乱などによりエネ
ルギーを失い、上部電極１１と真空界面の障壁（仕事関
数φ）を越せなくなってしまうためである。また、絶縁
層１２の膜質がさらに悪い場合には、トンネリングによ
る透過以外にリーク電流も流れる。リーク電流は絶縁層
１２内の導電性経路をオーミックに流れるものなので、
運動エネルギーが低く、電子放出には寄与しない。この
ように、ＭＩＭ電子放出素子における放出比が低い原因
は、絶縁層の膜質が悪いためであった。
【０００７】本発明は、絶縁層の膜質を向上させて、電
子放出素子においては放出比を高め、その他のＭＩＭ構
造素子においてはリーク電流の低減など素子特性の向上
を図ることを目的とする。
子放出素子においては放出比を高め、その他のＭＩＭ構
造素子においてはリーク電流の低減など素子特性の向上
を図ることを目的とする。
【０００８】
【課題を解決するための手段】陽極酸化の際の化成電流
密度を０.１Ａ／ｍ2以下にして、酸化速度を０.２nm／m
in 以下にすることにより、絶縁層の膜質を向上させる
ことができる。これをＭＩＭ電子放出素子に適用する
と、放出比は１×(１／１０3）となり、従来よりも１桁
高めることができる。
密度を０.１Ａ／ｍ2以下にして、酸化速度を０.２nm／m
in 以下にすることにより、絶縁層の膜質を向上させる
ことができる。これをＭＩＭ電子放出素子に適用する
と、放出比は１×(１／１０3）となり、従来よりも１桁
高めることができる。
【０００９】
【作用】下部電極１３としてＡｌを用いて、それを陽極
酸化してＡｌ2Ｏ3からなる絶縁層１２を形成し、さらに
上部電極１１を形成してＭＩＭ電子放出素子を作製す
る。下部電極１３，上部電極１１の膜厚はそれぞれ１
５，１０ｎｍ程度である。この膜厚は一例であることは
言うまでもない。絶縁層１２の膜厚は３〜１０ｎｍ程度
である。
酸化してＡｌ2Ｏ3からなる絶縁層１２を形成し、さらに
上部電極１１を形成してＭＩＭ電子放出素子を作製す
る。下部電極１３，上部電極１１の膜厚はそれぞれ１
５，１０ｎｍ程度である。この膜厚は一例であることは
言うまでもない。絶縁層１２の膜厚は３〜１０ｎｍ程度
である。
【００１０】この陽極酸化過程を詳述する。化成液とし
ては、例えば、１〜３％の酒石酸水溶液をアンモニア水
で中和し、エチレングリコールで希釈したものを用い
る。この化成液にＡｌの下部電極１３を陽極として、白
金線を陰極として挿入し、両者の間に一定電流Ｉ0を流
す。化成液に浸っている下部電極１３の面積Ｓ(すなわ
ち、酸化される面積）でＩ0 を除した、Ｊ0＝Ｉ0／Ｓ
（化成電流密度）により酸化の速度が支配される。
ては、例えば、１〜３％の酒石酸水溶液をアンモニア水
で中和し、エチレングリコールで希釈したものを用い
る。この化成液にＡｌの下部電極１３を陽極として、白
金線を陰極として挿入し、両者の間に一定電流Ｉ0を流
す。化成液に浸っている下部電極１３の面積Ｓ(すなわ
ち、酸化される面積）でＩ0 を除した、Ｊ0＝Ｉ0／Ｓ
（化成電流密度）により酸化の速度が支配される。
【００１１】図３に陽極酸化時の、陽極−陰極間電圧
（化成電圧Ｖ）と陽極−陰極間に流れる電流との関係を
示した。縦軸は化成電流密度Ｊをとった。酸化の初期で
は、外部回路で化成電流密度ＪをＪ0 に保つ。すると、
化成電圧Ｖは上昇を続ける。化成電圧Ｖが所望の膜厚に
対応する電圧値に達したところで（図３中のＡ点）、外
部回路を定電流回路から定電圧回路を切り替える。する
と、化成電流密度Ｊが徐々に低下していく。Ｊが十分小
さくなったら、陽極酸化プロセスを終了する。
（化成電圧Ｖ）と陽極−陰極間に流れる電流との関係を
示した。縦軸は化成電流密度Ｊをとった。酸化の初期で
は、外部回路で化成電流密度ＪをＪ0 に保つ。すると、
化成電圧Ｖは上昇を続ける。化成電圧Ｖが所望の膜厚に
対応する電圧値に達したところで（図３中のＡ点）、外
部回路を定電流回路から定電圧回路を切り替える。する
と、化成電流密度Ｊが徐々に低下していく。Ｊが十分小
さくなったら、陽極酸化プロセスを終了する。
【００１２】ここで、Ａｌを陽極とした場合を例にし
て、陽極酸化中の陽極表面での反応を述べる。化成液中
の酸化剤Ｏｘは、次の反応によりＡｌから電子を引き抜
く。
て、陽極酸化中の陽極表面での反応を述べる。化成液中
の酸化剤Ｏｘは、次の反応によりＡｌから電子を引き抜
く。
【００１３】
【化１】
【００１４】ここで、(Ａｌ+)は遊離したＡｌ+ イオン
ではなく、電極上で電子が不足した状態にある原子を示
す。すると、化成液中の種々の化学種との反応により、
ＡｌxＯy(ＯＨ)z(ｘ，ｙ，ｚは整数または小数）で表さ
れるような化合物が生成する。さらに電極反応：
ではなく、電極上で電子が不足した状態にある原子を示
す。すると、化成液中の種々の化学種との反応により、
ＡｌxＯy(ＯＨ)z(ｘ，ｙ，ｚは整数または小数）で表さ
れるような化合物が生成する。さらに電極反応：
【００１５】
【化２】
【００１６】によって、Ａｌがさらに酸化される。この
プロセスのくり返しにより、Ａｌが３価まで酸化される
と、熱力学的に安定な状態であるＡｌ2Ｏ3になる。した
がって、酸化プロセスを十分ゆっくりと進行させれば、
熱力学的に安定なＡｌ2Ｏ3が得られるが、速度が速い
と、酸化膜中にＡｌxＯy(ＯＨ)z という不完全な形の化
合物が残ってしまう。これは、膜質を劣化させる。ま
た、酸化速度を速くすると、酸化膜中にピンホール等も
できやすい。これは上部金属１１−下部電極１３間のリ
ーク電流を増加させることになる。
プロセスのくり返しにより、Ａｌが３価まで酸化される
と、熱力学的に安定な状態であるＡｌ2Ｏ3になる。した
がって、酸化プロセスを十分ゆっくりと進行させれば、
熱力学的に安定なＡｌ2Ｏ3が得られるが、速度が速い
と、酸化膜中にＡｌxＯy(ＯＨ)z という不完全な形の化
合物が残ってしまう。これは、膜質を劣化させる。ま
た、酸化速度を速くすると、酸化膜中にピンホール等も
できやすい。これは上部金属１１−下部電極１３間のリ
ーク電流を増加させることになる。
【００１７】（化１），（化２）の反応が起こると、Ａ
ｌ電極から化成液に電子が移動するので、陽極−陰極間
に電流が流れる。逆に言うと、外部回路に電流を流さな
ければ、（化１），（化２）の反応が起こらないので、
酸化プロセスは進行しない。これが、化成電流密度Ｊ0
を小さくすることにより、酸化速度を遅くし、膜質の向
上を実現する原理である。
ｌ電極から化成液に電子が移動するので、陽極−陰極間
に電流が流れる。逆に言うと、外部回路に電流を流さな
ければ、（化１），（化２）の反応が起こらないので、
酸化プロセスは進行しない。これが、化成電流密度Ｊ0
を小さくすることにより、酸化速度を遅くし、膜質の向
上を実現する原理である。
【００１８】図４は、上記の方法で作製した電子放出素
子について放出比を測定した結果である。横軸には、化
成電流密度Ｊ0 をとってある。この図から明らかなよう
に、Ｊ0＞０.１Ａ／ｍ2では、放出比にバラツキも多
く、値も低い。Ｊ0≦０.１Ａ／ｍ2とすると放出比のバ
ラツキが小さくなり、１×（１／１０4）以上という高
い放出比が再現性よく得られるようになっている。さら
に、１×(１／１０3）という高い放出比が得られる場合
もある。これは、Ｊ0≦０.１Ａ／ｍ2 では、酸化速度が
十分に遅いために、熱力学支配に近い状況になっている
ために、バラツキが少なく、高品質な絶縁膜ができるこ
とを示している。
子について放出比を測定した結果である。横軸には、化
成電流密度Ｊ0 をとってある。この図から明らかなよう
に、Ｊ0＞０.１Ａ／ｍ2では、放出比にバラツキも多
く、値も低い。Ｊ0≦０.１Ａ／ｍ2とすると放出比のバ
ラツキが小さくなり、１×（１／１０4）以上という高
い放出比が再現性よく得られるようになっている。さら
に、１×(１／１０3）という高い放出比が得られる場合
もある。これは、Ｊ0≦０.１Ａ／ｍ2 では、酸化速度が
十分に遅いために、熱力学支配に近い状況になっている
ために、バラツキが少なく、高品質な絶縁膜ができるこ
とを示している。
【００１９】図５は、化成電流密度Ｊ0 と酸化速度との
関係を示したものである。ここで酸化速度とは、図３で
酸化開始後から時刻Ａまでの時間をｔ1 、酸化膜膜厚を
ｄとした時、ｄ／ｔ1として定義している。上記のメカ
ニズムから予想されるように、酸化速度と化成電流密度
とはほぼ比例している。図５からわかるように、Ｊ0＜
０.１Ａ／ｍ2という条件は、酸化速度を０.２ｎｍ／min
以下にすることに他ならない。
関係を示したものである。ここで酸化速度とは、図３で
酸化開始後から時刻Ａまでの時間をｔ1 、酸化膜膜厚を
ｄとした時、ｄ／ｔ1として定義している。上記のメカ
ニズムから予想されるように、酸化速度と化成電流密度
とはほぼ比例している。図５からわかるように、Ｊ0＜
０.１Ａ／ｍ2という条件は、酸化速度を０.２ｎｍ／min
以下にすることに他ならない。
【００２０】Ｊ0 と酸化速度とがほぼ比例するので、Ｊ
0＝０.０００１Ａ／ｍ2 にすると酸化速度は、０.００
０２ｎｍ／minとなり、２ｎｍ酸化するのに１６０時間
要するようになる。これだけ長時間にわたって陽極酸化
を続けると、逆に化成液中の残留不純物の影響により膜
質の劣化が起こる。したがって、化成電流密度は、０.
０００１＜Ｊ0＜０.１Ａ／ｍ2の範囲に設定するとよ
い。
0＝０.０００１Ａ／ｍ2 にすると酸化速度は、０.００
０２ｎｍ／minとなり、２ｎｍ酸化するのに１６０時間
要するようになる。これだけ長時間にわたって陽極酸化
を続けると、逆に化成液中の残留不純物の影響により膜
質の劣化が起こる。したがって、化成電流密度は、０.
０００１＜Ｊ0＜０.１Ａ／ｍ2の範囲に設定するとよ
い。
【００２１】なお、前述のように酸化速度は電極から流
れる電流、すなわち外部回路を流れる電流で支配されて
いるので、図３に示したデータは使用する化成液の種類
に依存しない。したがって、化成液として、例えば、酒
石酸アンモニウム水溶液や、クエン酸アンモニウム水溶
液，シュウ酸アンモニウム水溶液などを用いた場合も上
記の化成電流密度の条件は同じである。
れる電流、すなわち外部回路を流れる電流で支配されて
いるので、図３に示したデータは使用する化成液の種類
に依存しない。したがって、化成液として、例えば、酒
石酸アンモニウム水溶液や、クエン酸アンモニウム水溶
液，シュウ酸アンモニウム水溶液などを用いた場合も上
記の化成電流密度の条件は同じである。
【００２２】前述のように、ＭＩＭ電子放出素子におけ
る放出比は、絶縁層の膜質の良否を示す指標にもなって
いるので、本発明によって作られたＭＩＭ構造素子は、
電子放出素子以外、たとえばＭＩＭダイオードなどの場
合でも特性の向上を図ることができる。
る放出比は、絶縁層の膜質の良否を示す指標にもなって
いるので、本発明によって作られたＭＩＭ構造素子は、
電子放出素子以外、たとえばＭＩＭダイオードなどの場
合でも特性の向上を図ることができる。
【００２３】
【実施例】本発明の一実施例を図１を用いて説明する。
絶縁性の基板１４上に下部電極１３としてＡｌを１５ｎ
ｍ形成する。Ａｌの形成には、例えばＲＦマグネトロン
スパッタリングを用いる。これを前述の組成の化成液に
いれて、白金線を陰極として陽極酸化を行う。化成電流
密度Ｊ0は、０.０５Ａ／ｍ2 に制限する。この陽極酸化
により絶縁層１２が形成できる。次に、ＳｉＯ2 やＡｌ
2Ｏ3などの絶縁体を化学気相蒸着法（ＣＶＤ法）などに
より５０ｎｍ程度の膜厚で蒸着し、保護層１５とする。
続いて、ＲＦマグネトロンスパッタリングや蒸着法によ
りＡｕを５ｎｍ程度成膜し、上部電極１１とする。さら
に、５０ｎｍ程度のＡｕ，Ａｌなどを蒸着して電極端子
１６とする。このようにして作製したＭＩＭ型電子放出
素子を、真空度１×(１／１０7）Torr程度の真空槽内に
いれて、下部電極１３をアース電位として、電極端子１
６、すなわち、上部電極１１に＋５〜７Ｖ程度の電圧を
印加すると、下部電極１３から上部電極１１に向かって
トンネル電流が流れ、真空中に電子放出が起こる。な
お、本実施例において、下部電極１３として高配向膜、
または単結晶膜を用いると、それを陽極酸化して形成し
た絶縁層１２の特性は一層向上し、より高性能な電子放
出素子が得られる。
絶縁性の基板１４上に下部電極１３としてＡｌを１５ｎ
ｍ形成する。Ａｌの形成には、例えばＲＦマグネトロン
スパッタリングを用いる。これを前述の組成の化成液に
いれて、白金線を陰極として陽極酸化を行う。化成電流
密度Ｊ0は、０.０５Ａ／ｍ2 に制限する。この陽極酸化
により絶縁層１２が形成できる。次に、ＳｉＯ2 やＡｌ
2Ｏ3などの絶縁体を化学気相蒸着法（ＣＶＤ法）などに
より５０ｎｍ程度の膜厚で蒸着し、保護層１５とする。
続いて、ＲＦマグネトロンスパッタリングや蒸着法によ
りＡｕを５ｎｍ程度成膜し、上部電極１１とする。さら
に、５０ｎｍ程度のＡｕ，Ａｌなどを蒸着して電極端子
１６とする。このようにして作製したＭＩＭ型電子放出
素子を、真空度１×(１／１０7）Torr程度の真空槽内に
いれて、下部電極１３をアース電位として、電極端子１
６、すなわち、上部電極１１に＋５〜７Ｖ程度の電圧を
印加すると、下部電極１３から上部電極１１に向かって
トンネル電流が流れ、真空中に電子放出が起こる。な
お、本実施例において、下部電極１３として高配向膜、
または単結晶膜を用いると、それを陽極酸化して形成し
た絶縁層１２の特性は一層向上し、より高性能な電子放
出素子が得られる。
【００２４】本発明の方法により作製した絶縁層は膜質
が優れているために、膜厚を薄くしても電子放出素子と
して動作させることができる。ＭＩＭ電子放出素子にお
いては、絶縁層１２内に印加される高電界によるトンネ
ル電流を利用しているので、絶縁層膜厚を薄くすると上
部電極１１と下部電極１３の間に印加する電圧（ダイオ
ード電圧Ｖｄ）を小さくしても絶縁層内に十分な電界が
印加されることになるので、十分な放出電流が得られ
る。
が優れているために、膜厚を薄くしても電子放出素子と
して動作させることができる。ＭＩＭ電子放出素子にお
いては、絶縁層１２内に印加される高電界によるトンネ
ル電流を利用しているので、絶縁層膜厚を薄くすると上
部電極１１と下部電極１３の間に印加する電圧（ダイオ
ード電圧Ｖｄ）を小さくしても絶縁層内に十分な電界が
印加されることになるので、十分な放出電流が得られ
る。
【００２５】上記の実施例に述べた方法で、絶縁層１２
の膜厚を５ｎｍとすると、上部電極１１−下部電極１３
間に５Ｖの電圧を印加した時の絶縁層内電界が１ＭＶ／
cmとなり電子放出が起こる。このようにダイオード電圧
を低電圧化すると放出電子のエネルギー分散が小さくな
るという利点がある。
の膜厚を５ｎｍとすると、上部電極１１−下部電極１３
間に５Ｖの電圧を印加した時の絶縁層内電界が１ＭＶ／
cmとなり電子放出が起こる。このようにダイオード電圧
を低電圧化すると放出電子のエネルギー分散が小さくな
るという利点がある。
【００２６】上部電極１１に例えばＡｕを用いると、上
部電極１１と真空との界面の障壁（仕事関数）は４.７
Ｖ 程度なので、Ｖd＝５Ｖで動作させた場合には、エネ
ルギー分散が０.３Ｖ 程度と小さくなる。このように、
絶縁層１２の膜厚を６ｎｍ以下にすると大きなメリット
があるが、従来の絶縁層の形成方法では、絶縁耐圧が不
足しているために１０ｎｍ〜２０ｎｍ程度の膜厚を必要
としていた。
部電極１１と真空との界面の障壁（仕事関数）は４.７
Ｖ 程度なので、Ｖd＝５Ｖで動作させた場合には、エネ
ルギー分散が０.３Ｖ 程度と小さくなる。このように、
絶縁層１２の膜厚を６ｎｍ以下にすると大きなメリット
があるが、従来の絶縁層の形成方法では、絶縁耐圧が不
足しているために１０ｎｍ〜２０ｎｍ程度の膜厚を必要
としていた。
【００２７】ジャーナル・オブ・アプライド・フィジク
ス，第４５巻，ナンバー１，１１９〜１２５頁，１９７
４年（Journal of Applied Physics, Vol. 45, No. 1,
pp.119〜125 (1974)）では膜厚６.５ｎｍのＭＩＭ電子
放出素子が報告されているが、これは絶対温度２００Ｋ
以下の低温では動作するが、室温で動作させると直ちに
フォーミングしてしまい、放出電子の電流量にノイズが
含まれる不安定な動作モードになってしまう。
ス，第４５巻，ナンバー１，１１９〜１２５頁，１９７
４年（Journal of Applied Physics, Vol. 45, No. 1,
pp.119〜125 (1974)）では膜厚６.５ｎｍのＭＩＭ電子
放出素子が報告されているが、これは絶対温度２００Ｋ
以下の低温では動作するが、室温で動作させると直ちに
フォーミングしてしまい、放出電子の電流量にノイズが
含まれる不安定な動作モードになってしまう。
【００２８】これに対し、上記の実施例で述べた方法
で、絶縁層１２の膜厚を５.５ｎｍ としたＭＩＭ電子放
出素子を製作した場合は、Ｖd＝５.５Ｖで動作させると
室温においても安定な電子放出が観測され、低エネルギ
ー分散の電子ビームを得ることができた。
で、絶縁層１２の膜厚を５.５ｎｍ としたＭＩＭ電子放
出素子を製作した場合は、Ｖd＝５.５Ｖで動作させると
室温においても安定な電子放出が観測され、低エネルギ
ー分散の電子ビームを得ることができた。
【００２９】
【発明の効果】以上のように、陽極酸化法による絶縁膜
形成プロセスにおいては、化成電流密度を０.１Ａ／ｍ2
以下に制限して、酸化速度を遅くすることにより、絶縁
層膜質の向上を図り、ＭＩＭ構造素子の高性能化が図れ
る。
形成プロセスにおいては、化成電流密度を０.１Ａ／ｍ2
以下に制限して、酸化速度を遅くすることにより、絶縁
層膜質の向上を図り、ＭＩＭ構造素子の高性能化が図れ
る。
【図１】本発明により作製した電子放出素子の構造を示
す断面図。
す断面図。
【図２】ＭＩＭ型電子放出素子の動作原理の説明図。
【図３】陽極酸化過程での化成電流と化成電圧の変化を
示す特性図。
示す特性図。
【図４】化成電流密度と放出比との相関を示す特性図。
【図５】化成電流密度と酸化速度との関係を示す説明
図。
図。
１０…真空、１１…上部電極、１２…絶縁層、１３…下
部電極、１４…基板、１５…保護層、１６…電極端子、
２０…電源。
部電極、１４…基板、１５…保護層、１６…電極端子、
２０…電源。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 佐々木 進
東京都国分寺市東恋ケ窪１丁目280番地
株式会社 日立製作所 中央研究所内
(72)発明者 矢口 富雄
東京都国分寺市東恋ケ窪１丁目280番地
株式会社 日立製作所 中央研究所内
(72)発明者 成清 正
東京都国分寺市東恋ケ窪１丁目280番地
株式会社 日立製作所 中央研究所内
(72)発明者 山田 絵実子
東京都国分寺市東恋ケ窪１丁目280番地
株式会社 日立製作所 中央研究所内
(56)参考文献 特開 平２−121227（ＪＰ，Ａ)
特開 平５−289113（ＪＰ，Ａ)
特開 平７−45950（ＪＰ，Ａ)
特公 昭40−10338（ＪＰ，Ｂ１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01J 9/02
H01J 1/30
Claims (4)
- 【請求項１】金属１の層，絶縁層，金属２の層をこの順
序で積層した構造を有し、前記金属１の層と前記金属２
の層との間に電圧を印加することにより、前記金属２の
層の表面から真空中へ電子を放出させるＭＩＭ構造素子
の製造方法において、０.０００１Ａ／ｍ2以上で０.１
Ａ／ｍ2以下の化成電流密度で前記金属１の層を構成す
る前記金属１を陽極酸化することにより前記絶縁層を形
成することを特徴とするＭＩＭ構造素子の製造方法。 - 【請求項２】金属１の層，絶縁層，金属２の層をこの順
序で積層した構造を有し、前記金属１の層と前記金属２
の層との間に電圧を印加することにより、前記金属２の
層の表面から真空中へ電子を放出させるＭＩＭ構造素子
の製造方法において、毎分０.０００２ｎｍ以上かつ毎
分０.２ｎｍ以下の速度で前記金属１の層を構成する前
記金属１を陽極酸化することにより前記絶縁層を形成す
ることを特徴とするＭＩＭ構造素子の製造方法。 - 【請求項３】請求項１又は２において、前記金属１とし
てアルミニウム（Ａｌ）を用いたことを特徴とするＭＩ
Ｍ構造素子の製造方法。 - 【請求項４】請求項１又は２において、前記金属１とし
てタンタル（Ｔａ）またはチタン（Ｔｉ）を用いたこと
を特徴とするＭＩＭ構造素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21374493A JP3390495B2 (ja) | 1993-08-30 | 1993-08-30 | Ｍｉｍ構造素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21374493A JP3390495B2 (ja) | 1993-08-30 | 1993-08-30 | Ｍｉｍ構造素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0765710A JPH0765710A (ja) | 1995-03-10 |
| JP3390495B2 true JP3390495B2 (ja) | 2003-03-24 |
Family
ID=16644303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21374493A Expired - Fee Related JP3390495B2 (ja) | 1993-08-30 | 1993-08-30 | Ｍｉｍ構造素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3390495B2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3633154B2 (ja) * | 1996-03-22 | 2005-03-30 | 株式会社日立製作所 | 薄膜型電子源および薄膜型電子源応用機器 |
| US6130503A (en) * | 1997-03-04 | 2000-10-10 | Pioneer Electronic Corporation | Electron emission device and display using the same |
| JPH10308165A (ja) * | 1997-03-04 | 1998-11-17 | Pioneer Electron Corp | 電子放出素子及びこれを用いた表示装置 |
| JP3547588B2 (ja) * | 1997-03-10 | 2004-07-28 | パイオニア株式会社 | 電子放出素子及びこれを用いた表示装置 |
| JPH10312739A (ja) * | 1997-03-10 | 1998-11-24 | Pioneer Electron Corp | 電子放出素子及びこれを用いた表示装置 |
| US5990605A (en) * | 1997-03-25 | 1999-11-23 | Pioneer Electronic Corporation | Electron emission device and display device using the same |
| JP3724915B2 (ja) * | 1997-05-15 | 2005-12-07 | パイオニア株式会社 | 電子放出素子及びこれを用いた表示装置 |
| JPH10321123A (ja) * | 1997-05-15 | 1998-12-04 | Pioneer Electron Corp | 電子放出素子及びこれを用いた表示装置 |
| EP0896354A1 (en) * | 1997-08-08 | 1999-02-10 | Pioneer Electronic Corporation | Electron emission device and display device using the same |
| JPH1167063A (ja) * | 1997-08-08 | 1999-03-09 | Pioneer Electron Corp | 電子放出素子及びこれを用いた表示装置 |
| JP3570864B2 (ja) | 1997-08-08 | 2004-09-29 | パイオニア株式会社 | 電子放出素子及びこれを用いた表示装置 |
| JPH1167064A (ja) * | 1997-08-08 | 1999-03-09 | Pioneer Electron Corp | 電子放出素子及びこれを用いた表示装置 |
| JP3698390B2 (ja) | 1998-07-29 | 2005-09-21 | パイオニア株式会社 | 電子放出表示装置及び電子放出装置 |
| JP2000323016A (ja) * | 1999-05-17 | 2000-11-24 | Hitachi Ltd | 表示装置 |
| JP3826790B2 (ja) | 1999-05-28 | 2006-09-27 | 株式会社日立製作所 | 薄膜型電子源、それを用いた表示装置及び応用機器 |
| JP3764102B2 (ja) | 1999-09-06 | 2006-04-05 | 株式会社日立製作所 | 薄膜型電子源及び薄膜型電子源の製造方法並びに表示装置 |
| JP3874396B2 (ja) | 2000-01-13 | 2007-01-31 | パイオニア株式会社 | 電子放出素子及びその製造方法並びに電子放出素子を用いた表示装置 |
| US6617774B1 (en) | 2000-04-10 | 2003-09-09 | Hitachi, Ltd. | Thin-film electron emitter device having multi-layered electron emission areas |
| JP2003016921A (ja) * | 2000-09-20 | 2003-01-17 | Canon Inc | 構造体、電子放出素子、画像形成装置およびそれらの製造方法 |
| JP3864857B2 (ja) * | 2001-09-26 | 2007-01-10 | 株式会社日立製作所 | 画像表示装置 |
| JPWO2004036615A1 (ja) * | 2002-10-18 | 2006-02-16 | 株式会社日立製作所 | 冷陰極型フラットパネルディスプレイ |
| JP4203954B2 (ja) | 2002-12-26 | 2009-01-07 | 株式会社日立製作所 | 画像表示装置 |
| KR20040069531A (ko) * | 2003-01-29 | 2004-08-06 | 엘지전자 주식회사 | 에프이디 패널의 화상결함방지구조 |
| JP2005235665A (ja) * | 2004-02-23 | 2005-09-02 | Hitachi High-Technologies Corp | 暗視野走査透過電子顕微鏡および観察方法 |
| JP2006107741A (ja) * | 2004-09-30 | 2006-04-20 | Hitachi Ltd | 画像表示装置とその製造方法 |
| JP2006253026A (ja) | 2005-03-11 | 2006-09-21 | Hitachi Ltd | 画像表示装置 |
| JP2006286617A (ja) * | 2005-03-11 | 2006-10-19 | Hitachi Ltd | 薄膜電子源とその製造方法および薄膜電子源を用いた画像表示装置 |
| JP2006253032A (ja) | 2005-03-11 | 2006-09-21 | Hitachi Ltd | 画像表示装置 |
| US8022000B2 (en) | 2006-01-06 | 2011-09-20 | Hitachi Displays Ltd. | Display device and production method thereof |
| JP2008130510A (ja) | 2006-11-24 | 2008-06-05 | Hitachi Ltd | 画像表示装置 |
| JP4960695B2 (ja) | 2006-12-22 | 2012-06-27 | 株式会社日立製作所 | 画像表示装置とその製造方法 |
-
1993
- 1993-08-30 JP JP21374493A patent/JP3390495B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0765710A (ja) | 1995-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3390495B2 (ja) | Ｍｉｍ構造素子およびその製造方法 | |
| US4432035A (en) | Method of making high dielectric constant insulators and capacitors using same | |
| KR100491305B1 (ko) | 전계방사형 전자원 | |
| JP2001501358A (ja) | 電子エミッタ | |
| WO2002089166A1 (en) | Field emission electron source and production method thereof | |
| US4170018A (en) | Light emitting semiconductor component | |
| US3397446A (en) | Thin film capacitors employing semiconductive oxide electrolytes | |
| JPH0311635A (ja) | 化合物半導体装置の製造方法 | |
| US5616233A (en) | Method for making a fluorinated silicon dioxide layer on silicon substrate by anodic oxidation at room temperature | |
| JPH0745467A (ja) | 誘電体およびこの誘電体を有するキャパシタ | |
| US3502949A (en) | Thin film solid electrolyte capacitor | |
| JP3508652B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3430165B2 (ja) | 電子放出素子の製造方法 | |
| JP3669291B2 (ja) | 電界放射型電子源の製造方法 | |
| JP2003100201A (ja) | 電界放射型電子源およびその製造方法 | |
| JP2003187688A (ja) | 電界放射型電子源およびその製造方法 | |
| JP3084280B2 (ja) | 電界放射型電子源の製造方法および平面発光装置の製造方法およびディスプレイ装置の製造方法 | |
| JP3335161B2 (ja) | 電界放射型電子源 | |
| JP3480464B2 (ja) | 電界放射型電子源の製造方法 | |
| JP2002180290A (ja) | タンタル又はニオブの化成膜及びその形成方法並びにそれを用いた電解コンデンサ | |
| Johnson | The Plasma Oxidation of Metals in Forming Electronic Circuit Components | |
| JPH09199000A (ja) | 電子放出素子とその製造方法 | |
| JP2003016930A (ja) | 電界放射型電子源の製造方法 | |
| JP2001093405A (ja) | 電界放射型電子源およびその製造方法 | |
| JP3478279B2 (ja) | 電界放射型電子源の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100117 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |