JP3633154B2 - 薄膜型電子源および薄膜型電子源応用機器 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、金属−絶縁体−金属あるいは金属−絶縁体−半導体の３層構造を有し、真空中に電子を放出する薄膜型電子源およびこれを用いた表示装置、電子線描画装置等の応用機器に関する。
【０００２】
【従来の技術】
薄膜型電子源とは、上部電極−絶縁層−下部電極の３層構造の薄膜の上部電極−下部電極の間に上部電極を正とする電圧を印加して、上部電極の表面から真空中に電子を放出させるものである。上部電極、下部電極に金属を用いたＭＩＭ（金属−絶縁体−金属）型電子源や、少なくとも一方の電極に半導体を用いたＭＩＳ（金属−絶縁体−半導体）型電子源などがある。ＭＩＭ型電子源については、例えば、特開平７−６５７１０号公報に示されている。
【０００３】
図１は、薄膜型電子源の動作原理を示すものである。上部電極１１と下部電極１３との間に駆動電圧２０を印加して、絶縁層１２内の電界を１〜１０ＭＶ／ｃｍ以上にすると、下部電極１３中のフェルミ準位近傍の電子はトンネル現象により障壁を透過して絶縁層１２の伝導帯へ注入され、そこで加速されて上部電極１１の伝導帯へ注入されホットエレクトロンとなる。これらのホットエレクトロンのうち、上部電極１１の仕事関数φ以上のエネルギーを有するものは、真空１０中に放出される。下部電極１３から上部電極１１に流れる電流をダイオード電流Ｉｄ、真空１０中に放出される電流を放出電流Ｉｅと呼ぶと、電子放出効率Ｉｅ／Ｉｄは１／１０^３〜１／１０^５程度である。例えば、Ａｕ−Ａｌ_２Ｏ_３−Ａｌ構造においてこの原理による電子放出が観測されている。この電子源は、上部電極１１の表面が雰囲気ガスの付着により汚染して仕事関数φが変化しても電子放出特性には大きな影響がない、などの電子源として優れた性質を有しており、新型電子源として期待されている。
【０００４】
【発明が解決しようとする課題】
絶縁層１２には１〜１０ＭＶ／ｃｍ程度の強い電界が印加されるために，絶縁層１２の劣化が起こり，例えば特開平７−２２６１４６号公報に記されているようにフォーミングが起こって放出電流にノイズが発生したり，さらには絶縁破壊が起こって薄膜型電子源の破壊が起こったりする。
【０００５】
本発明の目的は，絶縁層の劣化が起こりにくい薄膜型電子源およびこれを用いた応用機器を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的は、上部電極を、界面層と表面層との間に、中間層を挟みこむ３層構造とすることにより達成できる。ここで、中間層には、その昇華エンタルピーが界面層材料より低いが表面層材料よりは高い材料を用いる。
【０００７】
また、上部電極の抵抗が十分低くなる場合には、表面層を形成する必要はなく、界面層と中間層との２層構造で良い。ここで、「十分低い抵抗」とは、薄膜型電子源の構造や所望の放出電流密度、電子放出の面内均一性への要求などによる。すなわち、上部電極面積が小さい程、あるいは所望の放出電流密度が小さい程、上部電極の抵抗値は大きくても許容される。あるいは、放出電流の面内均一性の要求が緩い場合にも、上部電極の抵抗値は大きくても許容される。このような場合には、表面層を形成しなくても「十分に低い抵抗」にすることができる。
【０００８】
中間層としてはＰｔが均一な薄い膜を形成できる点から好ましい。
【０００９】
【発明の実施の形態】
図３を用い、まず、界面層１６について説明する。界面層１６
の材料として昇華エンタルピーΔＨｓの大きい材料を用いる理由は次のとおりである。
【００１０】
絶縁層１２が強電界印加で劣化するメカニズムは、「強電界により絶縁層中に電極の構成原子が移動する型のエレクトロマイグレーション」に起因していると予想した。このエレクトロマイグレーションの発生メカニズムは、正電圧が印加された上部電極１１の構成原子がバイアスにより発生する強電界により昇華して原子状になり、これが絶縁層１２中で強電界によりイオン化し、そのイオンが電界により移動するという機構でモデル化される。
【００１１】
したがって，上部電極１１の構成原子が原子状になるのに必要なエネルギー，すなわち昇華エンタルピーΔＨｓが大きいほど絶縁層１２の劣化が発生しにくい。これが、昇華エンタルピーΔＨｓが大きな材料を上部電極の界面層１６に用いる理由である。
【００１２】
実際、あとで述べるように、各種材料を上部電極１１に用いてＭＩＭ型電子源の安定性を測った結果（図５）、絶縁層１２に接する材料のΔＨｓが大きい程、安定性が増すことを確認できた。
【００１３】
なお、エレクトロマイグレーションの発生メカニズムは，例えばジャーナル・オブ・エレクトロケミカル・ソサイアティー，第１３３巻，第６号，１２４２頁から１２４６頁（Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ， Ｖｏｌ． １３３， Ｎｏ． ６， ｐｐ．
１２４２〜１２４６）に記載されている。
【００１４】
次に、中間層１７について説明する。界面層１６はその膜厚が３ｎｍ程度以下では連続膜とはならず、島状に成長してしまう。中間層１７は、この島と島の間の隙間を埋め、表面層１８が絶縁層１２に接するのを防ぐ役目をもつ。つまり、中間層１７を設けず、界面層１６の上に直接Ａｕなどの表面層１８を積層すると、島状膜の隙間から昇華エンタルピーの低いＡｕが絶縁層１２中に拡散し、薄膜電子源の劣化を引き起こしてしまう。したがって、表面層１８より大きなΔＨｓを有する材料を中間層１７として設ける。
【００１５】
以下詳細に説明する。表１に種々の金属の昇華エンタルピーと電気抵抗率，およびその他の物性値を示す。
【００１６】
【表１】

【００１７】
表１からわかるように，ΔＨｓが大きな材料は概して電気抵抗率が高いことがわかる。
【００１８】
図２に、上部電極として、厚さ３ｎｍの界面層１６と厚さ６ｎｍのＡｕからなる表面層１８の２層膜および比較例として厚さ９ｎｍのＡｕのみの膜を用いた時の薄膜型電子源の電子放出効率Ｉｅ／Ｉｄの測定結果を示す。界面層１６の材料は、Ｗ、ＩｒおよびＰｔである。絶縁層１２の膜厚は５．５ｎｍである。絶縁層１２および上部電極の膜厚は全試料で等しいので、電子放出効率Ｉｅ／Ｉｄの差は絶縁層１２に接する膜、すなわち厚さ３ｎｍのＷ、Ｉｒ、ＰｔおよびＡｕ膜の間のホットエレクトロンの透過率の差を反映している。駆動電圧６．５Ｖにおいて、電子放出効率Ｉｅ／ＩｄはＡｕ（９ｎｍ）が最も高く０．３％、Ｐｔ（３ｎｍ）−Ａｕ（６ｎｍ）が０．１％、Ｉｒ（３ｎｍ）−Ａｕ（６ｎｍ）が０．０３％、Ｗ（３ｎｍ）−Ａｕ（６ｎｍ）が０．００５％と、元素周期表の左側の金属を用いるものほど低くなっている。この傾向は薄膜型電子源の上部電極に対するホットエレクトロンの透過率が、金属中の電子−電子散乱に支配されており、その散乱断面積が元素周期表の左側の金属ほど大きいためである。上記の昇華エンタルピーの高い金属は、いずれも３ａ族から８族までの遷移金属に属し、１ｂ族のＡｕ、Ａｇ、Ｃｕなどより電子放出効率Ｉｅ／Ｉｄが低い。本発明はこのような２層膜に中間層を挟んだ構造である。
【００１９】
高い放出電流Ｉｅを得る方法として、界面層の膜厚を薄くする方法が考えられる。ホットエレクトロンの金属薄膜中の透過率は、ホットエレクトロンの平均自由行程をλ、金属薄膜の膜厚をｄとするとｅｘｐ（−ｄ／λ）で与えられる。したがって、例えば、上記の界面層の膜厚を３ｎｍから１ｎｍに薄くすれば、ホットエレクトロンの透過率は約７〜８倍増加する。従って図２で用いた上部電極のＩｒ（３ｎｍ）−Ａｕ（６ｎｍ）の代わりにＩｒ（１ｎｍ）−Ａｕ（６ｎｍ）を用いれば、電子放出効率Ｉｅ／Ｉｄは０．２〜０．２５％となり、Ａｕ（９ｎｍ）とほぼ同等の電子放出効率Ｉｅ／Ｉｄを達成できる。またＷ（１ｎｍ）−Ａｕ（６ｎｍ）でも０．０３５〜０．０４％と改善される。さらに膜厚ｄを薄くすればより電子放出効率Ｉｅ／Ｉｄが上がるのは明らかである。このようにＩｒやＷなどの昇華エンタルピーの特に大きい膜を用いる場合でも膜厚ｄを薄くすれば電子放出効率Ｉｅ／Ｉｄの問題は解決できる。
【００２０】
その場合、界面層はより島状に成長するが、中間層が存在するので、薄膜電子源の劣化を引き起こすことはない。
【００２１】
中間層材料としては，図２の実験では界面層として用いたＰｔが特に適している。Ｐｔは図２からわかるように，Ｍｏ， Ｉｒなどよりもホットエレクトロンの散乱確率は小さい。さらに，Ｐｔは薄くても均一膜に成長する性質があるので，島状成長した界面層の隙間にも膜形成し，表面層材料が絶縁層１２に接するのを防ぐ効果がある。
【００２２】
次に、表面層を形成する必要がない例を説明する。１例として，上部電極に電圧を供給するために専用の給電線（バスライン）の層を、上部電極と物理的に接続するように設けて，上部電極自体への電気抵抗の要求を緩くした場合がある。
【００２３】
なお，上部電極を２層構造とする公知例として，絶縁層側から、Ａｌ， Ｃｄ， Ｐｂなど負にイオン化しやすい材料による層， Ａｇ， Ｍｏ， Ｔａ， Ｃｒ， Ａｕ など素子作製プロセスに対して化学的に安定な材料による層を積層した特開平２−３０６５２０号公報がある。しかし、本公知例における１層目の材料の昇華エンタルピーΔＨｓは各々Ａｌ（７８．７ ｋｃａｌ）， Ｃｄ（２６．７）， Ｐｂ（４６．７８）であり、２層目の材料の１つでありかつ本発明の表面層材料の代表例であるＡｕ（８８ ｋｃａｌ）よりも小さい。すなわち、本発明とは、技術思想が全く異なる。
【００２４】
また、薄膜型電子源の応用機器については、本発明の薄膜型電子源は高い放出電流を安定に放出することができ、また、２次元配列等の薄膜型電子源配列基板構成も容易にできるので、これを用いて、長寿命で高輝度な薄膜型電子源応用表示装置、薄膜型電子源応用電子線描画装置等の薄膜型電子源応用機器を実現することができる。
【００２５】
例えば、薄膜型電子源応用表示装置は、薄膜型電子源を２次元配列してなる薄膜型電子源基板と、蛍光体を塗布した面板とを張り合わせ、真空に封じることにより構成できる。
【００２６】
また、薄膜型電子源応用電子線描画装置は、３層構造薄膜型電子源と、電子レンズとを備えることにより構成できる。この際、３層構造薄膜型電子源を、２次元配列した薄膜型電子源配列基板を用いると、パターンの一括転写が可能な薄膜型電子源応用電子線描画装置が得られる。
【００２７】
以下、本発明の実施例を図を用いて説明する。
【００２８】
実施例１
図３に、本発明の実施例１のＭＩＭ型電子源を示す。図３（ｂ）は平面図で，図３（ａ）はＡ−Ｂ間での断面図である。ガラスなどの絶縁性の基板１４上に下部電極１３としてＡｌ膜を例えば１００ｎｍの膜厚で形成する。Ａｌ膜の形成には、例えば、ＲＦマグネトロンスパッタリング法を用いる。このＡｌ膜の表面を陽極酸化し、膜厚５．５ｎｍ程度の絶縁層１２を形成する。陽極酸化の化成電流を小さな値に制限することにより、絶縁層１２の膜質を向上させることができる。つぎにＳｉＯ_２やＡｌ_２Ｏ_３などの絶縁体をＲＦマグネトロンスパッタリング法などで５０ｎｍ程度形成し、保護層１５とする。続いてＲＦマグネトロンスパッタリング法などにより、３層の上部電極を真空中で連続成膜し形成する。このとき、界面層１６としてＩｒを１ｎｍの厚さ、中間層１７としてＰｔを２ｎｍの厚さ、表面層１８としてＡｕを３ｎｍの厚さ成膜し、全体で６ｎｍの厚さとする。最後にＡｕなどで上部電極バスライン３２を形成する。
【００２９】
次に、真空度１／１０^７ Ｔｏｒｒ 程度の真空槽内で、上部電極バスライン３２をアース電位として、下部電極１３にパルス電圧を印加することにより、動作の安定化を行う。パルス電圧は、図４に示したように、−Ｖｄ１＝−９ Ｖ程度の電圧を、パルス幅ｔｗ＝６４ μｓの期間印加して、その次に１６．６ ｍｓの期間、Ｖｄ２＝０ Ｖの電圧を印加する。この例では、くり返し周期Ｔ＝１６．６ ｍｓ、ｔｗ＝６４ μｓであるが、これ以外でも、Ｔ＝２ μｓ〜１ ｓ程度、ｔｗ＝１μｓ〜５００ ｍｓ程度とすれば良い。また、特願平６−１８０８０に述べられているように、Ｖｄ２＝＋１〜５Ｖ程度の電圧を印加すると、ＭＩＭ型電子源の動作が一層安定化する。
【００３０】
図５はこのようにして製作したＭＩＭ型電子源のピーク放出電流密度Ｊｅの経時変化を示したものである。比較のために、界面層Ｐｔ（膜厚３ｎｍ）と表面層Ａｕ（膜厚３ｎｍ）の２層構造上部電極を用いたもの，および膜厚６ｎｍのＡｕの単層上部電極を用いたものの特性も併せて示す。これら３種のＭＩＭ型電子源について，ダイオード電流Ｉｄが等しくなるよう印加電圧を設定し，絶縁層１２への印加電界が等しくなるようにした。Ａｕ単層構造では電子放出比が大きいことを反映して初期のＪｅ値は高いが，Ｊｅは時間とともに減少し，５０分後には電子放出が停止してしまう。Ｐｔ−Ａｕ２層構造では、初期のピーク放出電流密度Ｊｅは２ｍＡ／ｃｍ^２と高いものの約４００分経過後急激に減少する。このように、Ｐｔ−Ａｕ２層構造の上部電極は、Ａｕ単層構造上部電極に比べると格段に寿命特性が向上するものの、特に高放出電流を必要とする場合には十分な寿命特性を有しない。これに対し本実施例のＩｒ−Ｐｔ−Ａｕ３層構造では，界面層１６にＩｒを用いているため、初期のピーク放出電流密度Ｊｅは若干低く約２．５ｍＡ／ｃｍ^２であるが、非常に安定で、４００分経過後も放出電流密度Ｊｅの減少が観測されない。これは昇華エンタルピーがＰｔよりも高いＩｒを界面層１６として用いることにより、上部電極１１の構成原子の絶縁層１２への移動が一層抑えられたためである。
【００３１】
なお、本実施例において、下部電極１３として高配向膜、または単結晶膜を用いると、それを陽極酸化して形成した絶縁層１２の特性は一層向上し、より高性能なＭＩＭ型電子源が得られる。また、絶縁層１２を陽極酸化で形成する代わりに、スパッタ法や蒸着法などの気相合成法を用いて形成しても良い。
【００３２】
本実施例では、界面層１６としてＩｒを用いた場合について述べたが、中間層１７にＰｔを用いた場合には，界面層１６として、Ｐｔよりも昇華エンタルピーの高いＺｒ， Ｈｆ， Ｒｕ， Ｍｏ， Ｎｂ、 Ｔａ、 Ｒｅ、 Ｏｓ、 Ｗ を用いても同様の効果が得られる。
【００３３】
実施例２
実施例１において、表面層１８が無くても上部電極の電気抵抗が「十分」低い場合には、表面層１８を形成する必要は無い。このような例を図６に示した。図６（ｂ）は平面図であり，図６（ａ）はＡ−Ｂ間での断面図である。図６（ａ）に示したように、絶縁層１２上に界面層１６と中間層１７とを積層した構造になる。この場合，表面層を設けた場合よりも上部電極の電気抵抗が高くなるので，上部電極バスライン３２により給電端子と上部電極とを電気的に接続し，上部電極の抵抗値がある程度高くても問題ないようにする。
【００３４】
実施例３
図７に、本発明の実施例３のＭＩＳ型電子源を示す。ｎ型Ｓｉ基板を下部電極１３とし、その表面を熱酸化などの方法で酸化し、絶縁層１２を形成する。つぎにＣＶＤ法やスパッタ法などにより ＳｉＯ_２を ５０ ｎｍ の膜厚で蒸着し、保護層１５とする。その上に、ＲＦマグネトロンスパッタリングなどの方法で、３層の上部電極を連続成膜し形成する。このとき、界面層１６としてＩｒを１ｎｍの厚さ、中間層１７としてＰｔを２ｎｍの厚さ、表面層１８としてＡｕを３ｎｍの厚さ成膜し、全体で６ｎｍの厚さとする。最後にＡｕなどで上部電極バスライン３２を形成する。
【００３５】
次に、本発明による薄膜型電子源を用いた応用機器の実施例を説明する。
【００３６】
実施例４
図８および図９は、表示装置の実施例を示す。図８は図９のＡ−Ｂ間での断面図である。図９は基板上に形成した薄膜型電子源の電極配置を描いた平面図である。図９において，基板１４は省略してある。ガラスなどの絶縁性の基板１４上に、下部電極１３をＲＦスパッタリング法などにより形成する。この際、マスクを用いたり、あるいは、フォトリソグラフィーとエッチングを併用することにより、図９に示したようにパターン化する。続いて、陽極酸化により絶縁層１２を形成する。次に、ＲＦスパッタリング法などの方法で、ＳｉＯ_２などの絶縁体からなる保護層１５を形成する。保護層１５は、下部電極１３の辺または角部に電界が集中して絶縁破壊が発生するのを防ぎ、素子を長寿命化する働きがある。
【００３７】
次に、スパッタリングにより、３層の上部電極を連続成膜し形成する。このとき、界面層１６としてＩｒを１ｎｍの厚さ、中間層１７としてＰｔを２ｎｍの厚さ、表面層１８としてＡｕを６ｎｍの厚さ成膜し、全体で９ｎｍの厚さとする。界面層１６、中間層１７、表面層１８は、図９に示すように、下部電極１３との交点のみに形成する。続いて、Ａｕなど導電率の高い材料を、図８のパターンで膜厚５００ｎｍ程度形成し、上部電極バスライン３２とする。図８のように、上部電極バスライン３２の線幅を上部電極１６、１７、１８以外の部分でも上部電極１６、１７、１８より細くすることにより、上部電極バスライン３２と下部電極１３との間の浮遊容量を小さくすることができ、素子の高速駆動が容易になる。
【００３８】
面板１１０にはガラスなど透光性のものを用い、その全表面にＩＴＯ （Ｉｎｄｉｕｍ−Ｔｉｎ Ｏｘｉｄｅ）からなる透光性の加速電極１１２をスパッタリングにより形成する。加速電極１１２の上に蛍光体１１４を塗布する。蛍光体１１４としては、低速電子線でも発光効率が高い材料、例えばＺｎＯ：Ｚｎを用いるとよい。このようにして加速電極１１２と蛍光体１１４を形成した面板１１０と、薄膜電子源を形成した基板１４とを、２００μｍの厚さのスペーサを周囲を囲むように挟んで（図示せず）、フリットガラスを用いて封着する。基板１４と面板１１０とで挟まれた空間を真空に排気して、表示装置パネルが完成する。
【００３９】
図１０は、このようにして製作した表示装置パネル１００の駆動回路への結線図である。下部電極１３は下部電極駆動回路４１へ結線し、上部電極バスライン３２は上部電極駆動回路４２に結線する。加速電極１１２は加速電極駆動回路４３へ結線する。ｎ番目の下部電極１３Ｋｎとｍ番目の上部電極バスライン３２Ｃｍの交点のドットを（ｎ、ｍ）で表すことにする。
【００４０】
図１１は、各駆動回路の発生電圧の波形を示す。図１１には記されていないが、加速電極１１２には４００Ｖ程度の電圧を常時印加する。
【００４１】
時刻ｔ０ではいずれの電極も電圧ゼロであるので電子は放出されず、したがって、蛍光体１１４は発光しない。
【００４２】
時刻ｔ１において、下部電極１３Ｋ１には−Ｖ_１なる電圧を、上部電極バスライン３２Ｃ１、Ｃ２には＋Ｖ_２なる電圧を印加する。ドット（１、１）、（１、２）の下部電極１３と上部電極との間には（Ｖ_１＋Ｖ_２）なる電圧が印加されるので、（Ｖ_１＋Ｖ_２）を電子放出開始電圧以上に設定しておけば、この２つのドットの薄膜電子源からは電子が真空１０中に放出される。放出された電子は加速電極１１２に印加された電圧により加速された後、蛍光体１１４にぶつかり、蛍光体１１４を発光させる。
【００４３】
時刻ｔ２において、下部電極１３Ｋ２に−Ｖ_１なる電圧を印加し、上部電極バスライン３２Ｃ１にＶ_２なる電圧を印加すると、同様にドット（２、１）が点灯する。このようにして、図１１の電圧波形を印加すると、図１０の斜線を施したドットのみが点灯する。
【００４４】
このようにして、上部電極バスライン３２に印加する信号を変えることにより所望の画像または情報を表示することができる。また、上部電極バスライン３２への印加電圧Ｖ_１の大きさを画像信号に合わせて適宜変えることにより、階調のある画像を表示することができる。
【００４５】
本発明の薄膜電子源を用いると高い放出電流密度を安定に得られるため、高輝度で長寿命の表示装置を作製することができる。
【００４６】
実施例５
次に，図１２，図１３，図１４，図１５を用いて本発明を用いた表示装置の別の例を説明する。図１３は表示パネルを面板側から見た平面図，図１４は基板１４を面板側から見た平面図である。図１３，図１４中のＡ−Ｂ間の断面図が図１２（ａ）であり，Ｃ−Ｄ間の左半分の断面図が図１２（ｂ）である。
【００４７】
まず，基板上に形成する薄膜電子源の作製方法を述べる。図１５は基板１４上に薄膜型電子源を作製するプロセスを示したものである。右の列に平面図，左の列に図１３、１４に対応するＡ−Ｂ間での断面図を示す。図１５では１個の素子しか描いてないが，実際には，図１２，図１４のようにマトリクス状に配置されている。
【００４８】
ガラスなどの絶縁性基板１４上に，下部電極１３用の薄膜として，Ａｌを例えば，３００ｎｍの膜厚で形成する。このＡｌ膜の形成には，例えば，スパッタリング法や抵抗加熱蒸着法，ＭＢＥ法（分子線エピタキシ法）などを用いる。次に，このＡｌ膜を，フォトリソグラフィによるレジスト形成と，それに続くエッチングとによりストライプ状に加工し下部電極１３を形成する。ここで用いるレジストはエッチングに適したものであればよく，また，エッチングもウエットエッチング，ドライエッチングのいずれも可能である。この下部電極１３の表面を陽極酸化して膜厚５〜１０ｎｍ程度の絶縁層１２を形成する。本実施例では化成電圧を４Ｖに設定し，絶縁層膜厚５．５ｎｍとした。これが，図１５（ａ）の状態である。
【００４９】
次に，レジストを塗布して紫外線で露光してパターニングし，図１５（ｂ）のレジストパターン５０１を形成する。レジストには例えば，キノンジアザイド系のポジ型レジストを用いる。次にレジストパターン５０１を付けたまま，再度陽極酸化を行い，保護層１５を形成する。この２回目の陽極酸化は，化成電圧５０Ｖ程度とし，保護層１５の膜厚を７０ｎｍ程度とする。これが，図１５（ｃ）の状態である。
【００５０】
レジストパターン５０１をアセトンなどの有機溶媒で剥離した後，同様の方法で図１５（ｄ）のレジストパターン５０２を形成する。次に，上部電極バスライン３２となる金属膜を，基板１４の全面に成膜する。この上部電極バスライン３２となる金属膜は，Ｍｏなど，基板１４との接着性に優れた金属を下層とし，Ａｕなど電気伝導性に富み，かつ酸化されにくい金属を上層とする積層膜構成とし，スパッタリング法や蒸着法などで連続成膜するのが望ましい。下層の材料としては，上記Ｍｏの他に，ＣｒやＴａ， Ｗ， Ｎｂなど絶縁性基板との接着性がよい他の金属でもよい。また，上層の材料には，上記Ａｕの他，Ｐｔ， Ｉｒ， Ｒｈ， Ｒｕ などが使用可能である。これらの金属を用いることにより後で形成する上部電極１６との電気的接触を確保できる。なお，上記上部電極バスライン３２を形成する金属膜の膜厚は，配線抵抗の要求仕様により適宜選択する。本実施例では，Ｍｏ膜を３０ｎｍ，Ａｕ膜を１００ ｎｍとした。続いて，アセトンなどの有機溶媒でレジストパターン５０２をリフトオフすることにより，図１５（ｅ）の形を得る。
【００５１】
続いて，図１５（ｆ）のレジストパターン５０３を形成する。この状態で，化成液に浸して陽極酸化を行う。化成電圧は絶縁層１２を形成した際と同じ電圧にする。本実施例の場合，４Ｖである。絶縁層１２はこれまでに何回か行ったレジストパターニング・プロセスにおいて，現像液などの薬品により，多少のダメージを受けている。そこで，上部電極を成膜する前に，このように絶縁層１２を再度陽極酸化することにより，ダメージの修復ができる。このあと，界面層１６，中間層１７，表面層１８の順に成膜する。これらの成膜にはスパッタリング法などを用い，各層は真空を破ることなく連続的に成膜するのが望ましい。本実施例では，界面層１６として膜厚１ｎｍのＩｒ，中間層１７として膜厚２ｎｍのＰｔ，表面層１８として膜厚３ｎｍのＡｕを用いた。また，本実施例のように，印加電圧を上部電極に供給する専用のバスライン３２があり，上部電極面積が小さい場合には，表面層１８を除き，例えば膜厚１ｎｍのＩｒで構成した界面層１６と膜厚２ｎｍのＰｔで構成した中間層１７の２層で上部電極を構成しても良い。
【００５２】
次いで，アセトンなどの有機溶媒でリフトオフすると，図１５（ｇ）に示した構造の薄膜電子源を得る。以上のプロセスで，基板１４上に薄膜電子源が完成する。この薄膜電子源は，レジストパターン５０１で規定した領域から電子が放出される。電子放出部の周辺部に厚い絶縁膜である保護層１５を形成してあるため，上部電極−下部電極間に印加される電界が下部電極の辺または角部に集中しなくなり，長時間にわたって安定な電子放出特性が得られる。
【００５３】
面板１１０には透光性のガラスなどを用いる。まず，表示装置のコントラストを上げる目的でブラックマトリクス１２０を形成する（図１２（ｂ））。ブラックマトリクス１２０は，図１３において蛍光体１１４間に配置されるが，図１３では記載を省略した。
【００５４】
ブラックマトリクス１２０は，黒鉛粉末にＰＶＡ（ポリビニルアルコール）と重クロム酸アンモニウムとを混合した溶液を面板１１０に塗布し，ブラックマトリクス１２０を形成したい部分に紫外線を照射して感光させた後，未感光部分を除去する。
【００５５】
次に赤色蛍光体１１４Ａを形成する。蛍光体粒子にＰＶＡ（ポリビニルアルコール）と重クロム酸アンモニウムとを混合した水溶液を面板１１０上に塗布した後，蛍光体を形成する部分に紫外線を照射して感光させた後，未感光部分を流水で除去する。このようにして赤色蛍光体１１４Ａをパターン化する。パターンは図１３に示したようなストライプ状のパターンにする。このストライプ・パターンは一例であって，それ以外にも，ディスプレイの設計に応じて，例えば，近接する４ドットで１画素を構成させた「ＲＧＢＧ」パターンでももちろん構わない。蛍光体膜厚は，１．４〜２層程度になるようにする。同様にして，緑色蛍光体１１４Ｂと青色蛍光体１１４Ｃを形成する。蛍光体としては，例えば赤色にＹ_２Ｏ_２Ｓ：Ｅｕ（Ｐ２２−Ｒ），緑色にＺｎ_２ＳｉＯ_４：Ｍｎ（Ｐ１−Ｇ１），青色にＺｎＳ：Ａｇ（Ｐ２２−Ｂ）を用いればよい。あるいは，赤色にＹＰ_０．６５Ｖ_０．３５Ｏ_４：Ｅｕ，緑色にＺｎ_２ＳｉＯ_４：Ｍｎ（Ｐ１−Ｇ１），青色に（Ｙ，Ｇｄ）Ｐ_０．８５Ｖ_０．１５Ｏ_４を用いてもよい。
【００５６】
次いで，ニトロセルロースなどの膜でフィルミングした後，面板１１０全体にＡｌを，膜厚５０〜３００ｎｍ程度蒸着してメタルバック１２２とする。その後，面板１１０を４００℃程度に加熱してフィルミング膜やＰＶＡなどの有機物を加熱分解する。このようにして，面板１１０が完成する。
【００５７】
このように製作した面板１１０と基板１４とを，スペーサ６０を挟み込んでフリットガラスを用いて封着する。面板１１０と基板１４との位置関係は図１３に示したとおりである。図１４には，基板１４上に形成した薄膜電子源のパターンを図１３に対応させて示してある。但し、保護層１５および上部電極表面層膜１８は省略してある。
【００５８】
面板１１０−基板１４間の距離は１〜３ｍｍ程度とする。スペーサ６０はパネル内部を真空にしたときに，大気圧の外部からの力によるパネルの破損を防ぐために挿入する。したがって，基板１４，面板１１０に厚さ３ｍｍのガラスを用いて，幅４ｃｍ×長さ９ｃｍ程度以下の表示面積の表示装置を製作する場合には，面板１１０と基板１４自体の機械強度で大気圧に耐えうるので，スペーサ６０を挿入する必要はない。スペーサ６０の形状は例えば図１３のようにする。ここでは，Ｒ（赤），Ｇ（緑），Ｂ（青）に発光するドット毎，すなわち上部電極３列ずつにスペーサの支柱を設けているが，機械強度が耐える範囲で，支柱の数（密度）を減らしてかまわない。スペーサ６０の製作は，厚さ１〜３ｍｍ程度のガラスやセラミックスなどの絶縁板に，例えばサンドブラスト法などで所望の形状の穴を加工する。
【００５９】
封着したパネルは，１×１０^−７ Ｔｏｒｒ程度の真空に排気して，封止する。このようにして，薄膜電子源を用いた表示パネルが完成する。
【００６０】
このように本実施例では，面板１１０−基板１４間の距離は１〜３ｍｍ程度と長いので，メタルバック１２２に印加する加速電圧を３〜６ＫＶと高電圧に出来る。したがって，上述のように，蛍光体１１４には陰極線管（ＣＲＴ）用の蛍光体を使用できる。加速電圧を３〜６ＫＶ程度の高電圧に設定する以外は，薄膜電子源に印加する電圧波形は，実施例４と同様である。
【００６１】
実施例６
図１６に実施例６の電子線描画装置を示す。電子線描画装置の場合、電子源は少なくとも１つあればよいが、本実施例では薄膜型電子源を格子状に２次元配列して作製したマルチ電子線源２００を搭載した電子線描画装置について説明する。
【００６２】
マルチ電子線源２００には表示装置の実施例４、５と同じ駆動法を適用し、描画しようとする集積回路パタ−ンの形状の電子ビ−ムを放出させる。この電子ビ−ムは、ブランカ２１０を通った後、電子レンズ２２０により１／１００程度に縮小され、偏向器２３０を偏向され、ウェハ２４０上に転写される。この電子線描画装置はパタ−ンが一括転写できるのに加え、本発明の薄膜電子源の放出電流密度が高いため、レジストの感光時間が短い。したがって従来の電子線描画装置に比べ、スル−プットを大幅に改善することが可能となる。
【００６３】
【発明の効果】
本発明によれば、ＭＩＭ型またはＭＩＳ型薄膜電子源において、上部電極を界面層，中間層，表面層の３層の薄膜で形成し、中間層材料の昇華エンタルピーが表面層材料のそれより大きく，かつ界面層材料のそれより小さくなるように構成することにより，長時間動作させても劣化が起こらない薄膜電子源を実現できる。さらに，界面層の膜厚を適正化することにより高い放出電流密度を安定に得られる効果がある。また、上部電極の導電性に対する要求が緩い場合には、上部電極を界面層と中間層の２層の薄膜で形成し、中間層材料にＰｔを用い，昇華エンタルピーがＰｔよりも大きな材料を界面層に用いることにより同様の効果が得られる。
【００６４】
また、この薄膜電子源を用いて、表示装置や電子線描画装置を構成することにより、長寿命で高輝度の画像表示装置や高速の電子線描画装置を実現できる効果がある。
【図面の簡単な説明】
【図１】薄膜型電子源の動作原理の説明図である。
【図２】薄膜型電子源の電子放出効率の上部電極材料依存性を示した図である。
【図３】本発明の実施例１のＭＩＭ型電子源の構造図である。
【図４】本発明の実施例１で用いる駆動電圧波形図である。
【図５】本発明の実施例１のＭＩＭ型電子源の放出電流の安定性を示した図である。
【図６】本発明の実施例２のＭＩＭ型電子源の構造図である。
【図７】本発明の実施例３のＭＩＳ型電子源の構造図である。
【図８】本発明の実施例４の表示装置の断面図である。
【図９】本発明の実施例４の表示装置の電極配置図である。
【図１０】本発明の実施例４の表示装置の駆動回路への結線図である。
【図１１】本発明の実施例４の表示装置の駆動電圧波形図である。
【図１２】本発明の実施例５の表示装置の断面図である。
【図１３】本発明の実施例５の表示装置の蛍光面位置を示す平面図である。
【図１４】本発明の実施例５の表示装置の基板の平面図である。
【図１５】本発明の実施例５の表示装置の薄膜型電子源作製プロセス図である。
【図１６】本発明の実施例６の電子線描画装置の斜視図である。
【符号の説明】
１０・・・真空、１１・・・上部電極、１２・・・絶縁層、１３・・・下部電極、１４・・・基板、１５・・・保護層、１６・・・電極端子、１６・・・上部電極界面層膜、１７・・・上部電極中間層膜、１８・・・上部電極表面層膜、２０・・・駆動電圧、３２・・・上部電極バスライン、１１０・・・面板、１１２・・・加速電極、１１４・・・蛍光体、１２０・・・ブラックマトリクス，１２２・・・メタルバック，４１・・・下部電極駆動回路、４２・・・上部電極駆動回路、４３・・・加速電極駆動回路、２００・・・マルチ電子線源、２１０・・・ブランカ、２２０・・・電子レンズ、２３０・・・偏向器、２４０・・・ウェハ，５０１、５０２、５０３・・・レジストパターン。

Claims (17)

1. 下部電極、絶縁層、上部電極をこの順に積層した構造を有し、前記下部電極と前記上部電極の間に、前記上部電極が正電圧になる極性の電圧を印加した際に、前記上部電極の表面から真空中に電子を放出する薄膜型電子源において、前記上部電極は、前記絶縁層側から界面層、中間層および表面層を積層した構造であり，前記中間層の昇華エンタルピーは前記界面層のそれよりも小さく，かつ前記表面層のそれよりも大きいことを特徴とする薄膜型電子源。
2. 前記中間層の材料はPtであることを特徴とする請求項１に記載の薄膜型電子源。
3. 下部電極、絶縁層、上部電極をこの順に積層した構造を有し、前記下部電極と前記上部電極の間に、前記上部電極が正電圧になる極性の電圧を印加した際に、前記上部電極の表面から真空中に電子を放出する薄膜型電子源において、前記上部電極は、前記絶縁層側から界面層、中間層および表面層を積層した構造であり，前記界面層の材料は、Zr, Hf, Ru, Mo, Ir、Nb、Ta、Re、Os、Wのいずれか、またはこれらの合金であり、前記中間層の材料はPtであり、前記表面層の材料は、Au、Ag、Cuのいずれか、またはこれらの合金であることを特徴とする薄膜型電子源。
4. 下部電極、絶縁層、上部電極をこの順に積層した構造を有し、前記下部電極と前記上部電極の間に、前記上部電極が正電圧になる極性の電圧を印加した際に、前記上部電極の表面から真空中に電子を放出する薄膜型電子源において、前記上部電極は、前記絶縁層側から順に第１の層、第２の層を積層した構造であり、前記第１の層の材料はその昇華エンタルピーが前記第２の層の材料のそれよりも大きく、かつ，前記上部電極に物理的に接続された前記上部電極に電圧を供給する給電線層を有していることを特徴とする薄膜型電子源。
5. 前記第２の層の材料はPtであることを特徴とする請求項４に記載の薄膜型電子源。
6. 前記界面層の膜厚は3nm以下であることを特徴とする請求項１乃至請求項３のいずれか一項に記載の薄膜型電子源。
7. 前記第一の層の膜厚は３ｎｍ以下であることを特徴とする請求項４または５のいずれか一項に記載の薄膜型電子源。
8. 前記薄膜型電子源は、前記下部電極の辺および角部と前記上部電極との間に設置された絶縁体からなる保護層を有し、該保護層は前記絶縁層より厚いことを特徴とする請求項１乃至請求項７のいずれか一項に記載の薄膜型電子源。
9. 前記下部電極は金属であることを特徴とする請求項１乃至請求項８のいずれか一項に記載の薄膜型電子源。
10. 前記下部電極は半導体であることを特徴とする請求項１乃至請求項８のいずれか一項に記載の薄膜型電子源。
11. 請求項１乃至請求項１０のいずれか一項に記載の薄膜型電子源を複数個配列してなる薄膜型電子源配列基板を、電子源として備えていることを特徴とする薄膜型電子源応用機器。
12. 請求項１乃至請求項１０のいずれか一項に記載の薄膜型電子源を２次元配列してなる薄膜型電子源配列基板を、電子源として備えていることを特徴とする薄膜型電子源応用機器。
13. 請求項１乃至請求項１０のいずれか一項に記載の薄膜型電子源と、蛍光体を塗布した面板を有し、前記薄膜型電子源と前記面板とは前記薄膜型電子源から放出された電子が前記蛍光体に照射されるように配置されていることを特徴とする薄膜型電子源応用表示装置。
14. 前記薄膜型電子源と前記面板とは厚さ１mm以上３mm以下のスペーサを介して封着されていることを特徴とする請求項１３に記載の薄膜型電子源応用表示装置。
15. 請求項１乃至請求項１０のいずれか一項に記載の薄膜型電子源を少なくとも１つと、前記薄膜型電子源から放出された電子の通る電子レンズを備えていることを特徴とする電子線描画装置。
16. 請求項１乃至請求項１０のいずれか一項に記載の薄膜型電子源を複数個配列してなる薄膜型電子源配列基板と、前記薄膜型電子源から放出された電子の通る電子レンズを備えていることを特徴とする電子線描画装置。
17. 請求項１乃至請求項１０のいずれか一項に記載の薄膜型電子源をを２次元配列してなる薄膜型電子源配列基板と、前記薄膜型電子源から放出された電子の通る電子レンズを備えていることを特徴とする電子線描画装置。

Images