JP3397356B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP3397356B2 JP3397356B2 JP1886093A JP1886093A JP3397356B2 JP 3397356 B2 JP3397356 B2 JP 3397356B2 JP 1886093 A JP1886093 A JP 1886093A JP 1886093 A JP1886093 A JP 1886093A JP 3397356 B2 JP3397356 B2 JP 3397356B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- semiconductor device
- electrode
- base diffusion
- channel stopper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明は、半導体装置に関する
もので、特にダイオ−ドまたはトランジスタの高耐圧化
に使用されるものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, it is used for increasing the breakdown voltage of a diode or a transistor.
【０００２】[0002]
【従来の技術】図５は、従来の半導体装置を示す断面図
である。Ｎ型シリコン基板１の上にはＮ- 型のエピタキ
シャル層２が設けられている。このエピタキシャル層２
には、Ｐ+ 型のメインベ−ス拡散層３ａ、Ｐ- 型の拡張
ベ−ス拡散層３ｂから構成されているＲＥＳＵＲＦ(Red
uced Surface Field) 構造３およびＮ+ 型の等電位チャ
ネルストッパ拡散層５が形成されている。前記エピタキ
シャル層２の上にはＲＦＰ(Ring Field Plate)構造４が
形成されている。すなわち、前記エピタキシャル層２の
上にはフィ−ルド酸化膜６が設けられており、このフィ
−ルド酸化膜６の上には半導電性膜７が設けられてい
る。この半導電性膜７およびメインベ−ス拡散層３ａの
上にはアノ−ド電極８が設けられており、前記半導電性
膜７および等電位チャネルストッパ拡散層５の上にはカ
ソ−ド電極９が設けられている。2. Description of the Related Art FIG. 5 is a sectional view showing a conventional semiconductor device. On the N-type silicon substrate 1 is N - A type epitaxial layer 2 is provided. This epitaxial layer 2
Has P + Type Meinbe - gas diffusion layer 3a, P - Type RESURF (Red
uced Surface Field) Structure 3 and N + A mold equipotential channel stopper diffusion layer 5 is formed. An RFP (Ring Field Plate) structure 4 is formed on the epitaxial layer 2. That is, the field oxide film 6 is provided on the epitaxial layer 2, and the semiconductive film 7 is provided on the field oxide film 6. An anode electrode 8 is provided on the semiconductive film 7 and the main base diffusion layer 3a, and a cathode electrode is provided on the semiconductive film 7 and the equipotential channel stopper diffusion layer 5. 9 is provided.
【０００３】上記従来の半導体装置によれば、前記アノ
−ド電極８およびカソ−ド電極９に逆方向の電圧が印加
される場合、ＲＥＳＵＲＦ構造３では拡張ベ−ス拡散層
３ｂが全空乏化される。これにより、主接合曲部３ｃ、
即ちメインベ−ス拡散層３ａと拡張ベ−ス拡散層３ｂと
の接合部３ｃにおける電界集中が緩和される。また、Ｒ
ＦＰ構造４では、前記逆方向の電圧が印加される場合、
フィ−ルド酸化膜６上の半導電性膜７により電位傾斜が
形成される。この結果、拡張ベ−ス拡散層３ｂと等電位
チャネルストッパ拡散層５との間において、空乏層が前
記電位傾斜に沿って徐々に伸ばされ、電界が低く抑えら
れる。したがって、ＲＥＳＵＲＦ構造３およびＲＦＰ構
造４により、耐圧性の高いダイオ−ドを形成することが
できる。According to the conventional semiconductor device described above, when a reverse voltage is applied to the anode electrode 8 and the cathode electrode 9, in the RESURF structure 3, the extended base diffusion layer 3b is fully depleted. To be done. Thereby, the main joining curved portion 3c,
That is, the electric field concentration at the joint portion 3c between the main base diffusion layer 3a and the extension base diffusion layer 3b is relaxed. Also, R
In the FP structure 4, when the reverse voltage is applied,
The semiconductive film 7 on the field oxide film 6 forms a potential gradient. As a result, the depletion layer is gradually extended along the potential gradient between the extension base diffusion layer 3b and the equipotential channel stopper diffusion layer 5, and the electric field is suppressed to a low level. Therefore, the RESURF structure 3 and the RFP structure 4 can form a diode having high withstand voltage.
【０００４】[0004]
【発明が解決しようとする課題】ところで、半導体装置
はそれ自体が動作することによって発熱を起こす。上記
半導体装置では、ＲＦＰ構造４において半導電性膜７が
アノ−ド電極８とカソ−ド電極９との間に位置している
ため、素子温度が１００℃を越えると前記半導電性膜７
の抵抗率が下がり、半導電性膜７に多大なリ−ク電流が
流れることになり、熱暴走による素子破壊が起こること
がある。By the way, the semiconductor device generates heat by operating itself. In the above semiconductor device, since the semiconductive film 7 is located between the anode electrode 8 and the cathode electrode 9 in the RFP structure 4, when the element temperature exceeds 100.degree.
The resistivity is decreased, and a large leak current flows through the semiconductive film 7, which may cause device breakdown due to thermal runaway.
【０００５】この発明は上記のような事情を考慮してな
されたものであり、その目的は、ＲＦＰ構造において高
温時の半導電性膜へのリ−ク電流による素子破壊を防止
し、且つＲＥＳＵＲＦ構造、ＲＦＰ構造と同等の耐圧性
を有する半導体装置を提供することにある。The present invention has been made in consideration of the above circumstances, and an object thereof is to prevent element breakdown due to a leak current to a semiconductive film at a high temperature in an RFP structure and to prevent RESURF. It is to provide a semiconductor device having a withstand voltage equivalent to that of the structure and the RFP structure.
【０００６】[0006]
【課題を解決するための手段】本発明に係る半導体装置
は、第１導電型の半導体基板と、前記半導体基板の表面
に設けられた第２導電型のメインベ−ス拡散層と、前記
半導体基板の表面に設けられ、前記メインベ−ス拡散層
に接合された前記メインベ−ス拡散層より低濃度の第２
導電型の拡張ベ−ス拡散層と、前記半導体基板の表面に
設けられ、前記拡張ベ−ス拡散層と所定の間隔を有する
第１導電型のチャネルストッパ拡散層と、前記メインベ
−ス拡散層の上に設けられた第１の電極と、前記チャネ
ルストッパ拡散層の上に設けられた第２の電極と、前記
半導体基板の表面上に設けられ、前記第１および第２の
電極の間に設けられた第１の絶縁膜と、前記第１の絶縁
膜の上に設けられ且つ互いに離隔した、半導電性膜から
なる複数の第３の電極と、を具備することを特徴とす
る。 A semiconductor device according to the present invention
Is provided on the surface of the first conductive type semiconductor substrate, the second conductive type main base diffusion layer provided on the surface of the semiconductor substrate, and the semiconductor substrate, and is bonded to the main base diffusion layer. The second concentration lower than that of the main base diffusion layer
A conductive type extended base diffusion layer, a first conductive type channel stopper diffusion layer provided on the surface of the semiconductor substrate and having a predetermined distance from the extended base diffusion layer, and the main base diffusion layer. A first electrode provided on the semiconductor substrate, a second electrode provided on the channel stopper diffusion layer, and a second electrode provided on the surface of the semiconductor substrate between the first and second electrodes. A first insulating film provided and a semiconductive film provided on the first insulating film and separated from each other.
To a plurality of third electrodes made, characterized by comprising
It
【０００７】前記半導体装置において、前記第３の電極
の上に設けられた第２の絶縁膜と、前記第３の電極のそ
れぞれに対して互い違いとなるように、前記第２の絶縁
膜の上に設けられ且つ互いに離隔した、半導電性膜から
なる複数の第４の電極と、を更に具備することができ
る。また、前記半導体装置において、前記拡張ベ−ス拡
散層は、そのド−ズ量が１×１０ 12 ｃｍ -2 以上１×１０
13 ｃｍ -2 以下であることができる。また、前記半導体装
置において、前記拡張ベ−ス拡散層は、その幅が少くと
も前記メインベ−ス拡散層と前記チャネルストッパ拡散
層との間の長さの１／３であることができる。また、前
記半導体装置において、前記第１の電極における前記拡
張ベ−ス拡散層の上方に位置する領域の幅は少くとも１
００μｍであることができる。 In the semiconductor device, the third electrode
The second insulating film provided on the upper surface and the third electrode.
The second insulation so that it is staggered with respect to each other.
From the semi-conducting film, which is provided on the film and is separated from each other
Further comprising a plurality of fourth electrodes
It In the semiconductor device, the expansion base expansion
The scattered layer has a dose amount of 1 × 10 12 cm -2 or more 1 × 10
It can be 13 cm -2 or less. In addition, the semiconductor device
In this case, the width of the extended base diffusion layer may be at least 1/3 of the length between the main base diffusion layer and the channel stopper diffusion layer . Also before
In the semiconductor device, the width of the region of the first electrode located above the extended base diffusion layer is at least 1.
It can be 00 μm .
【０００８】[0008]
【作用】この発明は、メインベ−ス拡散層の上に第１の
電極を設け、チャネルストッパ拡散層の上に第２の電極
を設け、前記第１および第２の電極の間に第１の絶縁膜
を設け、前記第１の絶縁膜の上に互いに離隔した複数の
第３の電極を設けている。このため、前記アノ−ド電極
と前記カソ−ド電極に所定の電圧を印加し、半導体装置
の温度が上昇しても、前記第３の電極を介して前記アノ
−ド電極と前記カソ−ド電極との間にリ−ク電流が流れ
ることがない。また、前記アノ−ド電極と前記カソ−ド
電極との間に所定の電圧を印加した際、前記第３の電極
を複数設けているため、この第３の電極は電位的に容量
が結合された状態になる。これにより、電位傾斜を形成
することができ、半導体装置の高耐圧化を可能とする。According to the present invention, the first electrode is provided on the main base diffusion layer, the second electrode is provided on the channel stopper diffusion layer, and the first electrode is provided between the first and second electrodes. An insulating film is provided, and a plurality of third electrodes separated from each other are provided on the first insulating film. Therefore, even if a predetermined voltage is applied to the anode electrode and the cathode electrode and the temperature of the semiconductor device rises, the anode electrode and the cathode electrode pass through the third electrode. No leak current flows between the electrodes. Further, when a predetermined voltage is applied between the anode electrode and the cathode electrode, a plurality of the third electrodes are provided, so that the third electrode is capacitively coupled to the potential. It will be in a state of being. As a result, a potential gradient can be formed and the breakdown voltage of the semiconductor device can be increased.
【０００９】[0009]
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the accompanying drawings.
【００１０】図１は、この発明の第１の実施例による半
導体装置を示す断面図である。この半導体装置は１５０
０Ｖの耐圧を有するダイオ−ド１０である。このダイオ
−ド１０は、中心線１０ａを軸として回転させることに
より形成される円柱形状となっている。FIG. 1 is a sectional view showing a semiconductor device according to a first embodiment of the present invention. This semiconductor device has 150
The diode 10 has a withstand voltage of 0V. The diode 10 has a columnar shape formed by rotating the center line 10a as an axis.
【００１１】先ず、Ｎ型シリコン基板１１の上には濃度
が７×１０13ｃｍ-3のＮ- 型のエピタキシャル層１２が
設けられる。このエピタキシャル層１２にはＰ型のＲＥ
ＳＵＲＦ構造１３が形成される。すなわち、ド−ズ量が
２×１０15ｃｍ-2で６０ＫｅＶの加速電圧により、エピ
タキシャル層１２にＢがイオン注入され、前記エピタキ
シャル層１２は温度が１１００℃で１１４０分間アニ−
ルされる。これにより、エピタキシャル層１２の表面の
中央部に深さ２５が１０μｍのＰ+ 型のメインベ−ス拡
散層１３ａが形成される。この後、ド−ズ量Ｑd が５×
１０12ｃｍ-2で１２０ＫｅＶの加速電圧により、前記エ
ピタキシャル層１２にＢがイオン注入され、前記エピタ
キシャル層１２は温度が１１００℃で１５００分間アニ
−ルされる。これにより、前記エピタキシャル層１２に
メインベ−ス拡散層１３ａより低濃度である深さ２６が
５μｍのＰ- 型の拡張ベ−ス拡散層１３ｂが形成され
る。この拡張ベ−ス拡散層１３ｂは、幅がＸP とされて
おり、メインベ−ス拡散層１３ａと接合されている。First, on the N-type silicon substrate 11, a concentration of 7 × 10 13 cm -3 of N −. A type epitaxial layer 12 is provided. The epitaxial layer 12 has a P-type RE
The SURF structure 13 is formed. That is, B is ion-implanted into the epitaxial layer 12 at a dose amount of 2 × 10 15 cm −2 and an acceleration voltage of 60 KeV, and the epitaxial layer 12 is annealed at a temperature of 1100 ° C. for 1140 minutes.
Will be As a result, at the center of the surface of the epitaxial layer 12, the depth 25 of P + is 10 μm. The main base diffusion layer 13a of the mold is formed. After this, the dose amount Q d is 5 ×
By accelerating voltage of 120 KeV at 10 12 cm −2 , B is ion-implanted into the epitaxial layer 12, and the epitaxial layer 12 is annealed at a temperature of 1100 ° C. for 1500 minutes. Thus, Meinbe in the epitaxial layer 12 - gas diffusion layer 13a than the low concentration at which the depth 26 is 5μm of P - An extended base diffusion layer 13b of the mold is formed. This extension base - gas diffusion layer 13b has a width which is the X P, Meinbe - is bonded to the gas diffusion layer 13a.
【００１２】次に、前記エピタキシャル層１２にはＮ+
型の等電位チャネルストッパ拡散層１４が形成される。
この等電位チャネルストッパ拡散層１４と拡張ベ−ス拡
散層１３ｂとの間の距離はＸS とされている。この後、
エピタキシャル層１２の上にはＦＲＦＰ(Floating Ring
Field Plate) 構造１９が形成される。すなわち、エピ
タキシャル層１２の上には厚さが４０００オングストロ
−ム程度のフィ−ルド酸化膜１５が設けられる。このフ
ィ−ルド酸化膜１５の上にはＣＶＤ法により半導電性膜
である厚さが１μｍのＳＩＰＯＳ（semi-insulating po
lycrystallinesilicon)１６が堆積される。次に、この
ＳＩＰＯＳ１６は、幅１７が２５μｍで間隔１８が２５
μｍとなるようにエッチングされることにより、複数の
同心円状のリングに加工される。Next, the epitaxial layer 12 contains N +.
A mold equipotential channel stopper diffusion layer 14 is formed.
The distance between the equipotential channel stopper diffusion layer 14 and the extension base diffusion layer 13b is X S. After this,
FRFP (Floating Ring) is formed on the epitaxial layer 12.
A Field Plate structure 19 is formed. That is, a field oxide film 15 having a thickness of about 4000 Å is provided on the epitaxial layer 12. A SIPOS (semi-insulating porosity) film having a thickness of 1 μm, which is a semiconductive film, is formed on the field oxide film 15 by the CVD method.
lycrystalline silicon) 16 is deposited. Next, the SIPOS 16 has a width 17 of 25 μm and an interval 18 of 25 μm.
By etching to have a thickness of μm, a plurality of concentric rings are processed.
【００１３】この後、前記メインベ−ス拡散層１３ａお
よび等電位チャネルストッパ拡散層１４それぞれの上に
存するフィ−ルド酸化膜１５、ＳＩＰＯＳ１６はエッチ
ングされる。次に、前記エピタキシャル層１２、ＳＩＰ
ＯＳ１６の上には、メインベ−ス拡散層１３ａと電気的
に接続されたアノ−ド電極２０および等電位チャネルス
トッパ拡散層１４と電気的に接続されたカソ−ド電極２
１が設けられる。これらの電極２０、２１はアルミニウ
ムにより形成されている。尚、前記アノ−ド電極２０に
おいてメインベ−ス拡散層１３ａから拡張ベ−ス拡散層
１３ｂ側に張り出された部分、即ちＳＩＰＯＳ１６の上
に位置する部分の長さｌf は、少くとも１００μｍ必要
である。この長さｌf が１００μｍ未満であると、ＦＲ
ＦＰ構造１９による耐圧性の向上の効果が現れない。After that, the field oxide film 15 and SIPOS 16 existing on the main base diffusion layer 13a and the equipotential channel stopper diffusion layer 14 are etched. Next, the epitaxial layer 12 and SIP
On the OS 16, an anode electrode 20 electrically connected to the main base diffusion layer 13a and a cathode electrode 2 electrically connected to the equipotential channel stopper diffusion layer 14 are provided.
1 is provided. These electrodes 20 and 21 are made of aluminum. The length l f of the portion of the anode electrode 20 that extends from the main base diffusion layer 13a to the expansion base diffusion layer 13b side, that is, the portion located above the SIPOS 16 must be at least 100 μm. Is. If this length l f is less than 100 μm, FR
The effect of improving the pressure resistance by the FP structure 19 does not appear.
【００１４】図２は、第１の実施例による半導体装置お
よび従来の半導体装置それぞれにおいて、拡張ベ−ス拡
散層のド−ズ量Ｑd と耐圧との関係を示す図である。２
８は、第１の実施例による半導体装置において、拡張ベ
−ス拡散層１３ｂのド−ズ量Ｑd を変化させた際の半導
体装置の耐圧を測定した結果である。２９は、従来の半
導体装置において、拡張ベ−ス拡散層のド−ズ量を変化
させた際の半導体装置の耐圧を測定した結果である。こ
の図から、第１の実施例による半導体装置においても従
来の半導体装置と同等の耐圧を得ることができ、ド−ズ
量Ｑd に対するマ−ジンも変わらないことがわかる。FIG. 2 is a diagram showing the relationship between the dose amount Q d of the extended base diffusion layer and the breakdown voltage in each of the semiconductor device according to the first embodiment and the conventional semiconductor device. Two
8, in the semiconductor device according to the first embodiment, expansion base - the result of measuring the breakdown voltage of the semiconductor device at the time of changing a's amount Q d - de of gas diffusion layer 13b. 29 is a result of measuring the breakdown voltage of the conventional semiconductor device when the dose amount of the expansion base diffusion layer is changed. From this figure, it is possible to obtain a breakdown voltage equivalent to the conventional semiconductor device in the semiconductor device according to the first embodiment, de - Ma for's amount Q d - Jin it can be seen that also does not change.
【００１５】図３は、第１の実施例による半導体装置お
よび従来の半導体装置それぞれにおいて、素子温度と不
良率との関係を示す図である。３１は、第１の実施例に
よる半導体装置において、素子温度で１０００時間保持
し、印加電圧を１２００Ｖとして、前記素子温度を変化
させた際の半導体装置の不良率を測定した結果である。
３２は、従来の半導体装置において、素子温度で１００
０時間保持し、印加電圧を１２００Ｖとして、前記素子
温度を変化させた際の半導体装置の不良率を測定した結
果である。この図から、従来の半導体装置では約１００
℃を境に素子温度が上昇すると急激に不良率が上昇する
のに対して、第１の実施例による半導体装置では素子温
度が１００℃を越えても不良率が２〜３％であり、室温
時とあまり変わらないことがわかる。FIG. 3 is a diagram showing the relationship between the element temperature and the defect rate in each of the semiconductor device according to the first embodiment and the conventional semiconductor device. 31 is the result of measuring the defect rate of the semiconductor device when the device temperature was held for 1000 hours, the applied voltage was set to 1200 V, and the device temperature was changed in the semiconductor device according to the first embodiment.
32 is the element temperature of 100 in the conventional semiconductor device.
It is a result of measuring the defect rate of the semiconductor device when the element temperature was changed by holding the voltage for 0 hour and applying the applied voltage to 1200V. From this figure, the conventional semiconductor device has about 100
The defect rate rises sharply when the element temperature rises at a temperature of ℃, whereas in the semiconductor device according to the first embodiment, the defect rate is 2-3% even when the element temperature exceeds 100 ° C. You can see that it is not so different from time.
【００１６】上記第１の実施例によれば、アノ−ド電極
２０とカソ−ド電極２１との間に２５μｍの間隔１８を
有し、複数の同心円状のリングからなるＳＩＰＯＳ１６
を形成している。すなわち、同心円状に複数形成された
ＳＩＰＯＳ１６を互いに離隔して形成している。このた
め、前記アノ−ド電極２０とカソ−ド電極２１との間に
所定の電圧を印加し、半導体装置の温度が１００℃以上
に上昇しても、アノ−ド電極２０とカソ−ド電極２１と
の間にＳＩＰＯＳ１６を介してリ−ク電流が流れること
がない。したがって、高温時においても素子破壊を防止
することができるため、図３に示すように、不良率を抑
えることができる。According to the first embodiment described above, the SIPOS 16 is composed of a plurality of concentric rings with a gap 18 of 25 μm between the anode electrode 20 and the cathode electrode 21.
Is formed. That is, a plurality of concentric SIPOSs 16 are formed separately from each other. Therefore, even if a predetermined voltage is applied between the anode electrode 20 and the cathode electrode 21 and the temperature of the semiconductor device rises to 100 ° C. or more, the anode electrode 20 and the cathode electrode 20 are heated. The leak current does not flow through the SIPOS 16 between the leak current and the signal. Therefore, the element destruction can be prevented even at a high temperature, so that the defect rate can be suppressed as shown in FIG.
【００１７】また、前記アノ−ド電極２０とカソ−ド電
極２１との間に電圧を印加すると、ＦＲＦＰ構造１９に
おけるＳＩＰＯＳ１６は電位的に容量が結合された状態
になる。これにより、フィ−ルド酸化膜１５の上に従来
の半導体装置と同等の電位傾斜を形成することができ
る。この結果、図２に示すように、半導体装置の高耐圧
化を可能とすることができる。即ち、従来の半導体装置
と同等の耐圧性を持たせることができる。尚、この発明
は上記の実施例に限定されることなく、ダイオ−ド以外
の半導体装置、例えばトランジスタに用いることも可能
である。When a voltage is applied between the anode electrode 20 and the cathode electrode 21, the SIPOS 16 in the FRFP structure 19 is brought into a potential-coupled state. As a result, a potential gradient equivalent to that of the conventional semiconductor device can be formed on the field oxide film 15. As a result, as shown in FIG. 2, it is possible to increase the breakdown voltage of the semiconductor device. That is, it is possible to provide withstand voltage equivalent to that of the conventional semiconductor device. The present invention is not limited to the above embodiment, but can be used in semiconductor devices other than diodes, such as transistors.
【００１８】また、上記第１の実施例では、フィ−ルド
酸化膜１５の上にＦＲＦＰ構造１９の半導電性膜１６を
設けているが、フィ−ルド酸化膜１５の上にＦＲＦＰ構
造の導電性膜を設けることも可能である。Further, in the first embodiment, the semiconductive film 16 of the FRFP structure 19 is provided on the field oxide film 15, but the semiconductive film 16 of the FRFP structure 19 is provided on the field oxide film 15. It is also possible to provide a flexible film.
【００１９】また、拡張ベ−ス拡散層１３ｂのド−ズ量
を５×１０12ｃｍ-2としているが、ド−ズ量は１×１０
12〜１×１０13ｃｍ-2の範囲であれば良く、この範囲の
とき、ＲＥＳＵＲＦ構造１３による耐圧性の向上の効果
が現れる。Further, the dose amount of the extended base diffusion layer 13b is set to 5 × 10 12 cm -2 , but the dose amount is 1 × 10.
It may be in the range of 12 to 1 × 10 13 cm −2 , and in this range, the effect of improving the pressure resistance due to the RESURF structure 13 appears.
【００２０】また、拡張ベ−ス拡散層１３ｂの幅をＸP
とし、拡張ベ−ス拡散層１３ｂと等電位チャネルストッ
パ拡散層１４との間の距離をＸS としている。このＸP
は、ＸP とＸS との和、即ちメインベ−ス拡散層１３ａ
と等電位チャネルストッパ拡散層１４との間の距離の少
くとも１／３の幅が必要である。ＸP がＸP とＸS との
和の１／３未満の幅であると、ＲＥＳＵＲＦ構造１３に
よる耐圧性の向上の効果が現れない。図４は、この発明
の第２の実施例による半導体装置を示す断面図であり、
図１と同一部分には同一符号を付し、異なる部分につい
てのみ説明する。Further, the width of the extension base diffusion layer 13b is set to X P
And then, extended base - is the distance between the gas diffusion layer 13b and the equipotential channel stopper diffusion layer 14 and X S. This XP
Is the sum of X P and X S , that is, the main base diffusion layer 13a.
The distance between the equipotential channel stopper diffusion layer 14 and the equipotential channel stopper layer 14 needs to be at least ⅓. If X P has a width of less than 1/3 of the sum of X P and X S , the effect of improving the pressure resistance of the RESURF structure 13 does not appear. FIG. 4 is a sectional view showing a semiconductor device according to the second embodiment of the present invention,
The same parts as those in FIG. 1 are designated by the same reference numerals, and only different parts will be described.
【００２１】フィ−ルド酸化膜１５の上にはＣＶＤ法に
より半導電性膜である厚さが１μｍの第１のＳＩＰＯＳ
１６ａが堆積される。この後、このＳＩＰＯＳ１６ａ
は、幅１７が２５μｍで間隔１８が２５μｍとなるよう
にエッチングされ、複数の同心円状のリングに加工され
る。On the field oxide film 15, a first SIPOS having a thickness of 1 μm, which is a semiconductive film, is formed by a CVD method.
16a is deposited. After this, this SIPOS 16a
Are etched to have a width 17 of 25 μm and an interval 18 of 25 μm and processed into a plurality of concentric rings.
【００２２】次に、前記ＳＩＰＯＳ１６ａおよびフィ−
ルド酸化膜１５の上には第１の絶縁膜２３が設けられ
れ、この絶縁膜２３の上には厚さが１μｍの第２のＳＩ
ＰＯＳ１６ｂが堆積される。この後、このＳＩＰＯＳ１
６ｂは、幅１７が２５μｍで間隔１８が２５μｍとなる
ようにエッチングされ、複数の同心円状のリングに加工
される。この際、第２のＳＩＰＯＳ１６ｂは、第１のＳ
ＩＰＯＳ１６ａ相互間の上に位置するように加工され
る。Next, the SIPOS 16a and the file
A first insulating film 23 is provided on the field oxide film 15, and a second SI film having a thickness of 1 μm is formed on the insulating film 23.
The POS 16b is deposited. After this, this SIPOS1
6b is etched to have a width 17 of 25 μm and an interval 18 of 25 μm, and is processed into a plurality of concentric rings. At this time, the second SIPOS 16b uses the first SIP
It is processed so as to be located above the IPOS 16a.
【００２３】この後、前記第２のＳＩＰＯＳ１６ｂの相
互間には第２の絶縁膜２４が設けられる。次に、前記メ
インベ−ス拡散層１３ａおよび等電位チャネルストッパ
拡散層１４それぞれの上に存する第１、第２の絶縁膜２
３、２４、第１、第２のＳＩＰＯＳ１６ａ、１６ｂおよ
びフィ−ルド酸化膜１５はエッチングされる。この後、
前記エピタキシャル層１２におけるメインベ−ス拡散層
１３ａ、第２のＳＩＰＯＳ１６ｂおよび第２の絶縁膜２
４の上にはアノ−ド電極２０が設けられる。前記エピタ
キシャル層１２における等電位チャネルストッパ拡散層
１４、第２のＳＩＰＯＳ１６ｂおよび第２の絶縁膜２４
の上にはカソ−ド電極２１が設けられる。After this, a second insulating film 24 is provided between the second SIPOS 16b. Next, the first and second insulating films 2 on the main base diffusion layer 13a and the equipotential channel stopper diffusion layer 14, respectively.
3, 24, the first and second SIPOS 16a, 16b and the field oxide film 15 are etched. After this,
The main base diffusion layer 13a, the second SIPOS 16b and the second insulating film 2 in the epitaxial layer 12
An anode electrode 20 is provided on the surface of the electrode 4. Equipotential channel stopper diffusion layer 14, second SIPOS 16b and second insulating film 24 in the epitaxial layer 12.
A cathode electrode 21 is provided on the upper side.
【００２４】上記第２の実施例においても第１の実施例
と同様の効果を得ることができ、しかも、リング状の第
１のＳＩＰＯＳ１６ａ相互間の上に第１の絶縁膜２３を
介して第２のＳＩＰＯＳ１６ｂを設けているため、ＦＲ
ＦＰ構造１９における電位傾斜をさらに滑らかにするこ
とができる。In the second embodiment described above, the same effect as that of the first embodiment can be obtained, and the first insulating film 23 is interposed between the ring-shaped first SIPOSs 16a. Since SIPOS 16b of 2 is provided, FR
The potential gradient in the FP structure 19 can be further smoothed.
【００２５】[0025]
【発明の効果】以上説明したようにこの発明によれば、
第１および第２の電極の間に第１の絶縁膜を設け、この
第１の絶縁膜の上に互いに離隔した複数の第３の電極を
設けている。したがって、ＲＦＰ構造において高温時の
半導電性膜へのリ−ク電流による素子破壊を防止するこ
とができ、且つＲＥＳＵＲＦ構造、ＲＦＰ構造と同等の
耐圧性を持たせることができる。As described above, according to the present invention,
A first insulating film is provided between the first and second electrodes, and a plurality of third electrodes that are separated from each other are provided on the first insulating film. Therefore, in the RFP structure, it is possible to prevent element breakdown due to a leak current to the semiconductive film at high temperature, and to have a withstand voltage equivalent to that of the RESURF structure and the RFP structure.
【図１】この発明の第１の実施例による半導体装置を示
す断面図。FIG. 1 is a sectional view showing a semiconductor device according to a first embodiment of the present invention.
【図２】この発明の第１の実施例による半導体装置およ
び従来の半導体装置それぞれにおいて、拡張ベ−ス拡散
層のド−ズ量Ｑd と耐圧との関係を示す図。FIG. 2 is a diagram showing the relationship between the dose amount Q d of the extended base diffusion layer and the breakdown voltage in each of the semiconductor device according to the first embodiment of the present invention and the conventional semiconductor device.
【図３】この発明の第１の実施例による半導体装置およ
び従来の半導体装置それぞれにおいて、素子温度と不良
率との関係を示す図。FIG. 3 is a diagram showing the relationship between element temperature and defect rate in each of the semiconductor device according to the first embodiment of the present invention and the conventional semiconductor device.
【図４】この発明の第２の実施例による半導体装置を示
す断面図。FIG. 4 is a sectional view showing a semiconductor device according to a second embodiment of the present invention.
【図５】従来の半導体装置を示す断面図。FIG. 5 is a cross-sectional view showing a conventional semiconductor device.
10…ダイオ−ド、10a …中心線、11…Ｎ型シリコン基
板、12…Ｎ- 型のエピタキシャル層、13…ＲＥＳＵＲＦ
構造、13a …Ｐ+ 型のメインベ−ス拡散層、13b…Ｐ-
型の拡張ベ−ス拡散層、14…Ｎ+ 型の等電位チャネルス
トッパ拡散層、15…フィ−ルド酸化膜、16…ＳＩＰＯ
Ｓ、16a …第１のＳＩＰＯＳ、16b …第２のＳＩＰＯ
Ｓ、17…ＳＩＰＯＳの幅、18…ＳＩＰＯＳの相互間隔、
19…ＦＲＦＰ構造、20…アノ−ド電極、21…カソ−ド電
極、23…第１の絶縁膜、24…第２の絶縁膜、25…メイン
ベ−ス拡散層の深さ、26…拡張ベ−ス拡散層の深さ、28
…拡張ベ−ス拡散層のド−ズ量を変化させた際のこの発
明の半導体装置の耐圧を測定した結果、29…拡張ベ−ス
拡散層のド−ズ量を変化させた際の従来の半導体装置の
耐圧を測定した結果、31…素子温度を変化させた際のこ
の発明の半導体装置の不良率を測定した結果、32…素子
温度を変化させた際の従来の半導体装置の不良率を測定
した結果、ＸP …拡張ベ−ス拡散層の幅、ＸS …拡張ベ
−ス拡散層と等電位チャネルストッパ拡散層との間の距
離、ｌf …電極においてメインベ−ス拡散層から拡張ベ
−ス拡散層側に張り出された部分の長さ。10 ... diodes - de, 10a ... center line, 11 ... N-type silicon substrate, 12 ... N - Type epitaxial layer, 13 ... RESURF
Structure, 13a ... P + The type of Meinbe - gas diffusion layer, 13b ... P -
Type extended base diffusion layer, 14 ... N + Type equipotential channel stopper diffusion layer, 15 ... Field oxide film, 16 ... SIPO
S, 16a ... first SIPOS, 16b ... second SIPO
S, 17 ... width of SIPOS, 18 ... mutual spacing of SIPOS,
19 ... FRFP structure, 20 ... Anode electrode, 21 ... Cathode electrode, 23 ... First insulating film, 24 ... Second insulating film, 25 ... Main base diffusion layer depth, 26 ... Expansion base -Depth of diffusion layer, 28
... As a result of measuring the withstand voltage of the semiconductor device of the present invention when the dose amount of the expansion base diffusion layer is changed, 29 ... Conventional when the dose amount of the expansion base diffusion layer is changed. As a result of measuring the breakdown voltage of the semiconductor device of 31 ... As a result of measuring the defective rate of the semiconductor device of the present invention when the element temperature is changed, 32 ... The defective rate of the conventional semiconductor device when the element temperature is changed. results of measurement of, X P ... extended base - gas diffusion layer width, X S ... expansion base - from gas diffusion layer - the distance between the gas diffusion layer and equipotential channel stopper diffusion layer, Meinbe in l f ... electrode The length of the part overhanging on the extended base diffusion layer side.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−48652（ＪＰ，Ａ) 特開 昭63−209161（ＪＰ，Ａ) 特開 平６−77470（ＪＰ，Ａ) 特表 平８−505984（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/861 H01L 29/06 301 H01L 29/41 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-4-48652 (JP, A) JP-A-63-209161 (JP, A) JP-A-6-77470 (JP, A) Special table 8- 505984 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 29/861 H01L 29/06 301 H01L 29/41
Claims (5)
ベ−ス拡散層と、 前記半導体基板の表面に設けられ、前記メインベ−ス拡
散層に接合された前記メインベ−ス拡散層より低濃度の
第２導電型の拡張ベ−ス拡散層と、 前記半導体基板の表面に設けられ、前記拡張ベ−ス拡散
層と所定の間隔を有する第１導電型のチャネルストッパ
拡散層と、 前記メインベ−ス拡散層の上に設けられた第１の電極
と、 前記チャネルストッパ拡散層の上に設けられた第２の電
極と、 前記半導体基板の表面上に設けられ、前記第１および第
２の電極の間に設けられた第１の絶縁膜と、 前記第１の絶縁膜の上に設けられ且つ互いに離隔した、
半導電性膜からなる複数の第３の電極と、を具備するこ
とを特徴とする半導体装置。1. A semiconductor substrate of a first conductivity type, a main base diffusion layer of a second conductivity type provided on the surface of the semiconductor substrate, and a main base diffusion layer provided on the surface of the semiconductor substrate. A second conductive type extension base diffusion layer having a lower concentration than the main base diffusion layer joined to the first base diffusion layer; and a second spacing provided on the surface of the semiconductor substrate and having a predetermined distance from the extension base diffusion layer. A one-conductivity-type channel stopper diffusion layer, a first electrode provided on the main base diffusion layer, a second electrode provided on the channel stopper diffusion layer, and a surface of the semiconductor substrate provided in the upper, the a first insulating film provided between the first and second electrodes, and and spaced apart from each other provided on the first insulating film,
A plurality of third electrodes made of a semi-conductive film, and a semiconductor device.
縁膜と、 前記第３の電極のそれぞれに対して互い違いとなるよう
に、前記第２の絶縁膜の上に設けられ且つ互いに離隔し
た、半導電性膜からなる複数の第４の電極と、を更に具
備する ことを特徴とする請求項１記載の半導体装置。2. A second insulation layer provided on the third electrode.
Being staggered for each of the limbus and the third electrode
Is provided on the second insulating film and is separated from each other.
And a plurality of fourth electrodes made of a semiconductive film,
The semiconductor device according to claim 1, characterized in that Bei.
１×１０12ｃｍ-2以上１×１０13ｃｍ-2以下であること
を特徴とする請求項１または２記載の半導体装置。Wherein the extended base - gas diffusion layer, the de - amount's is 1 × 10 12 cm -2 or more 1 × 10 13 cm -2 of claim 1 or 2, wherein the less is Semiconductor device.
も前記メインベ−ス拡散層と前記チャネルストッパ拡散
層との間の長さの１／３であることを特徴とする請求項
１乃至３のいずれかに記載の半導体装置。Wherein said expansion base - gas diffusion layer has a width of at least the Meinbe - claims, characterized in that a third of the length between the gas diffusion layer and the channel stopper diffusion layer
4. The semiconductor device according to any one of 1 to 3 .
散層の上方に位置する領域の幅は少くとも１００μｍで
あることを特徴とする請求項１乃至４のいずれかに記載
の半導体装置。5. The semiconductor device according to claim 1 , wherein a width of a region of the first electrode located above the extended base diffusion layer is at least 100 μm. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1886093A JP3397356B2 (en) | 1993-02-05 | 1993-02-05 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1886093A JP3397356B2 (en) | 1993-02-05 | 1993-02-05 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232426A JPH06232426A (en) | 1994-08-19 |
| JP3397356B2 true JP3397356B2 (en) | 2003-04-14 |
Family
ID=11983300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1886093A Expired - Fee Related JP3397356B2 (en) | 1993-02-05 | 1993-02-05 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3397356B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5129943B2 (en) * | 2006-10-19 | 2013-01-30 | 株式会社豊田中央研究所 | Semiconductor device |
| JP5376365B2 (en) | 2009-04-16 | 2013-12-25 | 三菱電機株式会社 | Semiconductor device |
| JP5716619B2 (en) * | 2011-09-21 | 2015-05-13 | トヨタ自動車株式会社 | Semiconductor device |
-
1993
- 1993-02-05 JP JP1886093A patent/JP3397356B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06232426A (en) | 1994-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6407413B1 (en) | Semiconductor device with guard ring and Zener diode layer thereover | |
| US4412242A (en) | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions | |
| JPH09283754A (en) | High voltage semiconductor device | |
| JPH0324791B2 (en) | ||
| JP2000049360A (en) | Semiconductor device | |
| JPH04332173A (en) | Planar type semiconductor device and its manufacture | |
| US5323041A (en) | High-breakdown-voltage semiconductor element | |
| US3230429A (en) | Integrated transistor, diode and resistance semiconductor network | |
| JP3397356B2 (en) | Semiconductor device | |
| JPH08167715A (en) | High voltage semiconductor device | |
| JP3297087B2 (en) | High voltage semiconductor device | |
| GB2084397A (en) | Semiconductor integrated circuit | |
| JPH08227897A (en) | Semiconductor device and manufacturing method thereof | |
| JP2860089B2 (en) | High voltage semiconductor device | |
| JP2000269520A (en) | High voltage semiconductor device | |
| JP2785792B2 (en) | Power semiconductor device | |
| JP4248203B2 (en) | Semiconductor device | |
| JPH0121633B2 (en) | ||
| JPH1056187A (en) | Semiconductor device | |
| JP3655143B2 (en) | High voltage semiconductor device | |
| JP3285131B2 (en) | Embedded gate type static induction semiconductor device | |
| JP3435171B2 (en) | High voltage semiconductor device | |
| JPS61129867A (en) | Semiconductor device | |
| JP2827576B2 (en) | Semiconductor device | |
| JP3196310B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |