Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPH0121633B2 - - Google Patents
[go: Go Back, main page]

JPH0121633B2 - - Google Patents

Info

Publication number
JPH0121633B2
JPH0121633B2 JP56209745A JP20974581A JPH0121633B2 JP H0121633 B2 JPH0121633 B2 JP H0121633B2 JP 56209745 A JP56209745 A JP 56209745A JP 20974581 A JP20974581 A JP 20974581A JP H0121633 B2 JPH0121633 B2 JP H0121633B2
Authority
JP
Japan
Prior art keywords
region
guard ring
base
layer
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56209745A
Other languages
Japanese (ja)
Other versions
JPS58114434A (en
Inventor
Kazuo Yajima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56209745A priority Critical patent/JPS58114434A/en
Publication of JPS58114434A publication Critical patent/JPS58114434A/en
Publication of JPH0121633B2 publication Critical patent/JPH0121633B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/111Field plates
    • H10D64/112Field plates comprising multiple field plate segments

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明は、高耐圧半導体装置、例えばプレーナ
型のバイポーラパワートランジスタの構成に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to the structure of a high voltage semiconductor device, such as a planar bipolar power transistor.

(2) 従来技術の説明 パワートランジスタはパワーエレクトロニクス
分野で使用され、その用途も拡大して需要も伸び
ており、ますます高性能のものが求められている
(例えば、三浦俊二:「大容量化・高速化・集積化
技術が進むパワー・トランジスタ」、エレクトロ
ニクス(オーム社)、1979年12月号(vol.24、No.
14)、第1267〜1279頁、参照)。
(2) Description of conventional technology Power transistors are used in the field of power electronics, and their applications are expanding and demand is increasing, and higher performance is required (for example, Shunji Miura:・Power transistors with increasing speed and integration technology,” Electronics (Ohmsha), December 1979 issue (vol. 24, No.
14), pp. 1267-1279).

本出願人は第1図に示したような構造のプレー
ナ型高耐圧半導体装置を特願昭56−131320号にて
提案した。この提案した高耐圧半導体装置はそれ
以前のものより素子の寸法を極力小さくして高信
頼度の特性が得られる点が優れている。そしてこ
の半導体装置は第1図に示したように、例えば
N+型の半導体(シリコン)基板1、N-型エピタ
キシヤル成長層2、P型ベース領域3、N+エミ
ツタ領域4、P型ガードリング5、N+型チヤネ
ルストツパ6、絶縁層7,7′、コレクタ電極8、
ベース電極9、エミツタ電極10、ガードリング
の浮遊電極11、チヤネルストツパ12及びP+
型コンタクト領域13並びに14からなる。ベー
ス領域3、エミツタ領域4、ガードリング5、チ
ヤネルストツパ6及びP+型コンタクト領域13,
14は拡散によつてエピタキシヤル成長層2に作
られ、ガードリング5はベース領域3から離れて
完全に囲んでおり、その外側にチヤネルストツパ
6が配置されている。そして、ベース電極9は第
1図に示すようにコレクタ・ベース接合部からコ
レクタ領域2に伸びているフイールドプレート1
5を有しており、同様にガードリング5の浮遊電
極11がガードリング5の外周からチヤネルスト
ツパ6の方向に伸びているフイールドプレート1
6を有している。このようなフイールドプレート
15および16を形成することによつて接合の曲
率によつて生じる電界集中を緩和することができ
る。しかしながら、上述した高耐圧半導体装置に
おいてベース電極9のフイールドプレートの外周
とガードリング5の内周との距離Lが通例20μm
以上であり、ガードリング形成による電界緩和の
効果が十分でなく半導体装置の降状電圧(耐圧)
の向上効果もそれほど得られなかつた。
The applicant proposed a planar type high voltage semiconductor device having the structure shown in FIG. 1 in Japanese Patent Application No. 131320/1982. The proposed high-voltage semiconductor device is superior to previous devices in that it can minimize element dimensions and provide highly reliable characteristics. As shown in FIG. 1, this semiconductor device is, for example,
N + type semiconductor (silicon) substrate 1, N - type epitaxial growth layer 2, P type base region 3, N + emitter region 4, P type guard ring 5, N + type channel stopper 6, insulating layers 7, 7' , collector electrode 8,
Base electrode 9, emitter electrode 10, guard ring floating electrode 11, channel stopper 12 and P +
It consists of mold contact regions 13 and 14. base region 3, emitter region 4, guard ring 5, channel stopper 6 and P + type contact region 13,
14 is produced in the epitaxially grown layer 2 by diffusion, and a guard ring 5 completely surrounds the base region 3 at a distance, with a channel stop 6 arranged outside it. The base electrode 9 is connected to a field plate 1 extending from the collector-base junction to the collector region 2, as shown in FIG.
5, and similarly the floating electrode 11 of the guard ring 5 extends from the outer periphery of the guard ring 5 in the direction of the channel stopper 6.
6. By forming such field plates 15 and 16, electric field concentration caused by the curvature of the junction can be alleviated. However, in the above-mentioned high voltage semiconductor device, the distance L between the outer periphery of the field plate of the base electrode 9 and the inner periphery of the guard ring 5 is typically 20 μm.
As described above, the effect of electric field relaxation by guard ring formation is not sufficient, and the voltage drop (breakdown voltage) of the semiconductor device
The improvement effect was not so great.

(3) 発明の目的 本発明の目的は、上述した構造の高耐圧半導体
装置においてガードリングによる電界緩和効果を
十分に発揮させかつ耐圧の向上を図ることのでき
るようにすることである。
(3) Object of the Invention An object of the present invention is to enable a high voltage semiconductor device having the above-described structure to fully exhibit the electric field relaxation effect of the guard ring and to improve the voltage resistance.

(4) 発明の構成 ベース電極のフイールドプレートの下方でのシ
リコン表面における電界分布でフイールドプレー
ト外周(端)の真下に電界強度のピークがあり、
この電界をガードリングで有効に緩和するため
に、上述した構造のプレーナ型高耐圧半導体装置
においてベース電極のフイールドプレート外周と
ガードリング内周との距離Lを5ないし15μmに
する。すなわち、本発明に係る半導体装置は、一
導電型を有する半導体層又は領域;前記半導体層
又は領域内に選択的に形成された反対導電型のベ
ース領域;前記ベース領域から離隔し、且つベー
ス領域を囲んで配設された反対導電型のガードリ
ング領域;前記半導体層又は領域の表面に配設さ
れた絶縁層;前記ベース領域に接し、当該ベース
領域と前記半導体層又は領域との間のPN接合を
越えて前記絶縁層上に延在する第1の導電層;前
記ガードリング領域に接し、当該ガードリング領
域と前記半導体層又は領域との間の前記ベース領
域の側とは反対側のPN接合を越えて前記絶縁層
上に延在する第2の導電層;とを備えた高耐圧半
導体装置において、前記第1の導電層の外周縁部
と前記ガードリング領域の内周縁部との距離が5
〜15μmとされてなることを特徴とする高耐圧半
導体装置である。
(4) Structure of the invention In the electric field distribution on the silicon surface below the field plate of the base electrode, there is a peak of electric field intensity just below the outer periphery (edge) of the field plate.
In order to effectively alleviate this electric field with a guard ring, in the planar type high voltage semiconductor device having the above structure, the distance L between the outer periphery of the field plate of the base electrode and the inner periphery of the guard ring is set to 5 to 15 μm. That is, the semiconductor device according to the present invention includes: a semiconductor layer or region having one conductivity type; a base region of an opposite conductivity type selectively formed within the semiconductor layer or region; and a base region spaced apart from the base region. a guard ring region of opposite conductivity type disposed surrounding the semiconductor layer or region; an insulating layer disposed on the surface of the semiconductor layer or region; a PN in contact with the base region and between the base region and the semiconductor layer or region; a first conductive layer extending over the insulating layer beyond the junction; a PN in contact with the guard ring region and between the guard ring region and the semiconductor layer or region on the side opposite to the base region; a second conductive layer extending over the insulating layer beyond the junction; a distance between an outer peripheral edge of the first conductive layer and an inner peripheral edge of the guard ring region; is 5
This is a high voltage semiconductor device characterized by having a thickness of ~15 μm.

(5) 発明の実施態様 第1図に示した構造のプレーナ型高耐圧半導体
装置を、エピタキシヤル層2の抵抗値、絶縁層7
の厚さおよび距離Lを変える以外は同じにして下
記のように製造した。
(5) Embodiments of the Invention A planar type high voltage semiconductor device having the structure shown in FIG.
It was manufactured as follows, except that the thickness and distance L were changed.

半導体基板1…N+型、シリコン単結晶 エピタキシヤル層2…N-型、シリコン単結晶
の成長層、45μm厚さ エピタキシヤル層2の抵抗値…10、20および30
Ωcm ベース領域3…P型、5μm深さ エミツタ領域4…N+型、3μm深さ ガードリング5…P型、5μm深さ コンタクト領域13,14…P+型、2μm深さ
ベース領域端からフイールドプレート外周までの
距離…80μm チヤネルストツパ6…N+型、3μm深さ 絶縁層7…二酸化ケイ素(SiO2) 絶縁層7の厚さ…1.0、1.5および2.5μm コレクタ電極8…ニツケルメツキ及び半田 ベース電極9、エミツタ電極10、ガードリン
グの浮遊電極11およびチヤネルストツパに接続
する電極12…アルミニウム(Al) ベース電極9のフイールドプレート15外周か
らガードリング5内周までの距離L…0、5、
10、15、20、25および50μm このように製造した半導体装置のコレクタ・ベ
ース間耐圧を測定したところ第2図および第3図
に示す結果が得られた。第2図は、抵抗値が20Ω
cmであるエピタキシヤル層2の場合に、絶縁層7
の厚さに応じたフイールドプレート外周からガー
ドリング内周までの距離Lとコレクタ・ベース間
耐圧との関係を表わしており、距離Lが5ないし
15μmであるときにいずれの厚さの絶縁層であつ
ても耐圧が高いことが明らかである。なお、第2
図中線A,BおよびCは絶縁層(SiO2層)7の
厚さが1.0μm、2.0μmおよび2.5μmの場合である。
Semiconductor substrate 1...N + type, silicon single crystal Epitaxial layer 2...N - type, silicon single crystal growth layer, 45 μm thick Resistance value of epitaxial layer 2...10, 20 and 30
Ωcm Base region 3...P type, 5μm depth Emitter region 4...N + type, 3μm depth Guard ring 5...P type, 5μm depth Contact regions 13, 14...P + type, 2μm depth Field from base region end Distance to outer periphery of plate...80μm Channel stopper 6...N + type, 3μm depth Insulating layer 7...Silicon dioxide (SiO 2 ) Thickness of insulating layer 7...1.0, 1.5 and 2.5μm Collector electrode 8...Nickel plating and solder Base electrode 9 , the emitter electrode 10, the floating electrode 11 of the guard ring, and the electrode 12 connected to the channel stopper...Aluminum (Al) Distance L from the outer periphery of the field plate 15 of the base electrode 9 to the inner periphery of the guard ring 5...0, 5,
10, 15, 20, 25 and 50 μm When the collector-base breakdown voltage of the semiconductor device thus manufactured was measured, the results shown in FIGS. 2 and 3 were obtained. In Figure 2, the resistance value is 20Ω.
In the case of epitaxial layer 2 with cm, insulating layer 7
It shows the relationship between the distance L from the outer periphery of the field plate to the inner periphery of the guard ring and the withstand voltage between the collector and base, depending on the thickness of the field plate.
It is clear that when the thickness is 15 μm, the withstand voltage is high regardless of the thickness of the insulating layer. In addition, the second
Lines A, B, and C in the figure represent cases where the thickness of the insulating layer (SiO 2 layer) 7 is 1.0 μm, 2.0 μm, and 2.5 μm.

また、第3図は、絶縁層7の厚さが1.5μmであ
る場合に、エピタキシヤル層の抵抗値に応じた距
離Lと耐圧との関係を表わしており、抵抗値の高
いエピタキシヤル層のほうが耐圧が高くかついず
れのエピタキシヤル層であつても距離Lが5ない
し15μmであるときに耐圧が高いことが明らかで
ある。なお、第3図中線D,EおよびFはエピタ
キシシヤル層抵抗値が10Ωcm、20Ωcmおよび30Ω
cmの場合である。
Furthermore, FIG. 3 shows the relationship between the distance L depending on the resistance value of the epitaxial layer and the breakdown voltage when the thickness of the insulating layer 7 is 1.5 μm. It is clear that the breakdown voltage is higher when the distance L is 5 to 15 μm for any epitaxial layer. Note that lines D, E, and F in Figure 3 indicate epitaxial layer resistance values of 10Ωcm, 20Ωcm, and 30Ωcm.
This is the case for cm.

上述の結果のように距離Lによつて耐圧が変化
する理由は次のように考えられる。コレクタ・ベ
ース間に逆電圧を印加するとシリコン(エピタキ
シヤル層)表面の電界分布において電界強度のピ
ークがベース電極9のフイールドプレート15外
周直下のA点(第1図)およびガードリング5の
浮遊電極11でのフイールドプレート16外周直
下のB点(第1図)にある。距離Lが20μm以上
であるときには、第4A図のようにA点のピーク
が高く、ついにはA点にて降伏が生じるであろ
う。一方、距離Lが5μmより短かいときには、
第4B図のようにB点のピークが高くなり、この
B点にて降伏が生じるであろう。本発明の場合で
ある距離Lが5ないし15μmであるならば、第4
C図のようにA点とB点での電界強度はほぼ同じ
値になつて、電界強度が均等に分割されたように
なり、コレクタ・ベース間の降伏電圧(耐圧)が
最も高くなる。
The reason why the breakdown voltage changes depending on the distance L as shown in the above results is considered as follows. When a reverse voltage is applied between the collector and the base, the peak of the electric field intensity in the electric field distribution on the surface of the silicon (epitaxial layer) is at point A (Fig. 1) just below the outer periphery of the field plate 15 of the base electrode 9 and at the floating electrode of the guard ring 5. It is located at point B (FIG. 1) just below the outer periphery of the field plate 16 at 11. When the distance L is 20 μm or more, the peak at point A will be high as shown in FIG. 4A, and eventually breakdown will occur at point A. On the other hand, when the distance L is shorter than 5 μm,
As shown in FIG. 4B, the peak at point B becomes high, and breakdown will occur at point B. If the distance L is 5 to 15 μm, which is the case of the present invention, then the fourth
As shown in diagram C, the electric field strengths at points A and B become approximately the same value, so that the electric field strengths are equally divided, and the breakdown voltage (breakdown voltage) between the collector and base becomes the highest.

本発明の別の実施態様のプレーナ型高耐圧半導
体装置を第5図に示す。この装置ではP型ガード
リング21、P+型コンタクト領域22およびそ
の浮遊電極23が増設されている。そして、内側
のガードリング5のフイールドプレート16外周
と外側のガードリング21の内周との距離M(第
5図)を距離Lと同じ5ないし15μmにしてあ
る。このようにガードリングを2本あるいはそれ
以上にすると、さらに耐圧を向上させることがで
きる。
FIG. 5 shows a planar type high voltage semiconductor device according to another embodiment of the present invention. In this device, a P type guard ring 21, a P + type contact region 22 and its floating electrode 23 are added. The distance M (FIG. 5) between the outer circumference of the field plate 16 of the inner guard ring 5 and the inner circumference of the outer guard ring 21 is set to be the same as the distance L, 5 to 15 μm. By using two or more guard rings in this way, the withstand voltage can be further improved.

上述の高耐圧半導体装置ではベース領域がP型
であるが、これを反対型のN型とすることもでき
る。
In the above-described high breakdown voltage semiconductor device, the base region is of P type, but it can also be of the opposite type, N type.

(6) 発明の効果 第2図および第3図から明らかなように本発明
に従つてベース電極のフイールドプレート外周と
ガードリング内周との距離を5ないし15μmとす
ることによつてコレクタ・ベース間耐圧が向上す
る。さらに、上述したバイポーラトランジスタの
みならずガードリングを有する高耐圧ダイオー
ド、高耐圧MOS FETなどにも本発明の構造を
適用して高耐圧化を図ることができる。
(6) Effects of the Invention As is clear from FIGS. 2 and 3, according to the present invention, by setting the distance between the outer periphery of the field plate of the base electrode and the inner periphery of the guard ring to 5 to 15 μm, the collector base Improved pressure resistance. Further, the structure of the present invention can be applied not only to the above-mentioned bipolar transistors but also to high voltage diodes with guard rings, high voltage MOS FETs, etc. to achieve high voltage resistance.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はプレーナ型高耐圧半導体装置の概略断
面図であり、第2図はエピタキシヤル層抵抗値が
20Ωcmのときの距離Lとコレクタ・ベース間耐圧
との関係を表わす図であり、第3図は絶縁層が
1.5μm厚さのときと距離Lと耐圧との関係を表わ
す図であり、第4A図、第4B図および第4C図
は電界分布における電界強度ピークを表わす図で
あり、第5図はガードリングを2本有するプレー
ナ型高耐圧半導体装置の概略断面図である。 1…半導体基板、2…エピタキシヤル層、3…
ベース領域、5…ガードリング、7,7′…絶縁
層、8…コレクタ電極、9…ベース電極、11…
浮遊電極、15,16…フイールドプレート、2
1…ガードリング。
Figure 1 is a schematic cross-sectional view of a planar high-voltage semiconductor device, and Figure 2 shows the epitaxial layer resistance value.
This is a diagram showing the relationship between the distance L and the collector-base breakdown voltage when the resistance is 20Ωcm.
FIG. 4A, FIG. 4B, and FIG. 4C are diagrams showing the electric field intensity peak in the electric field distribution. FIG. FIG. 2 is a schematic cross-sectional view of a planar type high voltage semiconductor device having two semiconductor devices. 1... Semiconductor substrate, 2... Epitaxial layer, 3...
Base region, 5... Guard ring, 7, 7'... Insulating layer, 8... Collector electrode, 9... Base electrode, 11...
Floating electrode, 15, 16...Field plate, 2
1... Guard ring.

Claims (1)

【特許請求の範囲】 1 一導電型を有する半導体層又は領域、 前記半導体層又は領域に選択的に形成された反
対導電型のベース領域、 前記ベース領域から離隔し、且つ該ベース領域
を囲んで配設された反対導電型のガードリング領
域、 前記半導体層又は領域の表面に配設された絶縁
層、 前記ベース領域に接し、当該該ベース領域と前
記半導体層又は領域との間のPN接合を越えて前
記絶縁層上に延在する第1の導電層、 前記ガードリング領域に接し、当該ガードリン
グ領域と前記半導体層又は領域との間の前記ベー
ス領域の側とは反対側のPN接合を越えて前記絶
縁層上に延在する第2の導電層、 とを備えた高耐圧半導体装置において、 前記第1の導電層の外周縁部と前記ガードリン
グ領域の内周縁部との距離が5乃至15μmとされ
てなることを特徴とする高耐圧半導体装置。
[Scope of Claims] 1. A semiconductor layer or region having one conductivity type, a base region of an opposite conductivity type selectively formed in the semiconductor layer or region, and a base region spaced apart from and surrounding the base region. a guard ring region of opposite conductivity type disposed; an insulating layer disposed on the surface of the semiconductor layer or region; in contact with the base region, forming a PN junction between the base region and the semiconductor layer or region; a first conductive layer extending over the insulating layer, contacting the guard ring region and forming a PN junction between the guard ring region and the semiconductor layer or region on a side opposite to the base region; a second conductive layer extending over and over the insulating layer, wherein a distance between an outer peripheral edge of the first conductive layer and an inner peripheral edge of the guard ring region is 5. A high voltage semiconductor device characterized by having a thickness of 15 μm to 15 μm.
JP56209745A 1981-12-28 1981-12-28 High withstand voltage semiconductor device Granted JPS58114434A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56209745A JPS58114434A (en) 1981-12-28 1981-12-28 High withstand voltage semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56209745A JPS58114434A (en) 1981-12-28 1981-12-28 High withstand voltage semiconductor device

Publications (2)

Publication Number Publication Date
JPS58114434A JPS58114434A (en) 1983-07-07
JPH0121633B2 true JPH0121633B2 (en) 1989-04-21

Family

ID=16577928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56209745A Granted JPS58114434A (en) 1981-12-28 1981-12-28 High withstand voltage semiconductor device

Country Status (1)

Country Link
JP (1) JPS58114434A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004466A (en) * 2010-06-21 2012-01-05 Hitachi Ltd Semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345254A (en) 2007-07-12 2009-01-14 富士电机电子技术株式会社 Semiconductor device
CN103681808A (en) * 2012-09-09 2014-03-26 苏州英能电子科技有限公司 LBJT (Lateral Bipolar Junction Transistor) containing field plate structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49130184A (en) * 1973-04-11 1974-12-13
JPS57155773A (en) * 1981-03-20 1982-09-25 Sanyo Electric Co Ltd High pressure-resistant planar transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004466A (en) * 2010-06-21 2012-01-05 Hitachi Ltd Semiconductor device

Also Published As

Publication number Publication date
JPS58114434A (en) 1983-07-07

Similar Documents

Publication Publication Date Title
US4412242A (en) Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions
US6534823B2 (en) Semiconductor device
US3772577A (en) Guard ring mesa construction for low and high voltage npn and pnp transistors and diodes and method of making same
JPH04251983A (en) semiconductor equipment
JP5233158B2 (en) Silicon carbide semiconductor device
CN111354793B (en) Field effect transistor, preparation method and electronic equipment
CN213752715U (en) Silicon carbide metal oxide semiconductor field effect transistor
JPH0121633B2 (en)
JP3221673B2 (en) High voltage semiconductor device
JP2808871B2 (en) Method for manufacturing MOS type semiconductor device
KR890004960B1 (en) Semiconductor device
CN114843334B (en) Gate and drain end clamping structure of planar power MOSFET device
JPH08116049A (en) Insulated gate type semiconductor device
JP3397356B2 (en) Semiconductor device
JPH06112216A (en) High voltage semiconductor device
JPH0610700Y2 (en) Schottky barrier diode
JP3157245B2 (en) Semiconductor device and method of manufacturing the same
JPS5850772A (en) semiconductor equipment
JP3435171B2 (en) High voltage semiconductor device
JPS59214250A (en) Semiconductor device
JPS6112069A (en) Semiconductor device
JP2676958B2 (en) Vertical field effect transistor
JPH11330497A (en) Semiconductor device
JPS62183177A (en) semiconductor equipment
JPS61225866A (en) Semiconductor device