JP3401645B2 - Magnetic card reader / writer - Google Patents
Magnetic card reader / writerInfo
- Publication number
- JP3401645B2 JP3401645B2 JP21128092A JP21128092A JP3401645B2 JP 3401645 B2 JP3401645 B2 JP 3401645B2 JP 21128092 A JP21128092 A JP 21128092A JP 21128092 A JP21128092 A JP 21128092A JP 3401645 B2 JP3401645 B2 JP 3401645B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- determination
- judgment
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、交通関係カード、会員
カード、レジャーカード等のプリペイドカードとして用
いられている磁気カードに関し、特に記録データの書き
込み、読み取りを行う磁気カードリーダライタに関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a magnetic card used as a prepaid card such as a traffic card, a membership card and a leisure card, and more particularly to a magnetic card reader / writer for writing and reading recorded data.
【0002】[0002]
【従来の技術】従来の磁気カードリーダライタについて
図3を参照して説明する。この磁気カードリーダライタ
は、基準クロック32を発生させる基準クロック発生回
路31と、この基準クロック32をカウントするカウン
タ回路33とを有し、F2F周波数変調記録方式で記録
された磁気カードの磁気記録データを読み取る際、カウ
ンタ回路33により記録データの1ビット間を基準クロ
ック32でカウントし、カウンタ信号34が第1乃至第
3の判定位置指定回路35、37、39に供給される。
第1の判定位置指定回路35は、記録データの1ビット
毎に前1ビット長の約75%の位置を指定する第1の判
定位置信号36を発生する。第2の判定位置指定回路3
7は、第1の判定位置指定回路35の第1の判定位置信
号36に対し、約10%ビット長分だけ前方位置を指定
する第2の判定位置信号38を発生する。第3判定位置
指定回路39は、第1の判定位置指定回路35の第1の
判定位置信号36に対し、約10%ビット長分だけ後方
位置を指定する第3の判定位置信号40を発生する。こ
れら第1、第2、第3の判定位置信号を外部から入力さ
れる選択信号41に従って、選択回路42により選択さ
れ判定位置信号43として出力される。2. Description of the Related Art A conventional magnetic card reader / writer will be described with reference to FIG. This magnetic card reader / writer has a reference clock generation circuit 31 for generating a reference clock 32 and a counter circuit 33 for counting the reference clock 32, and magnetic recording data of a magnetic card recorded by the F2F frequency modulation recording method. When reading, the counter circuit 33 counts one bit of the recording data with the reference clock 32, and the counter signal 34 is supplied to the first to third determination position designating circuits 35, 37, 39.
The first judgment position designating circuit 35 generates a first judgment position signal 36 for designating a position of about 75% of the previous 1-bit length for every 1 bit of the recording data. Second determination position designation circuit 3
7 generates a second determination position signal 38 for designating the forward position by about 10% bit length with respect to the first determination position signal 36 of the first determination position designating circuit 35. The third determination position designating circuit 39 generates a third determination position signal 40 which designates a rear position by about 10% bit length with respect to the first determination position signal 36 of the first determination position designating circuit 35. . These first, second, and third determination position signals are selected by the selection circuit 42 according to the selection signal 41 input from the outside, and output as the determination position signal 43.
【0003】記録データの判定は、この選択判定位置信
号43を用いて1ビット毎に行う。F2F周波数変調記
録方式で記録された記録データは、図4に示すようにデ
ータ“0”は、1ビットデータ間において反転せず(図
4(1))、データ“1”は、1ビットデータ長の1/
2の位置で反転している(図4(2))。このことによ
り、選択回路42から外部から入力される選択信号41
によって選択された選択判定位置信号43により記録デ
ータが、“1”か“0”かを判定している。The judgment of the recording data is made bit by bit using the selection judgment position signal 43. In the recording data recorded by the F2F frequency modulation recording method, as shown in FIG. 4, data “0” is not inverted between 1-bit data (FIG. 4 (1)), and data “1” is 1-bit data. 1 / long
It is reversed at position 2 (Fig. 4 (2)). As a result, the selection signal 41 externally input from the selection circuit 42
The selection determination position signal 43 selected by determines whether the recording data is "1" or "0".
【0004】[0004]
【発明が解決しようとする課題】このような従来の磁気
カードリーダライタにおいては、磁気カードに記録デー
タを書き込むときの状況により、記録データが規定のF
2F周波数変調記録方式に沿って書き込まれないことが
ある。例えば、記録用磁気ヘッドのジッタなどにより記
録データの反転位置が変動した場合や、手動による磁気
カード走行において速度変動が大きい場合などには記録
データが正しい位置で反転しない(図4(3)、(4)
参照)。この様な状態で記録された磁気カードの読み取
りを行うと、記録データを正しく判定できず誤った読み
取りが行われ、使用上問題になっていた。この問題を解
決するため外部からの選択信号によって判定位置信号を
選択して判定を行うことも試みられたが、1つの磁気カ
ードの記録データ内で記録データの変動を検出して選択
信号により選択することはできず、磁気カードの読み取
りを終了してから選択信号によって、判定位置信号を選
択して、再度読み取りを行う操作を必要とするため、読
取り操作が繁雑で時間がかかるという問題があった。In such a conventional magnetic card reader / writer, the recording data has a prescribed F depending on the situation when the recording data is written in the magnetic card.
The data may not be written according to the 2F frequency modulation recording method. For example, when the reversal position of the recording data is changed due to the jitter of the recording magnetic head or when the speed fluctuation is large during the manual operation of the magnetic card, the recording data is not reversed at the correct position (FIG. 4 (3), (4)
reference). When the magnetic card recorded in such a state is read, the recorded data cannot be correctly determined and erroneous reading is performed, which is a problem in use. In order to solve this problem, it has been attempted to select a judgment position signal by an external selection signal to make a judgment, but a fluctuation of the recording data is detected in the recording data of one magnetic card and the selection signal is selected. Since it is necessary to perform the operation of selecting the judgment position signal by the selection signal after reading the magnetic card and reading it again, there is a problem that the reading operation is complicated and takes a long time. It was
【0005】従って本発明は、上記従来の磁気カードリ
ーダライタの欠点を除去し、記録データを正確に判定す
る機能を付与することにより、読み取り時においては記
録データに位置変動があったり磁気カード走行において
速度変動が大きい場合であっても複数の判定位置でデー
タを判定して、最適なデータ判定位置でデータを判定す
ることにより正しい判定を行うことが可能な磁気カード
リーダライタの提供を目的とするものである。Therefore, the present invention eliminates the above-mentioned drawbacks of the conventional magnetic card reader / writer and provides a function of accurately determining the recorded data, so that the position of the recorded data may change during reading or the magnetic card may run. The object of the present invention is to provide a magnetic card reader / writer capable of making a correct determination by determining data at a plurality of determination positions and determining data at an optimum data determination position even when the speed fluctuation is large. To do.
【0006】[0006]
【課題を解決するための手段】本発明によれば、F2F
周波数変調記録方式で記録された磁気カードの磁気記録
データを読み取る磁気カードリーダライタの復調回路に
おいて、前記記録データの1ビット毎に記録データのデ
ータ判定会路を指定する複数個の判定位置指定回路と、
これらの判定位置指定回路の出力により指定された判定
位置において前記磁気記録データを判定する複数個のデ
ータ判定回路と、これらのデータ判定回路の出力から前
記記録データの1ビットの長短の変動を判定して、複数
の前記判定位置での前記データ判定回路からの複数の該
出力から前記磁気記録データとして出力するデータ判定
位置出力信号を選択する信号を設定する選択信号発生回
路と、前記選択信号発生回路からの出力により前記デー
タ判定位置信号を選択する選択回路とを有することを特
徴とする磁気カードリーダライタが提供される。According to the present invention, the F2F
In a demodulation circuit of a magnetic card reader / writer for reading magnetic recording data of a magnetic card recorded by a frequency modulation recording method, a plurality of judgment position designating circuits for specifying a data judgment channel of the recording data for each bit of the recording data. When,
A plurality of data judgment circuits for judging the magnetic recording data at the judgment positions designated by the outputs of these judgment position designating circuits, and a 1-bit long / short fluctuation of the recording data is judged from the outputs of these data judgment circuits. And a selection signal generation circuit for setting a signal for selecting a data determination position output signal to be output as the magnetic recording data from the plurality of outputs from the data determination circuit at the plurality of determination positions, and the selection signal generation circuit. There is provided a magnetic card reader / writer, comprising: a selection circuit that selects the data determination position signal based on an output from the circuit.
【0007】また、本発明によれば、前記複数個の判定
位置指定回路は、第1の判定位置指定回路と、前記第1
の判定位置指定回路のデータ判定位置に対し前方位置で
データ判定位置を指定する第2の判定位置指定回路と、
前記第1の判定位置指定回路のデータ判定位置の後方位
置でデータ判定位置を指定する第3の判定位置指定回路
と、前記第2の判定位置指定回路の前方位置でデータ判
定位置を指定する第4の判定位置指定回路を有するとと
もに、前記複数個のデータ判定回路は、各判定位置指定
回路の出力に対応して各々データ判定を行う、第1、第
2、第3、第4のデータ判定回路とを含むことを特徴と
する磁気カードリーダライタが提供される。Further, according to the present invention, the plurality of determination position designating circuits include a first determination position designating circuit and the first determination position designating circuit.
A second judgment position specifying circuit for specifying a data judgment position at a front position with respect to the data judgment position of the judgment position specifying circuit;
A third determination position designating circuit that designates a data determination position at a position behind the data determination position of the first determination position designating circuit, and a third determination position designating circuit that designates a data determination position at a position ahead of the second determination position designating circuit. The first, second, third, and fourth data determination circuits have four determination position designating circuits, and each of the plurality of data determination circuits makes a data determination corresponding to the output of each determination position designating circuit. A magnetic card reader / writer is provided that includes a circuit.
【0008】さらに、本発明によれば前記第1の判定位
置指定回路は、データ判定位置を前1ビット長の約75
%の位置で指定し、前記第2の判定位置指定回路は、前
記第1の判定位置指定回路のデータ判定位置に対し約1
0%のビット長分前方位置でデータ判定位置を指定し、
前記第3の判定位置指定回路は、前記第1の判定位置指
定回路データ判定位置の約10%のビット長分後方位置
でデータ判定位置を指定し、前記第4の判定位置指定回
路は、前記第2の判定位置指定回路データ判定位置の約
10%のビット長分前方位置でデータ判定位置を指定す
るとともに、各判定位置指定回路の出力に対応して各々
判定を行う第1、第2、第3、第4のデータ判定回路で
構成されていることを特徴とする前記磁気カードリーダ
ライタが提供される。Further, according to the present invention, in the first decision position designating circuit, the data decision position is set to about 75 bits which is one bit long before.
% Position, and the second determination position designating circuit determines that the first determination position designating circuit has a data determination position of about 1
Specify the data judgment position at the forward position by 0% bit length,
The third determination position designating circuit designates a data determination position at a position backward by a bit length of about 10% of the first determination position designating circuit data determination position, and the fourth determination position designating circuit designates the data determination position. Second determination position designating circuit First, second, which designates a data determination position at a position ahead of the data determination position by a bit length of about 10%, and makes a determination corresponding to the output of each determination position designating circuit. There is provided the magnetic card reader / writer characterized in that the magnetic card reader / writer comprises a third and a fourth data judging circuit.
【0009】[0009]
【作用】本発明の磁気カードリーダライタによれば、復
調回路において、前記記録データのデータ判定位置を指
定する所定の位置信号とは別に、この所定の位置信号の
前方と後方に判定位置を指定する第2、第3、第4の位
置信号を発生する複数個の判定位置指定回路と、これら
の複数個のデータ判定回路の出力により選択信号を発生
させる回路を備え、選択回路により判定位置指定信号を
選択するため、記録データの位置ずれに関わらず、記録
データを正しく判定することができる。According to the magnetic card reader / writer of the present invention, in the demodulation circuit, in addition to the predetermined position signal for specifying the data judgment position of the recording data, the judgment position is specified in front of and behind this predetermined position signal. A plurality of judgment position designating circuits for generating the second, third and fourth position signals and a circuit for generating a selection signal by the output of the plurality of data judgment circuits are provided. Since the signal is selected, the print data can be correctly determined regardless of the positional deviation of the print data.
【0010】データの読み取り時において、記録データ
に位置変動があったり、磁気カード走行において速度変
動が大きい場合であっても、複数の判定位置でデータを
判定して最適なデータ判定位置でデータを判定するため
位置ずれの存在にも関わらず、記録データを正しく判定
することができる。At the time of reading data, even if there is a position variation in the recorded data or a large velocity variation in running a magnetic card, the data is determined at a plurality of determination positions and the data is determined at the optimum data determination position. Since the determination is made, the recording data can be correctly determined regardless of the presence of the positional deviation.
【0011】[0011]
【実施例】以下に図1乃至図2を用いて本発明の磁気カ
ードリーダライタの一実施例を説明する。図1は、本発
明の磁気カードリーダライタ復調回路における判定位置
指定回路の構成を示すブロック図である。基準クロック
発生回路1は、人力データの周波数より早い基準クロッ
ク2を発生させ、この基準クロック2を用いてカウンタ
回路3により記録データの1ビット間をカウント、カウ
ント信号4が第1乃至第4の判定位置指定回路5、7、
9、11に供給される。第1の判定位置指定回路5は、
記録データの1ビット毎に前1ビット長の約75%の位
置を指定する第1の判定位置信号6を発生する。第2の
判定位置指定回路7は、第1の判定位置指定回路5の第
1の判定位置信号6に対し、約10%ビット長分だけ前
方位置を指定する第2の判定位置信号8を発生する。第
3の判定位置指定回路9は、第1の判定位置指定回路5
の第1の判定位置信号6に対し、約10%ビット長分だ
け後方位置を指定する第3の判定位置信号10を発生す
る。第4の判定位置指定回路11は、第2の判定位置指
定回路7の第2の判定位置信号8に対し、約10%ビッ
ト長分だけ前方位置を指定する第4の判定位置信号12
を発生する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the magnetic card reader / writer of the present invention will be described below with reference to FIGS. FIG. 1 is a block diagram showing a configuration of a judgment position designating circuit in a magnetic card reader / writer demodulation circuit of the present invention. The reference clock generation circuit 1 generates a reference clock 2 faster than the frequency of the human power data, and the counter circuit 3 uses this reference clock 2 to count one bit of the recording data. Judgment position designating circuits 5, 7,
9 and 11 are supplied. The first determination position specifying circuit 5 is
A first determination position signal 6 for designating a position of about 75% of the previous 1-bit length is generated for each 1-bit of the recording data. The second determination position designating circuit 7 generates a second determination position signal 8 for designating the forward position by about 10% bit length with respect to the first determination position signal 6 of the first determination position designating circuit 5. To do. The third determination position designating circuit 9 includes the first determination position designating circuit 5
The third determination position signal 10 designating the rear position by about 10% bit length is generated with respect to the first determination position signal 6 of. The fourth determination position designation circuit 11 is a fourth determination position signal 12 for designating the forward position by about 10% bit length with respect to the second determination position signal 8 of the second determination position designation circuit 7.
To occur.
【0012】第1の判定位置信号6は、記録データ信号
21が供給される第1のデータ判定回路13に供給さ
れ、その出力側にはデータの判定結果を示す第1の判定
信号14が発生される。第2の判定位置信号8は、記録
データ信号21が供給される第2のデータ判定回路15
に供給され、その出力側にはデータの判定結果を示す、
第2の判定信号16が発生される。第3の判定位置信号
10は、記録データ信号21が供給される第3のデータ
判定回路17に供給され、その出力側にはデータの判定
結果を示す、第3の判定信号18が発生される。第4の
判定位置信号12は記録データ信号21が供給される第
4のデータ判定回路19に供給され、その出力側にはデ
ータの判定結果を示す、第4の判定信号20が発生され
る。The first judgment position signal 6 is supplied to a first data judgment circuit 13 to which a recording data signal 21 is supplied, and a first judgment signal 14 indicating the result of data judgment is generated at the output side thereof. To be done. The second determination position signal 8 is the second data determination circuit 15 to which the recording data signal 21 is supplied.
Is supplied to the output side, and shows the judgment result of the data,
The second decision signal 16 is generated. The third determination position signal 10 is supplied to a third data determination circuit 17 to which a recording data signal 21 is supplied, and a third determination signal 18 indicating the result of data determination is generated at the output side thereof. . The fourth determination position signal 12 is supplied to the fourth data determination circuit 19 to which the recording data signal 21 is supplied, and the fourth determination signal 20 indicating the result of data determination is generated at the output side thereof.
【0013】これら第1乃至第4のデータ判定回路1
3、15、17、19の出力である第1乃至第4の判定
信号14、16、18、20は選択信号発生回路22に
供給され、その結果は選択信号23として出力され選択
回路24に供給される。選択回路24に供給されている
第1乃至第2の判定位置信号6、8が選択信号23によ
って選択されて、選択判定位置信号25として出力され
る。These first to fourth data judging circuits 1
The first to fourth determination signals 14, 16, 18, and 20 which are the outputs of 3, 15, 17, and 19 are supplied to the selection signal generation circuit 22, and the result is output as the selection signal 23 and supplied to the selection circuit 24. To be done. The first to second determination position signals 6 and 8 supplied to the selection circuit 24 are selected by the selection signal 23 and output as the selection determination position signal 25.
【0014】図2は、図1に示した判定位置指定回路を
用いて記録信号を判定する動作を説明するための波形図
である。図2(A)は、記録データの波形図で(1)お
よび(2)は、それぞれデータ“0”および“1”を示
し、(3)、(4)は、それぞれデータ“0”および
“1”がカード走行速度が急に早くなったため、データ
長が短くなった状態を示している。FIG. 2 is a waveform diagram for explaining the operation of judging the recording signal using the judgment position designating circuit shown in FIG. FIG. 2A is a waveform diagram of recording data, where (1) and (2) show data "0" and "1", respectively, and (3) and (4) show data "0" and "0", respectively. 1 "indicates a state in which the data length has become short because the card running speed has suddenly increased.
【0015】図2(B)、(D)、(F)、(H)は、
それぞれ第1乃至第4の判定位置指定回路5、7、9、
11の出力信号である、第1乃至第4の判定位置信号
6、8、10、12を示している。第1の判定位置信号
6は、記録データの1ビット毎に前データ1ビット長の
約75%の位置に発生する。第2の判定位置信号8は、
第1の判定位置信号6に対し、約10%ビット長分だけ
前方位置に発生する。第3の判定位置信号10は、第1
の判定位置信号6に対し、約10%ビット長分だけ後方
位置に発生する。第4の判定位置信号12は、第2の判
定位置信号8に対して約10%ビット長分だけ前方位置
に発生する。2 (B), (D), (F) and (H),
First to fourth determination position designating circuits 5, 7, 9,
11 shows the first to fourth determination position signals 6, 8, 10, and 12, which are output signals of 11. The first determination position signal 6 is generated at a position of about 75% of the 1-bit length of the previous data for each 1-bit of the recording data. The second determination position signal 8 is
The first determination position signal 6 is generated at the front position by about 10% bit length. The third determination position signal 10 is the first
With respect to the judgment position signal 6 of No. 3, the signal is generated at a rear position by about 10% bit length. The fourth determination position signal 12 is generated at a position ahead of the second determination position signal 8 by about 10% bit length.
【0016】これらの第1乃至第4の判定位置信号6、
8、10、12により記録データの判定を行う場合、正
規の位置に記録されたデータ(図2(1)、(2))に
対しては、第1乃至第3のデータ判定信号14、16、
18が、同じ判定結果を出力しているので選択信号発生
回路22により、“0”の選択信号23が出力され選択
回路24により第1の判定位置信号6が選択されて、選
択判定位置信号25として出力される。カード走行速度
が急に早くなったために、記録データ長が急に短くなっ
た場合(図2(3)、(4))は、まず図2(3)は、
第1乃至第3のデータ判定信号14、16、18が同じ
判定結果を出力しているが、第3の判定位置指定信号1
0が1ビットデータ信号内に出力されていないので、次
のデータ信号の時(図2(4))の選択判定位置信号2
5は、選択信号23が“1”を選択して第2の判定位置
信号8を出力する。同様に、第3のデータ判定信号18
だけが異なった判定結果を出したときも同様である。These first to fourth judgment position signals 6,
When the recorded data is judged by 8, 10, and 12, the first to third data judgment signals 14, 16 are applied to the data recorded in the regular position (FIGS. 2A and 2B). ,
Since 18 outputs the same determination result, the selection signal generation circuit 22 outputs the selection signal 23 of "0", the selection circuit 24 selects the first determination position signal 6, and the selection determination position signal 25 Is output as. When the recording data length is suddenly shortened because the card traveling speed is suddenly increased (FIGS. 2 (3) and (4)), first, FIG.
Although the first to third data determination signals 14, 16 and 18 output the same determination result, the third determination position designation signal 1
Since 0 is not output in the 1-bit data signal, the selection determination position signal 2 at the time of the next data signal (FIG. 2 (4))
5 outputs the second determination position signal 8 when the selection signal 23 selects "1". Similarly, the third data determination signal 18
The same is true when only different judgment results are obtained.
【0017】また、反対にカード走行速度が急に遅くな
ったときは、第1、第2、第4のデータ判定信号14、
16、20が同じ判定結果を出力したり、データ判定信
号20だけ異なった判定結果を出力したときは、次のデ
ータ信号の時の選択位置信号25は、選択信号23が
“0”を選択して第1の判定位置信号6を出力する。On the other hand, when the card running speed suddenly decreases, the first, second and fourth data judgment signals 14,
When 16 and 20 output the same determination result or output different determination results only for the data determination signal 20, the selection signal 23 selects "0" as the selection position signal 25 for the next data signal. And outputs the first determination position signal 6.
【0018】なお、上記の実施例においては、記録デー
タ判定位置とそのデータ判定位置によって、データ判定
を行う回路はそれぞれ4カ所として選択回路で選択する
判定位置信号は2つとしているが、必ずし上記値に限ら
れず適当な値を選択することにより、記録データの品質
を保証し記録データの読み取りの信頼性を向上にするこ
とができる。In the above-mentioned embodiment, there are four judgment circuits for data judgment depending on the recording data judgment position and the data judgment position, and two judgment position signals are selected by the selection circuit. It is possible to guarantee the quality of the recording data and improve the reliability of reading the recording data by selecting an appropriate value without being limited to the above value.
【0019】また、上記の実施例においては、第2及び
第3の判定位置信号8、10の位置を第1の判定位置信
号に対して約10%ずれた位置に配置したが、必ずしも
10%に限られず、また第4の判定位置信号12の位置
を第2の判定位置信号8の位置に対して、約10%ずれ
た位置に配置したが、必ずしも10%に限られず磁気カ
ードの定速走行時の記録データの読み取りマージンや、
手動による磁気カードの走行時の速度変動に対する記録
データの読み取りマージンを考慮した適当な値を選定す
ることにより記録データの品質を保証し、記録データの
読み取りの信頼性を向上することが出来る。Further, in the above embodiment, the positions of the second and third determination position signals 8 and 10 are arranged at positions displaced by about 10% from the first determination position signal, but they are not necessarily 10%. In addition, the position of the fourth determination position signal 12 is arranged at a position deviated from the position of the second determination position signal 8 by about 10%. The reading margin of the recorded data during running,
The quality of the recorded data can be guaranteed and the reliability of reading the recorded data can be improved by selecting an appropriate value in consideration of the read margin of the recorded data with respect to the speed fluctuation when the magnetic card is manually driven.
【0020】[0020]
【発明の効果】以上説明したように本発明によれば、磁
気カードに記録されている記録データの1ビット毎に、
記録データのデータ判定位置を指定する複数個の判定位
置指定回路と、これらの判定位置指定回路の出力により
指定された判定位置において、前記磁気記録データを判
定する複数個のデータ判定回路と、これらのデータ判定
回路の出力からデータ判定位置出力信号を選択する信号
を設定する選択信号発生回路と、前記選択信号発生回路
からの出力により、前記データ判定位置信号を選択する
選択回路を備えることにより、磁気カードの走行速度の
変動や周囲の温度変化、使用磁気カードのばらつきなど
に影響されない、高精度な磁気カードリーダライタが得
られる。すなわち、本発明の磁気カードリーダライタに
おいては、磁気カードのデータ読み取り判定位置を自動
に選択し最適なデータ判定位置でデータを判定するた
め、従来の磁気カードリーダライタのように再読取り操
作を行うことなく迅速に読み取りが可能になった。As described above, according to the present invention, every 1 bit of the recording data recorded on the magnetic card,
A plurality of judgment position designating circuits for designating the data judgment positions of the recording data, and a plurality of data judgment circuits for judging the magnetic recording data at the judgment positions designated by the outputs of these judgment position designating circuits; By providing a selection signal generating circuit that sets a signal for selecting a data determination position output signal from the output of the data determination circuit, and a selection circuit that selects the data determination position signal by the output from the selection signal generating circuit, It is possible to obtain a highly accurate magnetic card reader / writer that is not affected by fluctuations in the running speed of magnetic cards, changes in ambient temperature, variations in magnetic cards used, and the like. That is, in the magnetic card reader / writer of the present invention, the data read determination position of the magnetic card is automatically selected and the data is determined at the optimum data determination position. Therefore, the reread operation is performed like the conventional magnetic card reader / writer. It became possible to read quickly without any need.
【図1】本発明の磁気カードリーダライタの復調回路に
おける判定位置指定部およびデータ判定部の構成を示す
ブロック図である。FIG. 1 is a block diagram showing a configuration of a determination position specifying unit and a data determination unit in a demodulation circuit of a magnetic card reader / writer according to the present invention.
【図2】本発明の磁気カードリーダライタの判定位置指
定回路およびデータ判定回路を用いて記録信号を判定す
る動作を説明するための波形図である。FIG. 2 is a waveform diagram for explaining an operation of determining a recording signal using the determination position specifying circuit and the data determination circuit of the magnetic card reader / writer of the present invention.
【図3】従来の磁気カードリーダライタの復調回路にお
ける判定位置の構成を示すブロック図である。FIG. 3 is a block diagram showing a configuration of a determination position in a demodulation circuit of a conventional magnetic card reader / writer.
【図4】従来の磁気カードリーダライタの復調回路を用
いて記録信号を判定する動作を説明するための波形図で
ある。FIG. 4 is a waveform diagram for explaining an operation of determining a recording signal using a demodulation circuit of a conventional magnetic card reader / writer.
1、31 基準クロック発生回路 2、32 基準クロック 3、33 カウンタ回路 4、34 カウンタ信号 5、35 第1の判定位置指定回路 6、36 第1の判定位置信号 7、37 第2の判定位置指定回路 8、38 第2の判定位置信号 9、39 第3の判定位置指定回路 10、40 第3の判定位置信号 11 第4の判定位置指定回路 12 第4の判定位置信号 13 第1のデータ判定回路 14 第1の判定信号 15 第2のデータ判定回路 16 第2の判定信号 17 第3のデータ判定回路 18 第3の判定信号 19 第4のデータ判定回路 20 第4の判定信号 21 記録データ信号 22 選択信号発生回路 23、41 選択信号 24、42 選択回路 25、43 選択判定位置信号 1, 31 Reference clock generation circuit 2, 32 reference clock 3, 33 Counter circuit 4, 34 Counter signal 5, 35 First judgment position designating circuit 6, 36 First judgment position signal 7, 37 Second determination position designation circuit 8, 38 Second judgment position signal 9, 39 Third judgment position designation circuit 10, 40 Third judgment position signal 11 Fourth judgment position designation circuit 12 Fourth judgment position signal 13 First data determination circuit 14 First judgment signal 15 Second data determination circuit 16 Second judgment signal 17 Third Data Judgment Circuit 18 Third judgment signal 19 Fourth data determination circuit 20 Fourth judgment signal 21 Recording data signal 22 Selection signal generation circuit 23, 41 selection signal 24, 42 selection circuit 25, 43 Selection judgment position signal
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G11B 20/10 G11B 20/14 G11B 20/18 G06K 7/08 H04L 25/00 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) G11B 20/10 G11B 20/14 G11B 20/18 G06K 7/08 H04L 25/00
Claims (3)
磁気カードの磁気記録データを読み取る磁気カードリー
ダライタの復調回路において、 前記記録データの1ビット毎に記録データのデータ判定
会路を指定する複数個の判定位置指定回路と、 これらの判定位置指定回路の出力により指定された判定
位置において前記磁気記録データを判定する複数個のデ
ータ判定回路と、 これらのデータ判定回路の出力から前記記録データの1
ビットの長短の変動を判定して、複数の前記判定位置で
の前記データ判定回路からの複数の該出力から前記磁気
記録データとして出力するデータ判定位置出力信号を選
択する信号を設定する選択信号発生回路と、 前記選択信号発生回路からの出力により前記データ判定
位置信号を選択する選択回路とを有することを特徴とす
る磁気カードリーダライタ。1. A demodulation circuit of a magnetic card reader / writer for reading magnetic recording data of a magnetic card recorded by an F2F frequency modulation recording method, wherein a plurality of data specifying channels for recording data are designated for each bit of the recording data. and pieces of position determination specifying circuit, a plurality of data determination circuit for determining the magnetic recording data in the determination position designated by the output of the determination position designation circuit, of the recording data from the outputs of these data decision circuit 1
Judgment of bit length fluctuations can be made at multiple judgment positions.
From the plurality of outputs from the data determination circuit of
A selection signal generating circuit for setting a signal for selecting a data determination position output signal to be output as recording data; and a selection circuit for selecting the data determination position signal by an output from the selection signal generating circuit. Magnetic card reader / writer.
の判定位置指定回路と、前記第1の判定位置指定回路の
データ判定位置に対し前方位置でデータ判定位置を指定
する第2の判定位置指定回路と、前記第1の判定位置指
定回路のデータ判定位置の後方位置でデータ判定位置を
指定する第3の判定位置指定回路と、前記第2の判定位
置指定回路の前方位置でデータ判定位置を指定する第4
の判定位置指定回路を有するとともに、前記複数個のデ
ータ判定回路は、各判定位置指定回路の出力に対応して
各々データ判定を行う、第1、第2、第3、第4のデー
タ判定回路とを含むことを特徴とする請求項1記載の磁
気カードリーダライタ。2. The plurality of determination position designating circuits include a first
Determination position designating circuit, a second determination position designating circuit that designates a data determination position at a front position with respect to the data determination position of the first determination position designating circuit, and data determination of the first determination position designating circuit. A third judgment position specifying circuit for specifying a data judgment position at a position behind the position, and a fourth judgment position specifying circuit for specifying a data judgment position at a position in front of the second judgment position specifying circuit.
The first, second, third, and fourth data judgment circuits each of which has a judgment position designating circuit, and each of the plurality of data judgment circuits makes a data judgment corresponding to an output of each judgment position designating circuit. The magnetic card reader / writer according to claim 1, further comprising:
判定位置を前1ビット長の約75%の位置で指定し、前
記第2の判定位置指定回路は、前記第1の判定位置回路
のデータ判定位置に対し約10%のビット長分前方位置
でデータ判定位置を指定し、前記第3の判定位置指定回
路は、前記第1の判定位置指定回路データ判定位置の約
10%のビット長分後方位置でデータ判定位置を指定
し、前記第4の判定位置指定回路は、前記第2の判定位
置指定回路データ判定位置の約10%のビット長分前方
位置でデータ判定位置を指定するとともに、各判定位置
指定回路の出力に対応して各々判定を行う第1、第2、
第3、第4のデータ判定回路で構成されていることを特
徴とする請求項2記載の磁気カードリーダライタ。3. The first determination position designating circuit designates a data determination position at a position of about 75% of the previous 1-bit length, and the second determination position designating circuit designates the first determination position circuit. The data judgment position is specified by a position ahead of the data judgment position by a bit length of about 10%, and the third judgment position specifying circuit causes the first judgment position specifying circuit to determine about 10% of the bits of the data judgment position. The data determination position is designated by the backward position for a long time, and the fourth determination position designating circuit designates the data determination position by the forward position by a bit length of about 10% of the second determination position designating circuit data determination position. At the same time, the first, second, and
The magnetic card reader / writer according to claim 2, wherein the magnetic card reader / writer comprises a third and a fourth data determination circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21128092A JP3401645B2 (en) | 1992-08-07 | 1992-08-07 | Magnetic card reader / writer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21128092A JP3401645B2 (en) | 1992-08-07 | 1992-08-07 | Magnetic card reader / writer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0660556A JPH0660556A (en) | 1994-03-04 |
| JP3401645B2 true JP3401645B2 (en) | 2003-04-28 |
Family
ID=16603317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21128092A Expired - Lifetime JP3401645B2 (en) | 1992-08-07 | 1992-08-07 | Magnetic card reader / writer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3401645B2 (en) |
-
1992
- 1992-08-07 JP JP21128092A patent/JP3401645B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0660556A (en) | 1994-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4000513A (en) | Apparatus and method for data recording with peak shift compensation | |
| US4032915A (en) | Speed-tolerant digital decoding system | |
| US5327300A (en) | Digital information reproducing apparatus including a circuit for detecting frequency deviation of a synchronism clock | |
| US4651235A (en) | Magnetic data transfer apparatus having a combined read/write head | |
| US4646167A (en) | Time code decoder | |
| US3810236A (en) | Data recording and verification system | |
| JP3401645B2 (en) | Magnetic card reader / writer | |
| US3959625A (en) | Coded information-reading device | |
| EP0205305B1 (en) | Data transmission and detection method | |
| US3870870A (en) | Decoder for high density decoding system | |
| US3828167A (en) | Detector for self-clocking data with variable digit periods | |
| US3688260A (en) | Self-clocking digital data systems employing data-comparison codes and error detection | |
| JPS5930217A (en) | Demodulator having error detection mechanism | |
| JPH0660557A (en) | Magnetic card reader / writer | |
| US5315449A (en) | Time code signal processing circuit for removing and restoring variation in slew rate | |
| JP3232834B2 (en) | Demodulator | |
| US3614758A (en) | Method and apparatus for saturation-type digital magnetic recording | |
| US5978338A (en) | Apparatus for reproducing short length data stored on an optical disk | |
| US5237550A (en) | Reloadable optical recording/reproducing apparatus | |
| US5471349A (en) | Drive circuit for a dual-element magnetic head assembly which includes an encodor, flip-flop circuit, record bit adding circuit, and record amplifier | |
| JP2589770B2 (en) | Recording and playback device | |
| JP2573245B2 (en) | Demodulation circuit | |
| JPS61182609A (en) | Write circuit | |
| JP2540881B2 (en) | Magnetic recording device | |
| SU849250A1 (en) | Device for checking and correcting information |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030129 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |