JP3401645B2 - 磁気カードリーダライタ - Google Patents
磁気カードリーダライタInfo
- Publication number
- JP3401645B2 JP3401645B2 JP21128092A JP21128092A JP3401645B2 JP 3401645 B2 JP3401645 B2 JP 3401645B2 JP 21128092 A JP21128092 A JP 21128092A JP 21128092 A JP21128092 A JP 21128092A JP 3401645 B2 JP3401645 B2 JP 3401645B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- determination
- judgment
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、交通関係カード、会員
カード、レジャーカード等のプリペイドカードとして用
いられている磁気カードに関し、特に記録データの書き
込み、読み取りを行う磁気カードリーダライタに関す
る。
カード、レジャーカード等のプリペイドカードとして用
いられている磁気カードに関し、特に記録データの書き
込み、読み取りを行う磁気カードリーダライタに関す
る。
【０００２】
【従来の技術】従来の磁気カードリーダライタについて
図３を参照して説明する。この磁気カードリーダライタ
は、基準クロック３２を発生させる基準クロック発生回
路３１と、この基準クロック３２をカウントするカウン
タ回路３３とを有し、Ｆ２Ｆ周波数変調記録方式で記録
された磁気カードの磁気記録データを読み取る際、カウ
ンタ回路３３により記録データの１ビット間を基準クロ
ック３２でカウントし、カウンタ信号３４が第１乃至第
３の判定位置指定回路３５、３７、３９に供給される。
第１の判定位置指定回路３５は、記録データの１ビット
毎に前１ビット長の約７５％の位置を指定する第１の判
定位置信号３６を発生する。第２の判定位置指定回路３
７は、第１の判定位置指定回路３５の第１の判定位置信
号３６に対し、約１０％ビット長分だけ前方位置を指定
する第２の判定位置信号３８を発生する。第３判定位置
指定回路３９は、第１の判定位置指定回路３５の第１の
判定位置信号３６に対し、約１０％ビット長分だけ後方
位置を指定する第３の判定位置信号４０を発生する。こ
れら第１、第２、第３の判定位置信号を外部から入力さ
れる選択信号４１に従って、選択回路４２により選択さ
れ判定位置信号４３として出力される。
図３を参照して説明する。この磁気カードリーダライタ
は、基準クロック３２を発生させる基準クロック発生回
路３１と、この基準クロック３２をカウントするカウン
タ回路３３とを有し、Ｆ２Ｆ周波数変調記録方式で記録
された磁気カードの磁気記録データを読み取る際、カウ
ンタ回路３３により記録データの１ビット間を基準クロ
ック３２でカウントし、カウンタ信号３４が第１乃至第
３の判定位置指定回路３５、３７、３９に供給される。
第１の判定位置指定回路３５は、記録データの１ビット
毎に前１ビット長の約７５％の位置を指定する第１の判
定位置信号３６を発生する。第２の判定位置指定回路３
７は、第１の判定位置指定回路３５の第１の判定位置信
号３６に対し、約１０％ビット長分だけ前方位置を指定
する第２の判定位置信号３８を発生する。第３判定位置
指定回路３９は、第１の判定位置指定回路３５の第１の
判定位置信号３６に対し、約１０％ビット長分だけ後方
位置を指定する第３の判定位置信号４０を発生する。こ
れら第１、第２、第３の判定位置信号を外部から入力さ
れる選択信号４１に従って、選択回路４２により選択さ
れ判定位置信号４３として出力される。
【０００３】記録データの判定は、この選択判定位置信
号４３を用いて１ビット毎に行う。Ｆ２Ｆ周波数変調記
録方式で記録された記録データは、図４に示すようにデ
ータ“０”は、１ビットデータ間において反転せず（図
４（１））、データ“１”は、１ビットデータ長の１／
２の位置で反転している（図４（２））。このことによ
り、選択回路４２から外部から入力される選択信号４１
によって選択された選択判定位置信号４３により記録デ
ータが、“１”か“０”かを判定している。
号４３を用いて１ビット毎に行う。Ｆ２Ｆ周波数変調記
録方式で記録された記録データは、図４に示すようにデ
ータ“０”は、１ビットデータ間において反転せず（図
４（１））、データ“１”は、１ビットデータ長の１／
２の位置で反転している（図４（２））。このことによ
り、選択回路４２から外部から入力される選択信号４１
によって選択された選択判定位置信号４３により記録デ
ータが、“１”か“０”かを判定している。
【０００４】
【発明が解決しようとする課題】このような従来の磁気
カードリーダライタにおいては、磁気カードに記録デー
タを書き込むときの状況により、記録データが規定のＦ
２Ｆ周波数変調記録方式に沿って書き込まれないことが
ある。例えば、記録用磁気ヘッドのジッタなどにより記
録データの反転位置が変動した場合や、手動による磁気
カード走行において速度変動が大きい場合などには記録
データが正しい位置で反転しない（図４（３）、（４）
参照）。この様な状態で記録された磁気カードの読み取
りを行うと、記録データを正しく判定できず誤った読み
取りが行われ、使用上問題になっていた。この問題を解
決するため外部からの選択信号によって判定位置信号を
選択して判定を行うことも試みられたが、１つの磁気カ
ードの記録データ内で記録データの変動を検出して選択
信号により選択することはできず、磁気カードの読み取
りを終了してから選択信号によって、判定位置信号を選
択して、再度読み取りを行う操作を必要とするため、読
取り操作が繁雑で時間がかかるという問題があった。
カードリーダライタにおいては、磁気カードに記録デー
タを書き込むときの状況により、記録データが規定のＦ
２Ｆ周波数変調記録方式に沿って書き込まれないことが
ある。例えば、記録用磁気ヘッドのジッタなどにより記
録データの反転位置が変動した場合や、手動による磁気
カード走行において速度変動が大きい場合などには記録
データが正しい位置で反転しない（図４（３）、（４）
参照）。この様な状態で記録された磁気カードの読み取
りを行うと、記録データを正しく判定できず誤った読み
取りが行われ、使用上問題になっていた。この問題を解
決するため外部からの選択信号によって判定位置信号を
選択して判定を行うことも試みられたが、１つの磁気カ
ードの記録データ内で記録データの変動を検出して選択
信号により選択することはできず、磁気カードの読み取
りを終了してから選択信号によって、判定位置信号を選
択して、再度読み取りを行う操作を必要とするため、読
取り操作が繁雑で時間がかかるという問題があった。
【０００５】従って本発明は、上記従来の磁気カードリ
ーダライタの欠点を除去し、記録データを正確に判定す
る機能を付与することにより、読み取り時においては記
録データに位置変動があったり磁気カード走行において
速度変動が大きい場合であっても複数の判定位置でデー
タを判定して、最適なデータ判定位置でデータを判定す
ることにより正しい判定を行うことが可能な磁気カード
リーダライタの提供を目的とするものである。
ーダライタの欠点を除去し、記録データを正確に判定す
る機能を付与することにより、読み取り時においては記
録データに位置変動があったり磁気カード走行において
速度変動が大きい場合であっても複数の判定位置でデー
タを判定して、最適なデータ判定位置でデータを判定す
ることにより正しい判定を行うことが可能な磁気カード
リーダライタの提供を目的とするものである。
【０００６】
【課題を解決するための手段】本発明によれば、Ｆ２Ｆ
周波数変調記録方式で記録された磁気カードの磁気記録
データを読み取る磁気カードリーダライタの復調回路に
おいて、前記記録データの１ビット毎に記録データのデ
ータ判定会路を指定する複数個の判定位置指定回路と、
これらの判定位置指定回路の出力により指定された判定
位置において前記磁気記録データを判定する複数個のデ
ータ判定回路と、これらのデータ判定回路の出力から前
記記録データの１ビットの長短の変動を判定して、複数
の前記判定位置での前記データ判定回路からの複数の該
出力から前記磁気記録データとして出力するデータ判定
位置出力信号を選択する信号を設定する選択信号発生回
路と、前記選択信号発生回路からの出力により前記デー
タ判定位置信号を選択する選択回路とを有することを特
徴とする磁気カードリーダライタが提供される。
周波数変調記録方式で記録された磁気カードの磁気記録
データを読み取る磁気カードリーダライタの復調回路に
おいて、前記記録データの１ビット毎に記録データのデ
ータ判定会路を指定する複数個の判定位置指定回路と、
これらの判定位置指定回路の出力により指定された判定
位置において前記磁気記録データを判定する複数個のデ
ータ判定回路と、これらのデータ判定回路の出力から前
記記録データの１ビットの長短の変動を判定して、複数
の前記判定位置での前記データ判定回路からの複数の該
出力から前記磁気記録データとして出力するデータ判定
位置出力信号を選択する信号を設定する選択信号発生回
路と、前記選択信号発生回路からの出力により前記デー
タ判定位置信号を選択する選択回路とを有することを特
徴とする磁気カードリーダライタが提供される。
【０００７】また、本発明によれば、前記複数個の判定
位置指定回路は、第１の判定位置指定回路と、前記第１
の判定位置指定回路のデータ判定位置に対し前方位置で
データ判定位置を指定する第２の判定位置指定回路と、
前記第１の判定位置指定回路のデータ判定位置の後方位
置でデータ判定位置を指定する第３の判定位置指定回路
と、前記第２の判定位置指定回路の前方位置でデータ判
定位置を指定する第４の判定位置指定回路を有するとと
もに、前記複数個のデータ判定回路は、各判定位置指定
回路の出力に対応して各々データ判定を行う、第１、第
２、第３、第４のデータ判定回路とを含むことを特徴と
する磁気カードリーダライタが提供される。
位置指定回路は、第１の判定位置指定回路と、前記第１
の判定位置指定回路のデータ判定位置に対し前方位置で
データ判定位置を指定する第２の判定位置指定回路と、
前記第１の判定位置指定回路のデータ判定位置の後方位
置でデータ判定位置を指定する第３の判定位置指定回路
と、前記第２の判定位置指定回路の前方位置でデータ判
定位置を指定する第４の判定位置指定回路を有するとと
もに、前記複数個のデータ判定回路は、各判定位置指定
回路の出力に対応して各々データ判定を行う、第１、第
２、第３、第４のデータ判定回路とを含むことを特徴と
する磁気カードリーダライタが提供される。
【０００８】さらに、本発明によれば前記第１の判定位
置指定回路は、データ判定位置を前１ビット長の約７５
％の位置で指定し、前記第２の判定位置指定回路は、前
記第１の判定位置指定回路のデータ判定位置に対し約１
０％のビット長分前方位置でデータ判定位置を指定し、
前記第３の判定位置指定回路は、前記第１の判定位置指
定回路データ判定位置の約１０％のビット長分後方位置
でデータ判定位置を指定し、前記第４の判定位置指定回
路は、前記第２の判定位置指定回路データ判定位置の約
１０％のビット長分前方位置でデータ判定位置を指定す
るとともに、各判定位置指定回路の出力に対応して各々
判定を行う第１、第２、第３、第４のデータ判定回路で
構成されていることを特徴とする前記磁気カードリーダ
ライタが提供される。
置指定回路は、データ判定位置を前１ビット長の約７５
％の位置で指定し、前記第２の判定位置指定回路は、前
記第１の判定位置指定回路のデータ判定位置に対し約１
０％のビット長分前方位置でデータ判定位置を指定し、
前記第３の判定位置指定回路は、前記第１の判定位置指
定回路データ判定位置の約１０％のビット長分後方位置
でデータ判定位置を指定し、前記第４の判定位置指定回
路は、前記第２の判定位置指定回路データ判定位置の約
１０％のビット長分前方位置でデータ判定位置を指定す
るとともに、各判定位置指定回路の出力に対応して各々
判定を行う第１、第２、第３、第４のデータ判定回路で
構成されていることを特徴とする前記磁気カードリーダ
ライタが提供される。
【０００９】
【作用】本発明の磁気カードリーダライタによれば、復
調回路において、前記記録データのデータ判定位置を指
定する所定の位置信号とは別に、この所定の位置信号の
前方と後方に判定位置を指定する第２、第３、第４の位
置信号を発生する複数個の判定位置指定回路と、これら
の複数個のデータ判定回路の出力により選択信号を発生
させる回路を備え、選択回路により判定位置指定信号を
選択するため、記録データの位置ずれに関わらず、記録
データを正しく判定することができる。
調回路において、前記記録データのデータ判定位置を指
定する所定の位置信号とは別に、この所定の位置信号の
前方と後方に判定位置を指定する第２、第３、第４の位
置信号を発生する複数個の判定位置指定回路と、これら
の複数個のデータ判定回路の出力により選択信号を発生
させる回路を備え、選択回路により判定位置指定信号を
選択するため、記録データの位置ずれに関わらず、記録
データを正しく判定することができる。
【００１０】データの読み取り時において、記録データ
に位置変動があったり、磁気カード走行において速度変
動が大きい場合であっても、複数の判定位置でデータを
判定して最適なデータ判定位置でデータを判定するため
位置ずれの存在にも関わらず、記録データを正しく判定
することができる。
に位置変動があったり、磁気カード走行において速度変
動が大きい場合であっても、複数の判定位置でデータを
判定して最適なデータ判定位置でデータを判定するため
位置ずれの存在にも関わらず、記録データを正しく判定
することができる。
【００１１】
【実施例】以下に図１乃至図２を用いて本発明の磁気カ
ードリーダライタの一実施例を説明する。図１は、本発
明の磁気カードリーダライタ復調回路における判定位置
指定回路の構成を示すブロック図である。基準クロック
発生回路１は、人力データの周波数より早い基準クロッ
ク２を発生させ、この基準クロック２を用いてカウンタ
回路３により記録データの１ビット間をカウント、カウ
ント信号４が第１乃至第４の判定位置指定回路５、７、
９、１１に供給される。第１の判定位置指定回路５は、
記録データの１ビット毎に前１ビット長の約７５％の位
置を指定する第１の判定位置信号６を発生する。第２の
判定位置指定回路７は、第１の判定位置指定回路５の第
１の判定位置信号６に対し、約１０％ビット長分だけ前
方位置を指定する第２の判定位置信号８を発生する。第
３の判定位置指定回路９は、第１の判定位置指定回路５
の第１の判定位置信号６に対し、約１０％ビット長分だ
け後方位置を指定する第３の判定位置信号１０を発生す
る。第４の判定位置指定回路１１は、第２の判定位置指
定回路７の第２の判定位置信号８に対し、約１０％ビッ
ト長分だけ前方位置を指定する第４の判定位置信号１２
を発生する。
ードリーダライタの一実施例を説明する。図１は、本発
明の磁気カードリーダライタ復調回路における判定位置
指定回路の構成を示すブロック図である。基準クロック
発生回路１は、人力データの周波数より早い基準クロッ
ク２を発生させ、この基準クロック２を用いてカウンタ
回路３により記録データの１ビット間をカウント、カウ
ント信号４が第１乃至第４の判定位置指定回路５、７、
９、１１に供給される。第１の判定位置指定回路５は、
記録データの１ビット毎に前１ビット長の約７５％の位
置を指定する第１の判定位置信号６を発生する。第２の
判定位置指定回路７は、第１の判定位置指定回路５の第
１の判定位置信号６に対し、約１０％ビット長分だけ前
方位置を指定する第２の判定位置信号８を発生する。第
３の判定位置指定回路９は、第１の判定位置指定回路５
の第１の判定位置信号６に対し、約１０％ビット長分だ
け後方位置を指定する第３の判定位置信号１０を発生す
る。第４の判定位置指定回路１１は、第２の判定位置指
定回路７の第２の判定位置信号８に対し、約１０％ビッ
ト長分だけ前方位置を指定する第４の判定位置信号１２
を発生する。
【００１２】第１の判定位置信号６は、記録データ信号
２１が供給される第１のデータ判定回路１３に供給さ
れ、その出力側にはデータの判定結果を示す第１の判定
信号１４が発生される。第２の判定位置信号８は、記録
データ信号２１が供給される第２のデータ判定回路１５
に供給され、その出力側にはデータの判定結果を示す、
第２の判定信号１６が発生される。第３の判定位置信号
１０は、記録データ信号２１が供給される第３のデータ
判定回路１７に供給され、その出力側にはデータの判定
結果を示す、第３の判定信号１８が発生される。第４の
判定位置信号１２は記録データ信号２１が供給される第
４のデータ判定回路１９に供給され、その出力側にはデ
ータの判定結果を示す、第４の判定信号２０が発生され
る。
２１が供給される第１のデータ判定回路１３に供給さ
れ、その出力側にはデータの判定結果を示す第１の判定
信号１４が発生される。第２の判定位置信号８は、記録
データ信号２１が供給される第２のデータ判定回路１５
に供給され、その出力側にはデータの判定結果を示す、
第２の判定信号１６が発生される。第３の判定位置信号
１０は、記録データ信号２１が供給される第３のデータ
判定回路１７に供給され、その出力側にはデータの判定
結果を示す、第３の判定信号１８が発生される。第４の
判定位置信号１２は記録データ信号２１が供給される第
４のデータ判定回路１９に供給され、その出力側にはデ
ータの判定結果を示す、第４の判定信号２０が発生され
る。
【００１３】これら第１乃至第４のデータ判定回路１
３、１５、１７、１９の出力である第１乃至第４の判定
信号１４、１６、１８、２０は選択信号発生回路２２に
供給され、その結果は選択信号２３として出力され選択
回路２４に供給される。選択回路２４に供給されている
第１乃至第２の判定位置信号６、８が選択信号２３によ
って選択されて、選択判定位置信号２５として出力され
る。
３、１５、１７、１９の出力である第１乃至第４の判定
信号１４、１６、１８、２０は選択信号発生回路２２に
供給され、その結果は選択信号２３として出力され選択
回路２４に供給される。選択回路２４に供給されている
第１乃至第２の判定位置信号６、８が選択信号２３によ
って選択されて、選択判定位置信号２５として出力され
る。
【００１４】図２は、図１に示した判定位置指定回路を
用いて記録信号を判定する動作を説明するための波形図
である。図２（Ａ）は、記録データの波形図で（１）お
よび（２）は、それぞれデータ“０”および“１”を示
し、（３）、（４）は、それぞれデータ“０”および
“１”がカード走行速度が急に早くなったため、データ
長が短くなった状態を示している。
用いて記録信号を判定する動作を説明するための波形図
である。図２（Ａ）は、記録データの波形図で（１）お
よび（２）は、それぞれデータ“０”および“１”を示
し、（３）、（４）は、それぞれデータ“０”および
“１”がカード走行速度が急に早くなったため、データ
長が短くなった状態を示している。
【００１５】図２（Ｂ）、（Ｄ）、（Ｆ）、（Ｈ）は、
それぞれ第１乃至第４の判定位置指定回路５、７、９、
１１の出力信号である、第１乃至第４の判定位置信号
６、８、１０、１２を示している。第１の判定位置信号
６は、記録データの１ビット毎に前データ１ビット長の
約７５％の位置に発生する。第２の判定位置信号８は、
第１の判定位置信号６に対し、約１０％ビット長分だけ
前方位置に発生する。第３の判定位置信号１０は、第１
の判定位置信号６に対し、約１０％ビット長分だけ後方
位置に発生する。第４の判定位置信号１２は、第２の判
定位置信号８に対して約１０％ビット長分だけ前方位置
に発生する。
それぞれ第１乃至第４の判定位置指定回路５、７、９、
１１の出力信号である、第１乃至第４の判定位置信号
６、８、１０、１２を示している。第１の判定位置信号
６は、記録データの１ビット毎に前データ１ビット長の
約７５％の位置に発生する。第２の判定位置信号８は、
第１の判定位置信号６に対し、約１０％ビット長分だけ
前方位置に発生する。第３の判定位置信号１０は、第１
の判定位置信号６に対し、約１０％ビット長分だけ後方
位置に発生する。第４の判定位置信号１２は、第２の判
定位置信号８に対して約１０％ビット長分だけ前方位置
に発生する。
【００１６】これらの第１乃至第４の判定位置信号６、
８、１０、１２により記録データの判定を行う場合、正
規の位置に記録されたデータ（図２（１）、（２））に
対しては、第１乃至第３のデータ判定信号１４、１６、
１８が、同じ判定結果を出力しているので選択信号発生
回路２２により、“０”の選択信号２３が出力され選択
回路２４により第１の判定位置信号６が選択されて、選
択判定位置信号２５として出力される。カード走行速度
が急に早くなったために、記録データ長が急に短くなっ
た場合（図２（３）、（４））は、まず図２（３）は、
第１乃至第３のデータ判定信号１４、１６、１８が同じ
判定結果を出力しているが、第３の判定位置指定信号１
０が１ビットデータ信号内に出力されていないので、次
のデータ信号の時（図２（４））の選択判定位置信号２
５は、選択信号２３が“１”を選択して第２の判定位置
信号８を出力する。同様に、第３のデータ判定信号１８
だけが異なった判定結果を出したときも同様である。
８、１０、１２により記録データの判定を行う場合、正
規の位置に記録されたデータ（図２（１）、（２））に
対しては、第１乃至第３のデータ判定信号１４、１６、
１８が、同じ判定結果を出力しているので選択信号発生
回路２２により、“０”の選択信号２３が出力され選択
回路２４により第１の判定位置信号６が選択されて、選
択判定位置信号２５として出力される。カード走行速度
が急に早くなったために、記録データ長が急に短くなっ
た場合（図２（３）、（４））は、まず図２（３）は、
第１乃至第３のデータ判定信号１４、１６、１８が同じ
判定結果を出力しているが、第３の判定位置指定信号１
０が１ビットデータ信号内に出力されていないので、次
のデータ信号の時（図２（４））の選択判定位置信号２
５は、選択信号２３が“１”を選択して第２の判定位置
信号８を出力する。同様に、第３のデータ判定信号１８
だけが異なった判定結果を出したときも同様である。
【００１７】また、反対にカード走行速度が急に遅くな
ったときは、第１、第２、第４のデータ判定信号１４、
１６、２０が同じ判定結果を出力したり、データ判定信
号２０だけ異なった判定結果を出力したときは、次のデ
ータ信号の時の選択位置信号２５は、選択信号２３が
“０”を選択して第１の判定位置信号６を出力する。
ったときは、第１、第２、第４のデータ判定信号１４、
１６、２０が同じ判定結果を出力したり、データ判定信
号２０だけ異なった判定結果を出力したときは、次のデ
ータ信号の時の選択位置信号２５は、選択信号２３が
“０”を選択して第１の判定位置信号６を出力する。
【００１８】なお、上記の実施例においては、記録デー
タ判定位置とそのデータ判定位置によって、データ判定
を行う回路はそれぞれ４カ所として選択回路で選択する
判定位置信号は２つとしているが、必ずし上記値に限ら
れず適当な値を選択することにより、記録データの品質
を保証し記録データの読み取りの信頼性を向上にするこ
とができる。
タ判定位置とそのデータ判定位置によって、データ判定
を行う回路はそれぞれ４カ所として選択回路で選択する
判定位置信号は２つとしているが、必ずし上記値に限ら
れず適当な値を選択することにより、記録データの品質
を保証し記録データの読み取りの信頼性を向上にするこ
とができる。
【００１９】また、上記の実施例においては、第２及び
第３の判定位置信号８、１０の位置を第１の判定位置信
号に対して約１０％ずれた位置に配置したが、必ずしも
１０％に限られず、また第４の判定位置信号１２の位置
を第２の判定位置信号８の位置に対して、約１０％ずれ
た位置に配置したが、必ずしも１０％に限られず磁気カ
ードの定速走行時の記録データの読み取りマージンや、
手動による磁気カードの走行時の速度変動に対する記録
データの読み取りマージンを考慮した適当な値を選定す
ることにより記録データの品質を保証し、記録データの
読み取りの信頼性を向上することが出来る。
第３の判定位置信号８、１０の位置を第１の判定位置信
号に対して約１０％ずれた位置に配置したが、必ずしも
１０％に限られず、また第４の判定位置信号１２の位置
を第２の判定位置信号８の位置に対して、約１０％ずれ
た位置に配置したが、必ずしも１０％に限られず磁気カ
ードの定速走行時の記録データの読み取りマージンや、
手動による磁気カードの走行時の速度変動に対する記録
データの読み取りマージンを考慮した適当な値を選定す
ることにより記録データの品質を保証し、記録データの
読み取りの信頼性を向上することが出来る。
【００２０】
【発明の効果】以上説明したように本発明によれば、磁
気カードに記録されている記録データの１ビット毎に、
記録データのデータ判定位置を指定する複数個の判定位
置指定回路と、これらの判定位置指定回路の出力により
指定された判定位置において、前記磁気記録データを判
定する複数個のデータ判定回路と、これらのデータ判定
回路の出力からデータ判定位置出力信号を選択する信号
を設定する選択信号発生回路と、前記選択信号発生回路
からの出力により、前記データ判定位置信号を選択する
選択回路を備えることにより、磁気カードの走行速度の
変動や周囲の温度変化、使用磁気カードのばらつきなど
に影響されない、高精度な磁気カードリーダライタが得
られる。すなわち、本発明の磁気カードリーダライタに
おいては、磁気カードのデータ読み取り判定位置を自動
に選択し最適なデータ判定位置でデータを判定するた
め、従来の磁気カードリーダライタのように再読取り操
作を行うことなく迅速に読み取りが可能になった。
気カードに記録されている記録データの１ビット毎に、
記録データのデータ判定位置を指定する複数個の判定位
置指定回路と、これらの判定位置指定回路の出力により
指定された判定位置において、前記磁気記録データを判
定する複数個のデータ判定回路と、これらのデータ判定
回路の出力からデータ判定位置出力信号を選択する信号
を設定する選択信号発生回路と、前記選択信号発生回路
からの出力により、前記データ判定位置信号を選択する
選択回路を備えることにより、磁気カードの走行速度の
変動や周囲の温度変化、使用磁気カードのばらつきなど
に影響されない、高精度な磁気カードリーダライタが得
られる。すなわち、本発明の磁気カードリーダライタに
おいては、磁気カードのデータ読み取り判定位置を自動
に選択し最適なデータ判定位置でデータを判定するた
め、従来の磁気カードリーダライタのように再読取り操
作を行うことなく迅速に読み取りが可能になった。
【図１】本発明の磁気カードリーダライタの復調回路に
おける判定位置指定部およびデータ判定部の構成を示す
ブロック図である。
おける判定位置指定部およびデータ判定部の構成を示す
ブロック図である。
【図２】本発明の磁気カードリーダライタの判定位置指
定回路およびデータ判定回路を用いて記録信号を判定す
る動作を説明するための波形図である。
定回路およびデータ判定回路を用いて記録信号を判定す
る動作を説明するための波形図である。
【図３】従来の磁気カードリーダライタの復調回路にお
ける判定位置の構成を示すブロック図である。
ける判定位置の構成を示すブロック図である。
【図４】従来の磁気カードリーダライタの復調回路を用
いて記録信号を判定する動作を説明するための波形図で
ある。
いて記録信号を判定する動作を説明するための波形図で
ある。
１、３１ 基準クロック発生回路
２、３２ 基準クロック
３、３３ カウンタ回路
４、３４ カウンタ信号
５、３５ 第１の判定位置指定回路
６、３６ 第１の判定位置信号
７、３７ 第２の判定位置指定回路
８、３８ 第２の判定位置信号
９、３９ 第３の判定位置指定回路
１０、４０ 第３の判定位置信号
１１ 第４の判定位置指定回路
１２ 第４の判定位置信号
１３ 第１のデータ判定回路
１４ 第１の判定信号
１５ 第２のデータ判定回路
１６ 第２の判定信号
１７ 第３のデータ判定回路
１８ 第３の判定信号
１９ 第４のデータ判定回路
２０ 第４の判定信号
２１ 記録データ信号
２２ 選択信号発生回路
２３、４１ 選択信号
２４、４２ 選択回路
２５、４３ 選択判定位置信号
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G11B 20/10
G11B 20/14
G11B 20/18
G06K 7/08
H04L 25/00
Claims (3)
- 【請求項１】 Ｆ２Ｆ周波数変調記録方式で記録された
磁気カードの磁気記録データを読み取る磁気カードリー
ダライタの復調回路において、 前記記録データの１ビット毎に記録データのデータ判定
会路を指定する複数個の判定位置指定回路と、 これらの判定位置指定回路の出力により指定された判定
位置において前記磁気記録データを判定する複数個のデ
ータ判定回路と、 これらのデータ判定回路の出力から前記記録データの１
ビットの長短の変動を判定して、複数の前記判定位置で
の前記データ判定回路からの複数の該出力から前記磁気
記録データとして出力するデータ判定位置出力信号を選
択する信号を設定する選択信号発生回路と、 前記選択信号発生回路からの出力により前記データ判定
位置信号を選択する選択回路とを有することを特徴とす
る磁気カードリーダライタ。 - 【請求項２】 前記複数個の判定位置指定回路は、第１
の判定位置指定回路と、前記第１の判定位置指定回路の
データ判定位置に対し前方位置でデータ判定位置を指定
する第２の判定位置指定回路と、前記第１の判定位置指
定回路のデータ判定位置の後方位置でデータ判定位置を
指定する第３の判定位置指定回路と、前記第２の判定位
置指定回路の前方位置でデータ判定位置を指定する第４
の判定位置指定回路を有するとともに、前記複数個のデ
ータ判定回路は、各判定位置指定回路の出力に対応して
各々データ判定を行う、第１、第２、第３、第４のデー
タ判定回路とを含むことを特徴とする請求項１記載の磁
気カードリーダライタ。 - 【請求項３】 前記第１の判定位置指定回路は、データ
判定位置を前１ビット長の約７５％の位置で指定し、前
記第２の判定位置指定回路は、前記第１の判定位置回路
のデータ判定位置に対し約１０％のビット長分前方位置
でデータ判定位置を指定し、前記第３の判定位置指定回
路は、前記第１の判定位置指定回路データ判定位置の約
１０％のビット長分後方位置でデータ判定位置を指定
し、前記第４の判定位置指定回路は、前記第２の判定位
置指定回路データ判定位置の約１０％のビット長分前方
位置でデータ判定位置を指定するとともに、各判定位置
指定回路の出力に対応して各々判定を行う第１、第２、
第３、第４のデータ判定回路で構成されていることを特
徴とする請求項２記載の磁気カードリーダライタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21128092A JP3401645B2 (ja) | 1992-08-07 | 1992-08-07 | 磁気カードリーダライタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21128092A JP3401645B2 (ja) | 1992-08-07 | 1992-08-07 | 磁気カードリーダライタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0660556A JPH0660556A (ja) | 1994-03-04 |
| JP3401645B2 true JP3401645B2 (ja) | 2003-04-28 |
Family
ID=16603317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21128092A Expired - Lifetime JP3401645B2 (ja) | 1992-08-07 | 1992-08-07 | 磁気カードリーダライタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3401645B2 (ja) |
-
1992
- 1992-08-07 JP JP21128092A patent/JP3401645B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0660556A (ja) | 1994-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4000513A (en) | Apparatus and method for data recording with peak shift compensation | |
| US4032915A (en) | Speed-tolerant digital decoding system | |
| US5327300A (en) | Digital information reproducing apparatus including a circuit for detecting frequency deviation of a synchronism clock | |
| US4651235A (en) | Magnetic data transfer apparatus having a combined read/write head | |
| US4646167A (en) | Time code decoder | |
| US3810236A (en) | Data recording and verification system | |
| JP3401645B2 (ja) | 磁気カードリーダライタ | |
| US3959625A (en) | Coded information-reading device | |
| EP0205305B1 (en) | Data transmission and detection method | |
| US3870870A (en) | Decoder for high density decoding system | |
| US3828167A (en) | Detector for self-clocking data with variable digit periods | |
| US3688260A (en) | Self-clocking digital data systems employing data-comparison codes and error detection | |
| JPS5930217A (ja) | 誤り検出機能を有する復調器 | |
| JPH0660557A (ja) | 磁気カードリーダライタ | |
| US5315449A (en) | Time code signal processing circuit for removing and restoring variation in slew rate | |
| JP3232834B2 (ja) | 復調装置 | |
| US3614758A (en) | Method and apparatus for saturation-type digital magnetic recording | |
| US5978338A (en) | Apparatus for reproducing short length data stored on an optical disk | |
| US5237550A (en) | Reloadable optical recording/reproducing apparatus | |
| US5471349A (en) | Drive circuit for a dual-element magnetic head assembly which includes an encodor, flip-flop circuit, record bit adding circuit, and record amplifier | |
| JP2589770B2 (ja) | 記録再生装置 | |
| JP2573245B2 (ja) | 復調回路 | |
| JPS61182609A (ja) | 書き込み回路 | |
| JP2540881B2 (ja) | 磁気記録装置 | |
| SU849250A1 (ru) | Устройство дл контрол и коррек-ТиРОВКи иНфОРМАции |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030129 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |