JP3407789B2 - データパターン発生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル通信方
式において、試験対象装置に対して試験信号を発生する
データパターン発生装置に関する。

【０００２】

【従来の技術】従来、データパターン発生装置として特
開平8−37485号公報に記載されたものが知られている。
図７はその従来のデータパターン発生装置の概略構成を
示すブロック図である。

【０００３】図７において、１はユーザが外部から指定
したデータパターンを記憶するユーザ指定データメモ
リ、２はユーザ指定データメモリ１に記憶されたユーザ
指定データパターンに対してＣＲＣ(cyclic redundancy
check)演算部５で計算された演算結果を記憶するＣＲ
Ｃデータメモリ、３はＰＮ(パルス値)パターンあるいは
固定パターン「０または１」などを記憶する固定データ
メモリ、４はユーザ指定データメモリ１，ＣＲＣデータ
メモリ２，固定データメモリ３に記憶された各々のデー
タパターンを読み出すための読み出しアドレスデータを
記憶する読出アドレス記憶部、６はデータ出力回路であ
る。

【０００４】以上のように構成されたデータパターン発
生装置では、発生するデータパターンの種別によって、
読出アドレス記憶部４に記憶されている読み出し開始ア
ドレス／読み出し終了アドレスを変更することによっ
て、ユーザ指定データメモリ１，ＣＲＣデータメモリ
２，固定データメモリ３から各データパターンを順次読
み出して、データ出力回路６からデータパターンを発生
していた。

【０００５】

【発明が解決しようとする課題】しかしながら、前記従
来のデータパターン発生装置の構成では、試験信号パタ
ーンに分類されるＣＲＣデータやＰＮパターンのデータ
記憶手段や、各データパターンを読み出すための読出ア
ドレス記憶部などが、すべて記憶手段であるメモリによ
って構成されているため、メモリの記憶容量が増大する
傾向にあり、しかも読出アドレス記憶部によって各デー
タパターンの読み出しを制御しているため、読み出し制
御が複雑になるという問題を有していた。

【０００６】本発明は、前記従来の装置における問題を
解決するためのものであり、メモリ手段を少ない記憶容
量で構成でき、かつメモリ手段に対する書き込みおよび
読み出し制御を単純にしながらも、任意の試験信号パタ
ーンを発生することができるデータパターン発生装置を
提供することを第１の目的とする。

【０００７】また、ユーザ指定パターンをメモリ手段に
記憶することにより、メモリ手段の記憶容量を変えるこ
となく、かつメモリ手段に対する書き込みおよび読み出
し制御を単純にしながらも、任意のユーザ指定パターン
と試験信号パターンを組み合わせたデータパターンを発
生することができるデータパターン発生装置を提供する
ことを第２の目的とする。

【０００８】

【課題を解決するための手段】前記第１の目的を達成す
るために、本発明のデータパターン発生装置は、以下の
ような構成である。すなわち、解析手段は発生させるデ
ータパターンの種別を認識してそのデータパターンの種
別に応じた制御信号を生成し、メモリ手段は解析手段が
生成した制御信号を記憶する。そして、試験信号パター
ン発生手段により、メモリ手段に記憶された制御信号を
基に試験対象装置に対して試験信号パターンを発生する
構成である。

【０００９】また、第２の目的を達成するために、本発
明のデータパターン発生装置は、以下のような構成であ
る。すなわち、設定手段はユーザが外部から指定したユ
ーザ指定パターンを認識し、解析手段は発生させるデー
タパターンの種別を認識してそのデータパターンの種別
に応じた制御信号を生成し、メモリ手段に設定手段が認
識したユーザ指定パターンと解析手段が生成した制御信
号を記憶する。そして、試験信号パターン発生手段は、
メモリ手段に記憶されたユーザ指定パターンと制御信号
を使用して試験対象装置に対してユーザ指定パターンと
試験信号パターンを組み合わせたデータパターンを発生
する構成である。

【００１０】

【発明の実施の形態】本発明の請求項１に記載の発明
は、発生させるデータパターンの種別を認識して、その
データパターンの種別ごとに対応させて制御信号を生成
する解析手段と、この解析手段が生成した制御信号を記
憶するメモリ手段と、このメモリ手段に対して前記制御
信号を書き込む書き込み制御と前記メモリ手段に記憶さ
れた前記制御信号を読み出す読み出し制御とを行う制御
手段と、前記メモリ手段に記憶された制御信号を使用し
て試験信号パターンを発生させる試験信号パターン発生
手段とを備えたものであり、この構成によって、様々な
データパターンの種別に応じて制御信号をメモリ手段に
書き込み、そして読み出すことを可能にし、試験信号パ
ターン発生手段を確実に制御できるようにして、試験対
象装置に対する任意の試験信号パターンを生成，発生す
る。

【００１１】請求項２に記載の発明は、発生させるデー
タパターンの種別を認識して、そのデータパターンの種
別ごとに対応させて制御信号を生成する解析手段と、ユ
ーザが指定したユーザ指定パターンを認識し、かつこの
ユーザ指定パターンを後記メモリ手段に書き込む設定手
段と、この設定手段が認識したユーザ指定パターンと前
記解析手段が生成した制御信号とを共に記憶するメモリ
手段と、このメモリ手段に記憶されたユーザ指定パター
ンおよび制御信号を使用してユーザ指定パターンと試験
信号パターンとを組み合わせたデータパターンを発生さ
せる試験信号パターン発生手段と、前記メモリ手段に対
して前記解析手段が生成した制御信号を書き込む書き込
み制御と、前記メモリ手段に記憶された前記解析手段が
生成した制御信号と前記設定手段が認識したユーザ指定
パターンとを読み出す読み出し制御を行う制御手段とを
備えたものであり、この構成によって、ユーザが指定し
たユーザ指定パターンと様々なデータパターンの種別に
応じて、ユーザ指定パターンと制御信号とをメモリ手段
に書き込み、そして読み出すことを可能にし、試験信号
パターン発生手段を確実に制御できるようにして、試験
対象装置に対する任意のユーザ指定パターンと試験信号
パターンとを組み合わせたデータパターンを生成，発生
する。

【００１２】以下、本発明の実施の形態について、図１
から図６を用いて説明する。

【００１３】図１は本発明の第１実施形態を説明するた
めのデータパターン発生装置の構成を示すブロック図、
図２は図１に示した試験信号パターン発生手段における
回路構成例を示すブロック図であり、データパターン発
生装置７において、10は外部から入力されたデータパタ
ーン種別信号14を認識してそのデータパターンの種別ご
とに対応した制御信号を生成する解析手段、11は解析手
段10が生成した制御信号16を記憶するメモリ手段、12は
メモリ手段11が記憶した制御信号16を使用してデータパ
ターン15を発生させる試験信号パターン発生手段、13は
メモリ手段11に対して書き込み制御および読み出し制御
を実行する制御手段である。

【００１４】図２において、17a〜17nは試験信号パター
ン19a〜19nを発生する試験信号パターン(ａ〜ｎ)発生回
路、18b〜18nはマルチプレクサである。

【００１５】次に、前記第１実施形態の装置の動作につ
いて、図２および図３を参照して説明する。図３(a)は
メモリ手段11に記憶された制御信号の記憶内容を示す説
明図であり、図３(b)は試験信号パターン発生手段12か
ら発生されるデータパターン15のタイムチャートであ
る。タイムチャートで示したPTNa〜PTNnは、それぞれ制
御信号ａ〜ｎに対応し、試験信号パターン発生回路17a
〜17nで発生されたパターンを示す。

【００１６】先ず、ユーザは発生させるデータパターン
の種別に係るデータパターン種別信号14を解析手段10に
対して設定入力する。解析手段10では入力されたデータ
パターン種別信号14を解析して制御信号(ａ〜ｎ)16を生
成する。解析手段10は生成した制御信号ａ〜ｎをメモリ
手段11に書き込むため、制御手段13に対して書き込み実
行指示を通知して、図３(ａ)に示す内容でメモリ手段11
に制御信号ａ〜ｎを書き込む。書き込みが完了すると、
解析手段10は制御手段13に対して読み出しの実行指示を
与える。

【００１７】メモリ手段11は制御手段13によって制御信
号ａ〜ｎが順次読み出される。読み出された制御信号ａ
〜ｎは、図２に示すように試験信号パターン(ａ〜ｎ)発
生回路17a〜17nを有効にするか否かの信号であり、
“１”のとき、試験信号パターン(ａ〜ｎ)発生回路17a
〜17nが有効になって、試験信号パターンａ〜ｎすなわ
ちPTNa〜PTNnが発生される。

【００１８】マルチプレクサ18b〜18nは、前記と同様に
制御信号ｂ〜ｎによって各々制御され、“１”のとき、
試験信号パターン(ｂ〜ｎ)発生回路17b〜17nからの試験
信号パターンを選択する。このことにより、試験信号パ
ターンPTNa〜PTNnが発生し、選択されることによりデー
タパターン15が得られる。

【００１９】このような構成にしたことにより、ユーザ
が必要とするデータパターン種別を解析して制御信号を
作成し、その制御信号をメモリ手段に書き込み、そして
読み出し可能にすることによって、試験信号パターン発
生手段における各々の試験信号パターン発生回路を確実
に制御することができるため、試験対象装置に対する任
意の試験信号パターンを発生することができるようにな
る。

【００２０】図４は本発明の第２実施形態を説明するた
めのデータパターン発生装置の構成を示すブロック図で
あり、第２実施形態におけるデータパターン発生装置８
では、図１に示すデータパターン発生装置７に加えて、
ユーザが指定したユーザ指定パターンを認識する設定手
段20を備えている。なお、以下において、図１〜図３を
参照して説明した部材と対応する部材には同一符号を付
して詳しい説明は省略する。

【００２１】第２実施形態の動作について図５および図
６を参照して説明する。図５は図４に示した試験信号パ
ターン発生手段における回路構成例を示すブロック図、
図６(ａ)はメモリ手段11に記憶されたユーザ指定パター
ン22と制御信号ａ〜ｎの記憶内容を示す説明図、図６
(ｂ)は発生されるデータパターン19のタイムチャートで
ある。タイムチャートに示したPTNa〜PTNnは、それぞれ
制御信号(ａ〜ｎ)16に対応し、試験信号パターン発生回
路17a〜17nで発生されたパターンを示す。USRa〜USRnは
ユーザが指定したユーザ指定パターン22である。

【００２２】先ず、ユーザは、発生させるデータパター
ンの種別に係るデータパターン種別信号14を解析手段10
に対して設定入力すると共に、ユーザ指定パターン信号
21を設定手段20に対して入力する。解析手段10では入力
されたデータパターン種別信号14を解析して制御信号
(ａ〜ｎ)16を生成する。解析手段10は生成した制御信号
ａ〜ｎとユーザ指定パターン信号21によるユーザ指定パ
ターンUSRa〜USRnとをメモリ手段11に書き込むために、
制御手段13と設定手段20に対して書き込み実行指示を通
知して、図６(ａ)に示す内容でメモリ手段11にユーザ指
定パターンUSRa〜USRnと制御信号ａ〜ｎを書き込む。書
き込みが完了すると、解析手段10は制御手段13に対して
読み出しの実行指示を与える。

【００２３】メモリ手段11は制御手段13によってユーザ
指定パターンUSRa〜USRnと制御信号ａ〜ｎが同時に順次
読み出される。図５に示すように読み出されたユーザ指
定パターン22は、マルチプレクサ18aに入力される。ま
た、読み出された制御信号ａ〜ｎは、試験信号パターン
(ａ〜ｎ)発生回路17a〜17nを有効にするか否かの信号で
あり、“１”のとき、試験信号パターン(ａ〜ｎ)発生回
路17a〜17nが有効になり試験信号パターンａ〜ｎすなわ
ちPTNa〜PTNnが発生される。

【００２４】マルチプレクサ18a〜18nは、前記と同様に
制御信号ａ〜ｎによって各々制御され、“１”のとき、
試験信号パターン(ａ〜ｎ)発生回路17a〜17nからの試験
信号パターンａ〜ｎを選択する。このことにより、ユー
ザ指定パターンすなわちUSRa〜USRnと試験信号パターン
ａ〜ｎが選択されることによりデータパターン19が得ら
れる。

【００２５】このような構成にしたことにより、ユーザ
が必要とするユーザ指定パターンを入力して、制御信号
と同様にメモリ手段に書き込み、そして読み出すことに
よって試験信号パターン発生手段における各々の試験信
号パターン発生回路を確実に制御することができるの
で、ユーザ指定パターンと試験信号パターンを組み合わ
せた任意のデータパターンを発生することができる。

【００２６】なお、前記両実施形態における装置では、
バースト形態のデータパターン発生装置について説明し
たが、連続形態のデータパターンを発生するようにして
もよく、この場合、制御手段13がメモリ手段11に対して
連続的に繰り返して読み出し制御を行うことによって実
現できる。

【００２７】また、前記第２実施形態の装置では、発生
されるデータパターンは、ユーザ指定パターンと試験信
号パターンとの組み合わせデータを発生するデータパタ
ーン発生装置として説明したが、ユーザが指定したユー
ザ指定パターンのみを発生するようにしてもよく、この
場合、解析手段10が生成する制御信号を全て“０”とし
て生成してメモリ手段11に書き込めば、読み出したとき
の制御信号は全て“０”となるため、試験信号パターン
発生手段12における各々の試験信号パターンは発生され
ずに、ユーザ指定パターンのみがデータパターンとして
発生されることになる。

【００２８】

【発明の効果】以上のように本発明によれば、解析手段
によって生成されたデータパターンの種別ごとに対応さ
せて制御信号をメモリ手段に記憶し、そして制御手段に
よって読み出すことにより試験信号パターン発生手段を
確実に制御することができるようにしたため、メモリの
少ない記憶容量で、かつ単純な制御によりデータパター
ンの種別に対応した任意データパターンを発生すること
ができる。

【００２９】さらに、設定手段によりユーザが指定した
ユーザ指定パターンを入力し、解析手段によって生成さ
れたデータパターンの種別ごとに対応させて制御信号
と、前記ユーザ指定パターンとをメモリ手段に記憶し、
そして制御手段によって読み出すことにより試験信号パ
ターン発生手段を確実に制御することができるようにし
たため、メモリの少ない記憶容量で、かつ単純な制御に
よりユーザ指定パターンと試験信号パターンとを組み合
わせた任意データパターンを発生することができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態を説明するためのデータ
パターン発生装置の構成を示すブロック図である。

【図２】図１の試験信号パターン発生手段における回路
構成例を示すブロック図である。

【図３】(a)は図１のメモリ手段に記憶された制御信号
の記憶内容を示す説明図、(b)は図２の試験信号パター
ン発生手段から発生されるデータパターンのタイムチャ
ートである。

【図４】本発明の第２実施形態を説明するためのデータ
パターン発生装置の構成を示すブロック図である。

【図５】図４の試験信号パターン発生手段における回路
構成例を示すブロック図である。

【図６】(a)は図４のメモリ手段に記憶された制御信号
の記憶内容を示す説明図、(b)は図５の試験信号パター
ン発生手段から発生されるデータパターンのタイムチャ
ートである。

【図７】従来のデータパターン発生装置の概略構成を示
すブロック図である。

【符号の説明】

７，８…データパターン発生装置、 10…解析手段、
11…メモリ手段、 12…試験信号パターン発生手段、
13…制御手段、 14…データパターン種別信号、15，19
…データパターン、 16…制御信号(ａ〜ｎ)、 17a〜1
7n…試験信号パターン(ａ〜ｎ)発生回路、 18a〜18n…
マルチプレクサ、 19a〜19n…試験信号パターン(PTNa
〜PTNn)、 20…設定手段、 21…ユーザ指定パターン
信号、 22…ユーザ指定パターン(USRa〜USRn)。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 29/14

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 発生させるデータパターンの種別を認識
   して、そのデータパターンの種別ごとに対応させて制御
   信号を生成する解析手段と、この解析手段が生成した制
   御信号を記憶するメモリ手段と、このメモリ手段に対し
   て前記制御信号を書き込む書き込み制御と前記メモリ手
   段に記憶された前記制御信号を読み出す読み出し制御と
   を行う制御手段と、前記メモリ手段に記憶された制御信
   号を使用して試験信号パターンを発生させる試験信号パ
   ターン発生手段とを備えたことを特徴とするデータパタ
   ーン発生装置。
2. 【請求項２】 発生させるデータパターンの種別を認識
   して、そのデータパターンの種別ごとに対応させて制御
   信号を生成する解析手段と、ユーザが指定したユーザ指
   定パターンを認識し、かつこのユーザ指定パターンを後
   記メモリ手段に書き込む設定手段と、この設定手段が認
   識したユーザ指定パターンと前記解析手段が生成した制
   御信号とを共に記憶するメモリ手段と、このメモリ手段
   に記憶されたユーザ指定パターンおよび制御信号を使用
   してユーザ指定パターンと試験信号パターンとを組み合
   わせたデータパターンを発生させる試験信号パターン発
   生手段と、前記メモリ手段に対して前記解析手段が生成
   した制御信号を書き込む書き込み制御と、前記メモリ手
   段に記憶された前記解析手段が生成した制御信号と前記
   設定手段が認識したユーザ指定パターンとを読み出す読
   み出し制御を行う制御手段とを備えたことを特徴とする
   データパターン発生装置。