JP3417014B2 - ヘテロ接合ホール素子 - Google Patents
ヘテロ接合ホール素子Info
- Publication number
- JP3417014B2 JP3417014B2 JP29363093A JP29363093A JP3417014B2 JP 3417014 B2 JP3417014 B2 JP 3417014B2 JP 29363093 A JP29363093 A JP 29363093A JP 29363093 A JP29363093 A JP 29363093A JP 3417014 B2 JP3417014 B2 JP 3417014B2
- Authority
- JP
- Japan
- Prior art keywords
- inp
- layer
- carrier concentration
- heterojunction
- gainas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はヘテロ接合ホール素子の
高感度化に関する。 【０００２】 【従来の技術】磁電変換素子の一つとしてホール素子が
ある。ホール素子は磁気センサーであり、回転センサー
等として利用されている。最近では、ホール素子の高性
能化の要望に対応してＧａＩｎＡｓとＩｎＰとのヘテロ
接合からなるホール素子が開発されている（奥山 忍
他、第５３回秋季応用物理学会学術講演会講演予稿集Ｎ
ｏ．３（１９９２年応用物理学会発行）、講演番号１６
ａ−ＳＺＣ−１６、１０７８頁）。このＧａＩｎＡｓヘ
テロ接合ホール素子は、温度特性並びに感度特性に優れ
ているとされる。 【０００３】ＧａＩｎＡｓとＩｎＰとのヘテロ接合は、
格子整合の観点から従来からＩｎＰ結晶基板上に形成さ
れている。感磁層となるＧａＩｎＡｓ層は所望とする素
子入力抵抗を得るためにキャリア濃度を調節する。比較
的高い入力抵抗を得るにはアンドープでも良い場合があ
るが、通常はドーピングによりキャリア濃度を調節す
る。ドーパントにはVI族元素の硫黄（Ｓ）やIV族元素の
シリコン（Ｓｉ）などが使用されている。 【０００４】キャリア濃度の深さ方向の分布（プロファ
イル）もホール素子の特性に変化を与える。例えば、Ｇ
ａＩｎＡｓ層中のＩｎＰとのヘテロ界面に低いキャリア
濃度の領域が存在すると入力抵抗の増大を招く。低いキ
ャリア領域は高抵抗となるからである。通常は平坦なキ
ャリア濃度プロファイルが望まれている。 【０００５】 【発明が解決しようとする課題】ＩｎＰとＧａＩｎＡｓ
とでヘテロ接合を形成するにはＶ族原料ガスを切り換え
る必要がある。半導体を構成するＶ族層元素がＰとＡｓ
と異なるからである。従来のＭＯＣＶＤ法ではＩｎＰの
成長にはホスフィン（ＰＨ3 ）を、ＧａＩｎＡｓの成長
にはアルシン（ＡｓＨ3 ）を使用するのが一般的であ
る。ＩｎＰの成長に引き続きＧａＩｎＡｓを成長させる
にはＰＨ3 からＡｓＨ3 へ切り換える。成長系内からＰ
Ｈ3 を充分に排出させるため、ＰＨ3 の供給を停止して
からＡｓＨ3の供給開始迄、一定の間隔を設ける。この
時間的間隔に於いても、成長層は通常高温の成長温度に
保持されている。従って、ＩｎＰ成長層表面はＰの蒸発
などにより変質する。変質した表面層は高抵抗化する。
引き続きＧａＩｎＡｓ層を堆積するとヘテロ界面近傍に
抵抗の高い領域が発生する。これにより、キャリア濃度
はＧａＩｎＡｓ層表面より深さ方向に一定とならず、プ
ロファイル上に「凹部」が生ずる。従来のＩｎＰ／Ｇａ
ＩｎＡｓヘテロ接合のキャリア濃度プロファイルを図３
に破線で示す。 【０００６】ＧａＩｎＡｓとＩｎＰのヘテロ接合は高い
電子移動度を発現する場合もある（例えば小沼 賢二郎
他、第５３回秋季応用物理学会学術講演会講演予稿集
Ｎｏ．１（１９９２年応用物理学会発行）、講演番号１
８ａ−ＺＥ−３、２８３頁、或いはＨｉｌｄｅ Ｈａｒ
ｄｔｄｅｇｅｎ他、Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔ
ｈ、Ｖｏｌ．１１６（１９９２）、ｐ．ｐ．５２１〜５
２３．）。しかし、高電子移動度を安定的に得るには至
っていない。前記の高抵抗領域の発生も電子移動度の安
定的な顕現を阻害する一因となっている。また、高電子
移動度を得るに最適なヘテロキャリア濃度プロファイル
は未だ明らかとはなっていない。このため、高い積感度
のＧａＩｎＡｓ／ＩｎＰヘテロ接合ホール素子の安定的
な供給に支障を来たしているのが現状である。本発明の
目的は高電子移動度の安定的な発現のために必要なＧａ
ＩｎＡｓ／ＩｎＰヘテロ接合材料のキャリア濃度プロフ
ァイルを明らかにすることにある。 【０００７】 【課題を解決するための手段】本発明ではＧａＩｎＡｓ
層表面からＩｎＰとのヘテロ接合界面に対してキャリア
濃度を増加させるプロファイルを採用する。ＧａＩｎＡ
ｓ／ＩｎＰヘテロ接合は半導体単結晶基板上に成長させ
る。格子整合性からＩｎＰ結晶を基板として使用でき
る。基板上への堆積順序は制限されない。但し、ＩｎＰ
を緩衝層として先ず堆積するのが良い。基板中の不純物
の感磁層への拡散量を低減するためである。感磁層中の
不純物量が増加すると電子移動度は低下し、ホール素子
の感度特性の向上を妨げる。ＩｎＰ緩衝層のキャリア濃
度は通常５×１０16〜３×１０17ｃｍ-3程度である。 【０００８】ＩｎＰ緩衝層内のキャリア濃度はヘテロ界
面から基板側へ単調に減少しているのが良い。緩衝層内
のキャリア濃度の増加はホール素子の絶縁不良を生ずる
からである。ＩｎＰ緩衝層上にはＧａＩｎＡｓ感磁層を
成長させる。感磁層上にはオーミックコンタクト用の半
導体層を設けても構わない。 【０００９】ＩｎＰ層及びＧａX Ｉｎ1-X Ａｓ層の成長
方法には制限はない。分子線エピタキシャル成長（ＭＢ
Ｅ）法やＭＯＣＶＤ（有機金属熱分解気相成長）法で良
い。ＭＢＥ法とＭＯＣＶＤ法を複合させたＭＯ・ＭＢＥ
法なども適用できる。また、唯一の成長法でヘテロ接合
を形成する各層を設ける必要はない。 【００１０】ＧａＩｎＡｓ感磁層のキャリア濃度は、表
面からＩｎＰとのヘテロ接合界面の方向に単調に増加さ
せる。キャリア濃度に勾配を付け、ヘテロ界面近傍のキ
ャリア濃度プロファイルに、従来の高抵抗領域に対応し
た「凹部」を発生させない。ヘテロ界面近傍のキャリア
濃度はＧａＩｎＡｓ感磁層表面のそれより高くする。好
ましくはＧａＩｎＡｓ感磁層表面のキャリア濃度を５×
１０15ｃｍ-3以上５×１０16ｃｍ-3以下の範囲にする。
また、ヘテ界面近傍のキャリア濃度は８×１０16ｃｍ-3
以上２×１０17ｃｍ-3以下とするのが好ましい。好まし
いキャリア濃度はＧａＩｎＡｓ層面で５×１０15〜５×
１０16ｃｍ-3、ヘテロ界面近傍で８×１０16〜２×１０
17ｃｍ-3程度である。この様なプロファイルを保有させ
ることにより高い電子が安定して得られるからである。 【００１１】上記のプロファイルはＧａＩｎＡｓ感磁層
の成長時にドーピングガスの流量を変化させれば得られ
る。ドーパントとしてはVI族元素のＳ、ＳｅやIV族のＳ
ｉ等がある。エピタキシャル成長過程でこれらのドーパ
ントを含むガス、例えば硫化水素（Ｈ2 Ｓ）やシラン
（ＳｉＨ4 ）ガスの流量を経時変化させる。ＧａＩｎＡ
ｓ感磁層の成長開始時にドーピングガス流量を多くす
る。同層の成長終了に向けてドーピングガス流量を低下
させれば良い。時間に対する流量の低下率は一定でなく
とも良い。例えば、ＧａＩｎＡｓ層の成長開始時には流
量の低下率を多くし、その後、一定の率で流量を変化さ
せる方法もある。流量の変化幅は目的とするキャリア濃
度の変化から求めれば良い。 【００１２】意識的なドーピングをしないでＧａＩｎＡ
ｓ感磁層を得る場合もある。この場合は III／Ｖ比を変
化させると本発明のプロファイルが得られる。 III／Ｖ
比とは III族とＶ族元素の原料の供給濃度比率である。
ＧａＩｎＡｓを成長させるにはトリメチルＩｎ等の有機
III族化合物を使う。例えば、トリメチルＩｎとＰＨ3
との成長系への供給比率を変えれば III／Ｖ比を変えた
こととなる。一般にはIII／Ｖ比が高い程、キャリア濃
度は高い。従って、アンドープＧａＩｎＡｓ感磁層の成
長の初期は III／Ｖ比を高く、成長の進行に伴い比率を
低下させれば良い。比率の低下率は一定としなくとも良
い。 【００１３】キャリア濃度を感磁層の深さ方向に増加さ
せると、従来のプロファイル上の凹部、即ち高抵抗領域
の発生が防げる。ドーパントがドナーとして作用し同領
域のキャリア濃度を上昇させるからである。Ｇａ0.47Ｉ
ｎ0.53Ａｓ／ＩｎＰ接合材料に於ける好ましいキャリア
濃度プロファイルの例を図３に実線で示す。ヘテロ界面
（１０７）の近傍のキャリア濃度は高くするが、同領域
のキャリア濃度を１０18ｃｍ-3を越える程、高くするの
は好ましくない。電子移動度の低下を招くからである。
この様な高いキャリア濃度にせずとも従来の高抵抗領域
（１０８）の発生は防げる。 【００１４】本発明により製造したＧａ0.47Ｉｎ0.53Ａ
ｓ／ＩｎＰヘテロ接合ホール素子の電気的な特性を評価
した。室温での電子移動度は約１２，０００ｃｍ2 ／Ｖ
・ｓと、従来の６，０００〜７，０００ｃｍ2 ／Ｖ・ｓ
の室温移動度値に比較し高い電子移動度が安定して得ら
れた。 【００１５】 【作用】ヘテロ接合近傍のキャリア濃度プロファイルを
最適に設計することにより、ＧａＩｎＡｓ／ＩｎＰヘテ
ロ接合材料に高い電子移動度を付与する作用を有す。 【００１６】 【実施例】以下、本発明を実施例を基に具体的に説明す
る。図１は本発明に係わるＧａＩｎＡｓ／ＩｎＰヘテロ
構造ホール素子の平面模式図である。図２は図１の破線
Ａ−Ａ’に沿う断面模式図である。（１０１）は基板と
して使用したＦｅドープの半絶縁性ＩｎＰ単結晶であ
る。基板結晶の厚みは約３５０μｍであった。比抵抗は
１０7 Ω・ｃｍであった。 【００１７】（１０２）は基板（１０１）上にＣ5 Ｈ5
ＩｎをＩｎ源とする常圧ＭＯＣＶＤ法で成長させたアン
ドープＩｎＰ緩衝層である。膜厚は約１００ｎｍであっ
た。キャリア濃度は約２×１０15ｃｍ-3であった。 【００１８】ＩｎＰ層（１０２）上にはＳドープのＧａ
0.47Ｉｎ0.53Ａｓ感磁層（１０３）を設けた。厚さは約
１０ｎｍであった。ＳはＨ2 Ｓ（濃度１０ｐｐｍ）を使
用しドーピングした。ヘテロ界面でのキャリア濃度は
８．０×１０16ｃｍ-3であった。表面でのキャリア濃度
は２．０×１０16ｃｍ-3であった。キャリア濃度はドー
ピング流量を変化させることに依って得た。プロファイ
ル上に高抵抗領域に対応した従来の凹部は認められなか
った。また、ＩｎＰ緩衝層側のキャリア濃度も単調に減
少していた。 【００１９】感磁層（１０３）にはフォトリソグラフィ
ー、真空蒸着法等の公知技術を利用してオーミック性入
力及び出力電極（１０４）を形成した。また、電極（１
０４）以外の表面をＳｉＯ2 絶縁膜（１０５）で被覆し
た。絶縁膜（１０５）の一部を加工しダイシングライン
（１０６）を形成した。 【００２０】電気特性の評価結果を表１に掲げる。本発
明と従来例では室温電子移動度、従って積感度に顕著な
差異が生じ、本発明の優位性が示された。 【００２１】 【表１】 【００２２】 【発明の効果】ＧａＩｎＡｓ／ＩｎＰヘテロ接合ホール
素子の感度を向上させる。
高感度化に関する。 【０００２】 【従来の技術】磁電変換素子の一つとしてホール素子が
ある。ホール素子は磁気センサーであり、回転センサー
等として利用されている。最近では、ホール素子の高性
能化の要望に対応してＧａＩｎＡｓとＩｎＰとのヘテロ
接合からなるホール素子が開発されている（奥山 忍
他、第５３回秋季応用物理学会学術講演会講演予稿集Ｎ
ｏ．３（１９９２年応用物理学会発行）、講演番号１６
ａ−ＳＺＣ−１６、１０７８頁）。このＧａＩｎＡｓヘ
テロ接合ホール素子は、温度特性並びに感度特性に優れ
ているとされる。 【０００３】ＧａＩｎＡｓとＩｎＰとのヘテロ接合は、
格子整合の観点から従来からＩｎＰ結晶基板上に形成さ
れている。感磁層となるＧａＩｎＡｓ層は所望とする素
子入力抵抗を得るためにキャリア濃度を調節する。比較
的高い入力抵抗を得るにはアンドープでも良い場合があ
るが、通常はドーピングによりキャリア濃度を調節す
る。ドーパントにはVI族元素の硫黄（Ｓ）やIV族元素の
シリコン（Ｓｉ）などが使用されている。 【０００４】キャリア濃度の深さ方向の分布（プロファ
イル）もホール素子の特性に変化を与える。例えば、Ｇ
ａＩｎＡｓ層中のＩｎＰとのヘテロ界面に低いキャリア
濃度の領域が存在すると入力抵抗の増大を招く。低いキ
ャリア領域は高抵抗となるからである。通常は平坦なキ
ャリア濃度プロファイルが望まれている。 【０００５】 【発明が解決しようとする課題】ＩｎＰとＧａＩｎＡｓ
とでヘテロ接合を形成するにはＶ族原料ガスを切り換え
る必要がある。半導体を構成するＶ族層元素がＰとＡｓ
と異なるからである。従来のＭＯＣＶＤ法ではＩｎＰの
成長にはホスフィン（ＰＨ3 ）を、ＧａＩｎＡｓの成長
にはアルシン（ＡｓＨ3 ）を使用するのが一般的であ
る。ＩｎＰの成長に引き続きＧａＩｎＡｓを成長させる
にはＰＨ3 からＡｓＨ3 へ切り換える。成長系内からＰ
Ｈ3 を充分に排出させるため、ＰＨ3 の供給を停止して
からＡｓＨ3の供給開始迄、一定の間隔を設ける。この
時間的間隔に於いても、成長層は通常高温の成長温度に
保持されている。従って、ＩｎＰ成長層表面はＰの蒸発
などにより変質する。変質した表面層は高抵抗化する。
引き続きＧａＩｎＡｓ層を堆積するとヘテロ界面近傍に
抵抗の高い領域が発生する。これにより、キャリア濃度
はＧａＩｎＡｓ層表面より深さ方向に一定とならず、プ
ロファイル上に「凹部」が生ずる。従来のＩｎＰ／Ｇａ
ＩｎＡｓヘテロ接合のキャリア濃度プロファイルを図３
に破線で示す。 【０００６】ＧａＩｎＡｓとＩｎＰのヘテロ接合は高い
電子移動度を発現する場合もある（例えば小沼 賢二郎
他、第５３回秋季応用物理学会学術講演会講演予稿集
Ｎｏ．１（１９９２年応用物理学会発行）、講演番号１
８ａ−ＺＥ−３、２８３頁、或いはＨｉｌｄｅ Ｈａｒ
ｄｔｄｅｇｅｎ他、Ｊ．Ｃｒｙｓｔａｌ Ｇｒｏｗｔ
ｈ、Ｖｏｌ．１１６（１９９２）、ｐ．ｐ．５２１〜５
２３．）。しかし、高電子移動度を安定的に得るには至
っていない。前記の高抵抗領域の発生も電子移動度の安
定的な顕現を阻害する一因となっている。また、高電子
移動度を得るに最適なヘテロキャリア濃度プロファイル
は未だ明らかとはなっていない。このため、高い積感度
のＧａＩｎＡｓ／ＩｎＰヘテロ接合ホール素子の安定的
な供給に支障を来たしているのが現状である。本発明の
目的は高電子移動度の安定的な発現のために必要なＧａ
ＩｎＡｓ／ＩｎＰヘテロ接合材料のキャリア濃度プロフ
ァイルを明らかにすることにある。 【０００７】 【課題を解決するための手段】本発明ではＧａＩｎＡｓ
層表面からＩｎＰとのヘテロ接合界面に対してキャリア
濃度を増加させるプロファイルを採用する。ＧａＩｎＡ
ｓ／ＩｎＰヘテロ接合は半導体単結晶基板上に成長させ
る。格子整合性からＩｎＰ結晶を基板として使用でき
る。基板上への堆積順序は制限されない。但し、ＩｎＰ
を緩衝層として先ず堆積するのが良い。基板中の不純物
の感磁層への拡散量を低減するためである。感磁層中の
不純物量が増加すると電子移動度は低下し、ホール素子
の感度特性の向上を妨げる。ＩｎＰ緩衝層のキャリア濃
度は通常５×１０16〜３×１０17ｃｍ-3程度である。 【０００８】ＩｎＰ緩衝層内のキャリア濃度はヘテロ界
面から基板側へ単調に減少しているのが良い。緩衝層内
のキャリア濃度の増加はホール素子の絶縁不良を生ずる
からである。ＩｎＰ緩衝層上にはＧａＩｎＡｓ感磁層を
成長させる。感磁層上にはオーミックコンタクト用の半
導体層を設けても構わない。 【０００９】ＩｎＰ層及びＧａX Ｉｎ1-X Ａｓ層の成長
方法には制限はない。分子線エピタキシャル成長（ＭＢ
Ｅ）法やＭＯＣＶＤ（有機金属熱分解気相成長）法で良
い。ＭＢＥ法とＭＯＣＶＤ法を複合させたＭＯ・ＭＢＥ
法なども適用できる。また、唯一の成長法でヘテロ接合
を形成する各層を設ける必要はない。 【００１０】ＧａＩｎＡｓ感磁層のキャリア濃度は、表
面からＩｎＰとのヘテロ接合界面の方向に単調に増加さ
せる。キャリア濃度に勾配を付け、ヘテロ界面近傍のキ
ャリア濃度プロファイルに、従来の高抵抗領域に対応し
た「凹部」を発生させない。ヘテロ界面近傍のキャリア
濃度はＧａＩｎＡｓ感磁層表面のそれより高くする。好
ましくはＧａＩｎＡｓ感磁層表面のキャリア濃度を５×
１０15ｃｍ-3以上５×１０16ｃｍ-3以下の範囲にする。
また、ヘテ界面近傍のキャリア濃度は８×１０16ｃｍ-3
以上２×１０17ｃｍ-3以下とするのが好ましい。好まし
いキャリア濃度はＧａＩｎＡｓ層面で５×１０15〜５×
１０16ｃｍ-3、ヘテロ界面近傍で８×１０16〜２×１０
17ｃｍ-3程度である。この様なプロファイルを保有させ
ることにより高い電子が安定して得られるからである。 【００１１】上記のプロファイルはＧａＩｎＡｓ感磁層
の成長時にドーピングガスの流量を変化させれば得られ
る。ドーパントとしてはVI族元素のＳ、ＳｅやIV族のＳ
ｉ等がある。エピタキシャル成長過程でこれらのドーパ
ントを含むガス、例えば硫化水素（Ｈ2 Ｓ）やシラン
（ＳｉＨ4 ）ガスの流量を経時変化させる。ＧａＩｎＡ
ｓ感磁層の成長開始時にドーピングガス流量を多くす
る。同層の成長終了に向けてドーピングガス流量を低下
させれば良い。時間に対する流量の低下率は一定でなく
とも良い。例えば、ＧａＩｎＡｓ層の成長開始時には流
量の低下率を多くし、その後、一定の率で流量を変化さ
せる方法もある。流量の変化幅は目的とするキャリア濃
度の変化から求めれば良い。 【００１２】意識的なドーピングをしないでＧａＩｎＡ
ｓ感磁層を得る場合もある。この場合は III／Ｖ比を変
化させると本発明のプロファイルが得られる。 III／Ｖ
比とは III族とＶ族元素の原料の供給濃度比率である。
ＧａＩｎＡｓを成長させるにはトリメチルＩｎ等の有機
III族化合物を使う。例えば、トリメチルＩｎとＰＨ3
との成長系への供給比率を変えれば III／Ｖ比を変えた
こととなる。一般にはIII／Ｖ比が高い程、キャリア濃
度は高い。従って、アンドープＧａＩｎＡｓ感磁層の成
長の初期は III／Ｖ比を高く、成長の進行に伴い比率を
低下させれば良い。比率の低下率は一定としなくとも良
い。 【００１３】キャリア濃度を感磁層の深さ方向に増加さ
せると、従来のプロファイル上の凹部、即ち高抵抗領域
の発生が防げる。ドーパントがドナーとして作用し同領
域のキャリア濃度を上昇させるからである。Ｇａ0.47Ｉ
ｎ0.53Ａｓ／ＩｎＰ接合材料に於ける好ましいキャリア
濃度プロファイルの例を図３に実線で示す。ヘテロ界面
（１０７）の近傍のキャリア濃度は高くするが、同領域
のキャリア濃度を１０18ｃｍ-3を越える程、高くするの
は好ましくない。電子移動度の低下を招くからである。
この様な高いキャリア濃度にせずとも従来の高抵抗領域
（１０８）の発生は防げる。 【００１４】本発明により製造したＧａ0.47Ｉｎ0.53Ａ
ｓ／ＩｎＰヘテロ接合ホール素子の電気的な特性を評価
した。室温での電子移動度は約１２，０００ｃｍ2 ／Ｖ
・ｓと、従来の６，０００〜７，０００ｃｍ2 ／Ｖ・ｓ
の室温移動度値に比較し高い電子移動度が安定して得ら
れた。 【００１５】 【作用】ヘテロ接合近傍のキャリア濃度プロファイルを
最適に設計することにより、ＧａＩｎＡｓ／ＩｎＰヘテ
ロ接合材料に高い電子移動度を付与する作用を有す。 【００１６】 【実施例】以下、本発明を実施例を基に具体的に説明す
る。図１は本発明に係わるＧａＩｎＡｓ／ＩｎＰヘテロ
構造ホール素子の平面模式図である。図２は図１の破線
Ａ−Ａ’に沿う断面模式図である。（１０１）は基板と
して使用したＦｅドープの半絶縁性ＩｎＰ単結晶であ
る。基板結晶の厚みは約３５０μｍであった。比抵抗は
１０7 Ω・ｃｍであった。 【００１７】（１０２）は基板（１０１）上にＣ5 Ｈ5
ＩｎをＩｎ源とする常圧ＭＯＣＶＤ法で成長させたアン
ドープＩｎＰ緩衝層である。膜厚は約１００ｎｍであっ
た。キャリア濃度は約２×１０15ｃｍ-3であった。 【００１８】ＩｎＰ層（１０２）上にはＳドープのＧａ
0.47Ｉｎ0.53Ａｓ感磁層（１０３）を設けた。厚さは約
１０ｎｍであった。ＳはＨ2 Ｓ（濃度１０ｐｐｍ）を使
用しドーピングした。ヘテロ界面でのキャリア濃度は
８．０×１０16ｃｍ-3であった。表面でのキャリア濃度
は２．０×１０16ｃｍ-3であった。キャリア濃度はドー
ピング流量を変化させることに依って得た。プロファイ
ル上に高抵抗領域に対応した従来の凹部は認められなか
った。また、ＩｎＰ緩衝層側のキャリア濃度も単調に減
少していた。 【００１９】感磁層（１０３）にはフォトリソグラフィ
ー、真空蒸着法等の公知技術を利用してオーミック性入
力及び出力電極（１０４）を形成した。また、電極（１
０４）以外の表面をＳｉＯ2 絶縁膜（１０５）で被覆し
た。絶縁膜（１０５）の一部を加工しダイシングライン
（１０６）を形成した。 【００２０】電気特性の評価結果を表１に掲げる。本発
明と従来例では室温電子移動度、従って積感度に顕著な
差異が生じ、本発明の優位性が示された。 【００２１】 【表１】 【００２２】 【発明の効果】ＧａＩｎＡｓ／ＩｎＰヘテロ接合ホール
素子の感度を向上させる。
【図面の簡単な説明】
【図１】本発明に係わるＧａＩｎＡｓ／ＩｎＰヘテロ接
合ホール素子の平面模式図である。 【図２】図１に示すホール素子の破線Ａ−Ａ’に沿う断
面模式図である。 【図３】キャリア濃度プロファイルを示す図である。 【符号の説明】 （１０１） ＩｎＰ単結晶基板 （１０２） ＩｎＰ緩衝層 （１０３） Ｇａ0.47Ｉｎ0.53Ａｓ感磁層 （１０４） オーミック性入・出力電極 （１０５） ＳｉＯ2 絶縁膜 （１０６） ダイシングライン （１０７） ヘテロ界面 （１０８） 高抵抗領域
合ホール素子の平面模式図である。 【図２】図１に示すホール素子の破線Ａ−Ａ’に沿う断
面模式図である。 【図３】キャリア濃度プロファイルを示す図である。 【符号の説明】 （１０１） ＩｎＰ単結晶基板 （１０２） ＩｎＰ緩衝層 （１０３） Ｇａ0.47Ｉｎ0.53Ａｓ感磁層 （１０４） オーミック性入・出力電極 （１０５） ＳｉＯ2 絶縁膜 （１０６） ダイシングライン （１０７） ヘテロ界面 （１０８） 高抵抗領域
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平２−98983（ＪＰ，Ａ)
特開 平５−74705（ＪＰ，Ａ)
特開 平６−268279（ＪＰ，Ａ)
特開 昭60−198877（ＪＰ，Ａ)
特開 平５−275767（ＪＰ，Ａ)
1992年秋季第53回応用物理学会学術講
演会講演予稿集，Ｎｏ．３，ｐ．1078
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 43/06
G01R 33/07
Claims (1)
- (57)【特許請求の範囲】 【請求項１】ＩｎＰ基板上に堆積されたＩｎＰ緩衝層
と、該緩衝層にヘテロ接合させて設けられたＧａＩｎＡ
ｓ感磁層と、該感磁層上に設けられたオーミック性電極
とを具備するヘテロ接合ホール素子において、オーミッ
ク性電極が設けられた側の表面からＩｎＰ緩衝層とのヘ
テロ接合界面に向けて、ＧａＩｎＡｓ感磁層のキャリア
濃度が単調に増加していることを特徴とするヘテロ接合
ホール素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29363093A JP3417014B2 (ja) | 1993-11-24 | 1993-11-24 | ヘテロ接合ホール素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29363093A JP3417014B2 (ja) | 1993-11-24 | 1993-11-24 | ヘテロ接合ホール素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07147436A JPH07147436A (ja) | 1995-06-06 |
| JP3417014B2 true JP3417014B2 (ja) | 2003-06-16 |
Family
ID=17797201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29363093A Expired - Fee Related JP3417014B2 (ja) | 1993-11-24 | 1993-11-24 | ヘテロ接合ホール素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3417014B2 (ja) |
-
1993
- 1993-11-24 JP JP29363093A patent/JP3417014B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| １９９２年秋季第５３回応用物理学会学術講演会講演予稿集，Ｎｏ．３，ｐ．１０７８ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07147436A (ja) | 1995-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5856209A (en) | Method of making compound semiconductor device having a reduced resistance | |
| JP3252805B2 (ja) | バイポーラトランジスタ | |
| US6316342B1 (en) | Low turn-on voltage indium phosphide Schottky device and method | |
| JP3417014B2 (ja) | ヘテロ接合ホール素子 | |
| US5793109A (en) | Structure of ohmic electrode for semiconductor by atomic layer doping | |
| JP2793837B2 (ja) | 半導体装置の製造方法およびヘテロ接合バイポーラトランジスタ | |
| JP3567500B2 (ja) | ホール素子 | |
| JP2597105Y2 (ja) | ホール素子 | |
| JP3456254B2 (ja) | ホール素子用エピタキシャルウェーハ及びその製造方法 | |
| JP2694260B2 (ja) | 半導体素子 | |
| JP3399044B2 (ja) | ホール素子及びその製造方法 | |
| JP3289371B2 (ja) | ヘテロ接合ホール素子 | |
| JP2597774Y2 (ja) | ホール素子 | |
| US8575659B1 (en) | Carbon-beryllium combinationally doped semiconductor | |
| JPH028450B2 (ja) | ||
| JP3438294B2 (ja) | ホール素子 | |
| JP3399053B2 (ja) | ヘテロ接合ホール素子 | |
| JP2980630B2 (ja) | 化合物半導体装置 | |
| JP3399046B2 (ja) | ホール素子 | |
| JP3417009B2 (ja) | ホール素子 | |
| JP2000208830A (ja) | 化合物半導体多層薄膜及び磁気センサ | |
| KR800000888B1 (ko) | 반도체 장치 | |
| JP3220879B2 (ja) | 磁電変換素子 | |
| JPH05275767A (ja) | 磁電変換素子 | |
| JP3404838B2 (ja) | ＧａＩｎＡｓ／ＩｎＰヘテロ接合ホール素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |