JP3404838B2 - ＧａＩｎＡｓ／ＩｎＰヘテロ接合ホール素子 - Google Patents
ＧａＩｎＡｓ／ＩｎＰヘテロ接合ホール素子Info
- Publication number
- JP3404838B2 JP3404838B2 JP30935393A JP30935393A JP3404838B2 JP 3404838 B2 JP3404838 B2 JP 3404838B2 JP 30935393 A JP30935393 A JP 30935393A JP 30935393 A JP30935393 A JP 30935393A JP 3404838 B2 JP3404838 B2 JP 3404838B2
- Authority
- JP
- Japan
- Prior art keywords
- inp
- layer
- carrier concentration
- gainas
- heterojunction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Hall/Mr Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は化合物半導体ホール素
子、特にＧａＩｎＡｓ／ＩｎＰヘテロ接合ホール素子の
高感度化に関する。
子、特にＧａＩｎＡｓ／ＩｎＰヘテロ接合ホール素子の
高感度化に関する。
【０００２】
【従来の技術】ホール素子は一種の磁気センサーであ
り、回転、位置検出センサーとして広範囲に亘り利用さ
れている。最近では、高性能ホール素子の要望に対応し
てＧａＩｎＡｓ／ＩｎＰヘテロ接合からなるホール素子
が開発されている（例えば奥山忍 他、第５３回秋季応
用物理学会学術講演会講演予稿集Ｎｏ．３（１９９２年
応用物理学会発行）、講演番号１６ａ−ＳＺＣ−１６、
１０７８頁）。このＧａＩｎＡｓ／ＩｎＰヘテロ接合ホ
ール素子は特性の温度変化も比較的小さい。また、優れ
た積感度を持っている。室温での電子移動度が極めて高
いためである（例えば小沼賢二郎 他、第５３回秋季応
用物理学会学術講演会講演予稿集Ｎｏ．１（１９９２年
応用物理学会発行）、講演番号１８ａ−ＺＥ−３、２８
３頁、或いはＨｉｌｄｅ Ｈａｒｄｔｄｅｇｅｎ他、
Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ、第１１６巻（１９９
２）、５２１頁）。
り、回転、位置検出センサーとして広範囲に亘り利用さ
れている。最近では、高性能ホール素子の要望に対応し
てＧａＩｎＡｓ／ＩｎＰヘテロ接合からなるホール素子
が開発されている（例えば奥山忍 他、第５３回秋季応
用物理学会学術講演会講演予稿集Ｎｏ．３（１９９２年
応用物理学会発行）、講演番号１６ａ−ＳＺＣ−１６、
１０７８頁）。このＧａＩｎＡｓ／ＩｎＰヘテロ接合ホ
ール素子は特性の温度変化も比較的小さい。また、優れ
た積感度を持っている。室温での電子移動度が極めて高
いためである（例えば小沼賢二郎 他、第５３回秋季応
用物理学会学術講演会講演予稿集Ｎｏ．１（１９９２年
応用物理学会発行）、講演番号１８ａ−ＺＥ−３、２８
３頁、或いはＨｉｌｄｅ Ｈａｒｄｔｄｅｇｅｎ他、
Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔｈ、第１１６巻（１９９
２）、５２１頁）。
【０００３】従来から、ＧａＩｎＡｓとＩｎＰとのヘテ
ロ接合はＭＯＣＶＤ法などの気相成長法により形成され
ている。Ｐを含む半導体薄膜の成長も安定して実施でき
るからである。このヘテロ接合を構成する層は、格子整
合性の点からＩｎＰ結晶基板上に堆積されるのが通例で
ある。基板に利用されているのはＦｅ等をドープした半
絶縁性の結晶である。ＩｎＰ結晶基板上には先ずＩｎＰ
層が堆積される。感磁層へ熱拡散する基板中のＦｅ不純
物の量を低減するためである。感磁層にはＧａＩｎＡｓ
が利用される。これらの層をＩｎＰ基板上に順次堆積
し、ヘテロ接合を形成するのが従来からの一般的な方法
である。
ロ接合はＭＯＣＶＤ法などの気相成長法により形成され
ている。Ｐを含む半導体薄膜の成長も安定して実施でき
るからである。このヘテロ接合を構成する層は、格子整
合性の点からＩｎＰ結晶基板上に堆積されるのが通例で
ある。基板に利用されているのはＦｅ等をドープした半
絶縁性の結晶である。ＩｎＰ結晶基板上には先ずＩｎＰ
層が堆積される。感磁層へ熱拡散する基板中のＦｅ不純
物の量を低減するためである。感磁層にはＧａＩｎＡｓ
が利用される。これらの層をＩｎＰ基板上に順次堆積
し、ヘテロ接合を形成するのが従来からの一般的な方法
である。
【０００４】ＧａＩｎＡｓ／ＩｎＰホール素子にあって
は、ＩｎＰ層は通常アンドープ層である。緩衝層として
或る程度の抵抗が必要とされるからである。ＧａＩｎＡ
ｓ／ＩｎＰヘテロ接合の形成工程を見ると、従来技術に
於いてはＩｎＰ層の成長後直ちにＧａＩｎＡｓの成長を
開始することはない。Ｖ族元素の成長用原料ガスを切り
換えるためである。ＭＯＣＶＤ成長に於いては、Ｐ源と
してＰＨ3 をＡｓ源としてＡｓＨ3 を用いるのが一般化
している。ＰＨ3 が反応系より完全に除去されない内に
ＡｓＨ3 を系内に流通すると、ＧａＩｎＡｓ層の成長の
初期にＧａＩｎＡｓＰ等の組成が不安定な層が出現する
（例えばＫ．Ｓｔｒｅｕｂｅｌ他、Ｊ．Ａｐｐｌ．Ｐｈ
ｙｓ、第７１巻７号（１９９２）、３３００）。この様
な層が出現するとＧａＩｎＡｓの格子整合性を安定に維
持するに難が生ずる。これを避けるために、ＰＨ3 の系
内への添加を一旦停止する。その後暫くしてＡｓＨ3 を
系内に導入する。或る時間Ｖ族元素の原料ガスを系内に
導入しない期間を設けるのが従来からの成長技術であ
る。
は、ＩｎＰ層は通常アンドープ層である。緩衝層として
或る程度の抵抗が必要とされるからである。ＧａＩｎＡ
ｓ／ＩｎＰヘテロ接合の形成工程を見ると、従来技術に
於いてはＩｎＰ層の成長後直ちにＧａＩｎＡｓの成長を
開始することはない。Ｖ族元素の成長用原料ガスを切り
換えるためである。ＭＯＣＶＤ成長に於いては、Ｐ源と
してＰＨ3 をＡｓ源としてＡｓＨ3 を用いるのが一般化
している。ＰＨ3 が反応系より完全に除去されない内に
ＡｓＨ3 を系内に流通すると、ＧａＩｎＡｓ層の成長の
初期にＧａＩｎＡｓＰ等の組成が不安定な層が出現する
（例えばＫ．Ｓｔｒｅｕｂｅｌ他、Ｊ．Ａｐｐｌ．Ｐｈ
ｙｓ、第７１巻７号（１９９２）、３３００）。この様
な層が出現するとＧａＩｎＡｓの格子整合性を安定に維
持するに難が生ずる。これを避けるために、ＰＨ3 の系
内への添加を一旦停止する。その後暫くしてＡｓＨ3 を
系内に導入する。或る時間Ｖ族元素の原料ガスを系内に
導入しない期間を設けるのが従来からの成長技術であ
る。
【０００５】ガスの切り換えのため一定の期間は成長系
にＰＨ3 は添加しない。成長の終了したＩｎＰ層の表面
は、水素などのキャリアガスに曝されるてしまう。ガス
の切り換え時には一般にＩｎＰ層の加熱温度は変化させ
ない。温度を変化させるとＧａＩｎＡｓ層の成長のため
に再度、温度を安定させるに時間を要するからである。
従って、成長させたＩｎＰ層は高温に保持されたまま、
水素ガス等のキャリアガスに曝されることとなる。ＭＯ
ＣＶＤ法によるＩｎＰ層では、成長温度は従来より６０
０〜７００℃である。ＰＨ3 が供給されず、この様な高
温に保持されたＩｎＰ層表面からはＰの熱脱離が生ず
る。Ｐの脱離によりＩｎＰ層の表面状態は悪化する。ま
た、表面は変質する。この変質に因りＩｎＰ層の表面近
傍のキャリア濃度の分布に変化を来す。Ｐの脱離により
ＩｎＰ層の表面近傍のキャリア濃度は低下する。これ
は、 III−Ｖ族化合物半導体層では、Ｖ族元素の空孔は
アクセプターとして作用するからである。
にＰＨ3 は添加しない。成長の終了したＩｎＰ層の表面
は、水素などのキャリアガスに曝されるてしまう。ガス
の切り換え時には一般にＩｎＰ層の加熱温度は変化させ
ない。温度を変化させるとＧａＩｎＡｓ層の成長のため
に再度、温度を安定させるに時間を要するからである。
従って、成長させたＩｎＰ層は高温に保持されたまま、
水素ガス等のキャリアガスに曝されることとなる。ＭＯ
ＣＶＤ法によるＩｎＰ層では、成長温度は従来より６０
０〜７００℃である。ＰＨ3 が供給されず、この様な高
温に保持されたＩｎＰ層表面からはＰの熱脱離が生ず
る。Ｐの脱離によりＩｎＰ層の表面状態は悪化する。ま
た、表面は変質する。この変質に因りＩｎＰ層の表面近
傍のキャリア濃度の分布に変化を来す。Ｐの脱離により
ＩｎＰ層の表面近傍のキャリア濃度は低下する。これ
は、 III−Ｖ族化合物半導体層では、Ｖ族元素の空孔は
アクセプターとして作用するからである。
【０００６】従来は、この様な表面が変質したＩｎＰ層
に感磁層としてＧａＩｎＡｓ層を堆積していた。即ち、
Ｐが熱脱離し表面近傍が低キャリア濃度となったＩｎＰ
層上に感磁層を堆積していた。この様な従来の積層方法
によって得られるキャリア濃度プロファイルを図３に示
す。Ｇａ0.47Ｉｎ0.53Ａｓ／ＩｎＰヘテロ界面（１０
９）近傍の領域でＩｎＰ層側のキャリア濃度が急激に低
下している。図３に示す如くＩｎＰ層内部のキャリア濃
度が２×１０15ｃｍ-3であってもＩｎＰ層の表面濃度は
１×１０14ｃｍ-3に低下する場合もある。ここで言うＩ
ｎＰ層の表面濃度（ｎ0 で表わす）とは、ヘテロ界面
（１０９）から２００ｎｍ以内の領域に在るＩｎＰ層に
於ける最低のキャリア濃度を言う。ＩｎＰ層内部のキャ
リア濃度（ｎで表わす）とは、ヘテロ界面から２００ｎ
ｍを越えるＩｎＰ層深部のキャリア濃度を指す。２００
ｎｍを越える深さとするのは、従来のＭＯＣＶＤ法で成
長させたＩｎＰ層表面の変質による低キャリア濃度の高
抵抗領域が、概ねこの深さで回復するからである。
に感磁層としてＧａＩｎＡｓ層を堆積していた。即ち、
Ｐが熱脱離し表面近傍が低キャリア濃度となったＩｎＰ
層上に感磁層を堆積していた。この様な従来の積層方法
によって得られるキャリア濃度プロファイルを図３に示
す。Ｇａ0.47Ｉｎ0.53Ａｓ／ＩｎＰヘテロ界面（１０
９）近傍の領域でＩｎＰ層側のキャリア濃度が急激に低
下している。図３に示す如くＩｎＰ層内部のキャリア濃
度が２×１０15ｃｍ-3であってもＩｎＰ層の表面濃度は
１×１０14ｃｍ-3に低下する場合もある。ここで言うＩ
ｎＰ層の表面濃度（ｎ0 で表わす）とは、ヘテロ界面
（１０９）から２００ｎｍ以内の領域に在るＩｎＰ層に
於ける最低のキャリア濃度を言う。ＩｎＰ層内部のキャ
リア濃度（ｎで表わす）とは、ヘテロ界面から２００ｎ
ｍを越えるＩｎＰ層深部のキャリア濃度を指す。２００
ｎｍを越える深さとするのは、従来のＭＯＣＶＤ法で成
長させたＩｎＰ層表面の変質による低キャリア濃度の高
抵抗領域が、概ねこの深さで回復するからである。
【０００７】適当な導電性の感磁層を得るためにＧａＩ
ｎＡｓ層にドーピングする場合がある。ドーパントの拡
散によりｎが上昇することもある。一方、Ｐの熱脱離の
程度が安定しないために、ヘテロ界面近傍に出現する高
抵抗領域のキャリア濃度及びその領域の幅も一定しな
い。よって、ドーパントの拡散に伴う高抵抗領域のキャ
リア濃度の上昇の程度も画一的にならない。
ｎＡｓ層にドーピングする場合がある。ドーパントの拡
散によりｎが上昇することもある。一方、Ｐの熱脱離の
程度が安定しないために、ヘテロ界面近傍に出現する高
抵抗領域のキャリア濃度及びその領域の幅も一定しな
い。よって、ドーパントの拡散に伴う高抵抗領域のキャ
リア濃度の上昇の程度も画一的にならない。
【０００８】ヘテロ界面に高抵抗領域が存在すると、ホ
ール素子の動作上好ましくない。素子の抵抗が上昇する
ばかりでなく、電流の不均一な流通を招く。何故なら
ば、高抵抗領域のキャリア濃度及び高抵抗領域の幅が一
定しないからである。高抵抗領域に電流を流通させると
熱が発生する。発熱によりホール素子の感度特性等が悪
化する場合もある。
ール素子の動作上好ましくない。素子の抵抗が上昇する
ばかりでなく、電流の不均一な流通を招く。何故なら
ば、高抵抗領域のキャリア濃度及び高抵抗領域の幅が一
定しないからである。高抵抗領域に電流を流通させると
熱が発生する。発熱によりホール素子の感度特性等が悪
化する場合もある。
【０００９】しかし、従来に於いてはＧａＩｎＡｓ／Ｉ
ｎＰホール素子の特性に影響を及ぼす、高抵抗領域のキ
ャリア濃度、特にその領域幅については不明であった。
また、ヘテロ界面のＩｎＰ層側の高抵抗領域の発生を防
止する施策もなかった。更にはこの様なＩｎＰ層とヘテ
ロ接合させるに際し、高感度特性を与えるＧａＩｎＡｓ
層の表面キャリア濃度なども明確ではなかった。このた
め、高い室温移動度が安定して得られず、ＧａＩｎＡｓ
／ＩｎＰホール素子の高感度化に支障を来していた。
ｎＰホール素子の特性に影響を及ぼす、高抵抗領域のキ
ャリア濃度、特にその領域幅については不明であった。
また、ヘテロ界面のＩｎＰ層側の高抵抗領域の発生を防
止する施策もなかった。更にはこの様なＩｎＰ層とヘテ
ロ接合させるに際し、高感度特性を与えるＧａＩｎＡｓ
層の表面キャリア濃度なども明確ではなかった。このた
め、高い室温移動度が安定して得られず、ＧａＩｎＡｓ
／ＩｎＰホール素子の高感度化に支障を来していた。
【００１０】本発明の目的はＧａＩｎＡｓ／ＩｎＰヘテ
ロ接合ホール素子の特性、特に感度特性に影響を及ぼす
高抵抗領域のキャリア濃度を明確にする。これを基に高
抵抗領域の発生を抑制する手法を見出すことにある。
ロ接合ホール素子の特性、特に感度特性に影響を及ぼす
高抵抗領域のキャリア濃度を明確にする。これを基に高
抵抗領域の発生を抑制する手法を見出すことにある。
【００１１】
【課題を解決するための手段】ＧａＩｎＡｓ層とヘテロ
接合させるＩｎＰ層の表面キャリア濃度は、ＩｎＰ層内
部のキャリア濃度の０．７５倍以上１．５倍以下とす
る。さらに、ＧａＩｎＡｓ層の表面キャリア濃度は５×
１０15ｃｍ-3以上５×１０16ｃｍ-3以下とするのが好ま
しい。また、ＩｎＰ層とのヘテロ接合界面に於けるＧａ
ＩｎＡｓ層のキャリア濃度は１×１０15ｃｍ-3以上５×
１０17ｃｍ-3以下とするのが好ましい。
接合させるＩｎＰ層の表面キャリア濃度は、ＩｎＰ層内
部のキャリア濃度の０．７５倍以上１．５倍以下とす
る。さらに、ＧａＩｎＡｓ層の表面キャリア濃度は５×
１０15ｃｍ-3以上５×１０16ｃｍ-3以下とするのが好ま
しい。また、ＩｎＰ層とのヘテロ接合界面に於けるＧａ
ＩｎＡｓ層のキャリア濃度は１×１０15ｃｍ-3以上５×
１０17ｃｍ-3以下とするのが好ましい。
【００１２】ＧａＩｎＡｓ／ＩｎＰヘテロ接合は半絶縁
性ＩｎＰ単結晶基板上に形成する。先ず、ＩｎＰ層を緩
衝層として堆積する。ＩｎＰ緩衝層の堆積後、温度は変
化させずＰ源の成長系への供給を停止する。温度はＩｎ
Ｐ緩衝層の成長温度に保ったままである。
性ＩｎＰ単結晶基板上に形成する。先ず、ＩｎＰ層を緩
衝層として堆積する。ＩｎＰ緩衝層の堆積後、温度は変
化させずＰ源の成長系への供給を停止する。温度はＩｎ
Ｐ緩衝層の成長温度に保ったままである。
【００１３】ＭＯＣＶＤ法ではＰ源としてＰＨ3 が使用
される。ＧａＩｎＡｓ成長時のＡｓ源はＡｓＨ3 であ
る。ＰＨ3 からＡｓＨ3 への切り換え時には間隔を設け
る。ＰＨ3 を完全に系内から排出するためである。間隔
は数秒から数分間である。長時間の間隔を設けると高温
に保持されたＩｎＰ層表面からのＰの熱脱離が激しくな
り表面状態を損なう。従来技術では、この間に系内へ流
通されるのはキャリアガスのみである。キャリアガスと
しては従来どおり水素を用いれば良い。本発明では、こ
の間にIV族若しくはVI族元素を含むガスをキャリアガス
と共にＩｎＰ緩衝層表面上に供給する。IV族元素のＳｉ
等を含むガスにはＳｉＨ4 やＳｉ2 Ｈ6 などがある。Ｈ
2 ＳやＨ2 ＳｅなどはVI族元素のＳ、Ｓｅを含むガスの
一例である。これらのガスはいわゆるドーピングガスと
して利用されているものである。
される。ＧａＩｎＡｓ成長時のＡｓ源はＡｓＨ3 であ
る。ＰＨ3 からＡｓＨ3 への切り換え時には間隔を設け
る。ＰＨ3 を完全に系内から排出するためである。間隔
は数秒から数分間である。長時間の間隔を設けると高温
に保持されたＩｎＰ層表面からのＰの熱脱離が激しくな
り表面状態を損なう。従来技術では、この間に系内へ流
通されるのはキャリアガスのみである。キャリアガスと
しては従来どおり水素を用いれば良い。本発明では、こ
の間にIV族若しくはVI族元素を含むガスをキャリアガス
と共にＩｎＰ緩衝層表面上に供給する。IV族元素のＳｉ
等を含むガスにはＳｉＨ4 やＳｉ2 Ｈ6 などがある。Ｈ
2 ＳやＨ2 ＳｅなどはVI族元素のＳ、Ｓｅを含むガスの
一例である。これらのガスはいわゆるドーピングガスと
して利用されているものである。
【００１４】これらのドーピングガスはＰＨ3の供給停
止の直前か直後に成長系へ添加する。ＰＨ3を停止する
以前に予めドーピングガスを供給するとより効果的であ
る。ＰＨ3を停止後、暫時間隔をおいてドーピングガス
を添加しても効率は良くない。Ｐの脱離に因りＩｎＰ緩
衝層の表面状態が既に悪化しているからである。ＧａＩ
ｎＡｓ感磁層にドーピングするならば、ＡｓＨ3の供給
を開始した後もドーピングガスの流通を継続すれば良
い。但し、必要があれば所望のキャリア濃度を得るため
にドーピングガスの流量は調節する。アンドープ層とす
るならば、ＡｓＨ3の供給の開始と同期させてドーピン
グガスの供給を停止すれば良い。
止の直前か直後に成長系へ添加する。ＰＨ3を停止する
以前に予めドーピングガスを供給するとより効果的であ
る。ＰＨ3を停止後、暫時間隔をおいてドーピングガス
を添加しても効率は良くない。Ｐの脱離に因りＩｎＰ緩
衝層の表面状態が既に悪化しているからである。ＧａＩ
ｎＡｓ感磁層にドーピングするならば、ＡｓＨ3の供給
を開始した後もドーピングガスの流通を継続すれば良
い。但し、必要があれば所望のキャリア濃度を得るため
にドーピングガスの流量は調節する。アンドープ層とす
るならば、ＡｓＨ3の供給の開始と同期させてドーピン
グガスの供給を停止すれば良い。
【００１５】本発明によりＶ族原料ガスの切り換えの間
にドーピングガスを流通させることで、従来から問題と
なっていたＩｎＰ緩衝層表面のキャリア濃度（ｎ）の低
下は低減される。低減の度合いはドーピングガスの添加
量に依存する。添加量はドーパントの濃度とドーピング
ガスの流量と流通時間の積値で管理すれば良い。添加量
が増せばｎの低下度は低くなる。添加量を極端に増加さ
せるとｎは高くなる。場合によっては、ピーク状にキャ
リア濃度が高くなる。図４にピーク状のキャリア濃度プ
ロファイルの例を示す。ピーク状の高キャリア濃度領域
が在ると、キャリアが多数存在することから電子移動度
は低下する。これはホール素子の高感度化の妨げとなる
ので好ましくない。
にドーピングガスを流通させることで、従来から問題と
なっていたＩｎＰ緩衝層表面のキャリア濃度（ｎ）の低
下は低減される。低減の度合いはドーピングガスの添加
量に依存する。添加量はドーパントの濃度とドーピング
ガスの流量と流通時間の積値で管理すれば良い。添加量
が増せばｎの低下度は低くなる。添加量を極端に増加さ
せるとｎは高くなる。場合によっては、ピーク状にキャ
リア濃度が高くなる。図４にピーク状のキャリア濃度プ
ロファイルの例を示す。ピーク状の高キャリア濃度領域
が在ると、キャリアが多数存在することから電子移動度
は低下する。これはホール素子の高感度化の妨げとなる
ので好ましくない。
【００１６】ドーピングガスの系内への添加量はｎがｎ
0 の０．７５倍以上となる様に設定すれば良い。但し、
図４に示した様なキャリア濃度のピークが存在すると好
ましくないため、１．５倍以上とするのは避ける。即
ち、比率ｎ／ｎ0 は０．７５以上１．５倍以下としなけ
ればならない。この比率が１である場合はｎ＝ｎ0 とな
る。比率が小さくなる程表面近傍のキャリア濃度は低い
ことを意味する。０．７５倍以上とするのは、電子移動
度の低下とｎ／ｎ0 比との関係による。図５にその関係
を示す。表面キャリア濃度が内部のそれに比較し、０．
７５倍未満であると電子移動度の低下が激しくなるから
である。また、ｎ／ｎ0 比が１．５倍を越えても電子移
動度の低下が激しいからである。
0 の０．７５倍以上となる様に設定すれば良い。但し、
図４に示した様なキャリア濃度のピークが存在すると好
ましくないため、１．５倍以上とするのは避ける。即
ち、比率ｎ／ｎ0 は０．７５以上１．５倍以下としなけ
ればならない。この比率が１である場合はｎ＝ｎ0 とな
る。比率が小さくなる程表面近傍のキャリア濃度は低い
ことを意味する。０．７５倍以上とするのは、電子移動
度の低下とｎ／ｎ0 比との関係による。図５にその関係
を示す。表面キャリア濃度が内部のそれに比較し、０．
７５倍未満であると電子移動度の低下が激しくなるから
である。また、ｎ／ｎ0 比が１．５倍を越えても電子移
動度の低下が激しいからである。
【００１７】ＩｎＰ緩衝層上にはＧａX Ｉｎ1-X Ａｓ感
磁層を成長させる。Ｇａの混晶比ｘについては０．３７
≦ｘ≦０．５７とするのが望ましい。ＩｎＰに格子整合
するｘ＝０．４７から混晶比がずれるに伴い、即ち格子
不整合の度合いも顕著となり多量の結晶欠陥等を誘発し
結晶性の低下を招くからである。また、電子移動度の低
下等の電気的特性をも悪化させるからである。
磁層を成長させる。Ｇａの混晶比ｘについては０．３７
≦ｘ≦０．５７とするのが望ましい。ＩｎＰに格子整合
するｘ＝０．４７から混晶比がずれるに伴い、即ち格子
不整合の度合いも顕著となり多量の結晶欠陥等を誘発し
結晶性の低下を招くからである。また、電子移動度の低
下等の電気的特性をも悪化させるからである。
【００１８】ＧａＩｎＡｓ層の表面のキャリア濃度は５
×１０15ｃｍ-3以上５×16ｃｍ-3以下とする。表面キャ
リア濃度が５×１０15ｃｍ-3未満ではホール素子の入・
出力電極に良好なオーミック特性を付与するのが困難と
なる。５×１０16ｃｍ-3を越えると感磁層の電子移動度
は低下し、高感度ホール素子を得る妨げとなる。
×１０15ｃｍ-3以上５×16ｃｍ-3以下とする。表面キャ
リア濃度が５×１０15ｃｍ-3未満ではホール素子の入・
出力電極に良好なオーミック特性を付与するのが困難と
なる。５×１０16ｃｍ-3を越えると感磁層の電子移動度
は低下し、高感度ホール素子を得る妨げとなる。
【００１９】ＩｎＰ緩衝層とのヘテロ接合部でのＧａＩ
ｎＡｓ層のキャリア濃度は１×１０15ｃｍ-3以上５×１
０17ｃｍ-3以下とする。図５に示したＩｎＰ緩衝層のｎ
／ｎ0 と得られる室温電子移動度との対応と同様の関係
により、高い室温電子移動度を得るにはヘテロ接合部で
のＧａＩｎＡｓ層のキャリア濃度に制限を加える必要が
あるからである。
ｎＡｓ層のキャリア濃度は１×１０15ｃｍ-3以上５×１
０17ｃｍ-3以下とする。図５に示したＩｎＰ緩衝層のｎ
／ｎ0 と得られる室温電子移動度との対応と同様の関係
により、高い室温電子移動度を得るにはヘテロ接合部で
のＧａＩｎＡｓ層のキャリア濃度に制限を加える必要が
あるからである。
【００２０】ＩｎＰ層、ＧａＩｎＡｓ層の成長方法には
特に制限はない。ＭＯＣＶＤ法に限らずＭＢＥ法でも構
わない。ＭＢＥ法とＭＯＣＶＤ法を複合させたＭＯ・Ｍ
ＢＥでも差し支えない。また、ＩｎＰ層を例えばＭＯＣ
ＶＤで成長させ、Ｐを含まないＧａＩｎＡｓ層はＭＢＥ
法で成長させても良い。双方で成長方法を異にしても支
障は無い。
特に制限はない。ＭＯＣＶＤ法に限らずＭＢＥ法でも構
わない。ＭＢＥ法とＭＯＣＶＤ法を複合させたＭＯ・Ｍ
ＢＥでも差し支えない。また、ＩｎＰ層を例えばＭＯＣ
ＶＤで成長させ、Ｐを含まないＧａＩｎＡｓ層はＭＢＥ
法で成長させても良い。双方で成長方法を異にしても支
障は無い。
【００２１】ＧａＩｎＡｓ層の膜厚については特段の制
限はない。但し、メサ型ホール素子の実際の製造ではメ
サエッチング工程が採用される。この際、素子間絶縁の
ためにメサエッチングにより除去すべき成長層の厚みが
増すと、必然的にメサエッチングに要する時間の増大を
伴う。これにより、結晶方位の違いに依るメサ形状に顕
著な差異が生ずる。このことがひいてはホール素子の重
要な特性の一つである不平衡率の増大をもたらす。従っ
て、ＧａＩｎＡｓ層とＩｎＰ緩衝層とを合計した膜厚を
概ね、５μｍより薄くすると好結果が得られる。
限はない。但し、メサ型ホール素子の実際の製造ではメ
サエッチング工程が採用される。この際、素子間絶縁の
ためにメサエッチングにより除去すべき成長層の厚みが
増すと、必然的にメサエッチングに要する時間の増大を
伴う。これにより、結晶方位の違いに依るメサ形状に顕
著な差異が生ずる。このことがひいてはホール素子の重
要な特性の一つである不平衡率の増大をもたらす。従っ
て、ＧａＩｎＡｓ層とＩｎＰ緩衝層とを合計した膜厚を
概ね、５μｍより薄くすると好結果が得られる。
【００２２】上述のヘテロ接合材料を利用してＧａＩｎ
Ａｓ／ＩｎＰへテロ接合ホール素子を製造する。製造に
当たっては公知のフォトリソグラフィ技術、エッチング
技術等のプロセス加工技術を利用すれば良い。本発明に
依れば、室温に於いて約１２，０００ｃｍ2 ／Ｖ・ｓと
従来の６，０００〜７，０００ｃｍ2 ／Ｖ・ｓに比較し
遥かに高い電子移動度が安定して得られる。
Ａｓ／ＩｎＰへテロ接合ホール素子を製造する。製造に
当たっては公知のフォトリソグラフィ技術、エッチング
技術等のプロセス加工技術を利用すれば良い。本発明に
依れば、室温に於いて約１２，０００ｃｍ2 ／Ｖ・ｓと
従来の６，０００〜７，０００ｃｍ2 ／Ｖ・ｓに比較し
遥かに高い電子移動度が安定して得られる。
【００２３】
【作用】ＧａＩｎＡｓ／ＩｎＰヘテロ接合界面のキャリ
ア濃度を適正にすることにより高い電子移動度を付与す
る。
ア濃度を適正にすることにより高い電子移動度を付与す
る。
【００２４】
【実施例】以下、本発明を実施例を基に具体的に説明す
る。図１は本発明に係わるＧａＩｎＡｓ／ＩｎＰヘテロ
構造ホール素子の平面模式図である。図２は図１の破線
Ａ−Ａ’に沿う断面模式図である。（１０１）は基板と
して使用したＦｅドープの半絶縁性ＩｎＰ単結晶であ
る。面方位は（１００）である。比抵抗は約１０7 Ω・
ｃｍであった。基板結晶の厚みは約３５０μｍであっ
た。
る。図１は本発明に係わるＧａＩｎＡｓ／ＩｎＰヘテロ
構造ホール素子の平面模式図である。図２は図１の破線
Ａ−Ａ’に沿う断面模式図である。（１０１）は基板と
して使用したＦｅドープの半絶縁性ＩｎＰ単結晶であ
る。面方位は（１００）である。比抵抗は約１０7 Ω・
ｃｍであった。基板結晶の厚みは約３５０μｍであっ
た。
【００２５】（１０２）は基板（１０１）上に常圧のＭ
ＯＣＶＤ法で成長させた、膜厚が約１０００ｎｍのアン
ドープＩｎＰ緩衝層である。成長温度は６３０℃とし
た。Ｐ源として１０％に水素希釈されたＰＨ3 ガスを用
いた。ＰＨ3 ガスの流量は４００ｃｃ／分とした。キャ
リアガスは水素とした。水素の流量は７リットル／分に
設定した。Ｉｎ源としてはＣ5 Ｈ5 Ｉｎを使用した。Ｉ
ｎＰ層（１０２）のキャリア濃度は２×１０15ｃｍ-3で
あった。
ＯＣＶＤ法で成長させた、膜厚が約１０００ｎｍのアン
ドープＩｎＰ緩衝層である。成長温度は６３０℃とし
た。Ｐ源として１０％に水素希釈されたＰＨ3 ガスを用
いた。ＰＨ3 ガスの流量は４００ｃｃ／分とした。キャ
リアガスは水素とした。水素の流量は７リットル／分に
設定した。Ｉｎ源としてはＣ5 Ｈ5 Ｉｎを使用した。Ｉ
ｎＰ層（１０２）のキャリア濃度は２×１０15ｃｍ-3で
あった。
【００２６】ＩｎＰ層（１０２）の成長を終了し３分経
過後、ＰＨ3 ガスの成長系への供給を停止した。ＰＨ3
ガスの停止と同時にＨ2 Ｓの供給を開始した。Ｈ2 Ｓは
水素ガスで５ｐｐｍに希釈されたものである。Ｈ2 Ｓの
流量は２５ｃｃ／分とした。Ｈ2 Ｓの流通時間は６０秒
間とした。この間にはＩｎＰ層（１０２）はＨ2 Ｓと水
素キャリアガスに曝されている。温度は変化させず６３
０℃に保持した。水素キャリアガスの流量も変化させな
かった。
過後、ＰＨ3 ガスの成長系への供給を停止した。ＰＨ3
ガスの停止と同時にＨ2 Ｓの供給を開始した。Ｈ2 Ｓは
水素ガスで５ｐｐｍに希釈されたものである。Ｈ2 Ｓの
流量は２５ｃｃ／分とした。Ｈ2 Ｓの流通時間は６０秒
間とした。この間にはＩｎＰ層（１０２）はＨ2 Ｓと水
素キャリアガスに曝されている。温度は変化させず６３
０℃に保持した。水素キャリアガスの流量も変化させな
かった。
【００２７】Ｈ2 Ｓを６０秒間供給した後、ＡｓＨ3 ガ
スの流通を開始した。所定の流量に安定した後、Ｉｎ源
のＣ5 Ｈ5 Ｉｎの供給を再開した。ＡｓＨ3 ガス（１０
％水素希釈）の流量は２００ｃｃ／分に設定した。Ｇａ
源としては（ＣＨ3 ）3 Ｇａを利用した。Ｃ5 Ｈ5 Ｉ
ｎ、（ＣＨ3 ）3 Ｇａ、ＡｓＨ3 の供給比率はＧａ混晶
比が０．４７のＧａＩｎＡｓが得られる様に設定した。
成長温度は６３０℃とした。ＩｎＰ緩衝層（１０２）上
に混晶比が０．４７のｎ形Ｇａ0.47Ｉｎ0.53Ａｓ感磁層
（１０３）を成長させた。膜厚は約４００ｎｍとした。
キャリア濃度は約２×１０16ｃｍ-3であった。図６にキ
ャリア濃度プロファイルを示す。ＩｎＰ層（１０２）の
表面近傍にキャリア濃度が１×１０15ｃｍ-3以下の高抵
抗層の存在は認められなかった。
スの流通を開始した。所定の流量に安定した後、Ｉｎ源
のＣ5 Ｈ5 Ｉｎの供給を再開した。ＡｓＨ3 ガス（１０
％水素希釈）の流量は２００ｃｃ／分に設定した。Ｇａ
源としては（ＣＨ3 ）3 Ｇａを利用した。Ｃ5 Ｈ5 Ｉ
ｎ、（ＣＨ3 ）3 Ｇａ、ＡｓＨ3 の供給比率はＧａ混晶
比が０．４７のＧａＩｎＡｓが得られる様に設定した。
成長温度は６３０℃とした。ＩｎＰ緩衝層（１０２）上
に混晶比が０．４７のｎ形Ｇａ0.47Ｉｎ0.53Ａｓ感磁層
（１０３）を成長させた。膜厚は約４００ｎｍとした。
キャリア濃度は約２×１０16ｃｍ-3であった。図６にキ
ャリア濃度プロファイルを示す。ＩｎＰ層（１０２）の
表面近傍にキャリア濃度が１×１０15ｃｍ-3以下の高抵
抗層の存在は認められなかった。
【００２８】この様な構造のウェーハに公知のフォトリ
ソグラフィー技術、エッチング技術等を利用してメサ加
工を施した。然る後、入力用、出力用電極とするＡｕ・
Ｇｅ合金を真空蒸着した。電極材料をアロイングし、オ
ーミック性電極（１０４）を形成した。
ソグラフィー技術、エッチング技術等を利用してメサ加
工を施した。然る後、入力用、出力用電極とするＡｕ・
Ｇｅ合金を真空蒸着した。電極材料をアロイングし、オ
ーミック性電極（１０４）を形成した。
【００２９】素子化されたウエハの表面は通常のプラズ
マＣＶＤ法によるＳｉＯ2 絶縁膜（１０５）で被覆し
た。ＳｉＯ2 膜（１０５）の厚さは約３００ｎｍとし
た。次に、ホール素子を個別に分離するために、ダイシ
ングライン（１０６）部分を被覆しているＳｉＯ2 膜
（１０５）を無機酸により除去した。また、ダイシング
を容易にするために、基板（１０１）の裏面を塩酸水溶
液でエッチングし、初期厚さ３５０μｍから約１３０μ
ｍの厚さとした。裏面エッチング後、ダイシングライン
（１０６）に沿ってダイシングし、個別チップとなし
た。チップサイズは、ホール素子にとっては極く一般的
な３５０μｍ×３５０μｍとした。
マＣＶＤ法によるＳｉＯ2 絶縁膜（１０５）で被覆し
た。ＳｉＯ2 膜（１０５）の厚さは約３００ｎｍとし
た。次に、ホール素子を個別に分離するために、ダイシ
ングライン（１０６）部分を被覆しているＳｉＯ2 膜
（１０５）を無機酸により除去した。また、ダイシング
を容易にするために、基板（１０１）の裏面を塩酸水溶
液でエッチングし、初期厚さ３５０μｍから約１３０μ
ｍの厚さとした。裏面エッチング後、ダイシングライン
（１０６）に沿ってダイシングし、個別チップとなし
た。チップサイズは、ホール素子にとっては極く一般的
な３５０μｍ×３５０μｍとした。
【００３０】製造したホール素子の電気的な特性を評価
した。表１に特性値を本発明に係わる場合と従来例とで
対比させて示す。従来例とは前記したＧａ0.47Ｉｎ0.53
Ａｓ層とＩｎＰ層とのヘテロ界面近傍のＩｎＰ層内に、
キャリア濃度が２×１０14ｃｍ-3の高抵抗のＩｎＰ層が
存在しているものである。表１に示す如く本発明に係わ
るホール素子と従来のホール素子とでは、室温での電子
移動度に顕著な差異が認めらた。電子移動度の大きさは
ホール素子の積感度に影響をもたらす。従って、本発明
に依れば高感度のＧａＩｎＡｓ／ＩｎＰホール素子が提
供できることとなる。
した。表１に特性値を本発明に係わる場合と従来例とで
対比させて示す。従来例とは前記したＧａ0.47Ｉｎ0.53
Ａｓ層とＩｎＰ層とのヘテロ界面近傍のＩｎＰ層内に、
キャリア濃度が２×１０14ｃｍ-3の高抵抗のＩｎＰ層が
存在しているものである。表１に示す如く本発明に係わ
るホール素子と従来のホール素子とでは、室温での電子
移動度に顕著な差異が認めらた。電子移動度の大きさは
ホール素子の積感度に影響をもたらす。従って、本発明
に依れば高感度のＧａＩｎＡｓ／ＩｎＰホール素子が提
供できることとなる。
【００３１】
【表１】
【００３２】
【発明の効果】高電子移動度化が達成され、ホール素子
の感度を向上させる効果を有す。
の感度を向上させる効果を有す。
【図１】本発明に係わるホール素子の平面模式図であ
る。
る。
【図２】図１に示すホール素子の破線Ａ−Ａ’に沿う断
面模式図である。
面模式図である。
【図３】従来のヘテロ接合構造のキャリア濃度プロファ
イルを示す図である。
イルを示す図である。
【図４】ヘテロ接合構造の、別のキャリア濃度プロファ
イルを示す図である。
イルを示す図である。
【図５】ＩｎＰ層表面のキャリア濃度の低下率と電子移
動度との関係を示す図である。
動度との関係を示す図である。
【図６】本発明に依るヘテロ接合構造のキャリア濃度プ
ロファイルを示す図である。
ロファイルを示す図である。
（１０１） ＩｎＰ単結晶基板
（１０２） ＩｎＰ緩衝層
（１０３） Ｇａ0.47Ｉｎ0.53Ａｓ感磁層
（１０４） オーミック性入・出力電極
（１０５） ＳｉＯ2 絶縁膜
（１０６） ダイシングライン
（１０７） ＩｎＰ層表面のキャリア濃度（ｎ）
（１０８） ＩｎＰ層深部のキャリア濃度（ｎ0 ）
（１０９） ヘテロ接合界面
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−275767（ＪＰ，Ａ)
特開 平５−182907（ＪＰ，Ａ)
特開 平６−268279（ＪＰ，Ａ)
特開 平７−135357（ＪＰ，Ａ)
Ｒｅｖｕｅ ｄｅ Ｐｈｙｓｉｑｕｅ
Ａｐｐｌｉｑｕｅｅ，1983年，Ｖｏ
ｌ．18，ｐｐ．757−761
1992年秋季第53回応用物理学会学術講
演会講演予稿集，Ｎｏ．３，ｐ．1078
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 43/06
G01R 33/07
H01L 21/338
H01L 29/778
H01L 29/812
Claims (3)
- 【請求項１】ＧａＩｎＡｓとＩｎＰとのヘテロ接合を用
いたホール素子に於いて、ＧａＩｎＡｓ層とヘテロ接合
させるＩｎＰ層の、当該ヘテロ接合の界面から２００ｎ
ｍ以内の領域に於ける最低のキャリア濃度である表面キ
ャリア濃度が、上記ヘテロ接合界面から２００ｎｍを越
える深部のキャリア濃度であるＩｎＰ層内部のキャリア
濃度の０．７５倍以上１．５倍以下であることを特徴と
するＧａＩｎＡｓ／ＩｎＰヘテロ接合ホール素子。 - 【請求項２】ＧａＩｎＡｓ層のＩｎＰ層とヘテロ接合を
なす表面とは反対側の表面のキャリア濃度が、５×１０
15ｃｍ-3以上５×１０16ｃｍ-3以下である請求項１に記
載のＧａＩｎＡｓ／ＩｎＰヘテロ接合ホール素子。 - 【請求項３】 ＩｎＰ層とのヘテロ接合界面に於けるＧ
ａＩｎＡｓ層のキャリア濃度が、１×１０15ｃｍ-3以上
５×１０17ｃｍ-3以下である請求項１又は２に記載のＧ
ａＩｎＡｓ／ＩｎＰヘテロ接合ホール素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30935393A JP3404838B2 (ja) | 1993-12-09 | 1993-12-09 | ＧａＩｎＡｓ／ＩｎＰヘテロ接合ホール素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30935393A JP3404838B2 (ja) | 1993-12-09 | 1993-12-09 | ＧａＩｎＡｓ／ＩｎＰヘテロ接合ホール素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07162056A JPH07162056A (ja) | 1995-06-23 |
| JP3404838B2 true JP3404838B2 (ja) | 2003-05-12 |
Family
ID=17991988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30935393A Expired - Lifetime JP3404838B2 (ja) | 1993-12-09 | 1993-12-09 | ＧａＩｎＡｓ／ＩｎＰヘテロ接合ホール素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3404838B2 (ja) |
-
1993
- 1993-12-09 JP JP30935393A patent/JP3404838B2/ja not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| １９９２年秋季第５３回応用物理学会学術講演会講演予稿集，Ｎｏ．３，ｐ．１０７８ |
| Ｒｅｖｕｅ ｄｅ Ｐｈｙｓｉｑｕｅ Ａｐｐｌｉｑｕｅｅ，１９８３年，Ｖｏｌ．１８，ｐｐ．７５７−７６１ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07162056A (ja) | 1995-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5244834A (en) | Semiconductor device | |
| US5442205A (en) | Semiconductor heterostructure devices with strained semiconductor layers | |
| EP0447327B1 (en) | Heterostructure semiconductor device | |
| EP0514018A2 (en) | Method for making low defect density semiconductor heterostructure and devices made thereby | |
| JPH0766366A (ja) | 半導体積層構造体およびそれを用いた半導体装置 | |
| JPS63252420A (ja) | 化合物半導体結晶とその製造方法 | |
| US4939102A (en) | Method of growing III-V semiconductor layers with high effective hole concentration | |
| JP3404838B2 (ja) | ＧａＩｎＡｓ／ＩｎＰヘテロ接合ホール素子 | |
| JP3227083B2 (ja) | バイポーラトランジスタの作製方法 | |
| JP3417009B2 (ja) | ホール素子 | |
| JP2597774Y2 (ja) | ホール素子 | |
| JP2597105Y2 (ja) | ホール素子 | |
| JP3289371B2 (ja) | ヘテロ接合ホール素子 | |
| JP3287053B2 (ja) | ＧａＩｎＡｓ磁電変換素子 | |
| JPH02199875A (ja) | 半導体素子およびその製造方法 | |
| JP3330731B2 (ja) | 半導体装置及びその製造方法 | |
| JP3456254B2 (ja) | ホール素子用エピタキシャルウェーハ及びその製造方法 | |
| JP3275483B2 (ja) | 電界効果型トランジスタ用エピタキシャルウエハの製造方法 | |
| JP3395277B2 (ja) | 磁電変換素子 | |
| JPH0289325A (ja) | 化合物半導体の構造体及びその形成方法 | |
| JP3399044B2 (ja) | ホール素子及びその製造方法 | |
| JP3417036B2 (ja) | ホール素子 | |
| JPH04199507A (ja) | ３―Ｖ族化合物半導体へのｎ型不純物固相拡散方法 | |
| JP3438294B2 (ja) | ホール素子 | |
| JP3417014B2 (ja) | ヘテロ接合ホール素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 10 |