JP3417036B2 - Hall element - Google Patents
Hall elementInfo
- Publication number
- JP3417036B2 JP3417036B2 JP03157794A JP3157794A JP3417036B2 JP 3417036 B2 JP3417036 B2 JP 3417036B2 JP 03157794 A JP03157794 A JP 03157794A JP 3157794 A JP3157794 A JP 3157794A JP 3417036 B2 JP3417036 B2 JP 3417036B2
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- layer
- hall element
- gaas
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はホール素子に係わり、特
にGaInAsを用いる化合物半導体ホール素子の高感
度化に関するものである。
【0002】
【従来の技術】ホール(Hall)素子は磁気センサー
の一種である。ホール素子には、従来からSi等の元素
半導体の他にGaAsやInP等の化合物半導体材料が
利用されている。GaAsホール素子では高抵抗の半絶
縁性GaAs結晶を基板としている。基板上にはエピタ
キシャル成長法により感磁層とする半導体層を堆積す
る。このようなエピタキシャルウェーハに素子化のため
の種々の加工を施し、ホール素子を形成する。これをエ
ピタキシャル型ホール素子と称することもある。また、
GaAs半絶縁性結晶基板の表面にイオンを注入して所
望の電気伝導性を有する導電層を形成し、これを利用し
てホール素子を得る従来からの一般的な方法もある。こ
れをイオン注入型ホール素子と呼ぶこともある。GaA
sホール素子の場合、一般的にはSiなどがイオン注入
される。
【0003】エピタキシャル型或いはイオン注入型によ
らず、基板として利用される結晶の表面は、機械的、化
学的に研磨された鏡面となっているのが通例である。こ
こで表面とは結晶層を堆積する側或いはイオン注入を施
す側の結晶の表面を言う。従来ではこの様な鏡面状の結
晶基板表面上にエピタキシャル層が堆積される。また、
イオン注入型ホール素子ではその様な鏡面表面にイオン
が注入される。エピタキシャル層の成長前に鏡面である
表面を更にエッチングすることもある。イオン注入の前
にも基板の表面にエッチングを施すこともある。ホール
素子を得るに当たって、従来から行われているエッチン
グ処理は基板の表面層を除去するための処理である。従
来より表面近傍の基板内部のキャリア濃度或いは同濃度
の分布等に、意識的に変化を与える表面加工はなされて
いなかった。
【0004】GaAs結晶表面のエッチング処理の他、
薬剤を塗布し表面の改質を図る表面処理方法も知られて
いる。硫化アンモニウムをGaAs結晶の表面に塗布
し、表面の安定化を達成する方法がその一例である(例
えば、坂田 稔、佐藤 健司、生駒 英明、第54回応
用物理学会学術講演会予稿集、1993年、29a−Z
H−4)。この種の手法は薬剤を結晶表面に吸着させ、
表面を被覆することによって表面の安定化を果たす表面
処理法である。結晶表面層をエッチング除去するのとは
異なる表面処理方法であるが、いずれにしても従来のG
aAs結晶の表面処理法は結晶基板内部の改質を意図し
たものではなかった。また、ホール素子の高感度化に適
する様な結晶基板の内部に迄及ぶ処理、加工法は未だ提
案されていない。
【0005】ホール素子の性能を表わす特性の一つに積
感度がある。積感度は通常、単位制御電流、単位磁束密
度下で出力されるホール電圧を指す(例えば、片岡 照
栄著「磁電変換素子」昭和46年2月、日刊工業新聞
社、56頁)。ある素子動作条件下でのホール出力電圧
が大きい、即ち積感度が高い程高感度なホール素子とさ
れる。高い積感度を得るには電子移動度が大きい半導体
材料からホール素子を形成する必要がある。
【0006】従来のイオン注入型のGaAsホール素子
の積感度は入力抵抗に依存するものの、概ね10mV/
mA・kG程度である。エピタキシャル型ホール素子で
は5〜30mV/mA・kGである。エピタキシャル型
とイオン注入型で積感度が異なるのは、母体材料の電子
移動度の違いによっている。即ち、エピタキシャル成長
させたGaAs層とイオン注入を施したGaAs層の電
子移動度の差異によっている。
【0007】最近では、ホール素子の更なる高感度化の
要望と相まって、GaInAsなどの化合物三元混晶を
利用した高感度ホール素子が新たに実現されている(奥
山忍、五嶋 敏一、中村 寛、第53回応用物理学会学
術講演会予稿集、1992年、16a−SZC−1
6)。積感度としては入力抵抗1100Ωで約75mV
/mA・kGの積感度が得られている。このGaInA
sホール素子は半絶縁性の高抵抗InP単結晶基板上に
設けた、InP緩衝層とGaInAs感磁層を利用して
形成されている。GaInAsは従来、感磁層として用
いられてきたGaAs等に比較して高い電子移動度が得
られる(例えば、K.Heime、「InGaAs F
ield−Effect Transistor」,R
ESEARCH STUDIES PRESS Lt
d.,1989)。従って、GaInAsを感磁層とす
ることでホール素子の感度向上が果たせる利点がある。
【0008】GaInAsホール素子の形成にあって
は、基板とするInP結晶の表面にエピタキシャル層を
成長させるための前処理として、従来の如くエッチング
を施している。しかし、この様なGaInAsホール素
子にあっても、InP結晶基板内の表面近傍のキャリア
濃度等を故意に変化させるなどの表面処理は、従来から
なされていない。
【0009】更には2次元電子の高移動度特性を利用す
る高移動度トランジスタ用途の母体材料と類似の構造を
利用した、高感度の2次元電子ホール素子も報告されて
いる。半絶縁性のGaAs結晶を基板とした2次元電子
ホール素子の例にはAlGaAs/GaAsヘテロ接合
ホール素子がある(田口 隆志他、電子情報通信学会誌
C、第J70−C巻、第5号、1987年5月、758
頁)。また、半絶縁性のInP結晶基板を利用した2次
元電子ホール素子には、AlInAs/GaInAsヘ
テロ接合ホール素子がある(Y.Sugiyama、T
echnicalDigest of the 11t
h Sensor Symposium、1992、
p.p.79〜82.)。例えばAlGaAs/GaA
s系のヘテロ接合2次元電子ホール素子では、100m
V/mA・kGと従来にない高い積感度が得られている
(杉山 佳延、次世代センサ協議会第5回研究会資料、
1992年、1〜7頁)。これは2次元電子によって顕
現される高い電子移動度を応用しているからである。3
次元的な振る舞いをする電子よりも2次元電子によって
発現される電子移動度は大きいため、2次元電子を利用
するホール素子は高感度となる。
【0010】GaAs、InPのいずれかを基板として
使用する2次元電子ホール素子にあっても、これらの結
晶基板にはエッチングによる基板結晶表面層の除去処理
以外は施されていないのが通例であった。
【0011】2次元電子ホール素子の中でGaInAs
層を2次元電子ガスのチャネル(chanel)層とし
て用いるホール素子では、GaInAs層はInP基板
上には直接堆積しないのが一般的である。GaInAs
チャネル層は通常はInP単結晶基板上に堆積したIn
PやAlInAs等の緩衝層上に形成される。高移動度
電界効果型トランジスタなど比較的高い電界強度下で動
作させるデバイスでは、電界の緩衝層への浸入を防止し
2次元電子ガスの特性を遺憾なく引き出すために、緩衝
層はp形とするのが一般的である。図3に従来からの一
般的な高移動度電界効果型トランジスタ用途のエピタキ
シャル層構造を示す。2次元電子ホール素子に用いられ
るエピタキシャルウェーハの構造も図3と同様である。
p形緩衝層のキャリア濃度は概して1014〜1015cm
-3であり、基板結晶の直上に堆積されるのが従来からの
例である。p形の緩衝層を設けずに表面近傍の領域をp
形化させた結晶を基板として利用すれば、p形の緩衝層
を設けずとも電界の拡散を防止できる可能性がある。し
かも、この様な結晶の内部に及ぶ処理をされた結晶を基
板とすれば図4に示す如く、エピタキシャル層構成の内
の緩衝層を削除でき層構造の簡略化が図れる。即ち、簡
略化された構造でも2次元電子による高移動度が顕現さ
れ、例えばホール素子の高感度化が簡便に果たせる。し
かし、現状では結晶内部の特定領域を意識的にp形化し
た結晶を基板として利用するホール素子等のデバイスは
今迄にない。
【0012】
【発明が解決しようとする課題】GaAsに対してp形
不純物として作用するのは周期律表の第II族に属するZ
nやMgなどである。また、第IV族の炭素(C)もキャ
リアとして働く。これらのp形不純物はGaAs結晶中
に含まれ、キャリアーの主要部分を構成している。特に
液体カプセル封止チョクラルスキー(LEC)法で育成
されたGaAs結晶では、主要な不純物は炭素であると
される。しかし、GaAs結晶中に元来、含まれる炭素
は結晶育成環境から混入するのが主であり、結晶中の炭
素の濃度はおおよそ1015cm-3であるのが一般的であ
る。また、炭素は結晶の表面から深さ方向にほぼ均一に
分布しているのが通例であって、結晶表面近傍の特定領
域に於いて炭素濃度、即ちアクセプタ濃度(ほぼキャリ
ア濃度と見なして良い)は結晶内部でのそれと然したる
変化はない。従来はこの様に表面近傍に於いても内部と
同様のキャリア濃度の結晶が基板として用いられてい
る。従って、結晶内部の特定領域に於ける炭素不純物の
濃度や分布、即ちキャリア濃度や分布を故意に変化させ
る工夫が施されていない結晶を基板としてホール素子が
製造されていた。このことが、簡略な構造をもって2次
元電子ガスを利用した2次元電子ホール素子に匹敵する
高感度特性を有するホール素子を容易に得る妨げとなっ
ていた。
【0013】本発明は表面近傍の特定領域をp形化する
結晶の内部に及ぶ加工を施した結晶を基板として採用す
ることにより、高感度ホール素子用途の母体材料の構造
の簡略化を果たし、且つ感度特性に優れるホール素子を
提供するものである。
【0014】
【課題を解決するための手段】即ち、本発明では単結晶
表面からの特定領域にp形不純物をイオン注入し、該単
結晶表面近傍の結晶内部の特定領域のキャリア濃度を当
該領域以外のキャリア濃度以上とした結晶からなる基板
上に形成した化合物半導体感磁層からホール素子を構成
する。
【0015】本発明で使用する基板としては、GaAs
やInP単結晶があげられる。結晶表面からの特定領域
をp形化するには、炭素(C)、亜鉛(Zn)、マグネ
シウム(Mg)等のp形不純物を結晶表面から内部に拡
散させるか、イオン注入すれば良い。拡散法に比較すれ
ば、イオン注入法は多量の結晶を同時に加工できるため
生産性の点からも有利である。イオン注入法では注入時
の加速電圧を調節すれば不純物をイオン注入すべき結晶
表面からの深さを制御できる。また、結晶表面からの特
定領域での不純物濃度はイオン注入時のドーズ量を調節
すれば良い。加速電圧とドーズ量とを制御すれば、結晶
表面からの特定領域に於ける不純物濃度をもってキャリ
ア濃度を制御できる。また、イオン注入では注入された
不純物は結晶表面から正規分布曲線状に分布する。この
分布の様子を模式的に図5に示す。従って、イオン注入
法によれば結晶表面近傍の特定領域のキャリア濃度ばか
りでなくその濃度分布も均一に制御できる。
【0016】結晶表面からの特定領域にイオン注入する
p形不純物の一例としては炭素をあげる。GaAs単結
晶ではZn、Mg等もキャリアとして作用する。しか
し、これらの元素はGaAs中での拡散係数が炭素に比
較し大きい。例えば、GaAs結晶中でのZnの拡散係
数は1100℃で1.5×10-8cm2 /sと大きい
(日本産業技術振興協会新材料技術委員会編「化合物半
導体デバイス」1973、360頁)。拡散係数の大き
い元素程、イオン注入後に行われる注入イオンを電気的
に活性化するための熱処理に伴って結晶内部の深部に迄
拡散し易い。また、均一に拡散するとは限らないため注
入されたイオン種が元来示す正規曲線状をした均一な分
布が保持できなくなる。よって、キャリアの濃度の均一
な分布が得られ難くなる。従って、p形不純物としては
拡散係数の小さい炭素が好適である。
【0017】炭素イオンを注入する結晶としてGaAs
結晶をあげて説明する。GaAs結晶表面から深さにし
て10-4cm以下の領域に於けるキャリア濃度の最大値
は8×1016cm-3以下とする。キャリア濃度がこの値
を越えても空乏層の拡張を防止でき、電界の浸み込みに
効果があるが、逆にn形の感磁層とのp/n接合の接合
容量が増加しホール素子の応答性上好ましくない。キャ
リア濃度の最大値とは、図5に示した様にキャリア濃度
が正規曲線状に分布している場合は、そのピーク濃度で
ある。また、加速電圧を変化させて炭素イオンを多重に
注入し、正規分布状のキャリア濃度の合成により結果と
して図6に示す如くの平坦なキャリア濃度プロファイル
を得た場合にあっては、その平坦部のキャリア濃度を言
う。
【0018】上述の様に結晶表面近傍の結晶内部に炭素
イオンを注入し、表面近傍の特定領域のキャリア濃度を
結晶内部のそれよりも増加させたGaAs結晶を基板と
して利用する。炭素をイオン注入するGaAs結晶の比
抵抗は104 〜108 Ω・cmであれば良い。実用上は
106 〜107 Ω・cmの結晶を用いるのが一般的であ
る。結晶の面方位には制限はないが、基板結晶上への感
磁層のエピタキシャル成長を勘案すると{100}が適
当である。
【0019】GaAs結晶の表面から10-4cmの深さ
以内の特定領域のキャリア濃度を変化させるにはピーク
濃度がこの特定領域の1/2に相当する深さに位置する
様に加速電圧を設定する。多段に注入する場合にあって
は、この加速電圧値よりも順次、低くした加速電圧で注
入すれば良い。加速電圧を低くする程、ピーク濃度の位
置は結晶表面から浅い所に位置する。注入した炭素イオ
ンを電気的に活性化するには、注入後、GaAs結晶を
熱処理すれば良い。熱処理温度としては700〜850
℃が適当である。
【0020】p形不純物イオンを注入した単結晶基板上
に形成する化合物半導体感磁層はGax In1-x As
(xは組成比を表す。)とする。Gax In1-x Asは
従来の感磁層材料であるGaAsやInPに比較し高い
電子移動度が得られるからである。
【0021】Gax In1-x Asの組成比はGaAs単
結晶基板上に堆積する場合、x=0.7から0.9の範
囲が適当である。従来の高移動度電界効果型トランジス
タ用途の構造ではx=0.8前後が一般的である。膜厚
についてはGaAsとGaxIn1-x Asとは格子整合
しないため、極端に厚く設定するとGax In1-x As
層内に歪を閉じ込められなくなる。従って、x=0.8
程度では10nm程度の膜厚とするのが適当である
(P.BHATTACHARYA、「PROPERTI
ES OF LATTICE−MATCHED AND
STRAINEDIndium Gallium A
rsenide」,INSPEC、1993、第1章
1.2節)。
【0022】GaInAs感磁層は単結晶基板とを直接
接合させる。従来のようにp形緩衝層上に堆積すること
はしない。これにより、構造の簡略化が図れる。GaI
nAs感磁層上には他の化合物半導体層を堆積すれば良
い。例えば、GaInPはGaInAsとのバンドギャ
ップ差が大きく、ホール素子特性の温度変化を低く抑制
でき好都合である。ちなみに、GaAsと格子整合する
Ga0.51In0.49Pの室温でのバンドギャップは1.8
8eVであり、例えばGa0.8 In0.2 Asのバンドギ
ャップは1.21eVである(H.C.Casey a
nd M.B.Panish「HETERO STRU
CTURE LASERS」−PartB,Acdem
ic Press、1978、p.16.)。従って、
両層のバンドギャップ差は0.67eVとなる。
【0023】GaInP層の上にはオーミックコンタク
ト層として高いキャリア濃度のGaAs層等を設けても
良い。ホール素子の入・出力電極にオーミック性を付与
し易くするためである。キャリア濃度としては1018c
m-3程度で、膜厚としては100nm前後が適当であ
る。キャリア濃度はn形不純物のドーピング量で調整す
れば良い。ドーパントとしては周期律表の第IV族のSi
や第VI族のSe、Sなどが利用できる。GaInAs感
磁層上のGaInP層はアンドープ(undope)で
も良い。また、不純物を故意に添加したドーピングによ
っても良い。ドーピングガスとしては、例えば硫化水素
(化学式:H2 S)、もしくはシラン(化学式:SiH
4 )などが利用できる。所望するホール素子の入力抵抗
等を勘案してドーピングを施せば良い。
【0024】ホール素子は公知のプロセス技術を用いて
形成すれば良い。素子を形成するに当たり、特殊なプロ
セス技術を必要としない。
【0025】上記のGaInAsやGaInP層の成長
方法には、特に制限はなく液相エピタキシャル成長法
(LPE法)、分子線エピタキシャル成長法(MBE
法)や有機金属熱分解気相成長法、いわゆるMOVPE
(MOCVD法とかOMVPE法とも呼ばれる場合もあ
る。)がある。或いはまたMOVPEとMBE双方を複
合させたMO・MBE法などでも良い。
【0026】
【作用】表面近傍の特定領域に炭素イオンを注入したG
aAs結晶を基板とすることにより、簡便な材料構成を
もって電界の基板結晶内部への浸入を抑制できる。
【0027】
【実施例】本発明を実施例を基に詳細に説明する。図1
は本発明に係わる材料から構成されるホール素子の平面
模式図である。また、図2は図1に示した平面模式図の
破線A−A’の方向に沿った断面模式図である。基板
(101)には比抵抗が約106 Ω・cmの面方位{1
00}の半絶縁性GaAs単結晶を用いた。基板結晶
(101)の表面には原子量12の炭素イオンを加速エ
ネルギー250KeVで注入し、p形を呈する炭素イオ
ン注入領域(101a)を形成した。炭素イオンのドー
ズ量は3×1012cm-2とした。注入後の活性化熱処理
は温度850℃で時間にして15分間行った。この活性
化条件では、ピーク濃度は約7.1×1016cm-3で、
ピーク濃度の位置はGaAs結晶基板(101)の表面
より4.7×10-5cmとなった。
【0028】炭素イオンを注入したGaAs基板(10
1)上には組成比(x)が0.8であるn形Ga0.8 I
n0.2 As層(102)をMOVPE法で堆積させた。
Ga0.8 In0.2 As層(102)のアンドープ層でキ
ャリア濃度は約8×1015cm-3であった。膜厚は約8
nmとした。
【0029】Ga0.8 In0.2 As層(102)には同
じくMOVPE法によりn形のSiドープGa0.51In
0.49P層(103)を堆積した。同層(103)のキャ
リア濃度は2×1018cm-3であった。膜厚は約120
nmとした。
【0030】次に、Ga0.51In0.49P層(103)表
面を通常の有機フォトレジスト材で被覆し、その後、公
知のフォトリソグラフィー技術とエッチング技術を駆使
し、入・出力電極を形成すべき領域並びに磁気感応部と
なす領域(104)をメサ(mesa)形状に加工し
た。
【0031】その後、Ga0.51In0.49P層(103)
の表面を再び有機レジスト材で全面に亘り被覆した。次
に各々、一対をなす入力電極(105)と出力電極(1
06)を形成すべき領域の上記レジスト材のみを公知の
フォトリソグラフィ技術を利用して除去し、Ga0.51I
n0.49P層(103)の表面を露出させた。然る後、G
eを重量で約13%程度含むAu・Ge合金を真空蒸着
した。その後、当該ウエハを有機溶剤混合液に浸し、レ
ジスト材を剥離すると同時に蒸着によってレジスト材上
に被着した素子の製作上、不要となるAu・Ge合金膜
をいわゆるリフトオフ法で除去した。次に、電極となる
合金膜を被着させたウェーハを温度420℃で数分間、
オーミック性電極を得るためにアロイングした。
【0032】更に、当該入・出力用の電極(105及び
106)と電気的に連結させてパッド電極(107)を
各電極に設けた。該パッド電極(107)は、上記の如
くメサエッチングにより露出させたGaAs単結晶基板
(101)の表層部に載置した。
【0033】次に、上記工程を経たヘテロ接合材料の表
面をプラズマCVD法により二酸化珪素膜(108)に
より上記の入・出力電極部以外の領域を被覆した。ま
た、当該酸化膜の堆積膜厚は、約400nmとした。被
覆膜の形成には、本実施例ではプラズマCVD法を採用
したが、この膜形成法はあくまでも一例であり、他の方
法に依っても絶縁性、膜質等に問題が生じなければ差し
支えはない。
【0034】更に、素子の表面全体を再び一般のフォト
レジスト材で覆い、ウェーハの全面に形成されたホール
素子を単体に分離しホール素子チップとなすためのダイ
シングライン(109)を形成すべくパターニングを施
した。然る後、ダイシングライン(109)に相当する
部分に於いて、直下に存在する酸化膜(108)、Ga
0.51In0.49P層(103)及びGa0.8 In0.2 As
層(102)を順次、エッチングにより除去した。更
に、エッチングを進め、GaAs単結晶基板(101)
の表層部に至る迄、エッチングし、ダイシングライン
(109)とした。
【0035】形成したホール素子の電気的特性を評価し
た。その結果を表1に纏める。従来例として炭素イオン
を注入していない通常のGaAs結晶を基板としたホー
ル素子の特性も評価した。従来のホール素子とは本発明
に則るホール素子とエピタキシャル層の構成は同一であ
る。本発明によるホール素子では、従来の素子に比べ高
い積感度と低い不平衡率が達成された。本発明により得
られた積感度は従来、高移動度電界効果型トランジスタ
用途と類似の複雑な構造で得られている高感度ホールの
それと同等であった。
【0036】
【表1】
【0037】
【発明の効果】不平衡率の均一性に優れて、しかも感度
特性に優れる高品位なホール素子を簡便な構造をもって
達成する効果がある。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a Hall element, and more particularly to a high sensitivity compound semiconductor Hall element using GaInAs. 2. Description of the Related Art A Hall element is a type of magnetic sensor. Conventionally, compound semiconductor materials such as GaAs and InP have been used for Hall elements in addition to elemental semiconductors such as Si. The GaAs Hall element uses a high-resistance semi-insulating GaAs crystal as a substrate. On the substrate, a semiconductor layer serving as a magneto-sensitive layer is deposited by an epitaxial growth method. Various processes for device formation are performed on such an epitaxial wafer to form a Hall device. This may be referred to as an epitaxial Hall element. Also,
There is also a conventional general method of forming a conductive layer having a desired electric conductivity by implanting ions into the surface of a GaAs semi-insulating crystal substrate and using this to obtain a Hall element. This may be called an ion implantation type Hall element. GaAs
In the case of an s Hall element, generally, Si or the like is ion-implanted. [0003] Regardless of the epitaxial type or the ion implantation type, the surface of a crystal used as a substrate is usually a mirror surface polished mechanically and chemically. Here, the surface refers to the surface of the crystal on which the crystal layer is deposited or on which the ion implantation is performed. Conventionally, an epitaxial layer is deposited on such a mirror-like crystal substrate surface. Also,
In the ion implantation type Hall element, ions are implanted into such a mirror surface. Before the epitaxial layer is grown, the mirror surface may be further etched. Before the ion implantation, the surface of the substrate may be etched. In obtaining a Hall element, a conventional etching process is a process for removing a surface layer of a substrate. Conventionally, there has been no surface processing that intentionally changes the carrier concentration or the distribution of the same concentration inside the substrate near the surface. In addition to the etching of the GaAs crystal surface,
A surface treatment method for applying a chemical to modify the surface is also known. An example is a method of applying ammonium sulfide to the surface of a GaAs crystal to achieve surface stabilization (for example, Minoru Sakata, Kenji Sato, Hideaki Ikoma, Proceedings of the 54th JSAP, 1993) , 29a-Z
H-4). This type of technique allows the drug to be adsorbed on the crystal surface,
This is a surface treatment method for stabilizing the surface by coating the surface. This is a surface treatment method different from etching and removing the crystal surface layer.
The surface treatment method of the aAs crystal was not intended to modify the inside of the crystal substrate. Further, a processing and processing method extending to the inside of the crystal substrate suitable for increasing the sensitivity of the Hall element has not been proposed yet. One of the characteristics representing the performance of the Hall element is product sensitivity. The product sensitivity usually refers to a Hall voltage output under a unit control current and a unit magnetic flux density (for example, Terutaka Kataoka, “Magnetoelectric conversion element”, February 1967, Nikkan Kogyo Shimbun, p. 56). The higher the Hall output voltage under certain device operating conditions, that is, the higher the product sensitivity, the higher the sensitivity of the Hall device. In order to obtain high product sensitivity, it is necessary to form a Hall element from a semiconductor material having high electron mobility. Although the product sensitivity of the conventional ion-implanted GaAs Hall element depends on the input resistance, it is approximately 10 mV /
It is about mA · kG. It is 5 to 30 mV / mA · kG in the epitaxial Hall element. The difference in product sensitivity between the epitaxial type and the ion implantation type is due to the difference in electron mobility of the base material. That is, it depends on the difference in electron mobility between the epitaxially grown GaAs layer and the ion-implanted GaAs layer. Recently, a high sensitivity Hall element using a ternary mixed crystal of a compound such as GaInAs has been newly realized in accordance with a demand for higher sensitivity of the Hall element (Shinobu Okuyama, Toshiichi Goto, Nakamura) Hiroshi, Proceedings of the 53rd JSAP Academic Conference, 1992, 16a-SZC-1
6). The product sensitivity is about 75mV with input resistance of 1100Ω
/ MA · kG product sensitivity. This GaInA
The s Hall element is formed using an InP buffer layer and a GaInAs magneto-sensitive layer provided on a semi-insulating high-resistance InP single crystal substrate. GaInAs has higher electron mobility than GaAs or the like conventionally used as a magnetic sensing layer (for example, K. Heime, “InGaAs F”).
field-Effect Transistor ", R
ESEARCH STUDIES PRESS Lt
d. , 1989). Therefore, there is an advantage that the sensitivity of the Hall element can be improved by using GaInAs as the magneto-sensitive layer. In the formation of a GaInAs Hall element, etching is conventionally performed as a pretreatment for growing an epitaxial layer on the surface of an InP crystal serving as a substrate. However, even in such a GaInAs Hall element, surface treatment such as intentionally changing the carrier concentration or the like near the surface in the InP crystal substrate has not been performed conventionally. Furthermore, a two-dimensional electron Hall element of high sensitivity using a structure similar to a base material for a high mobility transistor utilizing a high mobility characteristic of two-dimensional electrons has been reported. An example of a two-dimensional electron Hall element using a semi-insulating GaAs crystal as a substrate is an AlGaAs / GaAs heterojunction Hall element (Takashi Taguchi et al., IEICE Journal C, Vol. J70-C, No. 5, May 1987, 758
page). As a two-dimensional electron Hall element using a semi-insulating InP crystal substrate, there is an AlInAs / GaInAs heterojunction Hall element (Y. Sugiyama, T.)
technicalDigest of the 11t
h Sensor Symposium, 1992,
p. p. 79-82. ). For example, AlGaAs / GaAs
For an s-based heterojunction two-dimensional electron Hall element, 100 m
V / mA · kG and unprecedentedly high product sensitivity have been obtained (Yoshinobu Sugiyama, Material of the 5th meeting of the Next Generation Sensor Council,
1992, pp. 1-7). This is due to the application of high electron mobility manifested by two-dimensional electrons. 3
Since the electron mobility expressed by two-dimensional electrons is higher than that of electrons that behave two-dimensionally, the Hall element using two-dimensional electrons has high sensitivity. [0010] Even in a two-dimensional electron Hall element using either GaAs or InP as a substrate, these crystal substrates are generally not subjected to any processing other than removal of a substrate crystal surface layer by etching. Was. [0011] Among the two-dimensional electron Hall elements, GaInAs
In a Hall element using the layer as a channel layer of a two-dimensional electron gas, the GaInAs layer is generally not directly deposited on the InP substrate. GaInAs
The channel layer is usually made of InP deposited on an InP single crystal substrate.
It is formed on a buffer layer such as P or AlInAs. For devices operated under relatively high electric field strength, such as high mobility field effect transistors, the buffer layer should be p-type to prevent the infiltration of the electric field into the buffer layer and to fully extract the characteristics of the two-dimensional electron gas. It is common. FIG. 3 shows a conventional epitaxial layer structure for a general high mobility field effect transistor. The structure of the epitaxial wafer used for the two-dimensional electron Hall element is the same as that in FIG.
The carrier concentration of the p-type buffer layer is generally 10 14 to 10 15 cm.
-3 , which is a conventional example deposited just above the substrate crystal. Without providing a p-type buffer layer, the region near the surface
If a shaped crystal is used as a substrate, there is a possibility that electric field diffusion can be prevented without providing a p-type buffer layer. Moreover, if a crystal processed inside such a crystal is used as a substrate, as shown in FIG. 4, the buffer layer in the epitaxial layer structure can be omitted, and the layer structure can be simplified. In other words, high mobility due to two-dimensional electrons is manifested even with a simplified structure, and for example, high sensitivity of a Hall element can be easily achieved. However, at present, there is no device such as a Hall element that uses a crystal in which a specific region inside the crystal is consciously converted into a p-type as a substrate. [0012] The p-type impurity acting on GaAs is Z which belongs to Group II of the periodic table.
n or Mg. Group IV carbon (C) also functions as a carrier. These p-type impurities are contained in the GaAs crystal and constitute a main part of the carrier. In particular, in a GaAs crystal grown by the liquid encapsulation Czochralski (LEC) method, the main impurity is assumed to be carbon. However, the carbon originally contained in the GaAs crystal is mainly mixed from the crystal growth environment, and the carbon concentration in the crystal is generally about 10 15 cm −3 . In addition, carbon is generally distributed almost uniformly in the depth direction from the surface of the crystal. In a specific region near the crystal surface, the carbon concentration, that is, the acceptor concentration (may be regarded as almost the carrier concentration) Has no corresponding change inside the crystal. Conventionally, a crystal having the same carrier concentration as the inside in the vicinity of the surface is used as the substrate. Therefore, a Hall element has been manufactured using a crystal that has not been devised to intentionally change the concentration or distribution of carbon impurities in a specific region inside the crystal, that is, the carrier concentration or distribution. This hinders easily obtaining a Hall element having a high sensitivity characteristic comparable to a two-dimensional electron Hall element using a two-dimensional electron gas with a simple structure. According to the present invention, the structure of a host material for high sensitivity Hall elements is simplified by employing, as a substrate, a crystal which has been processed to reach the inside of a crystal for converting a specific region near the surface into a p-type. Further, the present invention provides a Hall element having excellent sensitivity characteristics. That is, according to the present invention, a p-type impurity is ion-implanted into a specific region from the surface of a single crystal, and the carrier concentration of the specific region inside the crystal near the surface of the single crystal is reduced. A Hall element is formed from a compound semiconductor magnetosensitive layer formed on a substrate made of a crystal having a carrier concentration other than the above. The substrate used in the present invention is GaAs.
And InP single crystals. In order to make a specific region from the crystal surface p-type, p-type impurities such as carbon (C), zinc (Zn), and magnesium (Mg) may be diffused from the crystal surface to the inside or may be ion-implanted. Compared with the diffusion method, the ion implantation method is advantageous in terms of productivity because a large amount of crystals can be processed at the same time. In the ion implantation method, the depth from the crystal surface on which impurities are to be ion-implanted can be controlled by adjusting the acceleration voltage at the time of implantation. In addition, the impurity concentration in a specific region from the crystal surface may be adjusted by adjusting the dose at the time of ion implantation. By controlling the acceleration voltage and the dose, the carrier concentration can be controlled by the impurity concentration in a specific region from the crystal surface. In the ion implantation, the implanted impurities are distributed from the crystal surface in a normal distribution curve. This distribution is schematically shown in FIG. Therefore, according to the ion implantation method, not only the carrier concentration in the specific region near the crystal surface but also the concentration distribution can be uniformly controlled. One example of a p-type impurity ion-implanted into a specific region from the crystal surface is carbon. In a GaAs single crystal, Zn, Mg, etc. also act as carriers. However, these elements have a larger diffusion coefficient in GaAs than carbon. For example, the diffusion coefficient of Zn in a GaAs crystal is as large as 1.5 × 10 −8 cm 2 / s at 1100 ° C. (Japanese Industrial Technology Promotion Association, New Materials Technology Committee, “Compound Semiconductor Device”, 1973, p. 360). . Elements with a larger diffusion coefficient are more likely to diffuse deeper into the crystal due to heat treatment for electrically activating implanted ions performed after ion implantation. In addition, since the ions are not always diffused uniformly, it is not possible to maintain a uniform distribution having a normal curve originally exhibited by the implanted ion species. Therefore, it is difficult to obtain a uniform distribution of the carrier concentration. Therefore, carbon having a small diffusion coefficient is preferable as the p-type impurity. GaAs is used as a crystal for implanting carbon ions.
The explanation is given with reference to a crystal. The maximum value of the carrier concentration in a region of 10 −4 cm or less in depth from the GaAs crystal surface is set to 8 × 10 16 cm −3 or less. Even if the carrier concentration exceeds this value, the expansion of the depletion layer can be prevented, which is effective for infiltration of the electric field. However, on the contrary, the junction capacitance of the p / n junction with the n-type magnetosensitive layer increases and the Hall element Is not preferred in terms of responsiveness. The maximum value of the carrier concentration is the peak concentration when the carrier concentration is distributed in a normal curve as shown in FIG. In the case where carbon ions are implanted multiple times while changing the acceleration voltage, and a flat carrier concentration profile as shown in FIG. Carrier concentration. As described above, carbon ions are implanted into the crystal near the crystal surface, and a GaAs crystal in which the carrier concentration in a specific region near the surface is higher than that inside the crystal is used as a substrate. The specific resistance of the GaAs crystal into which carbon is ion-implanted may be 10 4 to 10 8 Ω · cm. In practice, a crystal of 10 6 to 10 7 Ω · cm is generally used. Although the plane orientation of the crystal is not limited, {100} is appropriate in consideration of the epitaxial growth of the magneto-sensitive layer on the substrate crystal. In order to change the carrier concentration in a specific region within a depth of 10 −4 cm from the surface of the GaAs crystal, the accelerating voltage is set so that the peak concentration is located at a depth corresponding to の of the specific region. Set. In the case of multiple injections, the injection may be performed at an acceleration voltage lower than this acceleration voltage value. As the acceleration voltage is lowered, the peak concentration position is located at a position shallower from the crystal surface. In order to electrically activate the implanted carbon ions, the GaAs crystal may be heat-treated after the implantation. 700-850 as heat treatment temperature
C is appropriate. A compound semiconductor magnetosensitive layer formed on a single crystal substrate into which p-type impurity ions have been implanted is Ga x In 1 -x As.
(X represents a composition ratio). This is because Ga x In 1-x As can obtain a higher electron mobility than GaAs or InP, which are conventional magneto-sensitive layer materials. When the composition ratio of Ga x In 1-x As is deposited on a GaAs single crystal substrate, it is appropriate that x = 0.7 to 0.9. In a conventional structure for a high mobility field effect transistor, x is generally around 0.8. Since the film thickness is not lattice-matched with GaAs and Ga x In 1-x As, by setting an extremely thick Ga x In 1-x As
The strain cannot be confined in the layer. Therefore, x = 0.8
In this case, it is appropriate to set the thickness to about 10 nm (see P. BHATTACHARYA, “PROPERTI”).
ES OF LATTICE-MATCHED AND
STRAINEDIndium Galium A
rsenide ", INSPEC, 1993, Chapter 1, section 1.2). The GaInAs free layer is directly bonded to the single crystal substrate. It is not deposited on a p-type buffer layer as in the prior art. Thereby, the structure can be simplified. GaI
What is necessary is just to deposit another compound semiconductor layer on the nAs magnetic sensing layer. For example, GaInP has a large band gap difference from GaInAs, and is advantageous in that the temperature change of Hall element characteristics can be suppressed to a low level. Incidentally, the band gap at room temperature of Ga 0.51 In 0.49 P lattice-matched with GaAs is 1.8.
8 eV, and for example, the band gap of Ga 0.8 In 0.2 As is 1.21 eV (HC Casey a.
nd M. B. Panish "HETERO Stru
CTURE LASERS "-Part B, Acdem
ic Press, 1978, p. 16. ). Therefore,
The band gap difference between the two layers is 0.67 eV. On the GaInP layer, a GaAs layer having a high carrier concentration may be provided as an ohmic contact layer. This is because the input / output electrodes of the Hall element can be easily provided with ohmic properties. The carrier concentration is 10 18 c
It is suitable to be about m −3 and the film thickness is around 100 nm. The carrier concentration may be adjusted by the doping amount of the n-type impurity. As a dopant, Si of Group IV of the periodic table is used.
And Se and S of Group VI can be used. The GaInP layer on the GaInAs magnetic sensing layer may be undoped. Alternatively, doping may be performed by intentionally adding an impurity. As the doping gas, for example, hydrogen sulfide (chemical formula: H 2 S) or silane (chemical formula: SiH
4 ) etc. are available. The doping may be performed in consideration of a desired input resistance of the Hall element and the like. The Hall element may be formed by using a known process technique. No special process technology is required to form the device. The method for growing the GaInAs or GaInP layer is not particularly limited, and may be a liquid phase epitaxy (LPE) or a molecular beam epitaxy (MBE).
MOVPE) and MOVPE
(In some cases, it is also referred to as MOCVD or OMVPE.) Alternatively, an MO / MBE method combining both MOVPE and MBE may be used. Function G in which carbon ions are implanted into a specific region near the surface
By using the aAs crystal as the substrate, it is possible to suppress the penetration of the electric field into the substrate crystal with a simple material configuration. EXAMPLES The present invention will be described in detail based on examples. FIG.
FIG. 3 is a schematic plan view of a Hall element made of a material according to the present invention. FIG. 2 is a schematic cross-sectional view taken along the direction of a broken line AA ′ in the schematic plan view shown in FIG. The substrate (101) has a plane orientation of about 10 6 Ω · cm and a plane orientation of {1.
A semi-insulating GaAs single crystal of 00 ° was used. Carbon ions having an atomic weight of 12 were implanted into the surface of the substrate crystal (101) at an acceleration energy of 250 KeV to form a p-type carbon ion implanted region (101a). The dose of carbon ions was 3 × 10 12 cm −2 . The activation heat treatment after the implantation was performed at a temperature of 850 ° C. for 15 minutes. Under these activation conditions, the peak concentration is about 7.1 × 10 16 cm −3 ,
The position of the peak concentration was 4.7 × 10 −5 cm from the surface of the GaAs crystal substrate (101). A GaAs substrate (10
1) On top, n-type Ga 0.8 I having a composition ratio (x) of 0.8
An n 0.2 As layer (102) was deposited by MOVPE.
The carrier concentration in the undoped layer of the Ga 0.8 In 0.2 As layer (102) was about 8 × 10 15 cm −3 . The film thickness is about 8
nm. The n-type Si-doped Ga 0.51 In layer is similarly formed on the Ga 0.8 In 0.2 As layer (102) by the MOVPE method.
A 0.49 P layer (103) was deposited. The carrier concentration of the same layer (103) was 2 × 10 18 cm −3 . The film thickness is about 120
nm. Next, the surface of the Ga 0.51 In 0.49 P layer (103) is coated with a normal organic photoresist material, and then, by using well-known photolithography and etching techniques, areas where input / output electrodes are to be formed. In addition, a region (104) to be a magnetically sensitive portion was processed into a mesa shape. Thereafter, a Ga 0.51 In 0.49 P layer (103)
Was again entirely coated with the organic resist material. Next, a pair of the input electrode (105) and the output electrode (1
06), only the resist material in the region where the film is to be formed is removed using a known photolithography technique, and Ga 0.51 I
The surface of the n 0.49 P layer (103) was exposed. After that, G
Au / Ge alloy containing about 13% by weight of e was vacuum deposited. After that, the wafer was immersed in an organic solvent mixed solution to remove the resist material, and at the same time, remove the Au / Ge alloy film which was unnecessary for the production of the device adhered on the resist material by vapor deposition by a so-called lift-off method. Next, the wafer on which the alloy film serving as an electrode was applied was heated at 420 ° C. for several minutes.
Alloying was performed to obtain an ohmic electrode. Further, a pad electrode (107) was provided on each electrode in electrical connection with the input / output electrodes (105 and 106). The pad electrode (107) was placed on the surface layer of the GaAs single crystal substrate (101) exposed by mesa etching as described above. Next, the surface of the heterojunction material having undergone the above steps was covered with a silicon dioxide film (108) by a plasma CVD method, except for the above-mentioned input / output electrode portions. The deposited film thickness of the oxide film was about 400 nm. In this embodiment, a plasma CVD method was used to form the coating film. However, this film formation method is merely an example, and it does not matter if other methods do not cause a problem in insulation, film quality, and the like. Absent. Further, the entire surface of the device is covered again with a general photoresist material, and the Hall device formed on the entire surface of the wafer is separated into single components and patterned to form a dicing line (109) for forming a Hall device chip. Was given. Thereafter, in a portion corresponding to the dicing line (109), the oxide film (108) and the Ga
0.51 In 0.49 P layer (103) and Ga 0.8 In 0.2 As
Layer (102) was sequentially removed by etching. Further, the etching is further performed to form a GaAs single crystal substrate (101).
The dicing line (109) was etched until reaching the surface layer portion of (1). The electrical characteristics of the formed Hall element were evaluated. The results are summarized in Table 1. As a conventional example, the characteristics of a Hall element using a normal GaAs crystal into which carbon ions were not implanted as a substrate were also evaluated. The structure of the conventional Hall element and the epitaxial layer is the same as that of the Hall element according to the present invention. In the Hall element according to the present invention, higher product sensitivity and lower unbalance rate were achieved as compared with the conventional element. The product sensitivity obtained by the present invention has been conventionally equivalent to that of a high-sensitivity hole obtained by a complicated structure similar to that of a high-mobility field-effect transistor. [Table 1] The present invention has the effect of achieving a high-quality Hall element having excellent uniformity of the unbalance rate and excellent sensitivity characteristics with a simple structure.
【図面の簡単な説明】
【図1】本発明に係わるホール素子の平面模式図であ
る。
【図2】図1に示すホール素子の平面模式図の線A−
A’に沿った断面模式図である。
【図3】一般的な高移動度トタンジスタ用途エピタキシ
ャル材料の断面構造図である。
【図4】簡略化されたエピタキシャル構造の一例を示す
断面図である。
【図5】正規曲線状のキャリア濃度の分布を示す図であ
る。
【図6】多段注入により得た平坦なキャリア濃度の分布
の一例を示す図である。
【符号の説明】
(101) GaAs単結晶基板
(101a) 炭素イオン注入領域
(102) GaInAs層
(103) GaInP層
(104) 磁気感応部領域
(105) 入力電極
(106) 出力電極
(107) パッド電極
(108) 酸化膜
(109) ダイシングライン
(110) GaAs基板
(110a) p形された特定領域
(111) GaAs緩衝層
(112) GaInAs層
(113) アンドープAlGaAs層
(114) n形AlGaAs層
(115) n形GaAs層
(116) イオン注入された元素の濃度プロファイル
(117) キャリア濃度プロファイル
(118) 合成されたキャリア濃度プロファイル
(119) ピーク濃度BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic plan view of a Hall element according to the present invention. 2 is a line A- of a schematic plan view of the Hall element shown in FIG. 1;
FIG. 4 is a schematic cross-sectional view along A ′. FIG. 3 is a cross-sectional structural view of a general epitaxial material for a high mobility transistor. FIG. 4 is a cross-sectional view showing an example of a simplified epitaxial structure. FIG. 5 is a diagram showing a distribution of carrier concentration in a normal curve. FIG. 6 is a diagram showing an example of a flat carrier concentration distribution obtained by multi-stage injection. [Description of References] (101) GaAs single crystal substrate (101a) Carbon ion implanted region (102) GaInAs layer (103) GaInP layer (104) Magnetically sensitive region (105) Input electrode (106) Output electrode (107) Pad Electrode (108) Oxide film (109) Dicing line (110) GaAs substrate (110a) P-shaped specific region (111) GaAs buffer layer (112) GaInAs layer (113) Undoped AlGaAs layer (114) n-type AlGaAs layer ( 115) n-type GaAs layer (116) Concentration profile of ion-implanted element (117) Carrier concentration profile (118) Synthesized carrier concentration profile (119) Peak concentration
フロントページの続き (56)参考文献 特開 平5−74705(JP,A) 特開 平5−75177(JP,A) 特開 昭55−48927(JP,A) 特開 昭57−32687(JP,A) 特開 昭63−70583(JP,A) 特開 平6−97530(JP,A) 特開 平6−244475(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 43/06 G01R 33/07 JICSTファイル(JOIS)Continuation of the front page (56) References JP-A-5-74705 (JP, A) JP-A-5-75177 (JP, A) JP-A-55-48927 (JP, A) JP-A-57-32687 (JP, A) JP-A-63-70583 (JP, A) JP-A-6-97530 (JP, A) JP-A-6-244475 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB Name) H01L 43/06 G01R 33/07 JICST file (JOIS)
Claims (1)
領域に、炭素からなるp形不純物をイオン注入し、当該
領域のキャリア濃度を当該領域以外の結晶内部のキャリ
ア濃度より高くかつ8×10 16 cm -3 以下としたGaA
s結晶からなる基板と、その上に直接接合させて形成し
たGaInAsからなる感磁層とを具備してなるホール
素子。(57) Patent Claims 1. A in the depth from the crystal surface 10 -4 cm following areas, a p-type impurity of carbon ion implantation, the carrier concentration of the <br/> region It was used as a high and 8 × 10 16 cm -3 or less than the carrier concentration of the crystal inside other than the region GaA
a substrate made of s crystals, Hall elements formed by and a sensitive layer consisting of GaInAs which is formed by directly bonded thereon.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03157794A JP3417036B2 (en) | 1994-03-01 | 1994-03-01 | Hall element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03157794A JP3417036B2 (en) | 1994-03-01 | 1994-03-01 | Hall element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07240548A JPH07240548A (en) | 1995-09-12 |
| JP3417036B2 true JP3417036B2 (en) | 2003-06-16 |
Family
ID=12335046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03157794A Expired - Fee Related JP3417036B2 (en) | 1994-03-01 | 1994-03-01 | Hall element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3417036B2 (en) |
-
1994
- 1994-03-01 JP JP03157794A patent/JP3417036B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07240548A (en) | 1995-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0064370A2 (en) | High electron mobility semiconductor device | |
| US4662060A (en) | Method of fabricating semiconductor device having low resistance non-alloyed contact layer | |
| EP0064829A2 (en) | High electron mobility semiconductor device and process for producing the same | |
| JP2764966B2 (en) | Heterostructure bipolar transistor and molecular beam epitaxy. | |
| JPH0324782B2 (en) | ||
| EP0249371A2 (en) | Semiconductor device including two compound semiconductors, and method of manufacturing such a device | |
| US5322808A (en) | Method of fabricating inverted modulation-doped heterostructure | |
| JPH0732247B2 (en) | Semiconductor device | |
| JP3417036B2 (en) | Hall element | |
| JPH0770695B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JPH02260628A (en) | Manufacture of semiconductor device | |
| EP0246700A1 (en) | Hot Charge-carrier transistors | |
| Lee et al. | Highly sensitive Al0. 25Ga0. 75As/In0. 25Ga0. 75As/GaAs quantum-well Hall devices with Si-delta-doped GaAs layer grown by LP-MOCVD | |
| JP3227083B2 (en) | Method for manufacturing bipolar transistor | |
| JP2703885B2 (en) | Semiconductor device | |
| JP2557373B2 (en) | Compound semiconductor device | |
| JPH0793428B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2822400B2 (en) | Semiconductor device | |
| JP2808671B2 (en) | Field effect transistor | |
| JP2963120B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2597774Y2 (en) | Hall element | |
| JP3287048B2 (en) | Heterojunction magnetoelectric transducer | |
| JPH077194A (en) | Hall element | |
| JP3438294B2 (en) | Hall element | |
| JPH11111927A (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |