Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3417038B2 - Silicon substrate etching method - Google Patents
[go: Go Back, main page]

JP3417038B2 - Silicon substrate etching method - Google Patents

Silicon substrate etching method

Info

Publication number
JP3417038B2
JP3417038B2 JP04283994A JP4283994A JP3417038B2 JP 3417038 B2 JP3417038 B2 JP 3417038B2 JP 04283994 A JP04283994 A JP 04283994A JP 4283994 A JP4283994 A JP 4283994A JP 3417038 B2 JP3417038 B2 JP 3417038B2
Authority
JP
Japan
Prior art keywords
etching
oxide film
time
silicon substrate
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04283994A
Other languages
Japanese (ja)
Other versions
JPH07249608A (en
Inventor
峰一 酒井
毅 深田
幸彦 谷澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP04283994A priority Critical patent/JP3417038B2/en
Publication of JPH07249608A publication Critical patent/JPH07249608A/en
Priority to US08/637,128 priority patent/US5949118A/en
Priority to US09/247,908 priority patent/US6194236B1/en
Application granted granted Critical
Publication of JP3417038B2 publication Critical patent/JP3417038B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Weting (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、シリコン基板のエッ
チング方法に係り、詳しくは、例えば、半導体圧力セン
サにおけるダイヤフラムを形成する際に使用されるシリ
コン基板のエッチング方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for etching a silicon substrate, and more particularly, to a method for etching a silicon substrate used for forming a diaphragm in a semiconductor pressure sensor.

【0002】[0002]

【従来の技術】従来、半導体圧力センサの製造に際し、
(110)面を用いたシリコン基板の一部に薄肉のダイ
ヤフラムを形成するときには、KOHによる異方性エッ
チングにて行っていた。即ち、(110)面のエッチン
グは時間管理のKOHエッチングを行っていた。ところ
が、(110)面であるためエッチング面がギザギザに
なってしまい、センサ特性のバラツキを生じる。そのた
めにエッチング面を平坦化する必要があった。
2. Description of the Related Art Conventionally, when manufacturing a semiconductor pressure sensor,
When forming a thin diaphragm on a part of a silicon substrate using the (110) plane, anisotropic etching with KOH was performed. That is, the (110) plane was etched by time-controlled KOH. However, since it is the (110) plane, the etched surface becomes jagged, which causes variations in sensor characteristics. Therefore, it is necessary to flatten the etching surface.

【0003】そこで、日本電装公開技報88−002の
ように、ダイヤフラム形成後のエッチング面に、スパッ
タ法により形成したSiO2 (SP−SiO2 )膜を設
けるようにしていた。
Therefore, as disclosed in Nippon Denso Public Technical Report 88-002, an SiO 2 (SP-SiO 2 ) film formed by a sputtering method is provided on the etching surface after the diaphragm is formed.

【0004】[0004]

【発明が解決しようとする課題】ところが、このように
SP−SiO2 膜を設けると、シリコン基板とは別の部
材が必要となるとともに工程数が増加してしまってい
た。又、(110)面をエッチングするために、(10
0)面のエッチングのように電気化学エッチングを用い
てもエッチング面がギザギザになってしまっていた。
However, when the SP-SiO 2 film is provided in this way, a member different from the silicon substrate is required and the number of steps is increased. Further, in order to etch the (110) plane, (10
Even if electrochemical etching is used like etching of the (0) surface, the etched surface is notched.

【0005】そこで、この発明の目的は、(110)面
のシリコンにおけるエッチング面を容易に平坦化できる
シリコン基板のエッチング方法を提供することにある。
Therefore, an object of the present invention is to provide a method for etching a silicon substrate which can easily flatten the etching surface of (110) plane silicon.

【0006】[0006]

【課題を解決するための手段】請求項1に記載の発明
は、PN接合を有する(110)面のシリコン基板をア
ルカリ異方性エッチング液を用いて電気化学エッチング
するに際し、PN接合を形成する一方の面からエッチン
グを開始し、PN接合部におけるエッチング面上での陽
極酸化膜形成とその酸化膜エッチングとが平衡状態と
り前記エッチング面に凹凸が存在する時点から所定時間
が経過した時に電圧印加を終了させるようにしたシリコ
ン基板のエッチング方法をその要旨とする。
According to a first aspect of the present invention, a PN junction is formed when electrochemically etching a (110) -faced silicon substrate having a PN junction with an alkali anisotropic etching solution. start the etching from one side, the anodized film formed on the etched surface of the PN junction and its oxide film etching it in equilibrium
The gist is a method of etching a silicon substrate in which voltage application is terminated when a predetermined time has elapsed from the time when the etching surface has irregularities .

【0007】請求項2に記載の発明は、請求項1に記載
の発明における前記平衡状態となった時点は、通電電流
を検出してその電流のピーク後の一定電流への変曲点で
あるシリコン基板のエッチング方法をその要旨とする。
According to a second aspect of the present invention, the time at which the equilibrium state is reached in the first aspect of the invention is an inflection point at which a current flowing is detected and a peak of the current is reached to a constant current. The method of etching a silicon substrate will be summarized.

【0008】請求項3に記載の発明は、請求項2に記載
の発明における前記変曲点は、ピーク電流検出後の所定
時間が経過した時であるとみなすものであるシリコン基
板のエッチング方法をその要旨とする。
According to a third aspect of the present invention, there is provided a method for etching a silicon substrate, wherein the inflection point in the second aspect of the invention is considered to be when a predetermined time has elapsed after detection of a peak current. The summary will be given.

【0009】請求項4に記載の発明は、請求項1に記載
の発明における前記所定時間を5分以上とするシリコン
基板のエッチング方法をその要旨とする。請求項5に記
載の発明は、PN接合を有する(110)面のシリコン
基板をアルカリ異方性エッチング液を用いて電気化学エ
ッチングするに際し、PN接合を形成する一方の面から
エッチングを開始し、PN接合部におけるエッチング面
上での陽極酸化膜形成とその酸化膜エッチングとが平衡
状態となった時点から所定時間が経過した時に電圧印加
を終了させるようにし、前記平衡状態となった時点から
所定時間における電圧印加は交流波によるものであるシ
リコン基板のエッチング方法をその要旨とする。
A fourth aspect of the present invention has as its gist a method of etching a silicon substrate, wherein the predetermined time is 5 minutes or more in the first aspect of the invention. The invention according to claim 5 is the silicon of the (110) plane having a PN junction.
The substrate is electrochemically etched using an alkaline anisotropic etching solution.
From the one side that forms the PN junction,
Start etching, etching surface at PN junction
Balance between anodic oxide film formation and oxide film etching
Voltage is applied when a predetermined time has passed from the time when
So as to terminate the voltage application at a predetermined time after the timing when said equilibrium as its gist the etching method of the silicon substrate is by alternating wave.

【0010】請求項6に記載の発明は、請求項5に記載
の発明における前記交流波の周期はアルカリ異方性エッ
チング液によりエッチング面での陽極酸化膜が全て除去
されるに要する時間であるシリコン基板のエッチング方
法をその要旨とする。
According to a sixth aspect of the invention, the period of the AC wave in the fifth aspect of the invention is the time required for completely removing the anodic oxide film on the etching surface by the alkali anisotropic etching solution. The method of etching a silicon substrate will be summarized.

【0011】[0011]

【作用】請求項1に記載の発明は、PN接合を形成する
一方の面からエッチングが開始され、PN接合部におけ
るエッチング面上での陽極酸化膜形成とその酸化膜エッ
チングとが平衡状態となった時点から所定時間(例え
ば、図4においてTで示す時間)が経過した時に電圧印
加が終了させられる。その結果、PN接合部におけるエ
ッチング面での陽極酸化膜形成とその酸化膜エッチング
とが平衡状態となった時点では、エッチング面に凹凸が
あるが、その後の電圧印加によりエッチング面が平坦化
される。これは、エッチング面の凹凸部において凹部の
陽極酸化膜はエッチングされにくく凸部の陽極酸化膜が
エッチングされて、凸部のシリコンが除去されていくた
めと考えられる。
According to the first aspect of the invention, the etching is started from one surface forming the PN junction, and the formation of the anodic oxide film on the etched surface of the PN junction and the etching of the oxide film are in an equilibrium state. The voltage application is terminated when a predetermined time (for example, the time indicated by T in FIG. 4) has elapsed from the point of time. As a result, when the formation of the anodic oxide film on the etching surface of the PN junction and the etching of the oxide film are in an equilibrium state, the etching surface has irregularities, but the etching surface is flattened by the subsequent voltage application. . It is considered that this is because it is difficult to etch the anodic oxide film of the concave portion in the uneven portion of the etching surface and the anodic oxide film of the convex portion is etched, and the silicon of the convex portion is removed.

【0012】請求項2に記載の発明は、請求項1に記載
の発明の作用に加え、平衡状態となった時点は、通電電
流を検出してその電流のピーク後の一定電流への変曲点
であるとされる。
In addition to the operation of the invention described in claim 1, the invention described in claim 2 detects an energized current at the time of reaching an equilibrium state, and changes the current into a constant current after a peak of the current. It is said to be a point.

【0013】請求項3に記載の発明は、請求項2に記載
の発明の作用に加え、変曲点は、ピーク電流検出後の所
定時間(例えば、図4においてTaで示す時間)が経過
した時であるとみなされる。
According to the invention described in claim 3, in addition to the effect of the invention described in claim 2, the inflection point has passed a predetermined time (for example, the time indicated by Ta in FIG. 4) after the peak current is detected. Considered to be time.

【0014】請求項4に記載の発明は、請求項1に記載
の発明の作用に加え、所定時間が5分以上とされる。請
求項5に記載の発明は、平衡状態となった時点から所定
時間における電圧は交流波にて印加され、エッチング面
の平坦化が促進される。これは、エッチング面の凸部の
陽極酸化膜が選択的にエッチングされ、凸部のシリコン
が除去されるためと考えられる。
According to the invention described in claim 4, in addition to the operation of the invention described in claim 1, the predetermined time is set to 5 minutes or more. The invention according to claim 5, the voltage at the predetermined time from the time when a equilibrium state is applied by the AC wave, flattening of the etching surface is promoted. It is considered that this is because the anodic oxide film on the convex portion of the etching surface is selectively etched and the silicon on the convex portion is removed.

【0015】請求項6に記載の発明は、請求項5に記載
の発明の作用に加え、交流波の周期はアルカリ異方性エ
ッチング液によりエッチング面での全ての陽極酸化膜が
除去されるに要する時間とされる。
According to the invention of claim 6, in addition to the action of the invention of claim 5, the period of the AC wave is such that all the anodic oxide film on the etching surface is removed by the alkali anisotropic etching solution. It is said to take time.

【0016】[0016]

【実施例】【Example】

(第1実施例)以下、この発明を具体化した第1実施例
を図面に従って説明する。
(First Embodiment) A first embodiment of the present invention will be described below with reference to the drawings.

【0017】本実施例はピエゾ抵抗層を用いた半導体圧
力センサに具体化したものである。図1には、シリコン
ウェハ1にダイヤフラムを形成するための電気化学エッ
チング装置の概略図を示す。まず、シリコンウェハ1に
ついて説明する。P型(110)面方位のシリコン基板
2にはその一面にN型エピタキシャル層3が形成されて
いる。N型エピタキシャル層3にはP+ 型不純物拡散層
4が形成され、このP+ 型不純物拡散層4が歪みを感知
するためのピエゾ抵抗となる。又、N型エピタキシャル
層3にはN+ 型不純物拡散層5が形成され、このN+
不純物拡散層5によりN型エピタキシャル層3にオーム
性接触がとられる。さらに、N型エピタキシャル層3の
表面にはシリコン酸化膜6が形成されている。P+ 型不
純物拡散層4およびN+ 型不純物拡散層5がアルミ7,
8にてシリコン酸化膜6の表面側に電気的に引き出され
ている。
This embodiment is embodied in a semiconductor pressure sensor using a piezoresistive layer. FIG. 1 shows a schematic view of an electrochemical etching apparatus for forming a diaphragm on a silicon wafer 1. First, the silicon wafer 1 will be described. An N type epitaxial layer 3 is formed on one surface of a P type (110) plane oriented silicon substrate 2. The N-type epitaxial layer 3 is formed a P + -type impurity diffusion layer 4, the P + -type impurity diffusion layer 4 is piezoresistive for sensing distortion. Further, the N + type impurity diffusion layer 5 is formed in the N type epitaxial layer 3, and the N + type impurity diffusion layer 5 makes ohmic contact with the N type epitaxial layer 3. Furthermore, a silicon oxide film 6 is formed on the surface of the N-type epitaxial layer 3. The P + -type impurity diffusion layer 4 and the N + -type impurity diffusion layer 5 are made of aluminum 7,
At 8, the surface of the silicon oxide film 6 is electrically extracted.

【0018】又、シリコン基板2におけるN型エピタキ
シャル層3の無い面には、ダイヤフラムを形成しない領
域にマスク材9が形成されている。このようなシリコン
ウェハ1が用意されている。そして、このシリコンウェ
ハ1は白金電極12を挟んだ状態にてセラミックス製支
持基板11に固定されている。シリコンウェハ1のエッ
チングを行わない面(N型エピタキシャル層3形成面)
は樹脂ワックス10にて保護されている。又、白金電極
12はアルミ8と接触している。即ち、白金電極12は
アルミ8およびN+ 型不純物拡散層5を介してN型エピ
タキシャル層3と電気的接触がとられ、電気化学ストッ
プエッチングが行われるようになっている。
On the surface of the silicon substrate 2 where the N-type epitaxial layer 3 is not formed, a mask material 9 is formed in a region where the diaphragm is not formed. Such a silicon wafer 1 is prepared. The silicon wafer 1 is fixed to the ceramic support substrate 11 with the platinum electrode 12 sandwiched therebetween. Surface of silicon wafer 1 not etched (N-type epitaxial layer 3 formation surface)
Is protected by a resin wax 10. The platinum electrode 12 is in contact with the aluminum 8. That is, the platinum electrode 12 is brought into electrical contact with the N-type epitaxial layer 3 through the aluminum 8 and the N + -type impurity diffusion layer 5, and electrochemical stop etching is performed.

【0019】一方、容器13内にはアルカリ異方性エッ
チング液としてのKOH水溶液(33wt%,82℃)
14が満たされている。容器13内のKOH水溶液14
には、前述したシリコンウェハ1が浸漬されるととも
に、このシリコンウェハ1と対向するように白金電極板
15が配置されている。
On the other hand, in the container 13, a KOH aqueous solution (33 wt%, 82 ° C.) as an alkali anisotropic etching solution is used.
14 are filled. KOH aqueous solution 14 in container 13
The above-mentioned silicon wafer 1 is dipped in and the platinum electrode plate 15 is arranged so as to face the silicon wafer 1.

【0020】そして、シリコンウェハ1の白金電極12
と白金電極板15との間に、定電圧電源(2ボルト)1
6と電流計17と接点18とが直列接続されている。
又、コントローラ19には開始スイッチ20と電流計1
7と接点18とが接続されている。そして、接点18の
閉路により定電圧電源(2ボルト)16にてシリコンウ
ェハ1と白金電極板15とに電位差が加えられる。この
とき、電流計17によりシリコンウェハ1から白金電極
板15へ流れる電流が検出される。コントローラ19は
開始スイッチ20からの信号によりエッチングの開始を
検知するととともに電流計17からの信号により通電電
流を検知する。さらに、コントローラ19は接点18を
開閉駆動するようになっている。コントローラ19はマ
イコンを中心に構成されている。
Then, the platinum electrode 12 of the silicon wafer 1
Between the platinum electrode plate 15 and the platinum electrode plate 15 (2V)
6, the ammeter 17, and the contact 18 are connected in series.
Further, the controller 19 includes a start switch 20 and an ammeter 1.
7 and the contact 18 are connected. Then, by closing the contact 18, a potential difference is applied between the silicon wafer 1 and the platinum electrode plate 15 by the constant voltage power supply (2 volts) 16. At this time, the ammeter 17 detects the current flowing from the silicon wafer 1 to the platinum electrode plate 15. The controller 19 detects the start of etching by the signal from the start switch 20 and also detects the energizing current by the signal from the ammeter 17. Further, the controller 19 drives the contacts 18 to open and close. The controller 19 is mainly composed of a microcomputer.

【0021】コントローラ19は、図2,3の処理を実
行する。この処理を図4のタイムチャートに基づき説明
する。尚、図4の縦軸は通電電流値および接点18の開
閉状態をとっている。
The controller 19 executes the processing shown in FIGS. This processing will be described based on the time chart of FIG. The vertical axis in FIG. 4 represents the current value and the open / closed state of the contact 18.

【0022】まず、コントローラ19は、開始スイッチ
20からエッチング開始信号を入力すると、図2の処理
を起動する。コントローラ19は、ステップ101で接
点18を閉じ、ステップ102でフラグF1およびF2
を「0」にする。さらに、コントローラ19は、ステッ
プ103で電流計17による今回の電流値Ii を読み込
み、ステップ104で今回の電流値Ii と前回の電流値
i-1 の差ΔIi (=Ii −Ii-1 )を算出する。
First, when the etching start signal is input from the start switch 20, the controller 19 activates the process shown in FIG. The controller 19 closes the contact 18 in step 101, and in steps 102, flags F1 and F2.
To "0". Further, the controller 19 reads the current value I i from the ammeter 17 in step 103, and in step 104 the difference ΔI i (= I i −I) between the current value I i and the previous current value I i-1. i-1 ) is calculated.

【0023】そして、コントローラ19は、ステップ1
05で通電電流の変化率ΔIi が正から負に反転したか
否か判定する。即ち、図4で通電電流値がピーク(図4
でtp のタイミング)となったか否か判断する。コント
ローラ19は、通電電流の変化率ΔIi が正から負に反
転していないとステップ103に戻り、通電電流の変化
率ΔIi が正から負に反転するとステップ106でフラ
グF1を「1」に設定する。
Then, the controller 19 executes the step 1
At 05, it is determined whether the rate of change ΔI i of the energizing current is inverted from positive to negative. That is, in FIG.
Then, it is judged whether or not the timing (tp timing) has come. The controller 19, when the change rate [Delta] I i of the electric current is not inverted from positive to negative the process returns to step 103, the flag F1 in step 106 if the rate of change [Delta] I i of the electric current is inverted from positive to negative to "1" Set.

【0024】又、コントローラ19は、所定時間毎に図
3の割り込み処理を実行する。コントローラ19はステ
ップ201でフラグF2が「0」か否か判定し、当初F
2=0なので、ステップ202に移行する。コントロー
ラ19はステップ202でフラグF1が「1」か否か判
定し、当初F1=0なのでリターンする。
Further, the controller 19 executes the interrupt processing of FIG. 3 every predetermined time. The controller 19 determines in step 201 whether or not the flag F2 is "0", and initially F
Since 2 = 0, the process proceeds to step 202. The controller 19 determines in step 202 whether or not the flag F1 is "1", and initially F1 = 0, so the process returns.

【0025】そして、コントローラ19は通電電流値が
ピーク(図4でtp のタイミング)となりF1=1とな
ると、ステップ202からステップ203に移行する。
そして、コントローラ19はステップ203で通電電流
の変化率ΔIi が「0」になったか否か判定し、図4で
のtp 〜t2 の期間ではΔIi が負となりΔIi ≠0な
のでリターンする。
Then, the controller 19 shifts from step 202 to step 203 when the energization current value reaches a peak (timing of tp in FIG. 4) and F1 = 1.
Then, the controller 19 determines whether the rate of change [Delta] I i of the electric current in step 203 becomes "0," and returns since [Delta] I i ≠ 0 becomes [Delta] I i is negative, during a period tp -t2 in Fig.

【0026】その後、コントローラ19は通電電流の変
化率ΔIi が「0」になると(図4でt2 のタイミン
グ)、ステップ204でフラグF2を「1」に設定す
る。さらに、コントローラ19はステップ205でタイ
マをスタートさせ、このタイマによる通電電流の変化率
ΔIi が「0」になってからの時間が所定時間T(本実
施例では、10分)が経過したか否か判定する。コント
ローラ19は当初はタイマによる時間が所定時間T、経
過していないのでリターンする。次回以後の処理におい
てはF2=1となっているので、ステップ201→20
5と進む。
After that, the controller 19 sets the flag F2 to "1" at step 204 when the rate of change ΔI i of the energizing current becomes "0" (timing t2 in FIG. 4). Further, the controller 19 starts a timer in step 205, and whether a predetermined time T (10 minutes in this embodiment) has elapsed since the rate of change ΔI i of the energizing current by this timer became “0”. Determine whether or not. Initially, the controller 19 returns because the timer has not elapsed the predetermined time T. In the subsequent processing, F2 = 1, so step 201 → 20.
Go to 5.

【0027】そして、ステップ205において所定時間
Tが経過すると(図4のt3のタイミング)、コントロ
ーラ19はステップ206に移行して図1の接点18を
開け通電を終了する。この通電終了に伴い直ちにKOH
水溶液14からシリコンウェハ1を取り出して同シリコ
ンウェハ1を水洗する。これにより、電気化学エッチン
グが終了する。
When the predetermined time T has elapsed in step 205 (timing t3 in FIG. 4), the controller 19 proceeds to step 206 to open the contact 18 in FIG. Immediately upon completion of this energization, KOH
The silicon wafer 1 is taken out of the aqueous solution 14 and washed with water. This completes the electrochemical etching.

【0028】図4の通電電流値の挙動について説明する
と、通電開始後の第1領域ではKOHとシリコンとの
化学反応によりP型シリコン基板2のエッチングが進行
する。これは、電圧がアルミ8に供給されているが、P
型シリコン基板2とN型エピタキシャル層3とによって
形成されるPN接合によってシリコンウェハ1へ電流が
供給されないためである。次の第2領域ではピーク電
流をもつとともに、同領域では、P型シリコン基板2
の電気化学反応により陽極酸化が進行する。これは、シ
リコン基板2がエッチングされ、PN空乏層がKOH水
溶液14に接触することにより電流が流れ、シリコンが
酸化されるためである。さらに、第2領域で緩やかな
ピークをもつのは、シリコンウェハ1の厚みの面分布
(厚みのバラツキ)によるものである。
The behavior of the energizing current value of FIG. 4 will be described. In the first region after the energization is started, the P-type silicon substrate 2 is etched by the chemical reaction between KOH and silicon. This is because the voltage is supplied to aluminum 8, but P
This is because no current is supplied to the silicon wafer 1 by the PN junction formed by the type silicon substrate 2 and the N type epitaxial layer 3. In the second region, which has a peak current, in the same region, the P-type silicon substrate 2 is used.
Anodic oxidation progresses by the electrochemical reaction of. This is because the silicon substrate 2 is etched and the PN depletion layer comes into contact with the KOH aqueous solution 14, so that a current flows and the silicon is oxidized. Further, the gentle peak in the second region is due to the surface distribution (thickness variation) of the thickness of the silicon wafer 1.

【0029】次の第3領域におけるt2のタイミング
では、陽極酸化膜もエッチング速度が遅いとはいえエッ
チングされるため、陽極酸化膜のエッチングと生成とが
平衡となる。この時点では、図5に示すように、エッチ
ング面に凹凸が形成されている。さらに、本実施例で
は、このt2の時点よりもさらに10分、KOH水溶液
中で電圧印加を継続してオーバエッチングを行ってい
る。その結果、図6,7に示すように、エッチング面に
形成された凹凸における凸部の傾斜が緩やかになりダイ
ヤフラムのエッチング面が徐々に平滑となる。この状態
変化はエッチング部の断面写真により確認している。
At the timing of t2 in the next third region, the anodic oxide film is also etched even though the etching rate is slow, so that etching and generation of the anodic oxide film are in equilibrium. At this point, as shown in FIG. 5, irregularities are formed on the etching surface. Further, in this embodiment, overetching is performed by continuing voltage application in the KOH aqueous solution for 10 minutes after the time t2. As a result, as shown in FIGS. 6 and 7, the slope of the convex portion in the unevenness formed on the etching surface becomes gentle, and the etching surface of the diaphragm gradually becomes smooth. This state change is confirmed by a cross-sectional photograph of the etched part.

【0030】これは、次に述べる現象(メカニズム)に
よるものと考えられる。図5に示すように、エッチング
面には凹凸が形成されるが、凸部の陽極酸化膜と凹部の
陽極酸化膜との膜質が異なり、凹部の陽極酸化膜のエッ
チング速度よりも凸部の陽極酸化膜のエッチング速度の
方が速くなっている。そのために、凸部の陽極酸化膜の
エッチングが進み凸部のシリコンが露出してエッチング
が進行するためであろうと考えられる。
It is considered that this is due to the phenomenon (mechanism) described below. As shown in FIG. 5, unevenness is formed on the etching surface, but the film quality of the anodic oxide film on the convex portion is different from that of the anodic oxide film on the concave portion. The etching rate of the oxide film is faster. It is considered that this is because etching of the anodic oxide film on the convex portion progresses and silicon of the convex portion is exposed and etching progresses.

【0031】このようにして図4の第2領域での通電
電流値のピーク後において第3領域での陽極酸化膜に
よる平衡電流への変曲点(t2のタイミング)からオー
バエッチングを行い、所定時間T(=10分)が経過し
た時がエッチング終了時点となる。
In this way, after the peak of the energization current value in the second region of FIG. 4, overetching is performed from the inflection point (timing of t2) to the equilibrium current by the anodic oxide film in the third region, and a predetermined value is obtained. When the time T (= 10 minutes) has elapsed, the etching is completed.

【0032】図8には、オーバエッチング時間とエッチ
ング面粗さの関係を示す。オーバエッチングを行わない
と、5μmの粗さが存在したが、オーバエッチングを5
分以上行うと2μm以下の粗さとなり、さらに、10分
以上行うと1μm以下の粗さとなる。このオーバエッチ
ング時間は、本実施例では10分としたが、5分以上、
好ましくは10〜60分の範囲で行うのとよい。
FIG. 8 shows the relationship between the over-etching time and the etching surface roughness. Without overetching, there was a roughness of 5 μm, but overetching was 5
If it is performed for more than 10 minutes, the roughness becomes 2 μm or less, and if it is performed for 10 minutes or more, the roughness becomes 1 μm or less. This over-etching time is 10 minutes in this embodiment, but 5 minutes or more,
It is preferable to perform the treatment for 10 to 60 minutes.

【0033】又、KOHによる異方性エッチングでは、
KOH水溶液の濃度や温度やシリコンウェハの不純物濃
度等によりエッチング面の粗さは変化してしまいエッチ
ング面の平滑化を行うための管理が難しかったが、本実
施例ではオーバエッチング時間の設定のみでエッチング
面の一定の粗さ以下の平滑化を行うことができる。換言
すれば、KOH水溶液の濃度や温度やシリコンウェハの
不純物濃度等の影響を受けることなく、エッチング面が
平滑となるのでKOH水溶液の管理を行いやすい。つま
り、KOH水溶液は33wt%,82℃でなくてもよ
い。
In the anisotropic etching with KOH,
The roughness of the etching surface changes depending on the concentration and temperature of the KOH aqueous solution, the impurity concentration of the silicon wafer, and the like, which makes it difficult to control the smoothing of the etching surface. However, in this embodiment, it is only necessary to set the overetching time. It is possible to smooth the etched surface to a certain roughness or less. In other words, the KOH aqueous solution can be easily managed because the etching surface becomes smooth without being affected by the concentration and temperature of the KOH aqueous solution, the impurity concentration of the silicon wafer, and the like. That is, the KOH aqueous solution may not be 33 wt% and 82 ° C.

【0034】さらに、ダイヤフラム厚は、図7に示すよ
うに、(N型エピタキシャル層3の厚さ+P型シリコン
基板2側に延びる空乏層の厚さ)にて決定されるので、
N型エピタキシャル層3の厚さ及び不純物濃度が規定さ
れれば印加電圧値を調整することによりダイヤフラム厚
を調整することができる。
Further, the diaphragm thickness is determined by (thickness of the N-type epitaxial layer 3 + thickness of the depletion layer extending to the P-type silicon substrate 2 side) as shown in FIG.
If the thickness and impurity concentration of the N-type epitaxial layer 3 are specified, the diaphragm thickness can be adjusted by adjusting the applied voltage value.

【0035】尚、エッチング開口面積が変化すれば、図
4の第1領域と第2領域の電流値は変化するが、電
流とエッチング時間との関係における波形は変化しな
い。よって、図4におけるt2、即ち、ΔI/Δt=0
となったときを検知してオーバエッチング時間Tを設定
すればシリコンウェハ面内に均一に平滑なエッチング面
が得られる。
If the etching opening area changes, the current values in the first region and the second region in FIG. 4 change, but the waveform in the relationship between the current and the etching time does not change. Therefore, t2 in FIG. 4, that is, ΔI / Δt = 0
When the overetching time T is set by detecting when the above condition occurs, a uniformly smooth etched surface can be obtained within the silicon wafer surface.

【0036】このようにしてダイヤフラムが形成された
半導体圧力センサにおいては、ダイヤフラム面が平滑で
あるため圧力とセンサ出力との間の直線性に優れたもの
となる。つまり、エッチング面に粗さが存在するとダイ
ヤフラム厚が均一でないため圧力分布にバラツキが生じ
圧力とセンサ出力との間の直線性が悪くなる。
In the semiconductor pressure sensor in which the diaphragm is formed in this manner, the diaphragm surface is smooth, so that the linearity between the pressure and the sensor output is excellent. In other words, if the etching surface has roughness, the diaphragm thickness is not uniform, so that the pressure distribution varies and the linearity between the pressure and the sensor output deteriorates.

【0037】このように本実施例では、PN接合を有す
る(110)面のシリコンウェハ1をKOH水溶液を用
いて電気化学エッチングするに際し、PN接合を形成す
る一方の面からエッチングを開始し、PN接合部におけ
るエッチング面上での陽極酸化膜形成とその酸化膜エッ
チングとが平衡状態となった時点(図4のt2のタイミ
ング)から所定時間T(10分)が経過した時に電圧印
加を終了させるようにした。その結果、PN接合部にお
けるエッチング面での陽極酸化膜形成とその酸化膜エッ
チングとが平衡状態となった時点では、エッチング面に
凹凸があるが、その後の電圧印加によりエッチング面が
平坦化される。このように、日本電装公開技報88−0
02のようにSP−SiO2 膜を設けることなく、電気
化学エッチングを用いて、(110)面のシリコンにお
けるエッチング面を容易に平坦化できることとなる。
As described above, in this embodiment, when the (110) -faced silicon wafer 1 having the PN junction is electrochemically etched using the KOH aqueous solution, the etching is started from one face forming the PN junction, and the PN junction is formed. The voltage application is terminated when a predetermined time T (10 minutes) elapses from the time when the formation of the anodic oxide film on the etching surface of the junction and the etching of the oxide film are in equilibrium (timing t2 in FIG. 4). I did it. As a result, when the formation of the anodic oxide film on the etching surface of the PN junction and the etching of the oxide film are in an equilibrium state, the etching surface has irregularities, but the etching surface is flattened by the subsequent voltage application. . In this way, Nippon Denso Public Technical Report 88-0
It is possible to easily flatten the etched surface of the silicon of the (110) plane by using electrochemical etching without providing the SP-SiO 2 film as in 02.

【0038】又、平衡状態となった時点は、通電電流を
検出してその電流値のピーク後の一定電流への変曲点と
したので、正確に平衡状態となった時点を検出できる。
さらに、所定時間T(オーバエッチング時間)を5分以
上としたので確実にエッチング面の表面粗さを2μm以
下に平坦化することができる。
Further, since the time point when the equilibrium state is reached is the inflection point to the constant current after the peak of the current value is detected by the energization current, the time point when the equilibrium state is reached can be accurately detected.
Further, since the predetermined time T (overetching time) is set to 5 minutes or more, the surface roughness of the etching surface can be surely flattened to 2 μm or less.

【0039】次に、本実施例の応用例を説明する。図2
でのステップ106において、所定時間To(図4に示
す)が経過したか否か判断して通電電流のピーク時点か
らTo経過後に電圧印加を終了してもよい。つまり、通
電電流ピーク後の一定電流への変曲点となる時間Taを
予め実験的に求めておき、ピーク電流検出後の所定時間
Taが経過した時を変曲点とみなす。そして、通電電流
ピーク後において時間To(=Ta+T)が経過したと
き電圧印加を終了する。
Next, an application example of this embodiment will be described. Figure 2
In step 106, the voltage application may be terminated after the elapse of To from the peak time of the energizing current by judging whether the predetermined time To (shown in FIG. 4) has elapsed. That is, the time Ta that is an inflection point to a constant current after the energization current peak is experimentally obtained in advance, and the time when the predetermined time Ta after the peak current is detected is regarded as the inflection point. Then, when the time To (= Ta + T) elapses after the energization current peak, the voltage application is terminated.

【0040】このようにすることにより、通電電流ピー
ク後の一定電流への変曲点を検出する必要がないため、
コントローラ19での演算処理を軽減できる。即ち、図
3のステップ203における一定電流への変曲点検出処
理が不要となるとともにフラグF1,F2も不要とな
り、コントローラ19の演算負荷を軽減することができ
る。 (第2実施例)次に、第2実施例を第1実施例との相違
点を中心に説明する。
By doing so, it is not necessary to detect an inflection point to a constant current after the energization current peak.
The calculation processing in the controller 19 can be reduced. That is, the inflection point detection processing to the constant current in step 203 of FIG. 3 is not necessary, and the flags F1 and F2 are also unnecessary, and the calculation load of the controller 19 can be reduced. (Second Embodiment) Next, the second embodiment will be described focusing on the differences from the first embodiment.

【0041】本実施例ではオーバエッチングの際の電圧
印加方法としてパルス電圧を印加している。以下、図
9,10を用いて説明する。図9は第1実施例の図4に
対応するものであり、図10は第1実施例の図3に対応
するものである。
In this embodiment, a pulse voltage is applied as a voltage application method during overetching. This will be described below with reference to FIGS. FIG. 9 corresponds to FIG. 4 of the first embodiment, and FIG. 10 corresponds to FIG. 3 of the first embodiment.

【0042】図10において、コントローラ19はステ
ップ203において陽極酸化膜形成と陽極酸化膜エッチ
ングとが平衡状態となると、ステップ204,205を
経てステップ207に移行する。コントローラ19はス
テップ207で接点18の開閉動作モードを設定する。
この開閉動作モードにおいては、コントローラ19は図
9に示すように、接点18を開閉動作する。このときの
接点18の開時間txと閉時間ty とは共に2.5秒で
あり、周期tz は5秒である。
In FIG. 10, when the anodic oxide film formation and the anodic oxide film etching reach an equilibrium state in step 203, the controller 19 proceeds to step 207 via steps 204 and 205. The controller 19 sets the opening / closing operation mode of the contact 18 in step 207.
In this opening / closing operation mode, the controller 19 opens / closes the contact 18, as shown in FIG. At this time, the opening time tx and the closing time ty of the contact 18 are both 2.5 seconds, and the cycle tz is 5 seconds.

【0043】このようにすると、図11(a)に示すよ
うに、エッチング面に三角形状の凹凸があり、陽極酸化
膜形成と陽極酸化膜エッチングとが平衡状態となった時
点では図11(b)に示すようにエッチング面における
三角形状の凹凸上に酸化膜が形成されている。そして、
接点18の開時間tx においては図11(c)に示すよ
うに、KOH水溶液により凸部上の陽極酸化膜のみが除
去され凸部のシリコンが露出し、図11(d)に示すよ
うに、露出した凸部のシリコンがエッチングされる。
又、接点18の閉時間ty には凸部,凹部とも陽極酸化
膜が形成される。
By doing so, as shown in FIG. 11A, the etching surface has triangular irregularities, and when the anodic oxide film formation and the anodic oxide film etching are in an equilibrium state, FIG. ), An oxide film is formed on the triangular irregularities on the etched surface. And
At the opening time tx of the contact 18, as shown in FIG. 11 (c), only the anodic oxide film on the convex portion is removed by the KOH aqueous solution to expose the silicon of the convex portion, and as shown in FIG. 11 (d), The exposed convex silicon is etched.
Further, an anodic oxide film is formed on both the convex portion and the concave portion during the closing time ty of the contact 18.

【0044】この動作の繰り返しにより、図11(e)
に示すように、平滑なエッチング面が得られる。このよ
うにオーバエッチングの際に接点18を開閉操作するこ
とにより、第1実施例のように接点18を閉じたままの
状態よりも速くエッチング面を平坦化することができ
る。即ち、第1実施例ではオーバエッチング時間Tを1
0分としていたが、本実施例では5分としている。
By repeating this operation, as shown in FIG.
As shown in, a smooth etching surface is obtained. By opening / closing the contact 18 during the over-etching as described above, the etching surface can be flattened faster than in the state where the contact 18 is kept closed as in the first embodiment. That is, in the first embodiment, the overetching time T is set to 1
Although it was set to 0 minutes, it is set to 5 minutes in this embodiment.

【0045】ここで、なぜ、このようにオーバエッチン
グの際の印加電圧としてパルス波を用いるとエッチング
面の凸部のみが選択的にエッチングされるかについて述
べる。陽極酸化膜形成と陽極酸化膜エッチングとが平衡
状態となった時点での陽極酸化膜(厚さ10Å程度)が
電圧印加を行わない状態においてKOH水溶液によって
全て除去されるのに要する時間をtとすれば、t/2程
度を接点18の開状態とすることによりエッチング面で
の凸部の陽極酸化膜を選択的にエッチングできる。つま
り、凸部の陽極酸化膜と凹部の陽極酸化膜との膜質が異
なり凹部の陽極酸化膜に比べ凸部の陽極酸化膜の方がエ
ッチング速度が速い。そのため、接点18の開時間tx
(電圧を印加しない時)には、エッチング速度が速い陽
極酸化膜を有する凸部がKOH水溶液により選択的にエ
ッチングされると考えられる。
Here, the reason why only the convex portion of the etching surface is selectively etched by using the pulse wave as the applied voltage during the over-etching will be described. When the anodic oxide film formation and anodic oxide film etching are in equilibrium, the time required for the anodic oxide film (thickness of about 10 Å) to be completely removed by the KOH aqueous solution in a state where no voltage is applied is t. Then, by opening the contact 18 at about t / 2, the anodic oxide film on the convex portion on the etching surface can be selectively etched. That is, the film quality of the anodic oxide film on the convex portion is different from that of the anodic oxide film on the concave portion, and the anodic oxide film on the convex portion has a higher etching rate than the anodic oxide film on the concave portion. Therefore, the contact opening time tx
It is considered that (when no voltage is applied), the protrusion having the anodic oxide film having a high etching rate is selectively etched by the KOH aqueous solution.

【0046】このように本実施例では、陽極酸化膜形成
と陽極酸化膜エッチングとが平衡状態となった時点(図
9のt2のタイミング)から所定の時間Tにおける電圧
印加としてパルス波(交流波)を加えるようにした。よ
って、エッチング面での平坦化が促進される。即ち、エ
ッチング面の凸部の陽極酸化膜が選択的にエッチングさ
れ、凸部のシリコンが除去される。その結果、第1実施
例のようにオーバエッチングの際に一定電圧を連続して
印加する場合に比べ、エッチング面をより速く平坦化す
ることができる。
As described above, in this embodiment, a pulse wave (AC wave) is applied as voltage application for a predetermined time T from the time when the anodic oxide film formation and the anodic oxide film etching are in equilibrium (timing t2 in FIG. 9). ) Was added. Therefore, flattening on the etching surface is promoted. That is, the anodic oxide film on the convex portion of the etching surface is selectively etched, and the silicon on the convex portion is removed. As a result, the etching surface can be flattened faster than in the case where a constant voltage is continuously applied during overetching as in the first embodiment.

【0047】又、そのパルス波(交流波)の周期tz
を、KOH水溶液によりエッチング面での陽極酸化膜が
完全に除去されるに要する時間としたので、確実に平坦
化を促進させることができる。
Further, the period tz of the pulse wave (AC wave)
Is the time required for the anodic oxide film on the etching surface to be completely removed by the KOH aqueous solution, so that planarization can be reliably promoted.

【0048】次に、この第2実施例の応用例を図12,
13に示す。陽極酸化膜形成と陽極酸化膜エッチングと
が平衡状態となった後のオーバエッチングの際に、図1
2に示すように、正弦波を印加する。つまり、図13に
示すように、定電圧電源(2ボルト)16と正弦波発生
電源21とを並列に接続しておき、コントローラ19が
オーバエッチング時には切替えスイッチ22を切り替え
てそれまでの定電圧供給状態から正弦波供給状態に切り
替える。
Next, an application example of this second embodiment is shown in FIG.
13 shows. During overetching after the anodic oxide film formation and the anodic oxide film etching are in equilibrium, FIG.
As shown in 2, a sine wave is applied. That is, as shown in FIG. 13, the constant voltage power supply (2 volts) 16 and the sine wave generating power supply 21 are connected in parallel, and the controller 19 switches the changeover switch 22 during overetching to supply the constant voltage until then. Switch from the state to the sine wave supply state.

【0049】又、オーバーエッチング時に加える電圧と
して正弦波の他にも、のこぎり波や三角波でもよい。
尚、この発明は上記各実施例に限定されるものではな
く、例えば、エッチング液はKOH水溶液に限ることは
なく、水酸化テトラメチルアンモニウム水溶液(TMA
H:(CH3 4 NOH)やエチレンジアミン等の他の
アルカリ異方性エッチング液でもよい。
In addition to the sine wave, a sawtooth wave or a triangular wave may be used as the voltage applied during overetching.
The present invention is not limited to the above-described embodiments, and for example, the etching solution is not limited to the KOH aqueous solution, and the tetramethylammonium hydroxide aqueous solution (TMA) is used.
Other alkaline anisotropic etching solutions such as H: (CH 3 ) 4 NOH) and ethylenediamine may be used.

【0050】又、印加電圧は上記各実施例では2ボルト
であったが、0.7ボルト以上であればよい。さらに、
上記各実施例では半導体圧力センサのダイヤフラムを形
成する場合について説明したが、半導体加速度センサの
薄肉部(梁部)を形成する場合等に用いることができ
る。
Although the applied voltage is 2 volts in the above-mentioned embodiments, it may be 0.7 volts or more. further,
In each of the above-described embodiments, the case where the diaphragm of the semiconductor pressure sensor is formed has been described, but it can be used when forming the thin portion (beam portion) of the semiconductor acceleration sensor.

【0051】[0051]

【発明の効果】以上詳述したように請求項1に記載の発
明によれば、(110)面のシリコンにおけるエッチン
グ面を容易に平坦化できる。又、請求項2に記載の発明
によれば、請求項1に記載の発明の効果に加え、正確に
平衡状態となった時点を検出できる。さらに、請求項3
に記載の発明によれば、請求項2に記載の発明の効果に
加え、一定電流への変曲点を検出する必要がないので処
理を軽減できる。さらには、請求項4に記載の発明によ
れば、請求項1に記載の発明の効果に加え、エッチング
面の表面粗さを2μm以下にすることが可能となる。
又、請求項5に記載の発明によれば、エッチング面をよ
り速く平坦化することができる。さらに、請求項6に記
載の発明によれば、請求項5に記載の発明の効果に加
え、確実に平坦化を促進させることができる。
As described above in detail, according to the first aspect of the invention, the etching surface of the (110) plane of silicon can be easily flattened. According to the invention described in claim 2, in addition to the effect of the invention described in claim 1, it is possible to accurately detect the time point when the equilibrium state is reached. Further, claim 3
According to the invention described in (1), in addition to the effect of the invention described in (2), it is not necessary to detect an inflection point to a constant current, so that the processing can be reduced. Further, according to the invention described in claim 4, in addition to the effect of the invention described in claim 1, the surface roughness of the etching surface can be set to 2 μm or less.
Further, according to the invention described in claim 5, it is possible to more quickly flatten et etching surface. Further, according to the invention described in claim 6, in addition to the effect of the invention described in claim 5, it is possible to surely promote the flattening.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施例の電気化学エッチング装置の概略図であ
る。
FIG. 1 is a schematic view of an electrochemical etching apparatus of an example.

【図2】電気化学エッチング動作を説明するためのフロ
ーチャートである。
FIG. 2 is a flowchart for explaining an electrochemical etching operation.

【図3】電気化学エッチング動作を説明するためのフロ
ーチャートである。
FIG. 3 is a flowchart for explaining an electrochemical etching operation.

【図4】電気化学エッチング動作を説明するためのタイ
ムチャートである。
FIG. 4 is a time chart for explaining an electrochemical etching operation.

【図5】電気化学エッチング動作を説明するための断面
図である。
FIG. 5 is a cross-sectional view for explaining an electrochemical etching operation.

【図6】電気化学エッチング動作を説明するための断面
図である。
FIG. 6 is a cross-sectional view for explaining an electrochemical etching operation.

【図7】電気化学エッチング動作を説明するための断面
図である。
FIG. 7 is a cross-sectional view for explaining an electrochemical etching operation.

【図8】オーバエッチング時間とエッチング面の粗さと
の関係を示すグラフである。
FIG. 8 is a graph showing the relationship between overetching time and roughness of an etched surface.

【図9】第2実施例の電気化学エッチング動作を説明す
るためのタイムチャートである。
FIG. 9 is a time chart for explaining the electrochemical etching operation of the second embodiment.

【図10】第2実施例の電気化学エッチング動作を説明
するためのフローチャートである。
FIG. 10 is a flow chart for explaining the electrochemical etching operation of the second embodiment.

【図11】第2実施例のエッチング面の断面図であっ
て、(a)〜(e)はそのエッチング面の変化を示す断
面図である。
FIG. 11 is a cross-sectional view of the etching surface of the second embodiment, in which (a) to (e) are cross-sectional views showing changes in the etching surface.

【図12】第2実施例の応用例での印加電圧の波形図で
ある。
FIG. 12 is a waveform diagram of an applied voltage in an application example of the second embodiment.

【図13】第2実施例の応用例での電気化学エッチング
装置の概略図である。
FIG. 13 is a schematic diagram of an electrochemical etching apparatus in an application example of the second embodiment.

【符号の説明】[Explanation of symbols]

1 シリコンウェハ 2 P型シリコン基板 3 N型エピタキシャル層 14 アルカリ異方性エッチング液としてのKOH水溶
液 17 電流計
1 Silicon Wafer 2 P-Type Silicon Substrate 3 N-Type Epitaxial Layer 14 KOH Aqueous Solution as Alkaline Anisotropic Etching Solution 17 Ammeter

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−318234(JP,A) 特開 平5−90244(JP,A) 特開 平4−267524(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/306,21/3063,21/308 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP-A-1-318234 (JP, A) JP-A-5-90244 (JP, A) JP-A-4-267524 (JP, A) (58) Field (Int.Cl. 7 , DB name) H01L 21 / 306,21 / 3063,21 / 308

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 PN接合を有する(110)面のシリコ
ン基板をアルカリ異方性エッチング液を用いて電気化学
エッチングするに際し、 PN接合を形成する一方の面からエッチングを開始し、
PN接合部におけるエッチング面上での陽極酸化膜形成
とその酸化膜エッチングとが平衡状態となり前記エッチ
ング面に凹凸が存在する時点から所定時間が経過した時
に電圧印加を終了させるようにしたことを特徴とするシ
リコン基板のエッチング方法。
1. When electrochemically etching a (110) -faced silicon substrate having a PN junction with an alkaline anisotropic etching solution, the etching is started from one face forming the PN junction,
The formation of the anodic oxide film on the etching surface of the PN junction and the etching of the oxide film are in equilibrium, and the etching is performed.
A method for etching a silicon substrate, characterized in that the voltage application is terminated when a predetermined time elapses from the time when there is unevenness on the ring surface .
【請求項2】 前記平衡状態となった時点は、通電電流
を検出してその電流のピーク後の一定電流への変曲点で
ある請求項1に記載のシリコン基板のエッチング方法。
2. The method for etching a silicon substrate according to claim 1, wherein the time when the equilibrium state is reached is an inflection point to a constant current after a current is detected and a peak of the current is detected.
【請求項3】 前記変曲点は、ピーク電流検出後の所定
時間が経過した時であるとみなすものである請求項2に
記載のシリコン基板のエッチング方法。
3. The method for etching a silicon substrate according to claim 2, wherein the inflection point is regarded as a time when a predetermined time has elapsed after the peak current was detected.
【請求項4】 前記所定時間を5分以上とする請求項1
に記載のシリコン基板のエッチング方法。
4. The predetermined time is set to 5 minutes or more.
The method for etching a silicon substrate according to.
【請求項5】 PN接合を有する(110)面のシリコ
ン基板をアルカリ異方性エッチング液を用いて電気化学
エッチングするに際し、 PN接合を形成する一方の面からエッチングを開始し、
PN接合部におけるエッチング面上での陽極酸化膜形成
とその酸化膜エッチングとが平衡状態となった時点から
所定時間が経過した時に電圧印加を終了させるように
し、 前記平衡状態となった時点から所定時間における電圧印
加は交流波によるものであることを特徴とするシリコン
基板のエッチング方法。
5. A (110) plane silico having a PN junction.
Electrolyte substrate using alkaline anisotropic etching solution
When etching , start the etching from one side to form the PN junction,
Anodic oxide film formation on the etching surface in PN junction
And when the oxide film etching is in equilibrium
Stop the voltage application when a predetermined time has passed
And, it features and be Resid silicon substrate etching method in that the voltage applied at a given time from the time when a state of equilibrium is due to the AC waves.
【請求項6】 前記交流波の周期はアルカリ異方性エッ
チング液によりエッチング面での全ての陽極酸化膜が除
去されるに要する時間であることを特徴とする請求項5
に記載のシリコン基板のエッチング方法。
6. The cycle of the alternating current wave is a time required to remove all the anodic oxide film on the etching surface by the alkali anisotropic etching solution.
The method for etching a silicon substrate according to.
JP04283994A 1994-03-14 1994-03-14 Silicon substrate etching method Expired - Lifetime JP3417038B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP04283994A JP3417038B2 (en) 1994-03-14 1994-03-14 Silicon substrate etching method
US08/637,128 US5949118A (en) 1994-03-14 1996-04-24 Etching method for silicon substrates and semiconductor sensor
US09/247,908 US6194236B1 (en) 1994-03-14 1999-02-11 Electrochemical etching method for silicon substrate having PN junction

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04283994A JP3417038B2 (en) 1994-03-14 1994-03-14 Silicon substrate etching method

Publications (2)

Publication Number Publication Date
JPH07249608A JPH07249608A (en) 1995-09-26
JP3417038B2 true JP3417038B2 (en) 2003-06-16

Family

ID=12647159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04283994A Expired - Lifetime JP3417038B2 (en) 1994-03-14 1994-03-14 Silicon substrate etching method

Country Status (1)

Country Link
JP (1) JP3417038B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012206531B4 (en) * 2012-04-17 2015-09-10 Infineon Technologies Ag Method for producing a cavity within a semiconductor substrate

Also Published As

Publication number Publication date
JPH07249608A (en) 1995-09-26

Similar Documents

Publication Publication Date Title
US6194236B1 (en) Electrochemical etching method for silicon substrate having PN junction
JPH0496227A (en) Etching method
JPS6130038A (en) Etching method
JP4148547B2 (en) Manufacturing method of semiconductor device
JP3417038B2 (en) Silicon substrate etching method
US5173149A (en) Method of etching semiconductor substrate
JP3508547B2 (en) Si wafer etching method
JP3509275B2 (en) Method for manufacturing semiconductor device
JPH0273634A (en) Etching method for semiconductor substrate
JP3129851B2 (en) Method for manufacturing semiconductor device
JP3506036B2 (en) Silicon wafer etching method
JPS60154575A (en) Manufacture of semiconductor pressure detecting element
JP3361553B2 (en) Method for manufacturing semiconductor device
JPH03116737A (en) Manufacture of semiconductor device
JPH10340885A (en) Anodizing method for silicon substrate
CN111403273A (en) Wafer thinning process method
JPH11354816A (en) Si diaphragm and method of manufacturing the same
JPH0645617A (en) Manufacture of single-crystal thin-film member
JP2671392B2 (en) Method for manufacturing semiconductor device
JP3947317B2 (en) Anodizing control method and anodizing apparatus
JPH01291429A (en) Electrolytic etching of semiconductor substrate
JP3206360B2 (en) Semiconductor substrate etching method and etching apparatus
JPS62172731A (en) Etching method
JP2004353070A (en) Production method for structure
JPS6130039A (en) Etching method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140411

Year of fee payment: 11

EXPY Cancellation because of completion of term