JP3443066B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3443066B2 JP3443066B2 JP2000067672A JP2000067672A JP3443066B2 JP 3443066 B2 JP3443066 B2 JP 3443066B2 JP 2000067672 A JP2000067672 A JP 2000067672A JP 2000067672 A JP2000067672 A JP 2000067672A JP 3443066 B2 JP3443066 B2 JP 3443066B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- semiconductor device
- lattice constant
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Micromachines (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体層の起立構
造を有する半導体装置およびその製造方法に関する。
造を有する半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】起立構造を有するマイクロ光学ベンチ
が、シリコンを用いたマイクロマシン技術により実現さ
れている。このマイクロマシン技術を用いて、例えば、
レーザ走査ディスプレイのための共振マイクロスキャ
ナ、可動マイクロ反射器、半導体レーザの外部共振器の
ための走査マイクロミラー等を作製することが報告され
ている。
が、シリコンを用いたマイクロマシン技術により実現さ
れている。このマイクロマシン技術を用いて、例えば、
レーザ走査ディスプレイのための共振マイクロスキャ
ナ、可動マイクロ反射器、半導体レーザの外部共振器の
ための走査マイクロミラー等を作製することが報告され
ている。
【０００３】この従来のマイクロマシン技術では、積層
された半導体層の一部をエッチングにより剥離させた
後、剥離した部分をスライドさせて起立させるとともに
ヒンジ部で接合することにより、起立構造を形成してい
る。この起立構造を用いて基板上に所定の角度で起立し
たミラー等が構成される。
された半導体層の一部をエッチングにより剥離させた
後、剥離した部分をスライドさせて起立させるとともに
ヒンジ部で接合することにより、起立構造を形成してい
る。この起立構造を用いて基板上に所定の角度で起立し
たミラー等が構成される。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
マイクロマシン技術を用いて半導体により起立構造を作
製する場合、剥離した半導体層をスライドさせる際に磨
耗が生じる。また、半導体層を所定の位置まで正確にス
ライドさせることは困難である。そのため、起立構造を
構成する各部材の角度および位置を正確に制御すること
が困難であるとともに、作業性が悪い。
マイクロマシン技術を用いて半導体により起立構造を作
製する場合、剥離した半導体層をスライドさせる際に磨
耗が生じる。また、半導体層を所定の位置まで正確にス
ライドさせることは困難である。そのため、起立構造を
構成する各部材の角度および位置を正確に制御すること
が困難であるとともに、作業性が悪い。
【０００５】本発明の目的は、起立構造を構成する各部
材の角度および位置を正確に制御することができるとと
もに半導体層により容易に構成可能な半導体装置および
その製造方法を提供することである。
材の角度および位置を正確に制御することができるとと
もに半導体層により容易に構成可能な半導体装置および
その製造方法を提供することである。
【０００６】
【課題を解決するための手段および発明の効果】第１の
発明に係る半導体層は、基板上に第１の層、第２の層お
よび第３の層が順に形成され、第２の層は、第１の格子
定数を有する第１半導体層と第１の格子定数よりも小さ
い第２の格子定数を有する第２半導体層との積層構造を
含み、第３の層の所定領域の周囲を取り囲む領域のうち
一部領域を除いて第３の層、第２の層および第１の層が
除去されるとともに、所定領域および一部領域における
第１の層が除去され、第１半導体層の第１の格子定数と
第２半導体層の第２の格子定数との差に起因する歪を緩
和するように所定領域の第２の層が一部領域で湾曲した
ものである。
発明に係る半導体層は、基板上に第１の層、第２の層お
よび第３の層が順に形成され、第２の層は、第１の格子
定数を有する第１半導体層と第１の格子定数よりも小さ
い第２の格子定数を有する第２半導体層との積層構造を
含み、第３の層の所定領域の周囲を取り囲む領域のうち
一部領域を除いて第３の層、第２の層および第１の層が
除去されるとともに、所定領域および一部領域における
第１の層が除去され、第１半導体層の第１の格子定数と
第２半導体層の第２の格子定数との差に起因する歪を緩
和するように所定領域の第２の層が一部領域で湾曲した
ものである。
【０００７】本発明に係る半導体装置においては、所定
領域を取り囲む領域のうち一部領域を除いて第３の層、
第２の層および第１の層が除去され、かつ所定領域およ
び一部領域の第１の層が除去されているので、所定領域
内の第２の層が一部領域でのみ周囲の領域につながりつ
つ解放状態となっている。第２の層の第１半導体層の格
子定数が第２半導体層の格子定数よりも大きいため、第
２の層に格子定数の差に起因する歪が発生する。それに
より、歪を緩和するように第２の層が湾曲する。それに
伴って、第２の層上の第３の層が基板に対して所定の角
度で起立する。
領域を取り囲む領域のうち一部領域を除いて第３の層、
第２の層および第１の層が除去され、かつ所定領域およ
び一部領域の第１の層が除去されているので、所定領域
内の第２の層が一部領域でのみ周囲の領域につながりつ
つ解放状態となっている。第２の層の第１半導体層の格
子定数が第２半導体層の格子定数よりも大きいため、第
２の層に格子定数の差に起因する歪が発生する。それに
より、歪を緩和するように第２の層が湾曲する。それに
伴って、第２の層上の第３の層が基板に対して所定の角
度で起立する。
【０００８】このように、第１半導体層および第２半導
体層の格子定数の差に起因する歪を緩和するように第２
の層が自動的に湾曲することにより第３の層が基板に対
して起立している。そのため、第１半導体層および第２
半導体層の組成および厚さを調整することにより第３の
層の角度を容易かつ正確に制御することができる。
体層の格子定数の差に起因する歪を緩和するように第２
の層が自動的に湾曲することにより第３の層が基板に対
して起立している。そのため、第１半導体層および第２
半導体層の組成および厚さを調整することにより第３の
層の角度を容易かつ正確に制御することができる。
【０００９】したがって、起立構造を構成する各部材の
角度および位置を正確に制御することができるととも
に、半導体層により容易に構成可能な半導体装置が実現
される。
角度および位置を正確に制御することができるととも
に、半導体層により容易に構成可能な半導体装置が実現
される。
【００１０】一部領域の第３の層が除去されてもよい。
それにより、第２の層が一部領域で容易に湾曲すること
かできる。
それにより、第２の層が一部領域で容易に湾曲すること
かできる。
【００１１】第３の層は、第２の層の第１半導体層とほ
ぼ等しい格子定数を有する第３半導体層を含んでもよ
い。その場合、第３の層の湾曲が阻止され、基板に対し
て起立した平坦な第３の層が形成される。
ぼ等しい格子定数を有する第３半導体層を含んでもよ
い。その場合、第３の層の湾曲が阻止され、基板に対し
て起立した平坦な第３の層が形成される。
【００１２】所定領域は複数の領域を含み、複数の領域
でそれぞれ湾曲した第２の層上の第３の層が互いに当接
してもよい。この場合、複数の第３の層が互いに当接す
ることにより、各第３の層の角度が規定されるので、第
１半導体層および第２半導体層の組成および厚さを精密
に制御することなく、各第３の層の角度を所望の角度に
正確に設定することができる。
でそれぞれ湾曲した第２の層上の第３の層が互いに当接
してもよい。この場合、複数の第３の層が互いに当接す
ることにより、各第３の層の角度が規定されるので、第
１半導体層および第２半導体層の組成および厚さを精密
に制御することなく、各第３の層の角度を所望の角度に
正確に設定することができる。
【００１３】第３の層は反射膜を含んでもよい。この場
合、基板に対して起立したミラーを構成することができ
る。
合、基板に対して起立したミラーを構成することができ
る。
【００１４】第２の発明に係る半導体装置の製造方法
は、基板上に第１の層を形成するステップと、第１の層
上に、第１の格子定数を有する第１半導体層と第１の格
子定数よりも小さい第２の格子定数を有する第２半導体
層との積層構造を含む第２の層を形成するステップと、
第２の層上に第３の層を形成するステップと、第３の層
の所定領域の周囲を取り囲む領域のうち一部領域を除い
て第３の層、第２の層および第１の層を除去するステッ
プと、所定領域および一部領域における第１の層を選択
的に除去することにより、第１半導体層の第１の格子定
数と第２半導体層の第２の格子定数との差に起因する歪
を緩和するように所定領域の第２の層を一部領域で湾曲
させるステップとを備えたものである。
は、基板上に第１の層を形成するステップと、第１の層
上に、第１の格子定数を有する第１半導体層と第１の格
子定数よりも小さい第２の格子定数を有する第２半導体
層との積層構造を含む第２の層を形成するステップと、
第２の層上に第３の層を形成するステップと、第３の層
の所定領域の周囲を取り囲む領域のうち一部領域を除い
て第３の層、第２の層および第１の層を除去するステッ
プと、所定領域および一部領域における第１の層を選択
的に除去することにより、第１半導体層の第１の格子定
数と第２半導体層の第２の格子定数との差に起因する歪
を緩和するように所定領域の第２の層を一部領域で湾曲
させるステップとを備えたものである。
【００１５】本発明に係る半導体装置の製造方法によれ
ば、所定領域を取り囲む領域のうち一部領域を除いて第
３の層、第２の層および第２の層が除去され、かつ所定
領域および一部領域の第１の層が除去されるので、所定
領域内の第２の層が一部領域でのみ周囲の領域につなが
りつつ解放状態となっている。第２の層の第１半導体層
の格子定数が第２半導体層の格子定数よりも大きいた
め、第２の層に格子定数の差に起因する歪が発生する。
それにより、歪を緩和するように第２の層が湾曲する。
それに伴って、第２の層上の第３の層が基板に対して所
定の角度で起立する。
ば、所定領域を取り囲む領域のうち一部領域を除いて第
３の層、第２の層および第２の層が除去され、かつ所定
領域および一部領域の第１の層が除去されるので、所定
領域内の第２の層が一部領域でのみ周囲の領域につなが
りつつ解放状態となっている。第２の層の第１半導体層
の格子定数が第２半導体層の格子定数よりも大きいた
め、第２の層に格子定数の差に起因する歪が発生する。
それにより、歪を緩和するように第２の層が湾曲する。
それに伴って、第２の層上の第３の層が基板に対して所
定の角度で起立する。
【００１６】このように、第１半導体層および第２半導
体層の格子定数の差に起因する歪を緩和するように第２
の層が自動的に湾曲することにより第３の層が基板に対
して起立する。そのため、第１半導体層および第２半導
体層の組成および厚さを調整することにより第３の層の
角度を容易かつ正確に制御することができる。
体層の格子定数の差に起因する歪を緩和するように第２
の層が自動的に湾曲することにより第３の層が基板に対
して起立する。そのため、第１半導体層および第２半導
体層の組成および厚さを調整することにより第３の層の
角度を容易かつ正確に制御することができる。
【００１７】したがって、起立構造を構成する各部材の
角度および位置を正確に制御することができるととも
に、半導体層により容易に構成可能な半導体装置が実現
される。
角度および位置を正確に制御することができるととも
に、半導体層により容易に構成可能な半導体装置が実現
される。
【００１８】一部領域の第３の層を除去するステップを
さらに備えてもよい。それにより、第２の層が一部領域
で容易に湾曲することができる。
さらに備えてもよい。それにより、第２の層が一部領域
で容易に湾曲することができる。
【００１９】
【発明の実施の形態】図１、図２、図３および図４は本
発明の第１の実施の形態における半導体装置の製造方法
を示す工程図であり、（ａ）は模式的断面図、（ｂ）は
模式的平面図である。この半導体装置は、基板上にほぼ
垂直に起立したミラーを有する反射鏡装置である。
発明の第１の実施の形態における半導体装置の製造方法
を示す工程図であり、（ａ）は模式的断面図、（ｂ）は
模式的平面図である。この半導体装置は、基板上にほぼ
垂直に起立したミラーを有する反射鏡装置である。
【００２０】まず、図１に示すように、ＧａＡｓ基板１
上に、ＡｌＧａＡｓからなる解放層（release 層）２、
歪層（strain層）５および構成要素層（component 層）
６を順にエピタキシャル成長させる。
上に、ＡｌＧａＡｓからなる解放層（release 層）２、
歪層（strain層）５および構成要素層（component 層）
６を順にエピタキシャル成長させる。
【００２１】これらの解放層２、歪層５および構成要素
層６は、ＭＢＥ法（分子線エピタキシャル成長法）、Ｍ
ＯＣＶＤ法（有機金属化学的気相成長法）、ＣＶＤ法
（化学的気相成長法）等のエピタキシャル成長技術を用
いて形成される。
層６は、ＭＢＥ法（分子線エピタキシャル成長法）、Ｍ
ＯＣＶＤ法（有機金属化学的気相成長法）、ＣＶＤ法
（化学的気相成長法）等のエピタキシャル成長技術を用
いて形成される。
【００２２】歪層５は、厚さ数ｎｍ〜数十ｎｍのＩｎＧ
ａＡｓ層３および厚さ数ｎｍ〜数十ｎｍのＧａＡｓ層４
により構成される。ＩｎＧａＡｓ層３の格子定数は、Ｇ
ａＡｓ層４の格子定数よりも大きい。そのため、歪層５
に格子定数の差による歪が発生する。
ａＡｓ層３および厚さ数ｎｍ〜数十ｎｍのＧａＡｓ層４
により構成される。ＩｎＧａＡｓ層３の格子定数は、Ｇ
ａＡｓ層４の格子定数よりも大きい。そのため、歪層５
に格子定数の差による歪が発生する。
【００２３】また、構成要素層６は、ＩｎＧａＡｓ層６
１および分布反射膜（DistributedBragg Reflector:以
下、ＤＢＲ膜と呼ぶ）６２を含む。ＩｎＧａＡｓ層６１
は、後の工程で剥離された構成要素層６の変形を防止す
るために設けられ、歪層５のＩｎＧａＡｓ層３と同じ厚
さおよび同じ組成を有する。ＤＢＲ膜６２は、後述する
ように、ＡｌＧａＡｓとＧａＡｓとの積層構造を有す
る。
１および分布反射膜（DistributedBragg Reflector:以
下、ＤＢＲ膜と呼ぶ）６２を含む。ＩｎＧａＡｓ層６１
は、後の工程で剥離された構成要素層６の変形を防止す
るために設けられ、歪層５のＩｎＧａＡｓ層３と同じ厚
さおよび同じ組成を有する。ＤＢＲ膜６２は、後述する
ように、ＡｌＧａＡｓとＧａＡｓとの積層構造を有す
る。
【００２４】次に、図２に示すように、フォトリソグラ
フィおよびエッチングにより構成要素層６に湾曲領域を
規定する凹部１０を形成する。エッチングとしては、ウ
ェットエッチング法またはＲＩＥ法（反応性イオンエッ
チング法）を用いることができる。
フィおよびエッチングにより構成要素層６に湾曲領域を
規定する凹部１０を形成する。エッチングとしては、ウ
ェットエッチング法またはＲＩＥ法（反応性イオンエッ
チング法）を用いることができる。
【００２５】次に、図３に示すように、フォトリソグラ
フィおよびエッチングにより所定領域を取り囲むように
構成要素層６、歪層５および解放層２を略Ｕ字状に除去
し、溝１１を形成する。それにより、溝１１で取り囲ま
れた構成要素層６ＡのＩｎＧａＡｓ層６１ＡおよびＤＢ
Ｒ膜６２Ａが周囲の構成要素層６ＢのＩｎＧａＡｓ層６
１ＢおよびＤＢＲ膜６２Ｂから分離される。溝１１を含
む領域により分離される領域の幅Ｗは、数十μｍであ
る。この場合にも、エッチングとしてウェットエッチン
グ法またはＲＩＥ法を用いる。
フィおよびエッチングにより所定領域を取り囲むように
構成要素層６、歪層５および解放層２を略Ｕ字状に除去
し、溝１１を形成する。それにより、溝１１で取り囲ま
れた構成要素層６ＡのＩｎＧａＡｓ層６１ＡおよびＤＢ
Ｒ膜６２Ａが周囲の構成要素層６ＢのＩｎＧａＡｓ層６
１ＢおよびＤＢＲ膜６２Ｂから分離される。溝１１を含
む領域により分離される領域の幅Ｗは、数十μｍであ
る。この場合にも、エッチングとしてウェットエッチン
グ法またはＲＩＥ法を用いる。
【００２６】その後、図４に示すように、歪層５下の解
放層２をウェットエッチング法により選択的にエッチン
グする。その結果、歪層５を構成するＩｎＧａＡｓ層３
とＧａＡｓ層４との格子定数の差に起因する歪を緩和す
るように歪層５が凹部１０の下方の領域１２で湾曲す
る。この場合、ＩｎＧａＡｓ層３の厚さ、ＧａＡｓ層４
の厚さおよびＩｎＧａＡｓ層３におけるＩｎ組成比を最
適に選択することにより、構成要素層６ＡをＧａＡｓ基
板１に対して垂直に起立させることができる。
放層２をウェットエッチング法により選択的にエッチン
グする。その結果、歪層５を構成するＩｎＧａＡｓ層３
とＧａＡｓ層４との格子定数の差に起因する歪を緩和す
るように歪層５が凹部１０の下方の領域１２で湾曲す
る。この場合、ＩｎＧａＡｓ層３の厚さ、ＧａＡｓ層４
の厚さおよびＩｎＧａＡｓ層３におけるＩｎ組成比を最
適に選択することにより、構成要素層６ＡをＧａＡｓ基
板１に対して垂直に起立させることができる。
【００２７】例えば、ＩｎＧａＡｓ層３の厚さを１０ｎ
ｍとし、ＧａＡｓ層４の厚さを１０ｎｍとする。また、
ＩｎＧａＡｓ層３の組成ＩｎX Ｇａ1-X ＡｓにおけるＩ
ｎ組成比Ｘを０．２とすると、歪層５がＧａＡｓ基板１
に対して垂直に起立する。
ｍとし、ＧａＡｓ層４の厚さを１０ｎｍとする。また、
ＩｎＧａＡｓ層３の組成ＩｎX Ｇａ1-X ＡｓにおけるＩ
ｎ組成比Ｘを０．２とすると、歪層５がＧａＡｓ基板１
に対して垂直に起立する。
【００２８】なお、ＩｎＧａＡｓ層３におけるＩｎ組成
比を変化させることにより、ＩｎＧａＡｓとＧａＡｓと
の格子定数の差を約７％まで変化させることができる。
比を変化させることにより、ＩｎＧａＡｓとＧａＡｓと
の格子定数の差を約７％まで変化させることができる。
【００２９】ＩｎＧａＡｓ層３の厚さｔ１、ＧａＡｓ層
４の厚さｔ２、ＩｎＧａＡｓ層３におけるＩｎ組成比Ｘ
および歪層５の曲率半径Ｒとの間には、次の関係があ
る。
４の厚さｔ２、ＩｎＧａＡｓ層３におけるＩｎ組成比Ｘ
および歪層５の曲率半径Ｒとの間には、次の関係があ
る。
【００３０】Ｒ＝（ａ／Δａ）・（ｄ／２）
ここで、ａはＧａＡｓの格子定数であり、５．６５３３
Åである。また、ΔａはＩｎX Ｇａ1-X Ａｓの格子定数
とＧａＡｓの格子定数との差である。Ｉｎ0.2Ｇａ0.8
Ａｓの格子定数は５．７３４３Åである。また、ｄはＩ
ｎＧａＡｓ層３の厚さｔ１およびＧａＡｓ層４の厚さｔ
２の合計である。ｔ１＝ｔ２＝１０［ｎｍ］の場合、ｄ
＝２０［ｎｍ］となる。本例では、Ｒ＝０．６９８［μ
ｍ］となる。
Åである。また、ΔａはＩｎX Ｇａ1-X Ａｓの格子定数
とＧａＡｓの格子定数との差である。Ｉｎ0.2Ｇａ0.8
Ａｓの格子定数は５．７３４３Åである。また、ｄはＩ
ｎＧａＡｓ層３の厚さｔ１およびＧａＡｓ層４の厚さｔ
２の合計である。ｔ１＝ｔ２＝１０［ｎｍ］の場合、ｄ
＝２０［ｎｍ］となる。本例では、Ｒ＝０．６９８［μ
ｍ］となる。
【００３１】図５は図１〜図４の半導体装置におけるＤ
ＢＲ膜６２の詳細な構成を示す模式的断面図である。
ＢＲ膜６２の詳細な構成を示す模式的断面図である。
【００３２】図５に示すように、ＤＢＲ膜６２は、複数
のＡｌＧａＡｓ層６２ａと複数のＧａＡｓ層６２ｂとが
交互に積層されてなる積層構造を有する。ＡｌＧａＡｓ
層６２ａおよびＧａＡｓ層６２ｂの周期は４〜２０であ
る。
のＡｌＧａＡｓ層６２ａと複数のＧａＡｓ層６２ｂとが
交互に積層されてなる積層構造を有する。ＡｌＧａＡｓ
層６２ａおよびＧａＡｓ層６２ｂの周期は４〜２０であ
る。
【００３３】このＤＢＲ膜６２のＡｌＧａＡｓ層６２ａ
の厚さｄ1 およびＧａＡｓ層６２ｂの厚さｄ2 は、次式
のように設定する。
の厚さｄ1 およびＧａＡｓ層６２ｂの厚さｄ2 は、次式
のように設定する。
【００３４】ｄ1 ＝λ／（４ｎ1 ） …（１）
ｄ2 ＝λ／（４ｎ2 ） …（２）
ここで、λは発光波長であり、ｎ1 およびｎ2 はそれぞ
れＡｌＧａＡｓ層６２ａおよびＧａＡｓ層６２ｂの屈折
率である。
れＡｌＧａＡｓ層６２ａおよびＧａＡｓ層６２ｂの屈折
率である。
【００３５】一般に、電磁波が屈折率の高い物質から低
い物質へ入射する場合にはその位相は変化せず、屈折率
の低い物質から高い物質へ入射する場合にはその位相は
πだけ変化する。ＡｌＧａＡｓ層６２ａおよびＧａＡｓ
層６２ｂが上式（１），（２）を満足する場合、各層に
おける反射波の位相が揃うため、高反射率が得られる。
い物質へ入射する場合にはその位相は変化せず、屈折率
の低い物質から高い物質へ入射する場合にはその位相は
πだけ変化する。ＡｌＧａＡｓ層６２ａおよびＧａＡｓ
層６２ｂが上式（１），（２）を満足する場合、各層に
おける反射波の位相が揃うため、高反射率が得られる。
【００３６】本実施の形態の半導体装置においては、Ｄ
ＢＲ膜６２Ａにより垂直なミラーが構成される。
ＢＲ膜６２Ａにより垂直なミラーが構成される。
【００３７】なお、ＡｌＡｓを酸化することにより得ら
れる酸化アルミニウム層とＡｌＧａＡｓ層とを交互に積
層することによりＤＢＲ膜６２Ａを構成してもよい。
れる酸化アルミニウム層とＡｌＧａＡｓ層とを交互に積
層することによりＤＢＲ膜６２Ａを構成してもよい。
【００３８】このようにして、ＧａＡｓ基板１の表面に
対して垂直に起立するＤＢＲ膜６２Ａからなるミラーが
作製される。
対して垂直に起立するＤＢＲ膜６２Ａからなるミラーが
作製される。
【００３９】本実施の形態の半導体装置は、通常のフォ
トリソグラフィ、エッチング、エピタキシャル成長等の
プレーナ技術により容易かつ安価に製造することができ
る。
トリソグラフィ、エッチング、エピタキシャル成長等の
プレーナ技術により容易かつ安価に製造することができ
る。
【００４０】なお、歪層５に電流を流すことにより歪層
５を加熱してもよい。それにより、歪層５の湾曲の程度
を調整し、構成要素層６Ａの角度を変化させることがで
きる。また、ＩｎＧａＡｓ層３を熱膨張させることによ
り歪層５を容易に湾曲させることができる。この場合に
は、図１の工程でＩｎＧａＡｓ層３に導電性を付与する
ためにｎ型またはｐ型の不純物をドープしておく。
５を加熱してもよい。それにより、歪層５の湾曲の程度
を調整し、構成要素層６Ａの角度を変化させることがで
きる。また、ＩｎＧａＡｓ層３を熱膨張させることによ
り歪層５を容易に湾曲させることができる。この場合に
は、図１の工程でＩｎＧａＡｓ層３に導電性を付与する
ためにｎ型またはｐ型の不純物をドープしておく。
【００４１】また、歪層５に印加する電圧または歪層５
に流す電流を変化させることにより構成要素層６Ａの角
度を直角以外の角度に変化させることも可能である。
に流す電流を変化させることにより構成要素層６Ａの角
度を直角以外の角度に変化させることも可能である。
【００４２】図６は本発明の第２の実施の形態における
半導体装置の模式的断面図である。この半導体装置は、
基板に対して垂直な光軸を有するファブリ・ペロー共振
器である。
半導体装置の模式的断面図である。この半導体装置は、
基板に対して垂直な光軸を有するファブリ・ペロー共振
器である。
【００４３】図６において、ＧａＡｓ基板１上にＡｌＧ
ａＡｓからなる解放層２が形成され、解放層２上に歪層
５が形成されている。歪層５の構成は、図４の歪層５の
構成と同様である。解放層２の両端から突出した歪層５
の部分は、湾曲部分２１，２２で上方にＵ字状に湾曲し
ている。
ａＡｓからなる解放層２が形成され、解放層２上に歪層
５が形成されている。歪層５の構成は、図４の歪層５の
構成と同様である。解放層２の両端から突出した歪層５
の部分は、湾曲部分２１，２２で上方にＵ字状に湾曲し
ている。
【００４４】解放層２上の歪層５の部分の上面には構成
要素層６Ｂが形成され、歪層５の一端部の下面には構成
要素層６Ｃが形成され、歪層５の他端部の下面には構成
要素層６Ｄが形成されている。構成要素層６Ｂ，６Ｃ，
６Ｄの構成は、図４の構成要素層６Ａの構成と同様であ
る。
要素層６Ｂが形成され、歪層５の一端部の下面には構成
要素層６Ｃが形成され、歪層５の他端部の下面には構成
要素層６Ｄが形成されている。構成要素層６Ｂ，６Ｃ，
６Ｄの構成は、図４の構成要素層６Ａの構成と同様であ
る。
【００４５】歪層５の一端部および構成要素層６Ｃは、
構成要素層６Ｂと構成要素層６Ｄとで挟まれている。こ
の場合、湾曲部分２１，２２の長さおよび曲率を調整す
ることにより、構成要素層６Ｂの上面と構成要素層６Ｄ
の下面とが平行になる。この場合、構成要素層６Ｂと構
成要素層６Ｄとの間の距離Ｌ１は歪層５および構成要素
層６Ｃの厚さにより規定される。
構成要素層６Ｂと構成要素層６Ｄとで挟まれている。こ
の場合、湾曲部分２１，２２の長さおよび曲率を調整す
ることにより、構成要素層６Ｂの上面と構成要素層６Ｄ
の下面とが平行になる。この場合、構成要素層６Ｂと構
成要素層６Ｄとの間の距離Ｌ１は歪層５および構成要素
層６Ｃの厚さにより規定される。
【００４６】このようにして、構成要素層６Ｂおよび構
成要素層６Ｄにより構成されるファブリ・ペロー共振器
が作製される。このファブリ・ペロー共振器は、ＧａＡ
ｓ基板１に垂直な光軸を有するとともに、歪層５および
構成要素層６Ｃの厚さにより規定される比較的短い（例
えば数μｍ程度以下の）共振器長Ｌ１を有する。
成要素層６Ｄにより構成されるファブリ・ペロー共振器
が作製される。このファブリ・ペロー共振器は、ＧａＡ
ｓ基板１に垂直な光軸を有するとともに、歪層５および
構成要素層６Ｃの厚さにより規定される比較的短い（例
えば数μｍ程度以下の）共振器長Ｌ１を有する。
【００４７】図７は本発明の第３の実施の形態における
半導体装置の模式的断面図である。この半導体装置は、
基板に対して垂直な光軸を有するファブリ・ペロー共振
器である。
半導体装置の模式的断面図である。この半導体装置は、
基板に対して垂直な光軸を有するファブリ・ペロー共振
器である。
【００４８】図７において、ＧａＡｓ基板１上にＡｌＧ
ａＡｓからなる解放層２が形成され、解放層２上に歪層
５が形成されている。歪層５の構成は、図４の歪層５の
構成と同様である。解放層２の一端から突出した歪層５
の一端部は、湾曲部分２３で上方に湾曲して垂直に起立
している。解放層２の他端から突出した歪層５の他端部
は、湾曲部分２４で上方に湾曲して垂直に起立し、さら
に湾曲部分２５で内方に湾曲して水平に延びている。
ａＡｓからなる解放層２が形成され、解放層２上に歪層
５が形成されている。歪層５の構成は、図４の歪層５の
構成と同様である。解放層２の一端から突出した歪層５
の一端部は、湾曲部分２３で上方に湾曲して垂直に起立
している。解放層２の他端から突出した歪層５の他端部
は、湾曲部分２４で上方に湾曲して垂直に起立し、さら
に湾曲部分２５で内方に湾曲して水平に延びている。
【００４９】解放層２上の歪層５の部分の上面には構成
要素層６Ｅが形成され、歪層５の起立した一端部の内面
には構成要素層６Ｇが形成され、歪層５の起立した他端
部側の内面には構成要素層６Ｈが形成され、歪層５の他
端部の下面には構成要素層６Ｆが形成されている。構成
要素層６Ｅ，６Ｆ，６Ｇ，６Ｈの構成は、図４の構成要
素層６Ａの構成と同様である。
要素層６Ｅが形成され、歪層５の起立した一端部の内面
には構成要素層６Ｇが形成され、歪層５の起立した他端
部側の内面には構成要素層６Ｈが形成され、歪層５の他
端部の下面には構成要素層６Ｆが形成されている。構成
要素層６Ｅ，６Ｆ，６Ｇ，６Ｈの構成は、図４の構成要
素層６Ａの構成と同様である。
【００５０】歪層５の他端部下の構成要素層６Ｆの下面
は、歪層５の一端部および構成要素層６Ｇの端面に当接
している。この場合、湾曲部分２３，２４，２５の長さ
および曲率ならびに構成要素層６Ｇ，６Ｈの長さを調整
することにより、構成要素層６Ｅの上面と構成要素層６
Ｆの下面とが平行になる。この場合、構成要素層６Ｅと
構成要素層６Ｆとの間の距離Ｌ２は構成要素層６Ｇの長
さにより規定される。
は、歪層５の一端部および構成要素層６Ｇの端面に当接
している。この場合、湾曲部分２３，２４，２５の長さ
および曲率ならびに構成要素層６Ｇ，６Ｈの長さを調整
することにより、構成要素層６Ｅの上面と構成要素層６
Ｆの下面とが平行になる。この場合、構成要素層６Ｅと
構成要素層６Ｆとの間の距離Ｌ２は構成要素層６Ｇの長
さにより規定される。
【００５１】このようにして、構成要素層６Ｅおよび構
成要素層６Ｆにより構成されるファブリ・ペロー共振器
が作製される。このファブリ・ペロー共振器は、ＧａＡ
ｓ基板１に垂直な光軸を有するとともに、構成要素層６
Ｇの長さにより規定される比較的長い共振器長Ｌ２を有
する。
成要素層６Ｆにより構成されるファブリ・ペロー共振器
が作製される。このファブリ・ペロー共振器は、ＧａＡ
ｓ基板１に垂直な光軸を有するとともに、構成要素層６
Ｇの長さにより規定される比較的長い共振器長Ｌ２を有
する。
【００５２】図８は本発明の第４の実施の形態における
半導体装置の製造方法を示す模式図である。図８（ａ）
は構成要素層の起立前の状態を示す平面図であり、図８
（ｂ）は構成要素層の起立後の状態を示す斜視図であ
る。この半導体装置は、基板に対して所定角度に固定さ
れた傾斜面を有する。
半導体装置の製造方法を示す模式図である。図８（ａ）
は構成要素層の起立前の状態を示す平面図であり、図８
（ｂ）は構成要素層の起立後の状態を示す斜視図であ
る。この半導体装置は、基板に対して所定角度に固定さ
れた傾斜面を有する。
【００５３】なお、図８においては、図１〜図４に示し
たＧａＡｓ基板１、解放層２および歪層５の図示を省略
している。
たＧａＡｓ基板１、解放層２および歪層５の図示を省略
している。
【００５４】図８（ａ）において、構成要素層６に太い
実線で示す溝３１が形成されることにより、構成要素層
６Ｉ，６Ｊ，６Ｋが構成要素層６の残りの部分から分離
されている。構成要素層６Ｉ，６Ｊ，６Ｋは、破線で示
す湾曲部分３２で上方に湾曲する。構成要素層６Ｉ，６
Ｊ，６Ｋの構成は、図４の構成要素層６Ａの構成と同様
である。
実線で示す溝３１が形成されることにより、構成要素層
６Ｉ，６Ｊ，６Ｋが構成要素層６の残りの部分から分離
されている。構成要素層６Ｉ，６Ｊ，６Ｋは、破線で示
す湾曲部分３２で上方に湾曲する。構成要素層６Ｉ，６
Ｊ，６Ｋの構成は、図４の構成要素層６Ａの構成と同様
である。
【００５５】それにより、図８（ｂ）の起立構造が形成
される。この場合、構成要素層６Ｉの上端と構成要素層
６Ｊの上端とが互いに当接し、構成要素層６Ｋの片面が
構成要素層６Ｉ，６Ｊの側辺に当接する。それにより、
構成要素層６Ｉ，６Ｊの傾斜角度は構成要素層６Ｉ，６
Ｊの寸法により規定され、構成要素層６の傾斜角度は構
成要素層６Ｉ，６Ｊの形状により規定される。例えば、
構成要素層６Ｉ，６Ｊ，６Ｋは、基板に対して４５度の
角度で傾斜している。
される。この場合、構成要素層６Ｉの上端と構成要素層
６Ｊの上端とが互いに当接し、構成要素層６Ｋの片面が
構成要素層６Ｉ，６Ｊの側辺に当接する。それにより、
構成要素層６Ｉ，６Ｊの傾斜角度は構成要素層６Ｉ，６
Ｊの寸法により規定され、構成要素層６の傾斜角度は構
成要素層６Ｉ，６Ｊの形状により規定される。例えば、
構成要素層６Ｉ，６Ｊ，６Ｋは、基板に対して４５度の
角度で傾斜している。
【００５６】したがって、歪層の組成および厚さを精密
に制御することなく構成要素層６Ｉ，６Ｊ，６Ｋの傾斜
角度を所望の角度に正確に設定することができる。
に制御することなく構成要素層６Ｉ，６Ｊ，６Ｋの傾斜
角度を所望の角度に正確に設定することができる。
【００５７】このようにして、基板に対して所定角度に
固定された傾斜面を有する半導体装置が実現される。
固定された傾斜面を有する半導体装置が実現される。
【００５８】なお、構成要素層６Ｉ，６Ｊ，６Ｋの構成
は、図４の構成要素層６Ａの構成に限らず、任意の材料
からなる層を用いることができる。例えば、構成要素層
６Ｉ，６Ｊ，６Ｋとして金属膜を用いてもよい。その場
合、基板に対して所定の角度で傾斜したミラーが作製さ
れる。
は、図４の構成要素層６Ａの構成に限らず、任意の材料
からなる層を用いることができる。例えば、構成要素層
６Ｉ，６Ｊ，６Ｋとして金属膜を用いてもよい。その場
合、基板に対して所定の角度で傾斜したミラーが作製さ
れる。
【００５９】また、構成要素層の形状および数も図８の
例に限定されず、任意の形状および任意の寸法の構成要
素層を組み合わせることにより、基板に対して任意の角
度で傾斜した起立構造を構成することができる。
例に限定されず、任意の形状および任意の寸法の構成要
素層を組み合わせることにより、基板に対して任意の角
度で傾斜した起立構造を構成することができる。
【００６０】図９は本発明の第５の実施の形態における
半導体装置の模式的断面図である。この半導体装置は、
基板上に起立したシリンドリカルミラーを有する反射鏡
装置である。
半導体装置の模式的断面図である。この半導体装置は、
基板上に起立したシリンドリカルミラーを有する反射鏡
装置である。
【００６１】図９の半導体装置においては、構成要素層
６Ｌの構成が図４の半導体装置における構成要素層６Ａ
の構成と異なる。構成要素層６ＬはＤＢＲ膜からなり、
図４のＩｎＧａＡｓ層６１Ａを含まない。そのため、歪
層５の湾曲に伴って構成要素層６Ｌも円筒面状に湾曲す
る。図９の半導体装置の他の部分の構成は図４の半導体
装置の構成と同様である。
６Ｌの構成が図４の半導体装置における構成要素層６Ａ
の構成と異なる。構成要素層６ＬはＤＢＲ膜からなり、
図４のＩｎＧａＡｓ層６１Ａを含まない。そのため、歪
層５の湾曲に伴って構成要素層６Ｌも円筒面状に湾曲す
る。図９の半導体装置の他の部分の構成は図４の半導体
装置の構成と同様である。
【００６２】このようにして、ＧａＡｓ基板１の表面に
対して起立するシリンドリカルミラーが実現される。こ
の半導体装置を用いると、レーザダイオードから出射さ
れる非点隔差を有するレーザビームを集光させることが
できる。
対して起立するシリンドリカルミラーが実現される。こ
の半導体装置を用いると、レーザダイオードから出射さ
れる非点隔差を有するレーザビームを集光させることが
できる。
【００６３】図１０は本発明の第６の実施の形態におけ
る半導体装置の模式図である。この半導体装置は、レー
ザビームを異なる光路に分割する光学系である。
る半導体装置の模式図である。この半導体装置は、レー
ザビームを異なる光路に分割する光学系である。
【００６４】図１０の半導体装置は、図８の半導体装置
を組み合わせることにより構成される。なお、図１０に
おいても、図８と同様に、ＧａＡｓ基板１、解放層２お
よび歪層５の図示を省略している。
を組み合わせることにより構成される。なお、図１０に
おいても、図８と同様に、ＧａＡｓ基板１、解放層２お
よび歪層５の図示を省略している。
【００６５】レーザダイオード１００の前方に複数の構
成要素層６Ｍ，６Ｎ，６Ｏ，６Ｐが配列されている。構
成要素層６Ｍ，６Ｎ，６Ｏは、入射光のうち半分を反射
し、残りの半分を透過するハーフミラーであり、構成要
素層６Ｐは入射光を全部反射する全反射ミラーである。
成要素層６Ｍ，６Ｎ，６Ｏ，６Ｐが配列されている。構
成要素層６Ｍ，６Ｎ，６Ｏは、入射光のうち半分を反射
し、残りの半分を透過するハーフミラーであり、構成要
素層６Ｐは入射光を全部反射する全反射ミラーである。
【００６６】レーザダイオード１００から出射されたレ
ーザビームのうち半分が構成要素層６Ｍで反射され、残
りの半分が構成要素層６Ｍを透過する。構成要素層６Ｍ
を透過したレーザビームのうち半分が構成要素層６Ｎで
反射され、残りの半分が構成要素層６Ｎを透過する。構
成要素層６Ｎを透過したレーザビームのうち半分が構成
要素層６Ｏで反射され、残りの半分が構成要素層６Ｏを
透過する。構成要素層６Ｏを透過したレーザビームの全
てが構成要素層６Ｐで反射される。
ーザビームのうち半分が構成要素層６Ｍで反射され、残
りの半分が構成要素層６Ｍを透過する。構成要素層６Ｍ
を透過したレーザビームのうち半分が構成要素層６Ｎで
反射され、残りの半分が構成要素層６Ｎを透過する。構
成要素層６Ｎを透過したレーザビームのうち半分が構成
要素層６Ｏで反射され、残りの半分が構成要素層６Ｏを
透過する。構成要素層６Ｏを透過したレーザビームの全
てが構成要素層６Ｐで反射される。
【００６７】このようにして、レーザダイオード１００
から出射されたレーザビームが１／２、１／４、１／８
および１／１６ずつ４つの光路に分割される。
から出射されたレーザビームが１／２、１／４、１／８
および１／１６ずつ４つの光路に分割される。
【００６８】図１１は本発明の第７の実施の形態におけ
る半導体装置の構成要素層の起立前の状態を示す平面図
である。この半導体装置は多面体構造を有する。
る半導体装置の構成要素層の起立前の状態を示す平面図
である。この半導体装置は多面体構造を有する。
【００６９】なお、図１１においても、図４に示したＧ
ａＡｓ基板１、解放層２および歪層５の図示を省略して
いる。
ａＡｓ基板１、解放層２および歪層５の図示を省略して
いる。
【００７０】図１１において、構成要素層６に太い実線
で示す溝３３が形成されることにより、正方形の構成要
素層６Ｑ，６Ｒ，６Ｓ，６Ｔ，６Ｕ，６Ｖが構成要素層
６の残りの部分から分離される。構成要素層６Ｑ，６
Ｒ，６Ｓ，６Ｔ，６Ｕ，６Ｖの一辺の長さは例えば数十
μｍである。構成要素層６Ｑ，６Ｒ，６Ｓ，６Ｔ，６
Ｕ，６Ｖは、破線で示す湾曲部分３４で上方に湾曲す
る。
で示す溝３３が形成されることにより、正方形の構成要
素層６Ｑ，６Ｒ，６Ｓ，６Ｔ，６Ｕ，６Ｖが構成要素層
６の残りの部分から分離される。構成要素層６Ｑ，６
Ｒ，６Ｓ，６Ｔ，６Ｕ，６Ｖの一辺の長さは例えば数十
μｍである。構成要素層６Ｑ，６Ｒ，６Ｓ，６Ｔ，６
Ｕ，６Ｖは、破線で示す湾曲部分３４で上方に湾曲す
る。
【００７１】この場合、構成要素層６Ｑ，６Ｒ，６Ｓ，
６Ｔ，６Ｕ，６Ｖの各辺が他の構成要素層に当接する。
それにより、隣接する構成要素層６Ｑ，６Ｒ，６Ｓ，６
Ｔ，６Ｕ，６Ｖが互いに直角になる。したがって、歪層
の組成および厚さを精密に制御することなく、正確な立
方体が実現される。
６Ｔ，６Ｕ，６Ｖの各辺が他の構成要素層に当接する。
それにより、隣接する構成要素層６Ｑ，６Ｒ，６Ｓ，６
Ｔ，６Ｕ，６Ｖが互いに直角になる。したがって、歪層
の組成および厚さを精密に制御することなく、正確な立
方体が実現される。
【００７２】上記実施の形態では、歪層５が上方に湾曲
する例を説明したが、基板、解放層、歪層および構成要
素層の順を上下逆にした場合には、歪層を下方に湾曲さ
せることができ、構成要素層を下方に起立させることが
できる。また、基板、解放層、歪層および構成要素層を
垂直に配置した場合には、歪層を側方に湾曲させること
ができ、構成要素層を横向きに起立させることができ
る。
する例を説明したが、基板、解放層、歪層および構成要
素層の順を上下逆にした場合には、歪層を下方に湾曲さ
せることができ、構成要素層を下方に起立させることが
できる。また、基板、解放層、歪層および構成要素層を
垂直に配置した場合には、歪層を側方に湾曲させること
ができ、構成要素層を横向きに起立させることができ
る。
【００７３】なお、構成要素層の形状および数は、図１
１の例に限定されず、任意の数および形状の構成要素層
を組み合わせることにより、種々の多面体を構成するこ
とができる。
１の例に限定されず、任意の数および形状の構成要素層
を組み合わせることにより、種々の多面体を構成するこ
とができる。
【００７４】上記実施の形態では、歪層としてＩｎＧａ
Ａｓ層とＧａＡｓ層との積層構造を用いているが、これ
に限定されず、異なる格子定数を有する種々の半導体層
の組み合わせを用いることができる。歪層５として他の
III −Ｖ族化合物半導体の積層構造、II−VI族化合物半
導体の積層構造を用いてもよい。また、歪層としてＳｉ
（シリコン）およびＧｅ（ゲルマニウム）を含む半導体
層の積層構造を用いてもよい。
Ａｓ層とＧａＡｓ層との積層構造を用いているが、これ
に限定されず、異なる格子定数を有する種々の半導体層
の組み合わせを用いることができる。歪層５として他の
III −Ｖ族化合物半導体の積層構造、II−VI族化合物半
導体の積層構造を用いてもよい。また、歪層としてＳｉ
（シリコン）およびＧｅ（ゲルマニウム）を含む半導体
層の積層構造を用いてもよい。
【００７５】また、上記実施の形態では、ＧａＡｓ基板
を用いているが、解放層、歪層および構成要素層の材料
を考慮してＳｉ基板等の他の基板を用いてもよい。
を用いているが、解放層、歪層および構成要素層の材料
を考慮してＳｉ基板等の他の基板を用いてもよい。
【００７６】さらに、上記実施の形態では、解放層の材
料としてＡｌＧａＡｓを用いているが、これに限定され
ず、選択エッチングを考慮して他の材料を用いてもよ
い。
料としてＡｌＧａＡｓを用いているが、これに限定され
ず、選択エッチングを考慮して他の材料を用いてもよ
い。
【００７７】また、構成要素層の材料も上記実施の形態
に限定されず、構成要素層の用途に応じて任意の材料を
用いることができる。
に限定されず、構成要素層の用途に応じて任意の材料を
用いることができる。
【００７８】本発明の半導体装置は、ミラー、多重ミラ
ー、ハーフミラー、回折格子、光共振器、光学ベンチ等
の種々の光学装置に適用することができる。また、本発
明の半導体装置は、発光ダイオード、レーザダイオー
ド、ＶＣＳＥＬ（Vertical Cavity Surface Emitting L
aser；面発光レーザ）、光検出器、光変調器等を用いた
光学システムにも適用することができる。
ー、ハーフミラー、回折格子、光共振器、光学ベンチ等
の種々の光学装置に適用することができる。また、本発
明の半導体装置は、発光ダイオード、レーザダイオー
ド、ＶＣＳＥＬ（Vertical Cavity Surface Emitting L
aser；面発光レーザ）、光検出器、光変調器等を用いた
光学システムにも適用することができる。
【図１】本発明の第１の実施の形態における半導体装置
の製造方法を示す模式的断面図および模式的平面図であ
る。
の製造方法を示す模式的断面図および模式的平面図であ
る。
【図２】本発明の第１の実施の形態における半導体装置
の製造方法を示す模式的断面図および模式的平面図であ
る。
の製造方法を示す模式的断面図および模式的平面図であ
る。
【図３】本発明の第１の実施の形態における半導体装置
の製造方法を示す模式的断面図および模式的平面図であ
る。
の製造方法を示す模式的断面図および模式的平面図であ
る。
【図４】本発明の第１の実施の形態における半導体装置
の製造方法を示す模式的断面図および模式的平面図であ
る。
の製造方法を示す模式的断面図および模式的平面図であ
る。
【図５】図１〜図４の半導体装置におけるＤＢＲ膜の詳
細な構成を示す模式的断面図である。
細な構成を示す模式的断面図である。
【図６】本発明の第２の実施の形態における半導体装置
の模式的断面図である。
の模式的断面図である。
【図７】本発明の第３の実施の形態における半導体装置
の模式的断面図である。
の模式的断面図である。
【図８】本発明の第４の実施の形態における半導体装置
の製造方法を示す模式的平面図および模式的斜視図であ
る。
の製造方法を示す模式的平面図および模式的斜視図であ
る。
【図９】本発明の第５の実施の形態における半導体装置
の模式的断面図である。
の模式的断面図である。
【図１０】本発明の第６の実施の形態における半導体装
置の模式図である。
置の模式図である。
【図１１】本発明の第７の実施の形態における半導体装
置の構成要素層の起立前の状態を示す平面図である。
置の構成要素層の起立前の状態を示す平面図である。
１ ＧａＡｓ基板
２ 解放層
３ ＩｎＧａＡｓ層
４ ＧａＡｓ層
５ 歪層
６，６Ａ，６Ｂ，６Ｃ，６Ｄ，６Ｅ，６Ｆ，６Ｇ，６
Ｈ，６Ｉ，６Ｊ，６Ｋ，６Ｌ，６Ｍ，６Ｎ，６Ｏ，６
Ｐ，６Ｑ，６Ｒ，６Ｓ，６Ｔ，６Ｕ，６Ｖ 構成要素層 １０ 凹部 １１，３１，３３ 溝 ２１，２２，２３，２４，２５，３２，３４ 湾曲部分 ６１，６１Ａ，６１Ｂ ＩｎＧａＡｓ層 ６２，６２Ａ，６２Ｂ ＤＢＲ膜 １００ レーザダイオード
Ｈ，６Ｉ，６Ｊ，６Ｋ，６Ｌ，６Ｍ，６Ｎ，６Ｏ，６
Ｐ，６Ｑ，６Ｒ，６Ｓ，６Ｔ，６Ｕ，６Ｖ 構成要素層 １０ 凹部 １１，３１，３３ 溝 ２１，２２，２３，２４，２５，３２，３４ 湾曲部分 ６１，６１Ａ，６１Ｂ ＩｎＧａＡｓ層 ６２，６２Ａ，６２Ｂ ＤＢＲ膜 １００ レーザダイオード
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
B81B 1/00 - 7/00
B81C 1/00 - 5/00
H01L 33/00
Claims (7)
- 【請求項１】 基板上に第１の層、第２の層および第３
の層が順に形成され、前記第２の層は、第１の格子定数
を有する第１半導体層と前記第１の格子定数よりも小さ
い第２の格子定数を有する第２半導体層との積層構造を
含み、前記第３の層の所定領域の周囲を取り囲む領域の
うち一部領域を除いて前記第３の層、前記第２の層およ
び前記第１の層が除去されるとともに、前記所定領域お
よび前記一部領域における前記第１の層が除去され、前
記第１半導体層の前記第１の格子定数と前記第２半導体
層の前記第２の格子定数との差に起因する歪を緩和する
ように前記所定領域の前記第２の層が前記一部領域で湾
曲したことを特徴とする半導体装置。 - 【請求項２】 前記一部領域の前記第３の層が除去され
たことを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記第３の層は、前記第２の層の前記第
１半導体層とほぼ等しい格子定数を有する第３半導体層
を含むことを特徴とする請求項２記載の半導体装置。 - 【請求項４】 前記所定領域は複数の領域を含み、前記
複数の領域でそれぞれ湾曲した前記第２の層上の前記第
３の層が互いに当接することを特徴とする請求項１〜３
のいずれかに記載の半導体装置。 - 【請求項５】 前記第３の層は反射膜を含むことを特徴
とする請求項１〜４のいずれかに記載の半導体装置。 - 【請求項６】 基板上に第１の層を形成するステップ
と、 前記第１の層上に、第１の格子定数を有する第１半導体
層と前記第１の格子定数よりも小さい第２の格子定数を
有する第２半導体層との積層構造を含む第２の層を形成
するステップと、 前記第２の層上に第３の層を形成するステップと、 前記第３の層の所定領域の周囲を取り囲む領域のうち一
部領域を除いて前記第３の層、前記第２の層および前記
第１の層を除去するステップと、 前記所定領域および前記一部領域における前記第１の層
を選択的に除去することにより、前記第１半導体層の前
記第１の格子定数と前記第２半導体層の前記第 ２の格子
定数との差に起因する歪を緩和するように前記所定領域
の前記第２の層を前記一部領域で湾曲させるステップと
を備えたことを特徴とする半導体装置の製造方法。 - 【請求項７】 前記一部領域の前記第３の層を除去する
ステップをさらに備えたことを特徴とする請求項６記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000067672A JP3443066B2 (ja) | 2000-03-10 | 2000-03-10 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000067672A JP3443066B2 (ja) | 2000-03-10 | 2000-03-10 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001260092A JP2001260092A (ja) | 2001-09-25 |
| JP3443066B2 true JP3443066B2 (ja) | 2003-09-02 |
Family
ID=18586825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000067672A Expired - Fee Related JP3443066B2 (ja) | 2000-03-10 | 2000-03-10 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3443066B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004052686A1 (de) * | 2004-08-23 | 2006-03-02 | Osram Opto Semiconductors Gmbh | Halbleiterbauelement mit einem gekrümmten Spiegel und Verfahren zum Herstellen eines Halbleiterbauelements mit einem gekrümmten Halbleiterkörper |
| JP2006242817A (ja) * | 2005-03-04 | 2006-09-14 | Advanced Telecommunication Research Institute International | 半導体レーザジャイロ |
| JP4939873B2 (ja) * | 2005-09-06 | 2012-05-30 | 株式会社半導体エネルギー研究所 | 微小電気機械式装置の作製方法 |
| US7767543B2 (en) | 2005-09-06 | 2010-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a micro-electro-mechanical device with a folded substrate |
| CN110297132B (zh) * | 2019-07-25 | 2021-06-29 | 北京无线电计量测试研究所 | 一种量子电场探测模块及电场强度测量方法 |
-
2000
- 2000-03-10 JP JP2000067672A patent/JP3443066B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001260092A (ja) | 2001-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9941663B2 (en) | Hybrid vertical cavity light emitting sources | |
| US6148016A (en) | Integrated semiconductor lasers and photodetectors | |
| US8059690B2 (en) | Sub-wavelength grating integrated VCSEL | |
| US8971371B2 (en) | Laser device with coupled laser source and waveguide | |
| US6878958B2 (en) | Vertical cavity surface emitting laser with buried dielectric distributed Bragg reflector | |
| WO2007088164A2 (en) | Vertical cavity surface emitting laser device | |
| CN101443915A (zh) | 基于量子点的光电子器件及其制造方法 | |
| EP2369696A1 (en) | Surface-Emitting semiconductor laser and method of manufacture thereof | |
| CN112219327A (zh) | 氧化物间隔hcg vcsel及其制造方法 | |
| WO2000065700A2 (en) | Postgrowth adjustment of cavity spectrum for semiconductor lasers and detectors | |
| JP3443066B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002217481A (ja) | 半導体光装置 | |
| TW550868B (en) | Semiconductor laser with lateral light confinement by polygonal surface optical grating resonator | |
| EP1461851A2 (en) | Multiple wavelength vertical cavity surface emitting laser array | |
| US20250286349A1 (en) | Vertical-cavity surface-emitting laser with integrated multi-layer meta-surface with suppressed back reflections | |
| Boutami et al. | Photonic crystal-based MOEMS devices | |
| US6750077B2 (en) | Semiconductor device and method of fabricating the same | |
| JPH03190295A (ja) | 面発光レーザ及びその製造方法 | |
| US6930376B2 (en) | Semiconductor device having a folded layer structure | |
| JP3762893B2 (ja) | 反射装置およびその製造方法 | |
| JP3933602B2 (ja) | 半導体装置およびその製造方法 | |
| JP4690573B2 (ja) | 面型波長選択フィルタ及びその作製方法 | |
| Huang et al. | Large fabrication tolerance of ultrabroadband sub-wavelength grating reflector | |
| JP2003305696A (ja) | 半導体装置およびその製造方法 | |
| JP2023028507A (ja) | 半導体発光素子および半導体発光素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |