Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3461886B2 - LC element, semiconductor device, and method of manufacturing LC element - Google Patents
[go: Go Back, main page]

JP3461886B2 - LC element, semiconductor device, and method of manufacturing LC element - Google Patents

LC element, semiconductor device, and method of manufacturing LC element

Info

Publication number
JP3461886B2
JP3461886B2 JP35182393A JP35182393A JP3461886B2 JP 3461886 B2 JP3461886 B2 JP 3461886B2 JP 35182393 A JP35182393 A JP 35182393A JP 35182393 A JP35182393 A JP 35182393A JP 3461886 B2 JP3461886 B2 JP 3461886B2
Authority
JP
Japan
Prior art keywords
region
junction layer
spiral
electrode
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35182393A
Other languages
Japanese (ja)
Other versions
JPH07202132A (en
Inventor
毅 池田
明 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSC Co Ltd
Original Assignee
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nigata Semitsu Co Ltd filed Critical Nigata Semitsu Co Ltd
Priority to JP35182393A priority Critical patent/JP3461886B2/en
Priority to TW083111799A priority patent/TW267260B/zh
Priority to US08/358,770 priority patent/US5705963A/en
Priority to EP94120305A priority patent/EP0661805B1/en
Priority to DE69417199T priority patent/DE69417199T2/en
Priority to FI946026A priority patent/FI116008B/en
Priority to KR1019940037280A priority patent/KR100315267B1/en
Publication of JPH07202132A publication Critical patent/JPH07202132A/en
Application granted granted Critical
Publication of JP3461886B2 publication Critical patent/JP3461886B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Waveguide Connection Structure (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置等に組み込
まれて、あるいは単体で所定の周波数帯域を減衰させる
ことができるLC素子,半導体装置及びLC素子の製造
方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an LC element, a semiconductor device and a method for manufacturing an LC element, which can be incorporated in a semiconductor device or the like or can attenuate a predetermined frequency band by itself.

【0002】[0002]

【従来の技術】近年の電子技術の発達に伴い、電子回路
は各種分野において幅広く用いられており、従ってこれ
ら各電子回路を外部からの影響を受けることなく安定し
て確実に動作させることが望まれる。
2. Description of the Related Art With the development of electronic technology in recent years, electronic circuits have been widely used in various fields. Therefore, it is desirable to operate these electronic circuits stably and reliably without being affected by the outside. Be done.

【0003】しかし、このような電子回路には、直接あ
るいは間接的に外部からノイズが侵入する。このため、
電子回路を使用した各種電子機器に誤動作が引き起こさ
れる場合が少なくないという問題がある。
However, noise enters the electronic circuit directly or indirectly from the outside. For this reason,
There is a problem that various electronic devices using electronic circuits often cause malfunctions.

【0004】特に、電子回路は、直流電源としてスイッ
チングレギュレータを用いる場合が多い。従って、スイ
ッチング等の過渡電流により、または使用するデジタル
ICのスイッチング動作に起因する負荷変動により、ス
イッチングレギュレータの電源ラインには各種の周波数
成分を持った大きなノイズが発生することが多い。そし
て、これらのノイズは、同じ機器内の他の回路へ電源ラ
インを介して、または輻射により伝搬され誤動作やS/
N比の低下等の悪影響を及ぼし、さらに近くで使用中の
他の電子機器の誤動作を引き起こすことがある。
In particular, electronic circuits often use a switching regulator as a DC power source. Therefore, a large amount of noise having various frequency components is often generated in the power supply line of the switching regulator due to a transient current such as switching or due to a load change caused by the switching operation of the digital IC used. Then, these noises are propagated to other circuits in the same device through the power supply line or by radiation to cause malfunction or S / S.
This may have a bad effect such as a decrease in N ratio, and may cause malfunction of other electronic devices that are being used even closer.

【0005】このようなノイズを除去するため、一般に
電子回路では各種のノイズフィルタが用いられている。
特に、近年では各種構成の電子機器を多数使用している
ため、ノイズに対する規制もますます激しくなってお
り、このため発生するノイズを確実に除去することがで
きる小型でしかも高性能なノイズフィルタとして機能す
るLC素子の開発が望まれる。
In order to remove such noise, various noise filters are generally used in electronic circuits.
In particular, since many electronic devices with various configurations are used in recent years, regulations on noise have become more and more stringent, and as a small, high-performance noise filter that can reliably remove generated noise. Development of a functional LC element is desired.

【0006】このようなLC素子の1つとして、特開平
3−259608号公報に開示されたLCノイズフィル
タが知られている。このLCノイズフィルタは、L成分
とC成分とが分布定数的に存在するものであり、集中定
数タイプのLCノイズフィルタに比べて比較的広い帯域
にわたって良好な減衰特性を得ることができるというも
のである。
As one of such LC elements, the LC noise filter disclosed in Japanese Patent Laid-Open No. 3-259608 is known. This LC noise filter has an L component and a C component in a distributed constant, and can obtain good attenuation characteristics over a relatively wide band as compared with a lumped constant type LC noise filter. is there.

【0007】[0007]

【発明が解決しようとする課題】ところで、上述したL
Cノイズフィルタは、絶縁シートの一方の面にキャパシ
タ用導電体を、他方の面にインダクタ用導電体をそれぞ
れ形成した後に、この絶縁シートを折りたたむことによ
り製造されるものであり、絶縁シートの折り返し等の工
程が必要なため製造工程が複雑になるという問題があっ
た。
By the way, the above-mentioned L
The C noise filter is manufactured by forming a capacitor conductor on one surface of an insulating sheet and an inductor conductor on the other surface, and then folding the insulating sheet. However, there is a problem that the manufacturing process becomes complicated because such processes are required.

【0008】また、このLCノイズフィルタをICやL
SIの電源ラインあるいは信号ラインに直接挿入して使
用する場合には、LCノイズフィルタとIC等とを配線
しなければならず、部品組み付けの手間がかかるという
問題があった。
Also, this LC noise filter is used as an IC or L
When used by inserting directly into the SI power supply line or signal line, the LC noise filter and the IC, etc. must be wired, and there is the problem that it takes time to assemble the components.

【0009】また、このLCノイズフィルタは部品単体
として形成されるため、ICやLSIの回路に含ませ
て、すなわちICやLSI等の内部配線に挿入するこ
とがほとんど不可能であるという問題があった。
Since this LC noise filter is formed as a single component, it is almost impossible to include it in an IC or LSI circuit, that is, to insert it between internal wirings of the IC or LSI. there were.

【0010】さらに、このLCノイズフィルタにおいて
分布定数的に形成されるキャパシタは、インダクタ用導
電体とキャパシタ用導電体のそれぞれの形状や配置によ
り決定されるため、部品として完成した後はキャパシタ
ンスが一定となり、全体としての特性も固定化されてし
まい汎用性がないという問題があった。例えば、キャパ
シタンスのみを変更したい場合にはキャパシタ用導電体
の形状を変更する必要があり、組み込んだ回路中で必要
に応じてキャパシタンスを任意に変更して使用すること
は困難である。
Furthermore, the capacitor formed in a distributed constant in this LC noise filter is determined by the shape and arrangement of each of the inductor conductor and the capacitor conductor, so that the capacitance is constant after the component is completed. Therefore, there is a problem that the characteristics as a whole are fixed and there is no versatility. For example, when it is desired to change only the capacitance, it is necessary to change the shape of the capacitor conductor, and it is difficult to arbitrarily change and use the capacitance in the incorporated circuit.

【0011】そこで、本発明はこのような点に鑑みて創
作されたものであり、その目的は、製造が簡単であり後
工程における部品の組み付け作業を省略することがで
き、しかもICやLSIの一部として形成することが可
能なLC素子,半導体装置及びLC素子の製造方法を提
供することにある。
Therefore, the present invention was created in view of the above-mentioned points, and its purpose is to simplify the manufacturing process and to eliminate the work of assembling parts in the subsequent steps, and further to realize the IC and LSI. An object of the present invention is to provide an LC element that can be formed as a part, a semiconductor device, and a method for manufacturing the LC element.

【0012】また、本発明の他の目的は、分布定数的に
存在するキャパシタンスを必要に応じて変えることによ
り特性を任意に変更することができるLC素子,半導体
装置およびLC素子の製造方法を提供することにある。
Another object of the present invention is to provide an LC element, a semiconductor device and a method for manufacturing an LC element, the characteristics of which can be arbitrarily changed by changing the capacitance existing in a distributed constant as required. To do.

【0013】[0013]

【課題を解決するための手段】上述した課題を解決する
ために、請求項1のLC素子は、半導体基板表面に形成
された渦巻き形状の電極と、前記半導体基板の一部であ
って前記渦巻き形状の電極に沿った位置に形成され、p
層あるいはn層からなる第1の領域と、この第1の領域
に対して逆導電型領域となる第2の領域とで構成され、
前記第2の領域内に前記第1の領域が形成された渦巻き
形状のpn接合層と、を備え、前記渦巻き形状の電極と
前記pn接合層の一部を構成する前記第2の領域のそれ
ぞれによって形成されるインダクタと、これら各インダ
クタに対応する前記pn接合層によって形成されるキャ
パシタとが分布定数的に存在し、前記渦巻き形状の電極
と前記第2の領域の少なくとも一方を信号入出力路とし
て用いることを特徴とする。
In order to solve the above-mentioned problems, an LC element according to a first aspect of the present invention is a spiral-shaped electrode formed on the surface of a semiconductor substrate, and a part of the semiconductor substrate, which is the spiral. Formed along the shape of the electrode, p
A first region composed of a layer or an n layer, and a second region having a conductivity type opposite to the first region ,
A spiral-shaped pn junction layer in which the first region is formed in the second region, and each of the spiral-shaped electrode and the second region forming a part of the pn junction layer. And a capacitor formed by the pn junction layer corresponding to each inductor exist in a distributed constant manner, and at least one of the spiral-shaped electrode and the second region is a signal input / output path. It is characterized by using as.

【0014】請求項2のLC素子は、請求項1のLC素
子において、前記渦巻き形状の電極に対して、前記pn
接合層の少なくとも第2の領域の長さを長くあるいは短
く設定することにより、前記渦巻き形状の電極と前記p
n接合層の第2の領域とを部分的に対応させることを特
徴とする。
According to a second aspect of the present invention, there is provided the LC element according to the first aspect, wherein the pn electrode is provided with respect to the spiral electrode.
By setting the length of at least the second region of the bonding layer to be long or short, the spiral-shaped electrode and p
It is characterized in that it partially corresponds to the second region of the n-junction layer.

【0015】請求項3のLC素子は、請求項1又は2の
LC素子において、前記渦巻き形状の電極を複数に分割
し、あるいは前記pn接合層の少なくとも第2の領域を
複数に分割し、各分割片のそれぞれの一部を電気的に接
続することを特徴とする。
According to a third aspect of the present invention, there is provided an LC element according to the first or second aspect, wherein the spiral electrode is divided into a plurality of portions, or at least the second region of the pn junction layer is divided into a plurality of portions. It is characterized in that a part of each of the divided pieces is electrically connected.

【0016】請求項4のLC素子は、請求項1〜3のい
ずれかのLC素子において、前記渦巻き形状の電極およ
び前記pn接合層の第2の領域のいずれか一方の両端近
傍に設けられた第1及び第2の入出力電極と、前記渦巻
き形状の電極および前記pn接合層の第2の領域の他方
の一端近傍に設けられたアース電極と、を有し、前記第
1及び第2の入出力電極のいずれか一方から信号を入力
し、他方から信号を出力するとともに、前記アース電極
を固定電位の電源に接続あるいは接地することを特徴と
する。
An LC element according to a fourth aspect is the LC element according to any one of the first to third aspects, wherein the LC element is provided near both ends of one of the spiral-shaped electrode and the second region of the pn junction layer. The first and second input / output electrodes, and the ground electrode provided near the other end of the spiral-shaped electrode and the second region of the pn junction layer, the first and second input / output electrodes It is characterized in that a signal is input from one of the input / output electrodes and a signal is output from the other, and the ground electrode is connected to or grounded to a power source of fixed potential.

【0017】請求項5のLC素子は、請求項1または2
のLC素子において、前記渦巻き形状の電極および前記
pn接合層の第2の領域のいずれか一方の両端近傍に設
けられた第1および第2の入出力電極と、前記渦巻き形
状の電極および前記pn接合層の第2の領域の他方の両
端近傍に設けられた第3および第4の入出力電極と、を
有し、前記渦巻き形状の電極と前記pn接合層の第2の
領域のそれぞれを信号入出力路とするコモンモード型の
素子として用いられることを特徴とする。
The LC element of claim 5 is the same as claim 1 or 2
In the LC element, the first and second input / output electrodes provided near both ends of either the spiral electrode or the second region of the pn junction layer, the spiral electrode and the pn A third and a fourth input / output electrode provided in the vicinity of the other end of the second region of the bonding layer, and each of the spiral-shaped electrode and the second region of the pn bonding layer is signaled. It is characterized in that it is used as a common mode type element as an input / output path.

【0018】請求項6のLC素子は、請求項1〜5のい
ずれかのLC素子において、前記渦巻き形状の電極およ
び前記pn接合層の第2の領域の少なくとも一方に対し
て、前記pn接合層の逆バイアスの電圧レベルの信号の
入力を行なうことを特徴とする。
An LC element according to a sixth aspect is the LC element according to any one of the first to fifth aspects, wherein the pn junction layer is formed on at least one of the spirally shaped electrode and the second region of the pn junction layer. The reverse bias voltage level signal is input.

【0019】請求項7のLC素子は、請求項1〜5のい
ずれかのLC素子において、前記pn接合層に所定の逆
バイアス電圧を印加するバイアス回路と、入力信号から
直流成分を除去した信号を前記渦巻き形状の電極および
前記pn接合層の第2の領域の少なくとも一方に入力す
る直流成分除去回路と、をさらに含むことを特徴とす
る。
An LC element according to a seventh aspect is the LC element according to any one of the first to fifth aspects, wherein the bias circuit applies a predetermined reverse bias voltage to the pn junction layer, and a signal obtained by removing a DC component from an input signal. Is further input to at least one of the spiral-shaped electrode and the second region of the pn junction layer.

【0020】請求項8のLC素子は、請求項1〜5のい
ずれかのLC素子において、前記渦巻き形状の電極と前
記pn接合層の第1の領域との間に絶縁層を形成すると
ともに、前記pn接合層に所定の逆バイアス電圧を印加
するバイアス回路を設けることを特徴とする。
An LC element according to an eighth aspect is the LC element according to any one of the first to fifth aspects, in which an insulating layer is formed between the spiral electrode and the first region of the pn junction layer, A bias circuit for applying a predetermined reverse bias voltage is provided to the pn junction layer.

【0021】請求項9のLC素子は、請求項7または8
のLC素子において、前記バイアス回路は前記pn接合
層に印加する逆バイアス電圧を変更可能であり、前記p
n接合層に印加する逆バイアス電圧を変えることにより
前記pn接合層が有するキャパシタンスを任意に変更す
ることを特徴とする。
The LC device according to claim 9 is the LC device according to claim 7 or 8.
In the LC element, the bias circuit can change the reverse bias voltage applied to the pn junction layer,
The capacitance of the pn junction layer is arbitrarily changed by changing the reverse bias voltage applied to the n junction layer.

【0022】請求項10の半導体装置は、請求項1〜9
のいずれかのLC素子を基板の一部として形成し、前記
渦巻き形状の電極および前記pn接合層の第2の領域の
少なくとも一方を信号ラインあるいは電源ラインに挿入
して一体成形したことを特徴とする。
A semiconductor device according to claim 10 is the semiconductor device according to any one of claims 1 to 9.
One of the LC elements is formed as a part of the substrate, and at least one of the spirally shaped electrode and the second region of the pn junction layer is inserted into a signal line or a power supply line and integrally molded. To do.

【0023】請求項11のLC素子は、請求項1〜3の
いずれかのLC素子において、半導体基板上に前記pn
接合層を、さらにその上に前記渦巻き形状の電極を形成
し、この半導体基板の全表面に化学液相法により絶縁膜
を形成し、この絶縁膜の一部をエッチングあるいはレー
ザ光照射によって除去して孔をあけ、その孔を半田で表
面に盛り上がる程度に封じることにより端子付けを行な
うことを特徴とする。
The LC element according to claim 11 is the LC element according to any one of claims 1 to 3, wherein the pn is formed on a semiconductor substrate.
A bonding layer is formed on the bonding layer, the spiral electrode is formed on the bonding layer, an insulating film is formed on the entire surface of the semiconductor substrate by a chemical liquid phase method, and a part of the insulating film is removed by etching or laser light irradiation. The terminal is attached by making a hole and sealing the hole to the extent that it rises on the surface with solder.

【0024】請求項12のLC素子は、半導体基板の一
部に形成されており、第1の領域およびこれとは逆導電
型領域となる第2の領域とからなる渦巻き形状のpn接
合層を備え、前記第1および第2の領域のそれぞれによ
って形成されるインダクタと、前記pn接合層によって
形成されるキャパシタとが分布定数的に存在し、前記第
1および第2の領域の少なくとも一方を信号入出力路と
して用いることを特徴とする。
An LC element according to a twelfth aspect is formed on a part of a semiconductor substrate, and has a first region and an opposite conductivity.
A spiral-shaped pn junction layer including a second region serving as a mold region is provided, and the inductor formed by each of the first and second regions and the capacitor formed by the pn junction layer are distributed constants. Existently and at least one of the first and second regions is used as a signal input / output path.

【0025】請求項13のLC素子は、請求項12のL
C素子において、前記pn接合層を構成する第1の領域
に対して第2の領域を長くあるいは短く設定することに
より、これら第1の領域と第2の領域を部分的に対応さ
せることを特徴とする。
The LC element of claim 13 is the L element of claim 12.
In the C element, the second region is set to be long or short with respect to the first region forming the pn junction layer so that the first region and the second region partially correspond to each other. And

【0026】請求項14のLC素子は、請求項12又は
13のLC素子において、前記pn接合層を構成する第
1の領域および第2の領域のいずれか一方を複数に分割
し、各分割片のそれぞれの一部を電気的に接続すること
を特徴とする。
An LC element according to a fourteenth aspect is the LC element according to the twelfth or thirteenth aspect, wherein one of the first region and the second region forming the pn junction layer is divided into a plurality of pieces, and each divided piece. It is characterized by electrically connecting a part of each of the.

【0027】請求項15のLC素子は、請求項12〜1
4のいずれかのLC素子において、前記pn接合層を構
成する第1の領域および第2の領域のいずれか一方の両
端近傍に設けられた第1及び第2の入出力電極と、前記
pn接合層を構成する第1の領域および第2の領域の他
方の一端近傍に設けられたアース電極と、を有し、前記
第1および第2の入出力電極のいずれか一方から信号を
入力し、他方から信号を出力するとともに、前記アース
電極を固定電位の電源に接続あるいは接地することを特
徴とする。
The LC element according to claim 15 is the LC element according to any one of claims 12 to 1.
4. In the LC element of any of 4, the first and second input / output electrodes provided near both ends of either the first region or the second region forming the pn junction layer, and the pn junction. A ground electrode provided near one end of the other of the first region and the second region forming the layer, and inputting a signal from any one of the first and second input / output electrodes, A signal is output from the other terminal, and the earth electrode is connected to or grounded to a power source having a fixed potential.

【0028】請求項16のLC素子は、請求項12又は
13のLC素子において、前記pn接合層を構成する第
1の領域および第2の領域のいずれか一方の両端近傍に
設けられた第1および第2の入出力電極と、前記pn接
合層を構成する第1の領域および第2の領域の他方の両
端近傍に設けられた第3および第4の入出力電極と、を
有し、前記pn接合層の第1および第2の領域のそれぞ
れを信号入出力路とするコモンモード型の素子として用
いられることを特徴とする。
An LC element according to a sixteenth aspect is the LC element according to the twelfth or thirteenth aspect, wherein the first element is provided near both ends of one of the first region and the second region forming the pn junction layer. And a second input / output electrode, and third and fourth input / output electrodes provided near both ends of the other of the first region and the second region forming the pn junction layer. It is characterized in that it is used as a common mode type element in which each of the first and second regions of the pn junction layer is used as a signal input / output path.

【0029】請求項17のLC素子は、請求項12〜1
6のいずれかのLC素子において、前記pn接合層を構
成する第1の領域および第2の領域の少なくとも一方に
対して、前記pn接合層の逆バイアスの電圧レベルの信
号の入力を行なうことを特徴とする。
The LC device according to claim 17 is the LC device according to any one of claims 12 to 1.
In any of the LC elements of No. 6 and 6, a signal of a reverse bias voltage level of the pn junction layer is input to at least one of the first region and the second region forming the pn junction layer. Characterize.

【0030】請求項18のLC素子は、請求項12〜1
6のいずれかのLC素子において、前記pn接合層に所
定の逆バイアス電圧を印加するバイアス回路と、入力信
号から直流成分を除去した信号を前記pn接合層の第1
および第2の領域の少なくとも一方に入力する直流成分
除去回路と、をさらに含むことを特徴とする。
The LC device according to claim 18 is the LC device according to any one of claims 12 to 1.
In the LC element according to any one of 6 above, a bias circuit for applying a predetermined reverse bias voltage to the pn junction layer, and a signal obtained by removing a direct current component from an input signal are supplied to the first pn junction layer.
And a DC component removing circuit for inputting to at least one of the second region and the second region.

【0031】請求項19のLC素子は、請求項18のL
C素子において、前記バイアス回路は前記pn接合層に
印加する逆バイアス電圧を変更可能であり、前記pn接
合層に印加する逆バイアス電圧を変えることにより前記
pn接合層が有するキャパシタンスを任意に変更するこ
とを特徴とする。
The LC element according to claim 19 is the L element according to claim 18.
In the C element, the bias circuit can change the reverse bias voltage applied to the pn junction layer, and the capacitance of the pn junction layer can be arbitrarily changed by changing the reverse bias voltage applied to the pn junction layer. It is characterized by

【0032】請求項20の半導体装置は、請求項12〜
19のいずれかのLC素子を基板の一部として形成し、
前記pn接合層の第1および第2の領域の少なくとも一
方を信号ラインあるいは電源ラインに挿入して一体成形
したことを特徴とする。
A semiconductor device according to claim 20 is the semiconductor device according to claim 12 to.
Forming one of the LC elements of 19 as a part of the substrate,
At least one of the first and second regions of the pn junction layer is inserted into a signal line or a power supply line and integrally molded.

【0033】請求項21のLC素子は、請求項12〜1
4のいずれかのLC素子において、半導体基板上に前記
pn接合層を形成し、この半導体基板の全表面に化学液
相法により絶縁膜を形成し、この絶縁膜の一部をエッチ
ングあるいはレーザ光照射によって除去して孔をあけ、
その孔を半田で表面に盛り上がる程度に封じることによ
り端子付けを行なうことを特徴とする。
The LC device according to claim 21 is the LC device according to any one of claims 12 to 1.
In the LC element of any one of 4 above, the pn junction layer is formed on a semiconductor substrate, an insulating film is formed on the entire surface of the semiconductor substrate by a chemical liquid phase method, and a part of the insulating film is etched or laser light is applied. Remove by irradiation to make holes,
It is characterized in that terminals are attached by sealing the holes to the extent that they rise up on the surface with solder.

【0034】請求項22のLC素子の製造方法は、半導
体基板にp層あるいはn層からなる渦巻き形状の第1の
領域と、この第1の領域に対して逆導電型領域となりイ
ンダクタとして機能する第2の領域とで構成され、キャ
パシタが分布定数的に存在する渦巻き形状のpn接合層
を形成する第1の工程と、前記半導体基板の表面に前記
第1の領域に対向し、インダクタとして機能する渦巻き
形状の電極を形成する第2の工程と、前記渦巻き形状の
電極および前記pn接合層の第2の領域のそれぞれの両
端あるいは一方端に接続される配線層を形成する第3の
工程と、を含むことを特徴とする。
The method for manufacturing an LC device according to claim 22 is a semiconductor device.
The first spiral-shaped spiral substrate composed of p-layers or n-layers
Area and an area of opposite conductivity type to the first area.
And a second region that functions as a inductor.
Spiral-shaped pn junction layer in which the pacitor exists in a distributed constant
And a first step of forming a film on the surface of the semiconductor substrate.
A second step of forming a spiral electrode facing the first region and functioning as an inductor, and connecting to both ends or one end of each of the spiral electrode and the second region of the pn junction layer. And a third step of forming a wiring layer according to the present invention.

【0035】請求項23のLC素子の製造方法は、半導
体基板に渦巻き形状の第1の領域とこの第1の領域に対
して逆導電型領域となりインダクタとして機能する第2
の領域とで構成され、キャパシタが分布定数的に存在す
る渦巻き形状のpn接合層を形成する第1の工程と、前
記pn接合層の第1および第2の領域のそれぞれの両端
あるいは一方端に接続される配線層を形成する第2の工
程と、を含むことを特徴とする。
According to a twenty-third aspect of the present invention, there is provided a method of manufacturing an LC element, wherein a first region having a spiral shape is formed on a semiconductor substrate, and a region having an opposite conductivity type to the first region serves as an inductor.
, And the capacitor exists in a distributed constant
A first step of forming a spiral-shaped pn junction layer, and a second step of forming a wiring layer connected to both ends or one end of each of the first and second regions of the pn junction layer, It is characterized by including.

【0036】[0036]

【作用】請求項1のLC素子では、pn接合層とその表
面に形成されている電極が渦巻き形状に形成されてお
り、この電極とpn接合層の第2の領域とのそれぞれが
インダクタとして機能する。また、これらの間には渦巻
き形状のpn接合層が形成されているため、このpn接
合層によって渦巻き形状の電極とpn接合層の第2の領
域との間には分布定数的なキャパシタが形成される。
In the LC device of the first aspect, the pn junction layer and the electrode formed on the surface thereof are formed in a spiral shape, and each of the electrode and the second region of the pn junction layer functions as an inductor. To do. Further, since a spiral pn junction layer is formed between them, a distributed constant capacitor is formed between the spiral electrode and the second region of the pn junction layer by this pn junction layer. To be done.

【0037】したがって、上述した渦巻き形状の電極と
pn接合層の第2の領域の少くとも一方に入力された信
号は、分布定数的に存在するインダクタおよびキャパシ
タを介して伝搬され、広い帯域にわたり良好な減衰特性
が得られる。
Therefore, the signal input to at least one of the spiral-shaped electrode and the second region of the pn junction layer described above is propagated through the inductors and capacitors existing in a distributed constant, and is excellent over a wide band. Attenuation characteristics can be obtained.

【0038】特に、請求項1のLC素子は、半導体基板
上に渦巻き形状のpn接合層を形成するとともに、さら
にその表面側に渦巻き形状の電極を形成することにより
製造することができ、製造が非常に容易となる。また、
このLC素子は、半導体基板上に形成されるため、IC
やLSIの一部として形成することも可能であり、この
ような部品の一部として形成した場合には、後工程にお
ける部品の組み付け作業を省略することができる。
In particular, the LC element of claim 1 can be manufactured by forming a spiral pn junction layer on the semiconductor substrate and further forming a spiral electrode on the surface side thereof. It will be very easy. Also,
Since this LC element is formed on a semiconductor substrate,
It is also possible to form it as a part of the LSI or the LSI.

【0039】また、請求項2のLC素子では、上述した
渦巻き形状の電極に対して、pn接合層の少なくとも第
2の領域の長さを長くあるいは短く形成している。この
場合であっても同様に、長さが異なる渦巻き形状の電極
とpn接合層の第2の領域のそれぞれはインダクタとし
て機能し、これらの間にはpn接合層によって形成され
るキャパシタが分布定数的に存在する。したがって、こ
のLC素子は広い帯域にわたって良好な減衰特性を有す
るとともに、製造容易及び基板の一部として形成するこ
とが可能であるという効果がある。
Further, in the LC element of the second aspect, at least the second region of the pn junction layer is formed longer or shorter than the spiral electrode described above. Even in this case, similarly, each of the spiral-shaped electrodes having different lengths and the second region of the pn junction layer functions as an inductor, and the capacitor formed by the pn junction layer has a distributed constant between them. Exist. Therefore, this LC element has an effect that it has good attenuation characteristics over a wide band, is easy to manufacture, and can be formed as a part of a substrate.

【0040】また、請求項3のLC素子では、上述した
渦巻き形状の電極およびpn接合層のいずれか一方を複
数に分割するとともに、これら分割片の一部を電気的に
接続して使用する。この場合には、分割されていない他
方側を信号入出力路として用いることにより、上述した
LC素子とは特性の異なる分布定数型のLC素子とな
る。特に、各分割片のインダクタンスは小さくなるた
め、各分割片のインダクタンスの影響が少ないLC素子
とすることができる。
Further, in the LC element of the third aspect, one of the spiral electrode and the pn junction layer described above is divided into a plurality of pieces, and a part of these divided pieces is electrically connected for use. In this case, by using the other side which is not divided as a signal input / output path, a distributed constant type LC element having characteristics different from those of the above-described LC element is obtained. In particular, since the inductance of each segment is small, it is possible to obtain an LC element that is less affected by the inductance of each segment.

【0041】また、請求項4のLC素子では、上述した
渦巻き形状の電極とpn接合層の第2の領域のいずれか
一方の両端近傍に第1及び第2の入出力電極を設けると
ともに、他方の一方端近傍にアース電極を設けることに
より、第1及び第2の入出力電極が設けられた側の電極
あるいは第2の領域が信号入出力路として使用される3
端子型のLC素子を容易に形成することができる。
Further, in the LC element of the fourth aspect, the first and second input / output electrodes are provided near both ends of either one of the spiral-shaped electrode and the second region of the pn junction layer, and the other By providing the ground electrode near one end, the electrode or the second region on the side where the first and second input / output electrodes are provided is used as a signal input / output path.
A terminal type LC element can be easily formed.

【0042】また、請求項5のLC素子では、請求項4
における他方側の電極あるいは第2の領域の両端にも第
3及び第4の入出力電極を設けることにより、4端子コ
モンモード型のLC素子を容易に形成することができ
る。
According to the LC element of claim 5, the LC element of claim 4 is used.
By providing the third and fourth input / output electrodes on the other side of the electrode or both ends of the second region, a 4-terminal common mode type LC element can be easily formed.

【0043】また、請求項6のLC素子では、上述した
渦巻き形状の電極とpn接合層の第2の領域の少なくと
も一方に、pn接合層に逆バイアスがかかるような電圧
レベルの信号を入力することにより、pn接合間に分布
定数的なキャパシタを確実に形成することができる。
Further, in the LC element of the sixth aspect, a signal having a voltage level such that a reverse bias is applied to the pn junction layer is input to at least one of the spiral electrode and the second region of the pn junction layer. As a result, a distributed constant capacitor can be reliably formed between the pn junctions.

【0044】すなわち、pn接合層においては逆バイア
スをかけたときにキャパシタとして機能させることがで
きるため、渦巻き形状のpn接合層がキャパシタとして
機能するような信号を入力することにより、全体として
広い帯域で良好な減衰特性を有するLC素子として動作
することができる。
That is, since the pn junction layer can function as a capacitor when a reverse bias is applied, by inputting a signal such that the spiral pn junction layer functions as a capacitor, an overall wide band is obtained. Therefore, it can operate as an LC element having good attenuation characteristics.

【0045】また、請求項7のLC素子では、このpn
接合層に対する逆バイアス電圧をバイアス回路によって
印加している。また、これに対応して直流成分除去回路
が設けられており、入力信号から直流成分が除去された
信号がバイアス回路から印加される逆バイアス電圧に重
畳されて入力される。これにより、pn接合層を完全に
逆バイアスで用いることができ、渦巻き形状のpn接合
層を確実にキャパシタとして使用することができる。
Further, in the LC element of claim 7, the pn
A reverse bias voltage for the junction layer is applied by a bias circuit. Further, a DC component removing circuit is provided corresponding to this, and the signal from which the DC component has been removed from the input signal is input while being superimposed on the reverse bias voltage applied from the bias circuit. As a result, the pn junction layer can be used with a complete reverse bias, and the spiral pn junction layer can be reliably used as a capacitor.

【0046】また、請求項8のLC素子では、上述した
渦巻き形状の電極とpn接合層の第1の領域との間に絶
縁層を形成し、バイアス回路によってpn接合層に逆バ
イアス電圧を印加している。したがって、この場合もp
n接合層を確実にキャパシタとして使用することがで
き、全体として広い帯域において良好な減衰特性を有す
るLC素子として動作する。また、この場合には絶縁層
によって渦巻き形状の電極とpn接合層とが直流的に分
離されるため、上述した請求項7で用いるような直流成
分除去回路を付加する必要はない。
Further, in the LC element of claim 8, an insulating layer is formed between the spiral electrode and the first region of the pn junction layer, and a reverse bias voltage is applied to the pn junction layer by a bias circuit. is doing. Therefore, in this case as well, p
The n-junction layer can be reliably used as a capacitor, and operates as an LC element having good attenuation characteristics in a wide band as a whole. Further, in this case, since the spirally-shaped electrode and the pn junction layer are separated from each other in terms of direct current by the insulating layer, it is not necessary to add the direct current component removing circuit as used in the above-mentioned claim 7.

【0047】また、請求項9のLC素子では、上述した
バイアス回路によって印加する逆バイアス電圧を可変に
設定することができる。これにより、渦巻き形状のpn
接合層の容量を任意に変更することができ、減衰特性、
すなわち周波数特性を必要に応じて可変に制御すること
ができる。
Further, in the LC element of the ninth aspect, the reverse bias voltage applied by the bias circuit can be variably set. As a result, the spiral pn
The capacity of the bonding layer can be changed arbitrarily, the damping characteristics,
That is, the frequency characteristic can be variably controlled as needed.

【0048】また、請求項10の半導体装置では、上述
した各請求項のLC素子を基板の一部に、信号ラインあ
るいは電源ラインに挿入するように形成している。これ
により、半導体基板上の他の部品と一体的に製造するこ
とができ、製造が容易になるとともに後工程における部
品の組み付け作業が不要となる。
According to a tenth aspect of the semiconductor device, the LC element of each of the above-mentioned aspects is formed on a part of the substrate so as to be inserted into a signal line or a power supply line. As a result, it can be manufactured integrally with other components on the semiconductor substrate, which facilitates the manufacturing and eliminates the work of assembling the components in the subsequent process.

【0049】また、請求項11のLC素子では、上述し
た請求項1〜3のいずれかのLC素子を半導体基板上に
形成した後に化学液相法により全表面に絶縁膜を形成す
る。その後、この絶縁膜の一部にエッチングやレーザ光
照射により孔をあけ、この孔に半田を盛ることにより端
子付けが行われる。したがって、表面実装型のLC素子
を簡単に製造することができ、表面実装型とすることに
よりこのLC素子の組み付け作業も容易となる。
Further, in the LC element of claim 11, the insulating film is formed on the entire surface by the chemical liquid phase method after the LC element of any of claims 1 to 3 described above is formed on the semiconductor substrate. After that, a hole is formed in a part of the insulating film by etching or laser light irradiation, and solder is put in the hole to attach a terminal. Therefore, it is possible to easily manufacture the surface mount type LC element, and the surface mount type LC element also facilitates the assembling work of the LC element.

【0050】また、請求項12〜21のLC素子および
半導体装置は、上述した各請求項のLC素子および半導
体装置における渦巻き形状の電極を省略し、この電極の
機能をpn接合層の第1の領域に持たせた点に特徴があ
る。すなわち、pn接合層の第1および第2の領域のそ
れぞれがインダクタとして機能するとともに、これらの
間にはpn接合層による分布定数的なキャパシタが存在
する。
Further, in the LC element and the semiconductor device according to claims 12 to 21, the spiral electrode in the LC element and the semiconductor device according to each of the above claims is omitted, and the function of this electrode is the first of the pn junction layer. The feature is that it is given to the area. That is, each of the first and second regions of the pn junction layer functions as an inductor, and a distributed constant capacitor due to the pn junction layer exists between them.

【0051】したがって、請求項12〜21の各LC素
子は、上述した請求項11までのLC素子と同様に、良
好な減衰特性を有するとともに製造が容易である等の効
果がある。しかも、渦巻き形状の電極が半導体表面に形
成されないため、この電極を形成する工程が不要であ
り、さらに製造が容易になるとともに、半導体表面を他
の目的に有効利用することもできるようになる。
Therefore, each of the LC elements according to the twelfth to twenty-first aspects, like the LC elements according to the eleventh aspect, has good attenuation characteristics and is advantageous in that it is easy to manufacture. Moreover, since the spiral electrode is not formed on the semiconductor surface, the step of forming this electrode is unnecessary, and further, the manufacturing is facilitated, and the semiconductor surface can be effectively used for other purposes.

【0052】また、請求項22あるいは請求項23のL
C素子の製造方法は、上述した各LC素子を半導体製造
技術を適用して製造するための方法である。すなわち、
まず渦巻き形状のpn接合層が形成され、あるいは渦巻
き形状のpn接合層とともに渦巻き形状の電極が形成さ
れ、その後、これらに接続される配線層が形成されてL
C素子が完成する。
Further, L of claim 22 or claim 23
The C element manufacturing method is a method for manufacturing each of the LC elements described above by applying a semiconductor manufacturing technique. That is,
First, a spiral-shaped pn junction layer is formed, or a spiral-shaped electrode is formed together with the spiral-shaped pn junction layer, and then a wiring layer connected to these is formed to form L.
The C element is completed.

【0053】このように、上述したLC素子は一般的な
半導体製造技術を応用することにより製造することがで
き、小型化あるいは低コスト化が可能であるとともに、
複数個同時に大量生産することも可能となる。
As described above, the above-mentioned LC element can be manufactured by applying a general semiconductor manufacturing technique, and it is possible to reduce the size and cost, and
It is possible to mass-produce a plurality of pieces at the same time.

【0054】[0054]

【実施例】以下、本発明を適用した一実施例のLC素子
について、図面を参照しながら具体的に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An LC device of one embodiment to which the present invention is applied will be specifically described below with reference to the drawings.

【0055】第1実施例 図1は、本発明を適用した第1実施例のLC素子の平面
図である。また、図2は図1のA−A線拡大断面図であ
る。
First Embodiment FIG. 1 is a plan view of an LC device of the first embodiment to which the present invention is applied. 2 is an enlarged sectional view taken along the line AA of FIG.

【0056】これらの図に示すように、本実施例のLC
素子100は、半導体基板であるp型シリコン基板(p
−Si基板)24の表面付近に形成された渦巻き形状の
+領域22と、さらにその一部に形成された渦巻き形
状のp+ 領域20とを含んでおり、これらのn+ 領域2
2とp+ 領域20とがpn接合層26を形成している。
また、上述したp−Si基板24に比べて、n+ 領域2
2およびp+ 領域20のそれぞれは不純物濃度が高目に
設定されており、このp−Si基板24とn+領域22
との間に逆バイアス電圧を印加することにより、p−S
i基板24がアイソレーション領域として機能するよう
になっている。実際は、後述するアース電極18と同電
位とすることにより確実に逆バイアスの電圧を印加すれ
ばよい。
As shown in these figures, the LC of this embodiment is
The device 100 is a p-type silicon substrate (p
And -Si substrate) of spiral shape formed in the vicinity of 24 the surface of the n + regions 22, it includes further and its p + region 20 of the part which is formed in a spiral shape, these n + regions 2
2 and the p + region 20 form a pn junction layer 26.
Further, as compared with the p-Si substrate 24 described above, the n + region 2
2 and the p + region 20 are set to have a high impurity concentration, and the p-Si substrate 24 and the n + region 22 are
By applying a reverse bias voltage between the
The i substrate 24 functions as an isolation region. Actually, the reverse bias voltage may be surely applied by setting the same potential as that of the ground electrode 18 described later.

【0057】また、本実施例のLC素子100は、上述
したp+ 領域20の表面側であって、このp+ 領域20
に沿った位置に渦巻き形状のスパイラル電極10が形成
されており、このスパイラル電極10の一方端(例えば
外側の一方端)にはアース電極18が接続されている。
また、上述したn+ 領域22の両端には2つの入出力電
極14,16がそれぞれ接続されている。
Further, the LC element 100 of this embodiment is on the surface side of the above-mentioned p + region 20 and is the p + region 20.
A spiral-shaped spiral electrode 10 is formed at a position along with, and a ground electrode 18 is connected to one end (for example, one end on the outside) of the spiral electrode 10.
Two input / output electrodes 14 and 16 are connected to both ends of the n + region 22 described above.

【0058】なお、スパイラル電極10に対するアース
電極18の取り付けは、図1に示すように薄いp+ 領域
20を傷付けないように能動領域の外側で行われる。ま
た、スパイラル電極10と入出力電極18との接続(そ
れ以外の電極の接続を同様)は、スパイラル電極10が
+ 領域20等と接触しないように絶縁して行う必要が
あるため、絶縁が必要な部分には予め酸化膜等の絶縁層
を形成しておくようにする。
The ground electrode 18 is attached to the spiral electrode 10 outside the active region so as not to damage the thin p + region 20 as shown in FIG. Further, the connection between the spiral electrode 10 and the input / output electrode 18 (the connection of the other electrodes is the same) needs to be performed so that the spiral electrode 10 does not come into contact with the p + region 20, etc. An insulating layer such as an oxide film is formed in advance in a necessary portion.

【0059】このような構造を有する本実施例のLC素
子100は、渦巻き形状を有しているスパイラル電極1
0とn+ 領域22とがそれぞれインダクタ導体として機
能することになる。また、スパイラル電極10に電気的
に接続されたpn接合層26が逆バイアスの状態で使用
されると渦巻き形状のキャパシタとして機能する。した
がって、スパイラル電極10とn+ 領域22とにより形
成されるインダクタとpn接合層26によって形成され
るキャパシタが分布定数的に存在するLC素子100が
形成される。
The LC element 100 of this embodiment having such a structure is a spiral electrode 1 having a spiral shape.
The 0 and n + regions 22 will function as inductor conductors, respectively. Further, when the pn junction layer 26 electrically connected to the spiral electrode 10 is used in the reverse bias state, it functions as a spiral capacitor. Therefore, the LC element 100 in which the inductor formed by the spiral electrode 10 and the n + region 22 and the capacitor formed by the pn junction layer 26 exist in a distributed constant manner is formed.

【0060】図3は、本実施例のLC素子100の等価
回路を示す図である。同図(A)に示すように、pn接
合層26のn+ 領域22がインダクタンスL1を有する
インダクタとして機能し、一方の入出力電極14から入
力された信号がn+ 領域22を介して伝搬され他方の入
出力電極16から出力される。また、スパイラル電極1
0がインダクタンスL2を有するインダクタとして機能
し、一方端に設けられたアース電極18が接地され、あ
るいは固定電位Eの電源に接続されて使用される。
FIG. 3 is a diagram showing an equivalent circuit of the LC element 100 of this embodiment. As shown in FIG. 7A, the n + region 22 of the pn junction layer 26 functions as an inductor having the inductance L1, and the signal input from one of the input / output electrodes 14 is propagated through the n + region 22. It is output from the other input / output electrode 16. Also, the spiral electrode 1
0 functions as an inductor having an inductance L2, and the ground electrode 18 provided at one end is grounded or is used by being connected to a power source having a fixed potential E.

【0061】このような接続状態において、入出力電極
14に入力される信号の電圧レベルをアース電極18の
電圧レベル(0Vあるいは固定電位E)よりも高く設定
した場合には、n+ 領域22とp+ 領域20とからなる
pn接合層26に逆バイアス電圧がかかるため、このp
n接合層26がキャパシタタンスCを有するキャパシタ
として機能する。また、このキャパシタは第1のスパイ
ラル電極10の全長にわたって分布定数的に形成されて
おり、従来の集中定数型のLC素子にはない優れた減衰
特性を発揮することができる。
In such a connection state, when the voltage level of the signal input to the input / output electrode 14 is set higher than the voltage level of the earth electrode 18 (0 V or fixed potential E), the n + region 22 Since a reverse bias voltage is applied to the pn junction layer 26 including the p + region 20, this p
The n-junction layer 26 functions as a capacitor having a capacitance T. Further, this capacitor is formed in a distributed constant over the entire length of the first spiral electrode 10, and can exhibit excellent attenuation characteristics which are not found in the conventional lumped constant type LC element.

【0062】また、図3(B)は、pn接合層26に強
制的に逆バイアス電圧を印加したものであり、これによ
り確実にpn接合層26をキャパシタとして動作させる
ことができる。具体的には、入出力電極14とアース電
極18との間に所定の逆バイアス電圧を印加するための
バイアス用電源28を接続するとともに、入力信号の中
の直流成分のみを除去するためのコンデンサ30を入出
力電極14側に接続する。このような回路を付加するこ
とにより、pn接合層26に対して一定の逆バイアス電
圧を常に印加することができるとともに、この逆バイア
ス電圧に重畳された信号を本実施例のLC素子100に
入力することができる。
In FIG. 3B, a reverse bias voltage is forcibly applied to the pn junction layer 26, which allows the pn junction layer 26 to reliably operate as a capacitor. Specifically, a bias power supply 28 for applying a predetermined reverse bias voltage is connected between the input / output electrode 14 and the ground electrode 18, and a capacitor for removing only the DC component in the input signal. 30 is connected to the input / output electrode 14 side. By adding such a circuit, a constant reverse bias voltage can be constantly applied to the pn junction layer 26, and a signal superimposed on this reverse bias voltage is input to the LC element 100 of this embodiment. can do.

【0063】なお、入出力電極16から出力される信号
には逆バイアス電圧が加わっているため、さらにその外
側にコンデンサ32を接続することにより、この逆バイ
アス電圧分を除去することが望ましい。
Since the signal output from the input / output electrode 16 is applied with a reverse bias voltage, it is desirable to remove the reverse bias voltage by connecting a capacitor 32 to the outside of the signal.

【0064】また、図3(C)は、上述したバイアス用
電源28に代えて、逆バイアスの電圧レベルを任意に変
更することができる可変バイアス用電源34を接続した
ものである。一般に、pn接合層26に印加される逆バ
イアス電圧の大小に応じてpn接合面に生じる空乏層の
幅が変化するため、これにともないキャパシタンスCも
変動する。したがって、入出力電極14やアース電極1
8を介してpn接合層26に印加される逆バイアス電圧
を変えることこより、分布定数的に存在するキャパシタ
ンスCを任意に変化させ、LC素子100全体としての
減衰特性を調整あるいは変更することができる。
Further, in FIG. 3C, instead of the bias power source 28 described above, a variable bias power source 34 capable of arbitrarily changing the reverse bias voltage level is connected. In general, the width of the depletion layer generated at the pn junction surface changes according to the magnitude of the reverse bias voltage applied to the pn junction layer 26, and the capacitance C also changes accordingly. Therefore, the input / output electrode 14 and the ground electrode 1
By changing the reverse bias voltage applied to the pn junction layer 26 via 8, the capacitance C existing in a distributed constant can be arbitrarily changed, and the attenuation characteristic of the LC element 100 as a whole can be adjusted or changed. .

【0065】図4は、本実施例のLC素子100の製造
工程を示す図であり、図1のB−B線断面の各製造工程
毎の状態が示されている。
FIG. 4 is a view showing the manufacturing process of the LC element 100 of this embodiment, and shows the state of each manufacturing process of the cross section taken along the line BB of FIG.

【0066】(1)エピタキシャル層の成長:まず最初
に、p−Si基板24(ウエハ)表面の酸化膜を除去し
た後に、p−Si基板24の表面全体にn+ 形エピタキ
シャル層25を成長させる(同図(A))。
(1) Growth of epitaxial layer: First, the oxide film on the surface of the p-Si substrate 24 (wafer) is removed, and then the n + -type epitaxial layer 25 is grown on the entire surface of the p-Si substrate 24. ((A) of the same figure).

【0067】(2)アイソレーション領域の形成:次に、
図1に示したn+ 領域22及びp+ 領域20を除く領域
をアイソレーション領域とするために、p形不純物の拡
散あるいはイオン注入を行なう。
(2) Formation of isolation region:
In order to make the region excluding the n + region 22 and the p + region 20 shown in FIG. 1 an isolation region, diffusion of p-type impurities or ion implantation is performed.

【0068】具体的には、まずエピタキシャル層25の
表面を熱酸化して酸化膜70を形成する。そして、フォ
トリソグラフィによってp領域を形成すべき位置の酸化
膜70を除去した後に、p形不純物を熱拡散あるいはイ
オン注入により選択的に添加することにより、p領域が
選択的に形成される。このようにして形成されたp領域
は、p−Si基板24の一部となってアイソレーション
領域を形成する(同図(B))。
Specifically, first, the surface of the epitaxial layer 25 is thermally oxidized to form the oxide film 70. Then, after removing the oxide film 70 at the position where the p region is to be formed by photolithography, the p region is selectively formed by selectively adding p-type impurities by thermal diffusion or ion implantation. The p region thus formed becomes a part of the p-Si substrate 24 to form an isolation region (FIG. 2 (B)).

【0069】このようにしてアイソレーション領域の形
成が行われた結果、残されたエピタキシャル層25によ
って渦巻き形状のn+ 領域22が形成される。
As a result of forming the isolation region in this manner, the remaining epitaxial layer 25 forms the spiral n + region 22.

【0070】(3)pn接合層の形成:次に、渦巻き形状
に形成されたn+ 領域22の一部にp形不純物を熱拡散
あるいはイオン注入により導入することにより、渦巻き
形状のp+ 領域20を形成する。
(3) Formation of pn junction layer: Next, p-type impurities are introduced into a part of the spirally formed n + region 22 by thermal diffusion or ion implantation to form a spiral p + region. Form 20.

【0071】具体的には、まずn+ 領域22を含むp−
Si基板24の表面を熱酸化して酸化膜72を形成す
る。そして、フォトリソグラフィによってp+ 領域20
を形成すべき位置の酸化膜72を除去した後に、p形不
純物を熱拡散あるいはイオン注入により選択的に添加す
ることにより、p+ 領域20が選択的に形成される。
Specifically, first, p− including the n + region 22
The surface of the Si substrate 24 is thermally oxidized to form an oxide film 72. Then, the p + region 20 is formed by photolithography.
After removing the oxide film 72 at the position where the p + region is to be formed, the p + region 20 is selectively formed by selectively adding p-type impurities by thermal diffusion or ion implantation.

【0072】このp+ 領域20は、先に形成されたn+
領域22中に形成する必要があるため、既に導入されて
いるn形不純物の量以上のp形不純物を添加することに
より、p+ 領域20が形成される(同図(C))。
This p + region 20 is formed by the n + formed previously.
Since it needs to be formed in the region 22, the p + region 20 is formed by adding the p-type impurity in an amount equal to or larger than the amount of the n-type impurity that has already been introduced (FIG. 7C).

【0073】このようにして、n+ 領域22とp+ 領域
20とからなる渦巻き形状のpn接合層26が形成され
る。
In this way, the spiral pn junction layer 26 consisting of the n + region 22 and the p + region 20 is formed.

【0074】(4)スパイラル電極の形成:次に、熱酸化
により表面に酸化膜74を形成した後にフォトリソグラ
フィによってp+ 領域20の表面に渦巻き形状の孔あけ
を行ない、その後この渦巻き形状に孔あけされた部分
に、例えばアルミニウムを蒸着することによりスパイラ
ル電極10を形成する(同図(D))。その後、このス
パイラル電極10の一方端近傍にアース電極18を、n
+ 領域22の両端近傍に2つの入出力電極14,16を
それぞれアルミニウム等の蒸着により形成する。
(4) Formation of spiral electrode: Next, after forming an oxide film 74 on the surface by thermal oxidation, a spiral-shaped hole is formed on the surface of the p + region 20 by photolithography, and then the spiral-shaped hole is formed. The spiral electrode 10 is formed in the opened portion by vapor-depositing aluminum, for example (FIG. 3 (D)). After that, the ground electrode 18 is provided in the vicinity of one end of the spiral electrode 10,
Two input / output electrodes 14 and 16 are formed near both ends of the + region 22 by vapor deposition of aluminum or the like.

【0075】最後に、全面にP−ガラスを付着させた
後、加熱して平坦な表面を形成することによりLC素子
100が完成する。
Finally, P-glass is deposited on the entire surface and then heated to form a flat surface, whereby the LC element 100 is completed.

【0076】本実施例のLC素子100を製造する工程
は、基本的には通常のバイポーラトランジスタあるいは
ダイオードを製造する工程と類似しており、pn接合層
26やその間のアイソレーション領域の形状等が異なる
ものである。したがって、一般のバイポーラトランジス
タを製造する工程においてフォトマスクの形状を変更す
ることにより対応することができ、製造が容易になると
ともに小型化にも適している。また、一般のバイポーラ
トランジスタやMOS−FET等の半導体部品と同一基
板上に形成することが可能であり、ICやLSIの一部
として形成することができる。しかも、ICやLSIの
一部として形成した場合には、後工程における部品の組
み付け作業を省略することができる。
The process of manufacturing the LC element 100 of this embodiment is basically similar to the process of manufacturing a normal bipolar transistor or diode, and the shape of the pn junction layer 26 and the isolation region between them are different. It is different. Therefore, it can be dealt with by changing the shape of the photomask in the process of manufacturing a general bipolar transistor, which facilitates manufacturing and is suitable for downsizing. Further, it can be formed on the same substrate as semiconductor components such as general bipolar transistors and MOS-FETs, and can be formed as a part of IC or LSI. Moreover, when it is formed as a part of an IC or an LSI, it is possible to omit the work of assembling the parts in the subsequent process.

【0077】なお、上述した本実施例の製造工程におい
ては、最初にエピタキシャル成長によりn+ 領域を表面
全体に形成した後にアイソレーションを行なう場合を例
にとり説明したが、p−Si基板24の表面に酸化膜を
形成した後にフィトリソグラフィにより渦巻き形状のn
+ 領域22に対応する窓あけを行ない、この部分に熱拡
散あるいはイオン注入によりn形不純物を導入すること
によりn+ 領域22を形成した後に、同様の方法により
直接的にp+ 領域20を形成してもよい。また、pn接
合層を形成する方法については、一般的な半導体製造技
術を用いることができる。
In the above-described manufacturing process of the present embodiment, the case where isolation is performed after first forming the n + region on the entire surface by epitaxial growth has been described as an example, but on the surface of the p-Si substrate 24. After forming the oxide film, a spiral-shaped n
+ Performs Apertures corresponding to the region 22, formed directly p + region 20 after formation of the n + region 22 by introducing n-type impurities by thermal diffusion or ion implantation in this part, in the same manner You may. Further, as a method of forming the pn junction layer, a general semiconductor manufacturing technique can be used.

【0078】このように、本実施例のLC素子100
は、スパイラル電極10とpn接合層26のn+ 領域2
2のそれぞれがインダクタを形成するとともに、スパイ
ラル電極10に沿って形成された渦巻き形状のpn接合
層26が逆バイアスで使用されることによりキャパシタ
として機能する。しかも、スパイラル電極10の全長に
わたってpn接合層26が形成されているため、スパイ
ラル電極10とn+ 領域22によって形成されるインダ
クタンスL1,L2を有するインダクタと、pn接合層
26によって形成されるキャパシタンスCを有するキャ
パシタとが分布定数的に存在する。
As described above, the LC device 100 of this embodiment is used.
Is the n + region 2 of the spiral electrode 10 and the pn junction layer 26.
Each of the two forms an inductor, and the spiral pn junction layer 26 formed along the spiral electrode 10 functions as a capacitor by being used in reverse bias. Moreover, since the pn junction layer 26 is formed over the entire length of the spiral electrode 10, the inductor having the inductances L1 and L2 formed by the spiral electrode 10 and the n + region 22 and the capacitance C formed by the pn junction layer 26. And a capacitor having a distributed constant exist.

【0079】したがって、スパイラル電極10の一方端
に設けられたアース電極18を接地あるいは固定電位に
接続するとともに、pn接合層26のn+ 領域22を信
号の入出力路として用いた場合には、入力された信号に
対して広い帯域で良好な減衰特性を有するLC素子とな
る。
Therefore, when the ground electrode 18 provided at one end of the spiral electrode 10 is connected to ground or a fixed potential and the n + region 22 of the pn junction layer 26 is used as a signal input / output path, The LC element has a good attenuation characteristic in a wide band with respect to the input signal.

【0080】また、上述したようにこのLC素子100
は、一般のバイポーラトランジスタ等の製造技術を応用
して製造することができるため、製造が容易であり小型
化等にも適している。また、半導体基板の一部としてこ
のLC素子を製造した場合には他の部品との配線も同時
に行なうことができ、後工程における組み付け作業等が
不要となる。
Further, as described above, this LC device 100
Can be manufactured by applying the manufacturing technology of a general bipolar transistor and the like, and is therefore easy to manufacture and suitable for miniaturization. In addition, when this LC element is manufactured as a part of a semiconductor substrate, wiring with other components can be performed at the same time, which eliminates the need for assembling work in a subsequent process.

【0081】また、本実施例のLC素子100は、pn
接合層26に加える逆バイアス電圧の値を変えることに
より、分布定数的に形成されるキャパシタの容量Cを可
変に制御することができ、LC素子100の全体の周波
数特性を調整あるいは変更することができる。
In addition, the LC device 100 of this embodiment has a pn
By changing the value of the reverse bias voltage applied to the junction layer 26, the capacitance C of the capacitor formed in a distributed constant can be variably controlled, and the overall frequency characteristic of the LC element 100 can be adjusted or changed. it can.

【0082】なお、上述した本実施例は、渦巻き形状の
+ 領域22を信号入出力路として使用したが、n+
域22の一方端にアース電極18を設けるとともにスパ
イラル電極10の両端に入出力電極14,16を設け
て、スパイラル電極10側を信号入出力路として使用す
るようにしてもよい。一般に、n+ 領域22はスパイラ
ル電極10よりも比抵抗が大きいため、信号入出力路を
入れ換えることにより、減衰特性、すなわち周波数特性
が異なるLC素子を形成することができる。
Although the spiral n + region 22 is used as the signal input / output path in the above-described embodiment, the ground electrode 18 is provided at one end of the n + region 22 and the spiral electrode 10 is connected to both ends of the spiral electrode 10. The output electrodes 14 and 16 may be provided so that the spiral electrode 10 side is used as a signal input / output path. In general, the specific resistance of the n + region 22 is larger than that of the spiral electrode 10. Therefore, by exchanging the signal input / output paths, LC elements having different attenuation characteristics, that is, frequency characteristics can be formed.

【0083】また、上述した本実施例は、スパイラル電
極10を一方のインダクタ用導体として使用するととも
に、pn接合層26を構成するn+ 領域22を他方のイ
ンダクタ用導体として使用したが、スパイラル電極10
を取り除くとともにpn接合層26を構成するp+ 領域
20を一方のインダクタ用導体として使用するようにし
てもよい。すなわち、この場合にはpn接合層26がキ
ャパシタとして機能するとと同時に、このpn接合層2
6を構成するp+ 領域20とn+ 領域22の両方をイン
ダクタ用導体として使用することになる。
Further, in the above-described embodiment, the spiral electrode 10 is used as one inductor conductor, and the n + region 22 forming the pn junction layer 26 is used as the other inductor conductor. 10
Alternatively, the p + region 20 forming the pn junction layer 26 may be used as one inductor conductor. That is, in this case, the pn junction layer 26 functions as a capacitor and at the same time, the pn junction layer 2
Both the p + region 20 and the n + region 22 forming 6 will be used as the inductor conductor.

【0084】図5は、本実施例のLC素子の変形例を示
す図であり、スパイラル電極を使用しないLC素子が示
されている。同図に示すLC素子は、pn接合層26を
構成するp+ 領域20の一方端にアース電極18を設け
るとともに、n+ 領域22の両端に2つの入出力電極1
4,16を設けている。このLC素子は、p+ 領域20
とn+ 領域22の両方がインダクタ用導体として機能す
るとともに、これらによって形成されるpn接合層26
が分布定数的なキャパシタとして機能しており、図1に
示したLC素子100と同様に、良好な減衰特性を有す
るとともに製造容易等の利点を有する。また、このLC
素子を製造する場合には、図4(D)に示したスパイラ
ル電極10の形成工程が不要となる。
FIG. 5 is a diagram showing a modification of the LC element of this embodiment, showing an LC element that does not use a spiral electrode. In the LC element shown in the figure, the ground electrode 18 is provided at one end of the p + region 20 forming the pn junction layer 26, and two input / output electrodes 1 are provided at both ends of the n + region 22.
4, 16 are provided. This LC element has a p + region 20
And the n + region 22 both function as inductor conductors, and the pn junction layer 26 formed by them
Functions as a distributed constant capacitor, and like the LC element 100 shown in FIG. 1, has good attenuation characteristics and has advantages such as easy manufacture. Also, this LC
When manufacturing the element, the step of forming the spiral electrode 10 shown in FIG. 4D is unnecessary.

【0085】なお、図5に示すLC素子において、2つ
の入出力電極14,16とアース電極18との接続関係
を入れ換えて、p+ 領域20側を信号入出力路として使
用してもよいことは勿論である。
In the LC element shown in FIG. 5, the p + region 20 side may be used as a signal input / output path by exchanging the connection relationship between the two input / output electrodes 14 and 16 and the ground electrode 18. Of course.

【0086】第2実施例 次に、本発明の第2実施例のLC素子について、図面を
参照しながら具体的に説明する。
Second Embodiment Next, an LC device according to a second embodiment of the present invention will be specifically described with reference to the drawings.

【0087】上述した第1実施例のLC素子100は、
スパイラル電極10のほぼ全長にわたってほぼ同じ長さ
のpn接合層26が形成されたものであるが、本実施例
のLC素子200は、図1に示したスパイラル電極10
を約1ターン分短くした点に特徴がある。
The LC device 100 of the first embodiment described above is
Although the pn junction layer 26 having substantially the same length is formed over substantially the entire length of the spiral electrode 10, the LC element 200 of the present embodiment has the spiral electrode 10 shown in FIG.
It is characterized by shortening about 1 turn.

【0088】図6は、第2実施例のLC素子200の平
面図である。同図に示すようにスパイラル電極10を部
分的に省略した場合であっても、短くなったスパイラル
電極10および長いpn接合層26のn+ 領域22のそ
れぞれにより形成されるインダクタと、短いスパイラル
電極10に対向するpn接合層26の一部により形成さ
れるキャパシタとが分布定数的に形成されるため、図1
に示したLC素子100と同様に良好な減衰特性を有す
ることになる。
FIG. 6 is a plan view of the LC device 200 of the second embodiment. Even when the spiral electrode 10 is partially omitted as shown in the figure, an inductor formed by each of the shortened spiral electrode 10 and the n + region 22 of the long pn junction layer 26, and the short spiral electrode Since a capacitor formed by a part of the pn junction layer 26 facing 10 is formed in a distributed constant,
As in the case of the LC element 100 shown in (1), it has a good attenuation characteristic.

【0089】図7は、本実施例のLC素子200の等価
回路を示す図である。同図(A)に示すように、スパイ
ラル電極10のターン数が少くなった分だけインダクタ
ンスL3も小さくなり、これに対応して分布定数的に存
在するキャパシタンスC1も小さくなる。
FIG. 7 is a diagram showing an equivalent circuit of the LC element 200 of this embodiment. As shown in FIG. 7A, the inductance L3 is reduced by the number of turns of the spiral electrode 10, and the capacitance C1 existing in a distributed constant is correspondingly reduced.

【0090】また、同図(B)及び同図(C)に示すよ
うに、入出力電極14とアース電極18との間にバイア
ス用電源28あるいは可変バイアス用電源34とともに
コンデンサ30を接続することにより、pn接合層26
の逆バイアスを確実に実現することができるとともに、
この逆バイアス電圧の値を可変に制御することにより特
性値が変更できる点は上述した第1実施例と同様であ
る。
Further, as shown in FIGS. 6B and 6C, a capacitor 30 is connected between the input / output electrode 14 and the ground electrode 18 together with the bias power source 28 or the variable bias power source 34. As a result, the pn junction layer 26
It is possible to reliably realize the reverse bias of
As in the first embodiment, the characteristic value can be changed by variably controlling the value of the reverse bias voltage.

【0091】このように、本実施例のLC素子200
は、短いスパイラル電極10とpn接合層26のn+
域22とによりインダクタが、pn接合層26によりキ
ャパシタが分布定数的に形成されており、従来の集中定
数型素子にはない良好な減衰特性を持った素子として機
能することができる。また、LC素子200を半導体製
造技術を利用して製造できる点や、LSI等の一部とし
て形成することができるとともにこの場合には後工程に
おける配線処理を省略できる等については上述した第1
実施例のLC素子100と同じである。
As described above, the LC device 200 of this embodiment is used.
Shows that the short spiral electrode 10 and the n + region 22 of the pn junction layer 26 form an inductor, and the pn junction layer 26 forms a capacitor in a distributed constant manner. Can function as an element having In addition, the LC element 200 can be manufactured by using a semiconductor manufacturing technique, and it can be formed as a part of an LSI or the like, and in this case, a wiring process in a post process can be omitted.
This is the same as the LC element 100 of the example.

【0092】なお、上述した本実施例は、図1に示した
LC素子100と比べると、pn接合層26の形状を維
持しながらスパイラル電極10の長さのみを短く形成し
たものであり、スパイラル電極10に対向しない部分に
ついてはpn接合層26である必要はない。また、入出
力電極14,16とアース電極18を入れ換えるように
してもよい。
In the present embodiment described above, compared with the LC device 100 shown in FIG. 1, only the length of the spiral electrode 10 is shortened while maintaining the shape of the pn junction layer 26. The portion not facing the electrode 10 does not need to be the pn junction layer 26. Further, the input / output electrodes 14 and 16 and the ground electrode 18 may be replaced with each other.

【0093】図8は、本実施例のLC素子の変形例を示
す図である。同図に示すLC素子は、図6に示したLC
素子のpn接合層26を部分的に変更したものである。
具体的には、スパイラル電極10に対向しないpn接合
層26のp+ 領域20を省略したものであり、キャパシ
タとして機能しないpn接合層26の一部を単一のn+
領域22としたものである。このLC素子は、実質的に
は図1に示したLC素子と同じであり、同様の特性およ
び利点を有する。
FIG. 8 is a diagram showing a modification of the LC element of this embodiment. The LC element shown in the figure is the LC shown in FIG.
This is a partial modification of the pn junction layer 26 of the device.
Specifically, the p + region 20 of the pn junction layer 26 that does not face the spiral electrode 10 is omitted, and a part of the pn junction layer 26 that does not function as a capacitor is formed into a single n +.
The area 22 is formed. This LC element is substantially the same as the LC element shown in FIG. 1 and has similar characteristics and advantages.

【0094】また、図9は本実施例のLC素子の他の変
形例を示す図である。同図に示すLC素子は、スパイラ
ル電極10に比べてpn接合層26を短く形成するとと
もにスパイラル電極10側を信号入出力路として使用し
たものである。この場合にはn+ 領域22よりも比抵抗
が小さなスパイラル電極10側を信号入出力路としてい
るため、図6に示したLC素子200とは異なる特性を
有することになる。
FIG. 9 is a diagram showing another modification of the LC element of this embodiment. In the LC element shown in the figure, the pn junction layer 26 is formed shorter than the spiral electrode 10, and the spiral electrode 10 side is used as a signal input / output path. In this case, since the spiral electrode 10 side having a smaller specific resistance than the n + region 22 is used as the signal input / output path, it has characteristics different from those of the LC element 200 shown in FIG.

【0095】図10は、本実施例のLC素子の他の変形
例を示す図であり、図6に示すスパイラル電極10を使
用しないLC素子が示されている。同図に示すLC素子
は、n+ 領域22に比べて長さが短いp+ 領域20を有
する渦巻き形状のpn接合層26において、n+ 領域2
2の両端に2つの入出力電極14,16が、pn領域2
0の一方端(例えば外側)にアース電極18がそれぞれ
設けられている。このLC素子は、長さが異なるp+
域20とn+ 領域22の両方がインダクタ用導体として
機能するとともに、これらの両方によって形成されるp
n接合層26が分布定数的なキャパシタとして機能して
おり、図6に示したLC素子200と同様に、良好な減
衰特性を有するとともに製造容易等の利点を有する。
FIG. 10 is a diagram showing another modification of the LC element of this embodiment, showing an LC element not using the spiral electrode 10 shown in FIG. The LC element shown in the figure has the n + region 2 in the spiral pn junction layer 26 having the p + region 20 having a shorter length than the n + region 22.
Two input / output electrodes 14 and 16 are provided at both ends of the pn region 2
The ground electrode 18 is provided at one end (for example, the outside) of 0. In this LC element, both p + region 20 and n + region 22 having different lengths function as inductor conductors, and p formed by both of them.
The n-junction layer 26 functions as a distributed-constant capacitor, and like the LC element 200 shown in FIG. 6, has good attenuation characteristics and has advantages such as easy manufacturing.

【0096】第3実施例 次に、本発明の第3実施例のLC素子300について図
面を参照しながら具体的に説明する。
Third Embodiment Next, an LC element 300 of a third embodiment of the present invention will be specifically described with reference to the drawings.

【0097】上述した第1実施例のLC素子100及び
第2の実施例のLC素子200は、3端子型のノーマル
モード型素子として機能するものであるが、本実施例の
LC素子300は、4端子型のコモンモード型素子とし
て機能するよう形成されている点に特徴がある。
Although the LC element 100 of the first embodiment and the LC element 200 of the second embodiment described above function as a three-terminal type normal mode element, the LC element 300 of this embodiment is It is characterized in that it is formed so as to function as a 4-terminal common mode element.

【0098】図11は、第3実施例のLC素子の平面図
である。同図に示すように、第3実施例のLC素子30
0は、スパイラル電極10の両端に入出力電極36,3
8が設けられており、この点が図1に示したLC素子1
00と異なっている。
FIG. 11 is a plan view of the LC device of the third embodiment. As shown in the figure, the LC device 30 of the third embodiment
0 is the input / output electrodes 36, 3 at both ends of the spiral electrode 10.
8 is provided, and this point is the LC element 1 shown in FIG.
It is different from 00.

【0099】図12は、第3実施例のLC素子の等価回
路を示す図である。同図(A)に示すように、2つの入
出力電極14,16の間に形成された渦巻き形状のn+
領域22がインダクタンスL1を有するインダクタとし
て機能するとともに、2つの入出力電極36,38間に
形成されたスパイラル電極10がインダクタンスL2を
有するインダクタとして機能する。しかも、これら2つ
のインダクタの間には、第1実施例のLC素子100と
同様にキャパシタンスCを有するキャパシタがpn接合
層26により分布定数的に形成される。
FIG. 12 is a diagram showing an equivalent circuit of the LC element of the third embodiment. As shown in FIG. 3A, a spiral n + formed between the two input / output electrodes 14 and 16 is formed.
The region 22 functions as an inductor having the inductance L1, and the spiral electrode 10 formed between the two input / output electrodes 36 and 38 functions as an inductor having the inductance L2. Moreover, a capacitor having a capacitance C is formed between these two inductors in a distributed constant manner by the pn junction layer 26, like the LC element 100 of the first embodiment.

【0100】このように、本実施例のLC素子300
は、n+ 領域22のみならずスパイラル電極10の両端
にも2つの入出力電極36,38を設けることにより、
良好な減衰特性をもった4端子コモンモード型素子とし
て機能することができる。
As described above, the LC device 300 of this embodiment is used.
By providing two input / output electrodes 36 and 38 at both ends of the spiral electrode 10 as well as the n + region 22,
It can function as a 4-terminal common mode element having good attenuation characteristics.

【0101】また、pn接合層26は、p+ 領域20に
対して(すなわちスパイラル電極10に対して)n+
域22の相対的電位が高い逆バイアスのときにキャパシ
タとして動作するため、上述した4端子コモンモード素
子として動作させるためには、n+ 領域22側に入力す
る信号レベルをスパイラル電極10側に入力する信号レ
ベルよりも高く設定する必要がある。
Since the pn junction layer 26 operates as a capacitor when the relative potential of the n + region 22 with respect to the p + region 20 (that is, with respect to the spiral electrode 10) is high and reverse bias is applied, it is described above. In order to operate as a 4-terminal common mode element, it is necessary to set the signal level input to the n + region 22 side higher than the signal level input to the spiral electrode 10 side.

【0102】図12(B)は、入出力電極14,36間
に強制的に逆バイアス電圧を印加するようにしたもので
あり、この逆バイアス電圧の印加はバイアス用電源28
により行われる。また、本実施例のLC素子300にお
いては入出力電極14及び36の両方に対して信号が入
力されるため、第1実施例で用いたコンデンサ30の他
にコンデンサ40を入出力電極36側に接続する。
In FIG. 12B, a reverse bias voltage is forcibly applied between the input / output electrodes 14 and 36. The application of the reverse bias voltage is applied to the bias power supply 28.
Done by. Further, in the LC element 300 of the present embodiment, signals are input to both the input / output electrodes 14 and 36. Therefore, in addition to the capacitor 30 used in the first embodiment, the capacitor 40 is provided on the input / output electrode 36 side. Connecting.

【0103】このように、2つのコンデンサ30,40
を用いることにより2つの入出力電極14,36のそれ
ぞれに入力される信号からは直流成分が取り除かれ、そ
れぞれの信号の交流成分のみがバイアス用電源28から
印加される逆バイアス電圧に重畳されて本実施例のLC
素子300に入力されるようになる。
In this way, the two capacitors 30, 40
By using, the DC component is removed from the signals input to the two input / output electrodes 14 and 36, and only the AC component of each signal is superimposed on the reverse bias voltage applied from the bias power supply 28. LC of this example
It is input to the element 300.

【0104】したがって、本実施例のLC素子300
は、pn接合層26に対して確実に逆バイアス電圧を印
加することができ、インダクタとともにキャパシタが分
布定数的に形成される。これにより、良好な減衰特性が
得られる。
Therefore, the LC device 300 of the present embodiment.
Can surely apply a reverse bias voltage to the pn junction layer 26, and a capacitor is formed in a distributed constant manner together with the inductor. As a result, good damping characteristics can be obtained.

【0105】また、図12(C)は、同図(B)のバイ
アス用電源28を可変バイアス用電源34に置き換えた
ものである。すなわち、可変バイアス用電源34により
逆バイアス電圧を可変に設定することができ、これによ
りpn接合層26が有するキャパシタンスCの変更、す
なわちLC素子300全体の特性値の変更が可能とな
る。
Further, FIG. 12C is a diagram in which the bias power source 28 in FIG. 12B is replaced with a variable bias power source 34. That is, the reverse bias voltage can be variably set by the variable bias power supply 34, which allows the capacitance C of the pn junction layer 26 to be changed, that is, the characteristic value of the entire LC element 300 to be changed.

【0106】なお、上述した本実施例は、スパイラル電
極10を一方の信号入出力路として使用したが、このス
パイラル電極10を取り除くとともにpn接合層26を
構成するp+ 領域20とn+ 領域22の両方を信号入出
力路として使用するようにしてもよい。
Although the spiral electrode 10 is used as one of the signal input / output paths in the above-described embodiment, the spiral electrode 10 is removed and the p + region 20 and the n + region 22 forming the pn junction layer 26 are formed. Both of them may be used as signal input / output paths.

【0107】図13は、本実施例のLC素子の変形例を
示す図であり、スパイラル電極を使用しないLC素子が
示されている。同図に示すLC素子は、pn接合層26
を構成するn+ 領域22の両端に入出力電極14,16
を設けるとともに、p+ 領域20の両端に入出力電極3
6,38をそれぞれ設けている。このLC素子は、p+
領域20とn+ 領域22の両方が信号入出力路であり、
同時にそれぞれがインダクタ用導体として機能するもの
である。また、これらによって形成されるpn接合層2
6が分布定数的なキャパシタとして機能しており、図1
1に示したLC素子300と同様に、良好な減衰特性を
有するとともに製造容易等の利点を有する4端子コモン
モード素子となっている。
FIG. 13 is a diagram showing a modification of the LC element of this embodiment, showing an LC element that does not use spiral electrodes. The LC element shown in the figure has a pn junction layer 26.
Of the input / output electrodes 14 and 16 at both ends of the n + region 22 constituting
And the input / output electrodes 3 are provided at both ends of the p + region 20.
6 and 38 are provided respectively. This LC element is p +
Both the region 20 and the n + region 22 are signal input / output paths,
At the same time, each functions as a conductor for an inductor. In addition, the pn junction layer 2 formed by these
6 functions as a distributed constant capacitor, as shown in FIG.
Similar to the LC element 300 shown in FIG. 1, it is a four-terminal common mode element having good attenuation characteristics and advantages such as easy manufacture.

【0108】第4実施例 次に、本発明の第4実施例のLC素子について、図面を
参照しながら具体的に説明する。
Fourth Embodiment Next, an LC device according to a fourth embodiment of the present invention will be specifically described with reference to the drawings.

【0109】上述した各実施例のLC素子100,20
0,300のそれぞれは、スパイラル電極10を1本の
導体で形成していたが、本実施例のLC素子400はこ
のスパイラル電極10を複数の(例えば3本の)分割電
極片10−1,10−2,10−3に分割した点に特徴
がある。
The LC devices 100 and 20 of the above-mentioned respective embodiments
In each of 0 and 300, the spiral electrode 10 was formed of one conductor, but in the LC element 400 of this embodiment, the spiral electrode 10 is divided into a plurality of (for example, three) divided electrode pieces 10-1 ,. It is characterized in that it is divided into 10-2 and 10-3.

【0110】図14は、第4実施例のLC素子の平面図
である。同図に示すように、第4実施例のLC素子40
0は、図1に示したLC素子100に用いられているス
パイラル電極10を3本の分割電極片10−1,10−
2,10−3に置き換えた構造を有しており、各分割電
極片に接続されたp+ 領域20も3分割されている。全
体として渦巻き形状を有するこれらの分割電極片10−
1〜10−3のそれぞれには、アース電極18が接続さ
れており、3つのアース電極18を接地することによ
り、各分割電極片10−1〜10−3のそれぞれによっ
て形成されるインダクタの一方端が接地される。あるい
は、3つのアース電極18を固定電位の電源に接続する
ことにより、各分割電極片10−1〜10−3のそれぞ
れによって形成されるインダクタの一方端がこの固定電
位となる。
FIG. 14 is a plan view of the LC device of the fourth embodiment. As shown in the figure, the LC device 40 of the fourth embodiment
0 indicates the spiral electrode 10 used in the LC element 100 shown in FIG. 1 as three divided electrode pieces 10-1, 10-.
The p + region 20 connected to each divided electrode piece is also divided into three. These divided electrode pieces 10-having a spiral shape as a whole
A ground electrode 18 is connected to each of 1 to 10-3, and one of the inductors formed by each of the divided electrode pieces 10-1 to 10-3 by grounding the three ground electrodes 18 is connected. The end is grounded. Alternatively, by connecting the three ground electrodes 18 to a power source having a fixed potential, one end of the inductor formed by each of the divided electrode pieces 10-1 to 10-3 has the fixed potential.

【0111】図15は、第4実施例のLC素子400の
等価回路を示す図である。同図(A)に示すように、p
n接合層26のn+ 領域22の全体がインダクタンスL
1を有するインダクタとして機能するとともに、各分割
電極片10−1,10−2,10−3のそれぞれがイン
ダクタンスL3,L4,L5を有するインダクタとして
機能する。そして、n+ 領域22と各分割電極片10−
1〜10−3のそれぞれの間にあるpn接合層26がキ
ャパシタンスC2,C3,C4を有するキャパシタとし
て機能し、しかもこれらのキャパシタが分布定数的に存
在する。
FIG. 15 is a diagram showing an equivalent circuit of the LC element 400 of the fourth embodiment. As shown in FIG.
The entire n + region 22 of the n junction layer 26 has an inductance L.
1 and the divided electrode pieces 10-1, 10-2, and 10-3 function as inductors having the inductances L3, L4, and L5, respectively. Then, the n + region 22 and each divided electrode piece 10-
The pn junction layer 26 between each of 1 to 10-3 functions as a capacitor having capacitances C2, C3 and C4, and these capacitors exist in a distributed constant manner.

【0112】また、図15(B)及び同図(C)には、
強制的な逆バイアス電圧あるいは可変に設定可能な逆バ
イアス電圧を印加する場合の回路が示されている。これ
らの図は、図3(B)及び(C)に対応するものであ
り、このような回路構成とすることにより、pn接合層
26を確実にキャパシタとして動作させることができ、
あるいはこのキャパシタの容量を変えることによりLC
素子400全体としての特性を変更することができる。
Further, FIG. 15B and FIG.
A circuit for applying a forced reverse bias voltage or a variably settable reverse bias voltage is shown. These drawings correspond to FIGS. 3B and 3C. With such a circuit configuration, the pn junction layer 26 can be reliably operated as a capacitor,
Or by changing the capacity of this capacitor, LC
The characteristics of the element 400 as a whole can be changed.

【0113】また、本実施例のLC素子400は、各分
割電極片10−1,10−2,10−3の自己インダク
タンスL3,L4,L5が小さくなる。したがって、こ
れらの自己インダクタンスによるLC素子400全体の
特性の影響は小さくなり、n+ 領域22が有するイン
ダクタンスL1と分布定数的に形成されるキャパシタン
スC2,C3,C4とによってLC素子全体の特性がほ
ぼ決定されることになる。
Further, in the LC element 400 of this embodiment, the self-inductances L3, L4 and L5 of the divided electrode pieces 10-1, 10-2 and 10-3 are small. Therefore, influence on the characteristics of the entire LC element 400 according to these self-inductance is small, the capacitance C2, C3, C4 and the overall LC element by the characteristics of the n + region 22 is an inductance L1 and a distributed constant formed with It will be almost decided.

【0114】なお、上述した本実施例は、渦巻き形状の
+ 領域22を信号入出力路として用いるとともにスパ
イラル電極10を分割して使用したが、反対にスパイラ
ル電極10を信号入出力路として使用するとともにpn
接合層26の全体を複数に分割するようにしてもよい。
In the above-described embodiment, the spiral n + region 22 is used as the signal input / output path and the spiral electrode 10 is divided and used. On the contrary, the spiral electrode 10 is used as the signal input / output path. Do with pn
The entire bonding layer 26 may be divided into a plurality of parts.

【0115】図16は、本実施例のLC素子の変形例を
示す図であり、スパイラル電極10側を信号入出力路と
して用いる場合が示されている。同図に示すLC素子
は、スパイラル電極10の両端に入出力電極14,16
を接続するとともに、pn接合層26を割し、分割片
26−1,26−2,26−3のそれぞれに含まれるn
+ 領域22の一方端にアース電極18を設けたものであ
る。このLC素子は、図14に示したLC素子400に
おいて、n+ 領域22とスパイラル電極10の機能を入
れ換えたものであり、実質的には図14に示したLC素
子と同様の利点を有する。
FIG. 16 is a diagram showing a modification of the LC element of this embodiment, and shows a case where the spiral electrode 10 side is used as a signal input / output path. The LC element shown in the figure has input / output electrodes 14 and 16 at both ends of the spiral electrode 10.
With connecting, n of the pn junction layer 26 to split, it is included in each of the divided pieces 26-1, 26-2, and 26-3
The ground electrode 18 is provided at one end of the + region 22. This LC element is obtained by exchanging the functions of the n + region 22 and the spiral electrode 10 in the LC element 400 shown in FIG. 14, and has substantially the same advantages as the LC element shown in FIG.

【0116】また、図17は本実施例のLC素子の他の
変形例を示す図であり、図14において示したスパイラ
ル電極10を使用しないLC素子が示されている。同図
に示すLC素子は、n+ 領域22の両端に入出力電極1
4,16を接続するとともに、p+ 領域20のみが分断
されて3分割されており、これら各分割片20−1,2
0−2,20−3のそれぞれの一方端にアース電極18
を設けたものである。このLC素子は、n+ 領域22と
各分割片20−1〜20−3のそれぞれがインダクタ用
導体として機能するとともに、これらの間にあるpn接
合層26が分布定数的なキャパシタとして機能してお
り、図14に示したLC素子400と同様に、良好な減
衰特性を有するとともに製造容易等の利点を有する。
FIG. 17 is a diagram showing another modification of the LC element of this embodiment, showing an LC element not using the spiral electrode 10 shown in FIG. The LC element shown in the figure has an input / output electrode 1 at both ends of the n + region 22.
4, 16 are connected, and only the p + region 20 is divided and divided into three parts.
The ground electrode 18 is provided at one end of each of 0-2 and 20-3.
Is provided. In this LC element, the n + region 22 and each of the divided pieces 20-1 to 20-3 function as inductor conductors, and the pn junction layer 26 between them functions as a distributed constant capacitor. Therefore, similar to the LC element 400 shown in FIG. 14, it has good attenuation characteristics and has advantages such as easy manufacturing.

【0117】その他の実施例 次に、本発明のその他の実施例に係るLC素子につい
て、図面を参照しながら具体的に説明する。
Other Examples Next, LC elements according to other examples of the present invention will be specifically described with reference to the drawings.

【0118】図18及び図19は、化学液相法を用いて
端子付けを行なう場合の概略を示す図である。図18
は、図1等に対応する本実施例のLC素子500の平面
図であり、同図に示すように、pn接合層のn+ 領域2
2の両端には入出力電極14,16が設けられている
が、スパイラル電極10の一方端にはアース電極18が
設けられていない。このような構造を有する半導体基板
を1個のLC素子500毎に切り離した後に、図19に
図18のC−C線断面を示すように、個別に切り離され
たチップ(素子)の全表面に化学液相法により絶縁膜と
してシリコン酸化膜42を形成する。その後、エッチン
グにより第1及び第2のスパイラル電極10,12の端
部上のシリコン酸化膜42を除去して孔をあけ、その孔
を半田44で表面に盛り上がる程度に封じることによ
り、突出した半田42をプリント配線基板のランド等と
直接接触させることができるので、表面実装に際して好
都合である。
FIG. 18 and FIG. 19 are diagrams showing the outline of the case where terminals are attached using the chemical liquid phase method. FIG.
Is a plan view of an LC element 500 of this embodiment corresponding to FIG. 1 and the like, as shown in the figure, the pn junction layer n + region 2
The input / output electrodes 14 and 16 are provided at both ends of 2, but the ground electrode 18 is not provided at one end of the spiral electrode 10. After the semiconductor substrate having such a structure is separated into individual LC elements 500, as shown in FIG. 19 showing a cross section taken along the line CC in FIG. 19, all the surfaces of the individually separated chips (elements) are separated. A silicon oxide film 42 is formed as an insulating film by a chemical liquid phase method. After that, the silicon oxide film 42 on the end portions of the first and second spiral electrodes 10 and 12 is removed by etching to make a hole, and the hole is sealed with solder 44 to the extent that it rises on the surface, so that the protruding solder 42 can be brought into direct contact with the land or the like of the printed wiring board, which is convenient for surface mounting.

【0119】なお、素子表面の保護膜に、合成樹脂等の
他の絶縁材料を使用してもよく、保護膜の穿孔にレーザ
光線を利用してもよい。
Incidentally, another insulating material such as synthetic resin may be used for the protective film on the element surface, and a laser beam may be used for perforating the protective film.

【0120】図20は、上述した各実施例のLC素子1
00等をLSI等の一部として形成する場合の説明図で
ある。同図に示すように、半導体チップ46上の各種信
号あるいは電源のライン48に上述した各LC素子10
0等を挿入する形で組み込む。特に、上述した各実施例
のLC素子100等は、半導体チップ46上に各種回路
を形成する工程において同時に製造することができるた
め、後工程における配線処理等が不要になるといった利
点がある。
FIG. 20 shows the LC device 1 of each of the above-mentioned embodiments.
It is explanatory drawing at the time of forming 00 etc. as a part of LSI etc. As shown in the figure, each of the LC elements 10 described above is connected to a line 48 of various signals or a power source on the semiconductor chip 46.
Incorporate by inserting 0 etc. In particular, the LC element 100 and the like of each of the above-described embodiments can be manufactured at the same time in the process of forming various circuits on the semiconductor chip 46, so that there is an advantage that the wiring process and the like in the subsequent process are unnecessary.

【0121】図21は、上述した各実施例のLC素子1
00等の出力側にバッファを接続した例を示す図であ
る。一般に、n+ 領域22やp+ 領域20はアルミニウ
ム等の金属に比べると比抵抗が大きいため、これらを信
号入出力路として使用した場合には信号の減衰が生じ
る。このため、これらの出力側にバッファを接続して、
減衰した信号の電圧レベルを増幅することにより実用的
な素子となる。また、スパイラル電極10の長さを長く
した場合あるいは線幅を細くした場合には、スパイラル
電極10を信号入出力路として使用した場合であっても
信号の減衰が生じるため、同様に出力側にバッファを接
続することにより実用的な素子となる。
FIG. 21 shows the LC device 1 of each of the above-mentioned embodiments.
It is a figure which shows the example which connected the buffer to the output side, such as 00. In general, the n + region 22 and the p + region 20 have a larger specific resistance than a metal such as aluminum. Therefore, when these are used as a signal input / output path, signal attenuation occurs. Therefore, connect a buffer to these outputs,
It becomes a practical element by amplifying the voltage level of the attenuated signal. Further, when the length of the spiral electrode 10 is made long or the line width is made thin, signal attenuation occurs even when the spiral electrode 10 is used as a signal input / output path. It becomes a practical element by connecting a buffer.

【0122】同図(A)は、バッファとしてMOS−F
ETと抵抗からなるソースホロワ回路50を用いた場合
を示している。このソースホロワ回路50を構成するM
OS−FETは、上述した各実施例のLC素子とは若干
異なる構成を有するものの同一の半導体基板上に形成す
ることが可能であるため、ソースホロワ回路50を含め
た全体をLC素子として一体的に形成することができ
る。
FIG. 16A shows a MOS-F as a buffer.
The case where the source follower circuit 50 which consists of ET and a resistor is used is shown. M that constitutes the source follower circuit 50
Although the OS-FET has a slightly different configuration from the LC element of each of the above-described embodiments, it can be formed on the same semiconductor substrate, and therefore the entire OS including the source follower circuit 50 is integrated as an LC element. Can be formed.

【0123】また、同図(B)は、バッファとして2つ
のバイポーラトランジスタと抵抗からなるエミッタホロ
ワ回路52を用いた場合を示している。このエミッタホ
ロワ回路52を構成するバイポーラトランジスタは、上
述した各実施例のLC素子とと同じ構造を有しているた
め、このエミッタホロワ回路52を含めた全体をLC素
子として一体的に形成することができる。
Further, FIG. 11B shows a case where an emitter follower circuit 52 composed of two bipolar transistors and a resistor is used as a buffer. Since the bipolar transistor forming the emitter follower circuit 52 has the same structure as the LC element of each of the above-described embodiments, the whole including the emitter follower circuit 52 can be integrally formed as an LC element. .

【0124】なお、図21(A),(B)は一例として
第1実施例のLC素子100を用いた場合を図示した
が、その他の実施例のLC素子200〜400を用いる
場合も同様である。ただし、第3実施例のLC素子30
0は、n+ 領域22とスパイラル電極10の両方を信号
入出力路として用いるため、これらの両方あるいは一方
の出力側に上述したソースホロワ回路50あるいはエミ
ッタホロワ回路52を接続するようにする。
21A and 21B show the case where the LC element 100 of the first embodiment is used as an example, the same applies to the case where the LC elements 200 to 400 of the other embodiments are used. is there. However, the LC element 30 of the third embodiment
Since 0 uses both the n + region 22 and the spiral electrode 10 as a signal input / output path, the source follower circuit 50 or the emitter follower circuit 52 described above is connected to the output side of either or both of them.

【0125】このように出力側にバッファを設けること
により、LC素子100等によって比較的広帯域の周波
数成分が除去されると同時に、n+ 領域22あるいはス
パイラル電極10を介することにより減衰した信号レベ
ルが増幅によって復元され、SN比が良好な出力信号を
得ることが可能となる。
By thus providing the buffer on the output side, the frequency component of a relatively wide band is removed by the LC element 100 and the like, and at the same time, the signal level attenuated by the n + region 22 or the spiral electrode 10 is reduced. It is possible to obtain an output signal that is restored by amplification and has a good SN ratio.

【0126】図22は、上述した各実施例のLC素子の
出力側にレベル変換回路を接続した一例を示す図であ
る。同図(A)には、レベル変換回路として2つのエミ
ッタホロワ回路54,56を直列に接続した場合を示し
ている。同図(B)は、レベル変換回路として2つのソ
ースホロワ回路58,60を直列に接続した場合を示し
ている。このように出力側にレベル変換回路を接続する
ことにより、LC素子のn+ 領域22あるいはスパイラ
ル電極10を介することにより減衰した信号の電圧レベ
ルが増幅されるとともに、所定のレベル変換あるいはレ
ベル補正を容易に行なうことができる。
FIG. 22 is a diagram showing an example in which a level conversion circuit is connected to the output side of the LC element of each of the above-mentioned embodiments. FIG. 1A shows a case where two emitter follower circuits 54 and 56 are connected in series as a level conversion circuit. FIG. 2B shows a case where two source follower circuits 58 and 60 are connected in series as a level conversion circuit. By connecting the level conversion circuit to the output side in this way, the voltage level of the signal attenuated by passing through the n + region 22 of the LC element or the spiral electrode 10 is amplified, and a predetermined level conversion or level correction is performed. It can be done easily.

【0127】なお、これらのレベル変換回路を各実施例
のLC素子と同一の半導体基板に一体的に形成すること
ができる点は、上述したバッファの場合と同じである。
The point that these level conversion circuits can be integrally formed on the same semiconductor substrate as the LC element of each embodiment is the same as in the case of the buffer described above.

【0128】また、第3実施例のLC素子300につい
ては、図22(A),(B)に示したレベル変換回路を
2つの信号入出力路の両方の出力側に接続、あるいはい
ずれか一方の出力側のみに接続することができる。
In the LC element 300 of the third embodiment, the level conversion circuit shown in FIGS. 22A and 22B is connected to both output sides of two signal input / output paths, or either one of them is connected. Can only be connected to the output side of.

【0129】図23は、上述した各実施例のLC素子1
00等を用いて電圧制御発振器(VCO)を構成した場
合の一例を示す図である。同図に示すように、上述した
各実施例のLC素子の出力側にアンプ61を接続すると
ともに、このアンプ61の出力をLC素子の入力側に帰
還させる。このような帰還ループを形成することにより
発振動作が行われる。しかも、この発振周波数は入出力
電極14側に外部から印加される制御用電圧を逆バイア
ス電圧として用いることにより、すなわちこれにともな
い分布定数的に存在するキャパシタンスを変更すること
により、一定範囲で任意に変えることができる。
FIG. 23 shows the LC element 1 of each of the above-mentioned embodiments.
It is a figure which shows an example at the time of comprising a voltage control oscillator (VCO) using 00 etc. As shown in the figure, an amplifier 61 is connected to the output side of the LC element of each of the embodiments described above, and the output of this amplifier 61 is fed back to the input side of the LC element. The oscillation operation is performed by forming such a feedback loop. Moreover, the oscillation frequency is arbitrarily set within a certain range by using the control voltage applied from the outside to the input / output electrode 14 side as the reverse bias voltage, that is, by changing the capacitance existing in a distributed constant accordingly. Can be changed to

【0130】なお、本発明は上記各実施例に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。
The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the gist of the present invention.

【0131】例えば、上述した各実施例においては、p
n接合層26のp+ 領域20の表面にスパイラル電極1
0を直接接触させて形成するようにしたが、これらスパ
イラル電極10とpn接合層26のp+ 領域20との間
にSiO2 等の絶縁層62を介在させるようにしてもよ
い。
For example, in each of the above-mentioned embodiments, p
The spiral electrode 1 is formed on the surface of the p + region 20 of the n-junction layer 26.
Although 0 is formed by directly contacting with each other, an insulating layer 62 such as SiO 2 may be interposed between the spiral electrode 10 and the p + region 20 of the pn junction layer 26.

【0132】図24は、スパイラル電極10とpn接合
層26のp+ 領域20との間に絶縁層62を形成した場
合の断面構造を示す図である。この場合には、pn接合
層26に直接逆バイアス電圧を印加するとともに、スパ
イラル電極10の一方端に設けられた入出力電極14
(あるいは16)に直接信号の入力を行なうことができ
る。すなわち、絶縁層62を挟んで配置されたスパイラ
ル電極10とp+ 領域20とがコンデンサとして機能す
ることになり、上述した図3等に示したような直流成分
除去のためのコンデンサ30が不要となる。
FIG. 24 is a diagram showing a sectional structure in the case where an insulating layer 62 is formed between the spiral electrode 10 and the p + region 20 of the pn junction layer 26. In this case, the reverse bias voltage is directly applied to the pn junction layer 26, and the input / output electrode 14 provided at one end of the spiral electrode 10 is also provided.
A signal can be directly input to (or 16). That is, the spiral electrode 10 and the p + region 20 arranged with the insulating layer 62 interposed therebetween function as a capacitor, and the capacitor 30 for removing the DC component as shown in FIG. Become.

【0133】また、上述した各実施例では、最後の工程
においてアルミニウム等の蒸着を行なうことによりスパ
イラル電極10を形成するようにしたため、このスパイ
ラル電極10が図2に示すように突出した断面形状とな
るが、エッチング等によりpn接合層26の一部に渦巻
き形状の溝を形成することにより、図24に示すように
pn接合層26にスパイラル電極10を埋め込むように
してもよい。このようにすることにより、表面側に凹凸
がなくほぼ平坦なLC素子を形成することができ、組み
付け作業等が容易になる。
Further, in each of the above-described embodiments, since the spiral electrode 10 is formed by vapor-depositing aluminum or the like in the last step, the spiral electrode 10 has a protruding cross-sectional shape as shown in FIG. However, the spiral electrode 10 may be embedded in the pn junction layer 26 as shown in FIG. 24 by forming a spiral groove in a part of the pn junction layer 26 by etching or the like. By doing so, it is possible to form a substantially flat LC element without unevenness on the surface side, and the assembling work and the like become easy.

【0134】また、上述した各実施例においてはp−S
i基板24を含むpnp構造を利用してLC素子の形成
を行なったが、同様にnpn構造とすることもできる。
図26はnpn構造とした場合のLC素子の部分的断面
を示す図である。このような構造とした場合には、pn
接合層に印加する逆バイアス電圧の極性を反対にする必
要がある。図27は、このようにして印加する逆バイア
ス電圧の極性を反対にした場合の構成を示す図であり、
図3(C)に対応する回路が示されている。
In each of the above-mentioned embodiments, p-S
Although the LC element was formed using the pnp structure including the i-substrate 24, the npn structure may be used in the same manner.
FIG. 26 is a diagram showing a partial cross section of an LC element having an npn structure. With such a structure, pn
It is necessary to reverse the polarity of the reverse bias voltage applied to the bonding layer. FIG. 27 is a diagram showing a configuration in which the polarity of the reverse bias voltage applied in this manner is reversed,
A circuit corresponding to FIG. 3C is shown.

【0135】また、上述した各実施例においては、ほぼ
円形の渦巻き形状を有するスパイラル電極10およびp
n接合層26を考えたが、全体として渦巻き形状を有し
ていれば、四角形やその他の渦巻き形状であってもよ
い。
In each of the above-described embodiments, the spiral electrodes 10 and p having a substantially circular spiral shape are used.
Although the n-junction layer 26 has been considered, it may have a square shape or another spiral shape as long as it has a spiral shape as a whole.

【0136】また、上述した各実施例においては、LC
素子100等をLSI等の一部として形成できる点を効
果としてあげたが、必ずしもLSI等の一部として形成
する必要はなく、半導体基板上にLC素子100等を形
成した後に入出力電極14,16及びアース電極18の
それぞれに端子付けを行なって、あるいは図18および
図19に示したような化学液相法を利用した端子付けを
行なって、単体の素子として形成するようにしてもよ
い。この場合には、同一の半導体基板上に複数個のLC
素子100等を同時に形成し、その後半導体基板を切り
離して各LC素子100等に端子付けを行なうようにす
れば、容易に大量生産が可能となる。
In each of the above embodiments, LC
Although the advantage that the element 100 or the like can be formed as a part of the LSI or the like has been described, it is not always necessary to form it as a part of the LSI or the like, and the input / output electrodes 14, Each of the 16 and the ground electrode 18 may be provided with a terminal, or the chemical liquid phase method as shown in FIGS. 18 and 19 may be provided to form a single element. In this case, a plurality of LCs are formed on the same semiconductor substrate.
If the devices 100 and the like are formed at the same time and then the semiconductor substrate is separated and each LC device 100 and the like is provided with terminals, mass production can be easily performed.

【0137】また、上述した第1実施例等においては、
スパイラル電極10等の外周側の一方端にアース電極1
8を設けるようにしたが、このアース電極18は内周側
の一方端に設けるようにしてもよい。また、必ずしも入
出力電極14,16及びアース電極18は最端部に設け
る必要はなく、必要に応じてその取り付け位置をずらす
ようにしてもよい。
Further, in the above-mentioned first embodiment, etc.,
The ground electrode 1 is provided on one end of the spiral electrode 10 on the outer peripheral side.
However, the ground electrode 18 may be provided at one end on the inner peripheral side. Further, the input / output electrodes 14 and 16 and the ground electrode 18 do not necessarily have to be provided at the outermost end, and their mounting positions may be displaced as necessary.

【0138】また、上述した各実施例のLC素子100
等は、逆バイアス電圧を変えることにより、分布定数的
に存在するキャパシタの容量も変わり、これによりLC
素子としての周波数特性が可変に制御できるというもの
である。したがって、LC素子100等を回路の一部と
して用いることにより、同調回路,変調回路,発振回
路,フィルタ等を容易に構成することができる。
Further, the LC device 100 of each of the above-mentioned embodiments.
Etc., the capacitance of a capacitor existing in a distributed constant also changes by changing the reverse bias voltage.
The frequency characteristics of the element can be variably controlled. Therefore, by using the LC element 100 or the like as a part of the circuit, it is possible to easily configure a tuning circuit, a modulation circuit, an oscillation circuit, a filter and the like.

【0139】また、上述した各実施例のLC素子100
等は、p−Si基板24上にpn接合層26を形成する
場合を例にとり説明したが、ゲルマニウム等の他の種類
の半導体を用いた場合や、アモルファスシリコン等の非
晶質材料を用いる場合であってもよい。
Further, the LC device 100 of each of the above-mentioned embodiments.
In the above description, the case where the pn junction layer 26 is formed on the p-Si substrate 24 has been described as an example. However, when another type of semiconductor such as germanium is used, or when an amorphous material such as amorphous silicon is used. May be

【0140】[0140]

【発明の効果】上述したように、請求項1の発明によれ
ば、渦巻き形状の電極とpn接合層の第2の領域の少く
とも一方に入力された信号は、分布定数的に存在するイ
ンダクタおよびキャパシタを介して伝搬され、広い帯域
にわたり良好な減衰特性が得られる。また、この素子
は、半導体基板上に渦巻き形状のpn接合層を形成する
とともに、さらにその表面側に渦巻き形状の電極を形成
することにより製造することができ、製造が非常に容易
となる。しかも、このLC素子は、半導体基板上に形成
されるため、ICやLSIの一部として形成することも
可能であり、このような部品の一部として形成した場合
には、後工程における部品の組み付け作業を省略するこ
とができる。
As described above, according to the first aspect of the present invention, the signal input to at least one of the spiral-shaped electrode and the second region of the pn junction layer is a distributed constant constant inductor. And is propagated through the capacitor, and good attenuation characteristics are obtained over a wide band. Further, this element can be manufactured by forming a spiral pn junction layer on the semiconductor substrate and further forming a spiral electrode on the surface side thereof, which makes the manufacturing very easy. Moreover, since this LC element is formed on a semiconductor substrate, it can be formed as a part of an IC or LSI. Assembly work can be omitted.

【0141】また、請求項2の発明によれば、長さが異
なる渦巻き形状の電極とpn接合層の第2の領域のそれ
ぞれがインダクタとして機能し、これらの間にpn接合
層によって形成されるキャパシタが分布定数的に存在す
るため、上述した請求項1の場合と同様に広い帯域にわ
たって良好な減衰特性を有するとともに、製造が容易で
あり基板の一部として形成することが可能である。
According to the second aspect of the invention, each of the spirally shaped electrodes having different lengths and the second region of the pn junction layer functions as an inductor, and is formed by the pn junction layer between them. Since the capacitors are present in a distributed constant manner, they have good attenuation characteristics over a wide band as in the case of the above-mentioned claim 1, are easy to manufacture, and can be formed as a part of the substrate.

【0142】また、請求項3の発明によれば、上述した
渦巻き形状の電極およびpn接合層のいずれか一方を複
数に分割するとともに、これら分割片の一部を電気的に
接続して使用しており、分割されていない他方側を信号
入出力路として用いることにより、上述したLC素子と
は特性の異なる分布定数型のLC素子となる。特に、各
分割片のインダクタンスは小さくなるため、各分割片の
インダクタンスの影響が少ないLC素子とすることがで
きる。
Further, according to the invention of claim 3, one of the above-mentioned spiral-shaped electrode and the pn junction layer is divided into a plurality of pieces, and a part of these divided pieces is electrically connected for use. Therefore, by using the other side which is not divided as a signal input / output path, it becomes a distributed constant type LC element having characteristics different from those of the above-mentioned LC element. In particular, since the inductance of each segment is small, it is possible to obtain an LC element that is less affected by the inductance of each segment.

【0143】また、請求項4の発明によれば、上述した
渦巻き形状の電極とpn接合層の第2の領域のいずれか
一方の両端近傍に第1及び第2の入出力電極を設けると
ともに、他方の一方端近傍にアース電極を設けることに
より、第1及び第2の入出力電極が設けられた側の電極
あるいは第2の領域が信号入出力路として使用される3
端子型のLC素子を容易に形成することができる。
According to the fourth aspect of the invention, the first and second input / output electrodes are provided near both ends of either one of the spiral-shaped electrode and the second region of the pn junction layer. By providing the ground electrode near the other end, the electrode or the second region on the side where the first and second input / output electrodes are provided is used as a signal input / output path.
A terminal type LC element can be easily formed.

【0144】また、請求項5の発明によれば、請求項4
における他方側の電極あるいは第2の領域の両端にも第
3及び第4の入出力電極を設けることにより、4端子コ
モンモード型のLC素子を容易に形成することができ
る。
In addition, according to the invention of claim 5, claim 4
By providing the third and fourth input / output electrodes on the other side of the electrode or both ends of the second region, a 4-terminal common mode type LC element can be easily formed.

【0145】また、請求項6の発明によれば、上述した
渦巻き形状の電極とpn接合層の第2の領域の少なくと
も一方に、pn接合層に逆バイアスがかかるような電圧
レベルの信号を入力することにより、pn接合間に分布
定数的なキャパシタを確実に形成することができる。
Further, according to the invention of claim 6, a signal having a voltage level such that a reverse bias is applied to the pn junction layer is input to at least one of the spiral electrode and the second region of the pn junction layer. By doing so, a distributed constant capacitor can be reliably formed between the pn junctions.

【0146】また、請求項7の発明によれば、このpn
接合層に対する逆バイアス電圧をバイアス回路によって
印加するとともに、これに対応して直流成分除去回路が
設けられており、入力信号から直流成分が除去された信
号がバイアス回路から印加される逆バイアス電圧に重畳
されて入力される。これにより、pn接合層を完全に逆
バイアスで用いることができ、渦巻き形状のpn接合層
を確実にキャパシタとして使用することができる。
According to the invention of claim 7, the pn
A reverse bias voltage for the junction layer is applied by a bias circuit, and a DC component removal circuit is provided corresponding to this, and the signal from which the DC component has been removed from the input signal becomes the reverse bias voltage applied from the bias circuit. It is superimposed and input. As a result, the pn junction layer can be used with a complete reverse bias, and the spiral pn junction layer can be reliably used as a capacitor.

【0147】また、請求項8の発明によれば、上述した
渦巻き形状の電極とpn接合層の第1の領域との間に絶
縁層を形成し、バイアス回路によってpn接合層に逆バ
イアス電圧を印加しており、pn接合層を確実にキャパ
シタとして使用することができ、全体として広い帯域に
おいて良好な減衰特性を有するLC素子として動作す
る。また、この場合には絶縁層によって渦巻き形状の電
極とpn接合層とが直流的に分離されるため、上述した
請求項7で用いるような直流成分除去回路を省略するこ
とができる。
Further, according to the invention of claim 8, an insulating layer is formed between the spiral electrode and the first region of the pn junction layer, and a reverse bias voltage is applied to the pn junction layer by a bias circuit. Since it is applied, the pn junction layer can be reliably used as a capacitor, and as a whole, it operates as an LC element having a good attenuation characteristic in a wide band. Further, in this case, since the spirally-shaped electrode and the pn junction layer are separated from each other in terms of direct current by the insulating layer, the direct current component removing circuit as used in the above-mentioned claim 7 can be omitted.

【0148】また、請求項9の発明によれば、上述した
バイアス回路によって印加する逆バイアス電圧を可変に
設定することができる。これにより、渦巻き形状のpn
接合層の容量を任意に変更することができ、減衰特性、
すなわち周波数特性を必要に応じて可変に制御すること
ができる。
According to the ninth aspect of the invention, the reverse bias voltage applied by the bias circuit described above can be variably set. As a result, the spiral pn
The capacity of the bonding layer can be changed arbitrarily, the damping characteristics,
That is, the frequency characteristic can be variably controlled as needed.

【0149】また、請求項10の発明によれば、上述し
た各請求項のLC素子を基板の一部に、信号ラインある
いは電源ラインに挿入するように形成している。これに
より、半導体基板上の他の部品と一体的に製造すること
ができ、製造が容易になるとともに後工程における部品
の組み付け作業が不要となる。
According to the tenth aspect of the invention, the LC element according to each of the above-mentioned aspects is formed on a part of the substrate so as to be inserted into the signal line or the power supply line. As a result, it can be manufactured integrally with other components on the semiconductor substrate, which facilitates the manufacturing and eliminates the work of assembling the components in the subsequent process.

【0150】また、請求項11の発明によれば、上述し
たLC素子を半導体基板上に形成した後に化学液相法に
より全表面に絶縁膜を形成し、その後この絶縁膜の一部
にエッチングやレーザ光照射により孔をあけ、この孔に
半田を盛ることにより端子付けが行われる。したがっ
て、表面実装型のLC素子を簡単に製造することがで
き、表面実装型とすることによりこのLC素子の組み付
け作業も容易となる。
According to the invention of claim 11, after forming the above-mentioned LC element on the semiconductor substrate, an insulating film is formed on the entire surface by the chemical liquid phase method, and then etching or etching is performed on a part of this insulating film. A hole is formed by irradiating a laser beam, and solder is put in the hole to attach a terminal. Therefore, it is possible to easily manufacture the surface mount type LC element, and the surface mount type LC element also facilitates the assembling work of the LC element.

【0151】また、請求項12〜21の発明は、上述し
た各請求項の発明において用いた渦巻き形状の電極を省
略し、この電極の機能をpn接合層の第1の領域に持た
せた点に特徴がある。すなわち、pn接合層の第1およ
び第2の領域のそれぞれがインダクタとして機能すると
ともに、これらの間にはpn接合層による分布定数的な
キャパシタが形成されるため、上述した請求項11まで
の発明と同様に、良好な減衰特性を有するとともに製造
が容易である等の効果がある。しかも、渦巻き形状の電
極が半導体表面に形成されないため、この電極を形成す
る工程が不要であり、さらに製造が容易になるととも
に、半導体表面を他の目的に有効利用することもできる
ようになる。
In the inventions of claims 12 to 21, the spiral electrode used in the invention of each of the above claims is omitted, and the function of this electrode is provided in the first region of the pn junction layer. Is characterized by. That is, each of the first and second regions of the pn junction layer functions as an inductor, and a distributed constant capacitor is formed by the pn junction layer between them. Similarly to the above, there are effects such as having good damping characteristics and being easy to manufacture. Moreover, since the spiral electrode is not formed on the semiconductor surface, the step of forming this electrode is unnecessary, and further, the manufacturing is facilitated, and the semiconductor surface can be effectively used for other purposes.

【0152】また、請求項22あるいは請求項23の発
明によれば、上述した各発明のLC素子を一般的な半導
体製造技術を応用することにより製造することができ、
小型化あるいは低コスト化が可能であるとともに、複数
個同時に大量生産することも可能となる。
According to the invention of claim 22 or claim 23, the LC element of each invention described above can be manufactured by applying a general semiconductor manufacturing technique,
It is possible to reduce the size or cost, and it is also possible to mass-produce a plurality of pieces at the same time.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を適用した第1実施例のLC素子の平面
図である。
FIG. 1 is a plan view of an LC device according to a first embodiment of the present invention.

【図2】図1のA−A線拡大断面図である。FIG. 2 is an enlarged cross-sectional view taken along the line AA of FIG.

【図3】第1実施例のLC素子の等価回路を示す図であ
る。
FIG. 3 is a diagram showing an equivalent circuit of the LC element of the first embodiment.

【図4】第1実施例のLC素子の製造工程を示す図であ
る。
FIG. 4 is a diagram showing a manufacturing process of the LC element of the first embodiment.

【図5】第1実施例のLC素子の変形例を示す図であ
る。
FIG. 5 is a diagram showing a modification of the LC element of the first embodiment.

【図6】第2実施例のLC素子の平面図である。FIG. 6 is a plan view of an LC device according to a second embodiment.

【図7】第2実施例のLC素子の等価回路を示す図であ
る。
FIG. 7 is a diagram showing an equivalent circuit of the LC element of the second embodiment.

【図8】第2実施例のLC素子の変形例を示す図であ
る。
FIG. 8 is a diagram showing a modification of the LC element of the second embodiment.

【図9】第2実施例のLC素子の他の変形例を示す図で
ある。
FIG. 9 is a diagram showing another modification of the LC element of the second embodiment.

【図10】第2実施例のLC素子の他の変形例を示す図
である。
FIG. 10 is a diagram showing another modification of the LC element of the second embodiment.

【図11】第3実施例のLC素子の平面図である。FIG. 11 is a plan view of an LC device according to a third embodiment.

【図12】第3実施例のLC素子の等価回路を示す図で
ある。
FIG. 12 is a diagram showing an equivalent circuit of the LC element of the third embodiment.

【図13】第3実施例のLC素子の変形例を示す図であ
る。
FIG. 13 is a diagram showing a modification of the LC element of the third embodiment.

【図14】第4実施例のLC素子の平面図である。FIG. 14 is a plan view of an LC device according to a fourth embodiment.

【図15】第4実施例のLC素子の等価回路を示す図で
ある。
FIG. 15 is a diagram showing an equivalent circuit of the LC device of the fourth embodiment.

【図16】第4実施例のLC素子の変形例を示す図であ
る。
FIG. 16 is a diagram showing a modification of the LC element of the fourth embodiment.

【図17】第4実施例のLC素子の他の変形例を示す図
である。
FIG. 17 is a diagram showing another modification of the LC element of the fourth embodiment.

【図18】化学液相法を用いて端子付けを行なう場合の
概略を示す図である。
FIG. 18 is a diagram schematically showing a case where terminals are attached using a chemical liquid phase method.

【図19】化学液相法を用いて端子付けを行なう場合の
概略を示す図である。
FIG. 19 is a diagram schematically showing a case where terminals are attached using a chemical liquid phase method.

【図20】各実施例のLC素子をLSI等の一部として
形成する場合の説明図である。
FIG. 20 is an explanatory diagram of a case where the LC element of each example is formed as a part of an LSI or the like.

【図21】各実施例のLC素子の出力側にバッファを接
続した例を示す図である。
FIG. 21 is a diagram showing an example in which a buffer is connected to the output side of the LC element of each example.

【図22】各実施例のLC素子の出力側にレベル変換回
路を接続した例を示す図である。
FIG. 22 is a diagram showing an example in which a level conversion circuit is connected to the output side of the LC element of each example.

【図23】各実施例のLC素子を用いて電圧制御発振器
を構成した場合の一例を示す図である。
FIG. 23 is a diagram showing an example of a case where a voltage controlled oscillator is configured using the LC element of each example.

【図24】pn接合層とスパイラル電極の間に絶縁層を
形成した場合の断面構造を示す図である。
FIG. 24 is a diagram showing a cross-sectional structure when an insulating layer is formed between a pn junction layer and a spiral electrode.

【図25】スパイラル電極を埋め込んだ場合の断面構造
を示す図である。
FIG. 25 is a diagram showing a cross-sectional structure when a spiral electrode is embedded.

【図26】npn構造とした場合のLC素子の部分的断
面を示す図である。
FIG. 26 is a diagram showing a partial cross section of an LC element having an npn structure.

【図27】印加する逆バイアス電圧の極性を反対にした
場合の構成を示す図である。
FIG. 27 is a diagram showing a configuration in which the reverse bias voltage to be applied has opposite polarities.

【符号の説明】[Explanation of symbols]

10 スパイラル電極 14,16 入出力電極 18 アース電極 20 p+ 領域 22 n+ 領域 24 p−Si基板 25 エピタキシャル層 26 pn接合層 28 バイアス用電源 30,32 コンデンサ 34 可変バイアス用電源10 spiral electrode 14, 16 input / output electrode 18 earth electrode 20 p + region 22 n + region 24 p-Si substrate 25 epitaxial layer 26 pn junction layer 28 bias power source 30, 32 capacitor 34 variable bias power source

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H03H 7/34 H01F 15/00 D (56)参考文献 特開 平4−239140(JP,A) 特開 平5−218304(JP,A) 特開 平5−315545(JP,A) 特公 昭40−6817(JP,B1) 特公 昭54−9474(JP,B2) 特公 昭49−44777(JP,B2) (58)調査した分野(Int.Cl.7,DB名) H01L 21/822 H01F 27/00 H01L 27/04 H01P 1/00 H01P 11/00 H03H 7/34 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 identification code FI H03H 7/34 H01F 15/00 D (56) References JP-A-4-239140 (JP, A) JP-A-5-218304 ( JP, A) JP-A-5-315545 (JP, A) JP-B 40-6817 (JP, B1) JP-B 54-9474 (JP, B2) JP-B 49-44777 (JP, B2) (58) ) Fields surveyed (Int.Cl. 7 , DB name) H01L 21/822 H01F 27/00 H01L 27/04 H01P 1/00 H01P 11/00 H03H 7/34

Claims (23)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板表面に形成された渦巻き形状
の電極と、 前記半導体基板の一部であって前記渦巻き形状の電極に
沿った位置に形成され、p層あるいはn層からなる第1
の領域と、この第1の領域に対して逆導電型領域となる
第2の領域とで構成され、前記第2の領域内に前記第1
の領域が形成された渦巻き形状のpn接合層と、 を備え、前記渦巻き形状の電極と前記pn接合層の一部
を構成する前記第2の領域のそれぞれによって形成され
るインダクタと、これら各インダクタに対応する前記p
n接合層によって形成されるキャパシタとが分布定数的
に存在し、前記渦巻き形状の電極と前記第2の領域の少
なくとも一方を信号入出力路として用いることを特徴と
するLC素子。
1. A spiral-shaped electrode formed on the surface of a semiconductor substrate, and a first layer formed of a p-layer or an n-layer formed at a position along a part of the semiconductor substrate along the spiral-shaped electrode.
And a second region which is a region of opposite conductivity type to the first region, and the first region is provided in the second region.
And an inductor formed by each of the spiral-shaped electrode and the second region forming a part of the pn-junction layer, and each of these inductors. Corresponding to p
An LC element characterized in that a capacitor formed of an n-junction layer exists in a distributed constant, and at least one of the spiral electrode and the second region is used as a signal input / output path.
【請求項2】 請求項1において、 前記渦巻き形状の電極に対して、前記pn接合層の少な
くとも第2の領域の長さを長くあるいは短く設定するこ
とにより、前記渦巻き形状の電極と前記pn接合層の第
2の領域とを部分的に対応させることを特徴とするLC
素子。
2. The spiral electrode and the pn junction according to claim 1, wherein a length of at least a second region of the pn junction layer is set longer or shorter than that of the spiral electrode. LC characterized in that it partially corresponds to the second region of the layer
element.
【請求項3】 請求項1又は2において、 前記渦巻き形状の電極を複数に分割し、あるいは前記p
n接合層の少なくとも第2の領域を複数に分割し、各分
割片のそれぞれの一部を電気的に接続することを特徴と
するLC素子。
3. The spiral electrode according to claim 1, wherein the spiral electrode is divided into a plurality of parts, or
An LC element, characterized in that at least a second region of the n-junction layer is divided into a plurality of portions, and a part of each divided piece is electrically connected.
【請求項4】 請求項1〜3のいずれかにおいて、 前記渦巻き形状の電極および前記pn接合層の第2の領
域のいずれか一方の両端近傍に設けられた第1及び第2
の入出力電極と、 前記渦巻き形状の電極および前記pn接合層の第2の領
域の他方の一端近傍に設けられたアース電極と、 を有し、前記第1及び第2の入出力電極のいずれか一方
から信号を入力し、他方から信号を出力するとともに、
前記アース電極を固定電位の電源に接続あるいは接地す
ることを特徴とするLC素子。
4. The first and second electrodes according to claim 1, wherein the first and second electrodes are provided near both ends of one of the spiral-shaped electrode and the second region of the pn junction layer.
An input / output electrode, and a ground electrode provided near the other end of the second region of the pn junction layer and the spiral-shaped electrode, and any one of the first and second input / output electrodes While inputting a signal from one side and outputting a signal from the other side,
An LC element, wherein the ground electrode is connected to a power source having a fixed potential or grounded.
【請求項5】 請求項1または2において、 前記渦巻き形状の電極および前記pn接合層の第2の領
域のいずれか一方の両端近傍に設けられた第1および第
2の入出力電極と、 前記渦巻き形状の電極および前記pn接合層の第2の領
域の他方の両端近傍に設けられた第3および第4の入出
力電極と、 を有し、前記渦巻き形状の電極と前記pn接合層の第2
の領域のそれぞれを信号入出力路とするコモンモード型
の素子として用いられることを特徴とするLC素子。
5. The first and second input / output electrodes provided near both ends of either the spiral electrode or the second region of the pn junction layer according to claim 1 or 2, A spiral-shaped electrode and third and fourth input / output electrodes provided in the vicinity of the other end of the second region of the pn-junction layer, wherein the spiral-shaped electrode and the pn-junction layer Two
An LC element characterized by being used as a common mode type element in which each of the regions is used as a signal input / output path.
【請求項6】 請求項1〜5のいずれかにおいて、 前記渦巻き形状の電極および前記pn接合層の第2の領
域の少なくとも一方に対して、前記pn接合層の逆バイ
アスの電圧レベルの信号の入力を行なうことを特徴とす
るLC素子。
6. The reverse bias voltage level signal of the pn junction layer to at least one of the spiral-shaped electrode and the second region of the pn junction layer according to claim 1. An LC device characterized by inputting.
【請求項7】 請求項1〜5のいずれかにおいて、 前記pn接合層に所定の逆バイアス電圧を印加するバイ
アス回路と、 入力信号から直流成分を除去した信号を前記渦巻き形状
の電極および前記pn接合層の第2の領域の少なくとも
一方に入力する直流成分除去回路と、 をさらに含むことを特徴とするLC素子。
7. The bias circuit for applying a predetermined reverse bias voltage to the pn junction layer according to claim 1, and a signal obtained by removing a direct current component from an input signal to the spiral electrode and the pn junction. An LC element, further comprising: a DC component removal circuit that inputs to at least one of the second regions of the bonding layer.
【請求項8】 請求項1〜5のいずれかにおいて、 前記渦巻き形状の電極と前記pn接合層の第1の領域と
の間に絶縁層を形成するとともに、前記pn接合層に所
定の逆バイアス電圧を印加するバイアス回路を設けるこ
とを特徴とするLC素子。
8. The insulating layer is formed between the spiral electrode and the first region of the pn junction layer, and a predetermined reverse bias is applied to the pn junction layer. An LC device comprising a bias circuit for applying a voltage.
【請求項9】 請求項7または8において、 前記バイアス回路は前記pn接合層に印加する逆バイア
ス電圧を変更可能であり、前記pn接合層に印加する逆
バイアス電圧を変えることにより前記pn接合層が有す
るキャパシタンスを任意に変更することを特徴とするL
C素子。
9. The pn junction layer according to claim 7, wherein the bias circuit can change a reverse bias voltage applied to the pn junction layer, and the reverse bias voltage applied to the pn junction layer is changed. L characterized by arbitrarily changing the capacitance of
C element.
【請求項10】 請求項1〜9のいずれかのLC素子を
基板の一部として形成し、前記渦巻き形状の電極および
前記pn接合層の第2の領域の少なくとも一方を信号ラ
インあるいは電源ラインに挿入して一体成形したことを
特徴とする半導体装置。
10. The LC element according to claim 1 is formed as a part of a substrate, and at least one of the spiral electrode and the second region of the pn junction layer is used as a signal line or a power supply line. A semiconductor device characterized by being inserted and integrally molded.
【請求項11】 請求項1〜3のいずれかにおいて、 半導体基板上に前記pn接合層を、さらにその上に前記
渦巻き形状の電極を形成し、この半導体基板の全表面に
化学液相法により絶縁膜を形成し、この絶縁膜の一部を
エッチングあるいはレーザ光照射によって除去して孔を
あけ、その孔を半田で表面に盛り上がる程度に封じるこ
とにより端子付けを行なうことを特徴とするLC素子。
11. The semiconductor device according to claim 1, wherein the pn junction layer is formed on a semiconductor substrate, the spiral electrode is formed on the pn junction layer, and the entire surface of the semiconductor substrate is formed by a chemical liquid phase method. An LC element characterized in that an insulating film is formed, a part of the insulating film is removed by etching or laser light irradiation to form a hole, and the hole is sealed to the extent that it rises on the surface for terminal attachment. .
【請求項12】 半導体基板の一部に形成されており、
第1の領域およびこれとは逆導電型領域となる第2の領
域とからなる渦巻き形状のpn接合層を備え、 前記第1および第2の領域のそれぞれによって形成され
るインダクタと、前記pn接合層によって形成されるキ
ャパシタとが分布定数的に存在し、前記第1および第2
の領域の少なくとも一方を信号入出力路として用いるこ
とを特徴とするLC素子。
12. The semiconductor substrate is formed on a part of the semiconductor substrate,
A spiral pn junction layer including a first region and a second region having a conductivity type opposite to that of the first region, the inductor formed by each of the first and second regions, and the pn junction. And a capacitor formed by the layers are distributed constant, and the first and second capacitors
An LC element, characterized in that at least one of the regions is used as a signal input / output path.
【請求項13】 請求項12において、 前記pn接合層を構成する第1の領域に対して第2の領
域を長くあるいは短く設定することにより、これら第1
の領域と第2の領域を部分的に対応させることを特徴と
するLC素子。
13. The first region according to claim 12, wherein the second region is set to be longer or shorter than the first region forming the pn junction layer.
2. An LC element, characterized in that a region of 2 and a region of 2 are partially corresponded to each other.
【請求項14】 請求項12又は13において、 前記pn接合層を構成する第1の領域および第2の領域
のいずれか一方を複数に分割し、各分割片のそれぞれの
一部を電気的に接続することを特徴とするLC素子。
14. The method according to claim 12 or 13, wherein either one of the first region and the second region forming the pn junction layer is divided into a plurality of portions, and a part of each divided piece is electrically separated. LC element characterized by being connected.
【請求項15】 請求項12〜14のいずれかにおい
て、 前記pn接合層を構成する第1の領域および第2の領域
のいずれか一方の両端近傍に設けられた第1及び第2の
入出力電極と、 前記pn接合層を構成する第1の領域および第2の領域
の他方の一端近傍に設けられたアース電極と、 を有し、前記第1および第2の入出力電極のいずれか一
方から信号を入力し、他方から信号を出力するととも
に、前記アース電極を固定電位の電源に接続あるいは接
地することを特徴とするLC素子。
15. The first and second input / output terminals according to claim 12, wherein the first and second input / output terminals are provided near both ends of either one of the first region and the second region forming the pn junction layer. An electrode and a ground electrode provided near one end of the other of the first region and the second region forming the pn junction layer, and one of the first and second input / output electrodes An LC element, wherein a signal is input from the output terminal and a signal is output from the other input terminal, and the ground electrode is connected to or grounded with a power source having a fixed potential.
【請求項16】 請求項12又は13において、 前記pn接合層を構成する第1の領域および第2の領域
のいずれか一方の両端近傍に設けられた第1および第2
の入出力電極と、 前記pn接合層を構成する第1の領域および第2の領域
の他方の両端近傍に設けられた第3および第4の入出力
電極と、 を有し、前記pn接合層の第1および第2の領域のそれ
ぞれを信号入出力路とするコモンモード型の素子として
用いられることを特徴とするLC素子。
16. The first and second electrodes according to claim 12 or 13, provided near both ends of either one of the first region and the second region forming the pn junction layer.
Of the first and second regions forming the pn junction layer, and third and fourth input / output electrodes provided near both ends of the other of the first region and the second region forming the pn junction layer. An LC element used as a common mode type element having a signal input / output path in each of the first and second regions.
【請求項17】 請求項12〜16のいずれかにおい
て、 前記pn接合層を構成する第1の領域および第2の領域
の少なくとも一方に対して、前記pn接合層の逆バイア
スの電圧レベルの信号の入力を行なうことを特徴とする
LC素子。
17. The signal of the reverse bias voltage level of the pn junction layer according to claim 12, wherein at least one of a first region and a second region forming the pn junction layer has a reverse bias voltage level. LC element characterized by inputting.
【請求項18】 請求項12〜16のいずれかにおい
て、 前記pn接合層に所定の逆バイアス電圧を印加するバイ
アス回路と、 入力信号から直流成分を除去した信号を前記pn接合層
の第1および第2の領域の少なくとも一方に入力する直
流成分除去回路と、 をさらに含むことを特徴とするLC素子。
18. The bias circuit for applying a predetermined reverse bias voltage to the pn junction layer according to claim 12, and a signal obtained by removing a direct current component from an input signal in the first and second pn junction layers. An LC element, further comprising: a DC component removal circuit that is input to at least one of the second regions.
【請求項19】 請求項18において、 前記バイアス回路は前記pn接合層に印加する逆バイア
ス電圧を変更可能であり、前記pn接合層に印加する逆
バイアス電圧を変えることにより前記pn接合層が有す
るキャパシタンスを任意に変更することを特徴とするL
C素子。
19. The pn junction layer according to claim 18, wherein the bias circuit can change a reverse bias voltage applied to the pn junction layer, and the pn junction layer has the same by changing a reverse bias voltage applied to the pn junction layer. L characterized by changing the capacitance arbitrarily
C element.
【請求項20】 請求項12〜19のいずれかのLC素
子を基板の一部として形成し、前記pn接合層の第1お
よび第2の領域の少なくとも一方を信号ラインあるいは
電源ラインに挿入して一体成形したことを特徴とする半
導体装置。
20. The LC element according to claim 12 is formed as a part of a substrate, and at least one of the first and second regions of the pn junction layer is inserted into a signal line or a power supply line. A semiconductor device characterized by being integrally molded.
【請求項21】 請求項12〜14のいずれかにおい
て、 半導体基板上に前記pn接合層を形成し、この半導体基
板の全表面に化学液相法により絶縁膜を形成し、この絶
縁膜の一部をエッチングあるいはレーザ光照射によって
除去して孔をあけ、その孔を半田で表面に盛り上がる程
度に封じることにより端子付けを行なうことを特徴とす
るLC素子。
21. The pn junction layer according to claim 12, wherein the pn junction layer is formed on a semiconductor substrate, and an insulating film is formed on the entire surface of the semiconductor substrate by a chemical liquid phase method. An LC element, characterized in that a portion is removed by etching or laser light irradiation to form a hole, and the hole is sealed with solder so as to be raised to the surface for terminal attachment.
【請求項22】 半導体基板にp層あるいはn層からな
る渦巻き形状の第1の領域と、この第1の領域に対して
逆導電型領域となりインダクタとして機能する第2の領
域とで構成され、キャパシタが分布定数的に存在する渦
巻き形状のp n接合層を形成する第1の工程と、 前記半導体基板の表面に前記第1の領域に対向し、イン
ダクタとして機能する 渦巻き形状の電極を形成する第2
の工程と、 前記渦巻き形状の電極および前記pn接合層の第2の領
域のそれぞれの両端あるいは一方端に接続される配線層
を形成する第3の工程と、 を含むことを特徴とするLC素子の製造方法。
22. A semiconductor substrate comprising a p-layer or an n-layer.
The spiral-shaped first region and
The second region that becomes the reverse conductivity type region and functions as an inductor
Vortex in which the capacitor is distributedly constant.
A first step of forming a winding-shaped pn junction layer, and a step of forming an pn junction layer on the surface of the semiconductor substrate, facing the first region;
Second forming a spirally shaped electrode that functions as a ductor
And a third step of forming a wiring layer connected to both ends or one end of each of the spiral-shaped electrode and the second region of the pn junction layer. Manufacturing method.
【請求項23】 半導体基板に渦巻き形状の第1の領域
とこの第1の領域に対して逆導電型領域となりインダク
タとして機能する第2の領域とで構成され、キャパシタ
が分布定数的に存在する渦巻き形状のpn接合層を形成
する第1の工程と、 前記pn接合層の第1および第2の領域のそれぞれの両
端あるいは一方端に接続される配線層を形成する第2の
工程と、 を含むことを特徴とするLC素子の製造方法。
23. A first region having a spiral shape on a semiconductor substrate and a region of opposite conductivity type to the first region, which is an inductor.
A second region that functions as a capacitor, and a capacitor
Forming a spiral pn junction layer in which the distribution constants exist, and forming a wiring layer connected to both ends or one end of each of the first and second regions of the pn junction layer. A second step; and a method for manufacturing an LC element, comprising:
JP35182393A 1993-12-29 1993-12-29 LC element, semiconductor device, and method of manufacturing LC element Expired - Fee Related JP3461886B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP35182393A JP3461886B2 (en) 1993-12-29 1993-12-29 LC element, semiconductor device, and method of manufacturing LC element
TW083111799A TW267260B (en) 1993-12-29 1994-12-17
US08/358,770 US5705963A (en) 1993-12-29 1994-12-19 LC element comprising a reverse biased pn junction
DE69417199T DE69417199T2 (en) 1993-12-29 1994-12-21 LC element, semiconductor device, and method for producing the LC element
EP94120305A EP0661805B1 (en) 1993-12-29 1994-12-21 LC element, semiconductor device, and LC element manufacturing method
FI946026A FI116008B (en) 1993-12-29 1994-12-22 LC element, semiconductor device and manufacturing process for the LC element
KR1019940037280A KR100315267B1 (en) 1993-12-29 1994-12-27 LC device, semiconductor device and manufacturing method of LC device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35182393A JP3461886B2 (en) 1993-12-29 1993-12-29 LC element, semiconductor device, and method of manufacturing LC element

Publications (2)

Publication Number Publication Date
JPH07202132A JPH07202132A (en) 1995-08-04
JP3461886B2 true JP3461886B2 (en) 2003-10-27

Family

ID=18419858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35182393A Expired - Fee Related JP3461886B2 (en) 1993-12-29 1993-12-29 LC element, semiconductor device, and method of manufacturing LC element

Country Status (1)

Country Link
JP (1) JP3461886B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4944777B2 (en) 2004-06-22 2012-06-06 パシフィック・バイオサイエンス・ラボラトリーズ・インコーポレーテッド Brush configuration for powered skin cleansing brush tools

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4944777B2 (en) 2004-06-22 2012-06-06 パシフィック・バイオサイエンス・ラボラトリーズ・インコーポレーテッド Brush configuration for powered skin cleansing brush tools

Also Published As

Publication number Publication date
JPH07202132A (en) 1995-08-04

Similar Documents

Publication Publication Date Title
US5497028A (en) LC element and semiconductor device having a signal transmission line and LC element manufacturing method
KR100315267B1 (en) LC device, semiconductor device and manufacturing method of LC device
KR100320001B1 (en) LC device, semiconductor device and manufacturing method of LC device
KR100299714B1 (en) LC device, semiconductor device and manufacturing method of LC device
JP3373267B2 (en) LC element and semiconductor device
JP3461886B2 (en) LC element, semiconductor device, and method of manufacturing LC element
JP3419525B2 (en) LC element and semiconductor device
JP3497221B2 (en) LC element, semiconductor device and method of manufacturing LC element
JP3290276B2 (en) LC element, semiconductor device and method of manufacturing LC element
JPH07147383A (en) Lc element, semiconductor element, and method of manufacturing lc element
JPH0897373A (en) Lc element, semiconductor device and manufacture of lc element
JP3390070B2 (en) LC element, semiconductor device, and method of manufacturing LC element
JP3442841B2 (en) LC element and semiconductor device
JP3390065B2 (en) LC element, semiconductor device, and method of manufacturing LC element
JP3597879B2 (en) LC element, semiconductor device
JP3474636B2 (en) LC element, semiconductor device, and method of manufacturing LC element
JPS5892272A (en) Negative feedback type gaas microwave monolithic amplifier circuit device
JPH10256467A (en) Silicon high frequency integrated circuit
JPH07297664A (en) Low-pass filter and phase shifter
JPS6224667A (en) Photoelectronic integrated circuit element
JPH02260561A (en) Semiconductor device
JPH0462492B2 (en)
JPS63202958A (en) semiconductor integrated circuit
JPS60257161A (en) Semiconductor transformer coupling circuit device
JPH04186763A (en) Semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030805

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees