Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3463644B2 - Dry etching method - Google Patents
[go: Go Back, main page]

JP3463644B2 - Dry etching method - Google Patents

Dry etching method

Info

Publication number
JP3463644B2
JP3463644B2 JP2000044140A JP2000044140A JP3463644B2 JP 3463644 B2 JP3463644 B2 JP 3463644B2 JP 2000044140 A JP2000044140 A JP 2000044140A JP 2000044140 A JP2000044140 A JP 2000044140A JP 3463644 B2 JP3463644 B2 JP 3463644B2
Authority
JP
Japan
Prior art keywords
dry etching
resist layer
processed
mask
coating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000044140A
Other languages
Japanese (ja)
Other versions
JP2001237221A (en
Inventor
民人 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2000044140A priority Critical patent/JP3463644B2/en
Publication of JP2001237221A publication Critical patent/JP2001237221A/en
Application granted granted Critical
Publication of JP3463644B2 publication Critical patent/JP3463644B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、シリコン(ポリ
シリコン及びアモルファスシリコンを含む)からなる被
処理材を選択的にドライエッチングする方法に関し、特
に被処理材をレジスト層をマスクとしてドライエッチン
グする際の前処理として被処理材上の残留水滴を熱処理
によりウォータマーク(乾燥染み)化した後ウォータマ
ーク及び自然発生のシリコンオキサイド膜をドライエッ
チングで除去することによりウォータマークに基づくシ
リコン残渣の発生を防止したものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of selectively dry-etching a material to be processed made of silicon (including polysilicon and amorphous silicon), and particularly when dry etching the material to be processed using a resist layer as a mask. As a pre-treatment, the residual water droplets on the material to be treated are heat treated to form a watermark (dry stain), and then the watermark and the naturally-occurring silicon oxide film are removed by dry etching to prevent the generation of silicon residues due to the watermark. It was done.

【0002】[0002]

【従来の技術】従来、レジスト層をマスクとしてポリシ
リコン層をドライエッチングする方法としては、図12
〜14に示すものが提案されている。
2. Description of the Related Art Conventionally, as a method of dry etching a polysilicon layer using a resist layer as a mask, FIG.
What is shown to 14 is proposed.

【0003】図12の工程では、シリコン基板1の表面
にシリコンオキサイド膜2を介してポリシリコン層3を
形成した後、ポリシリコン層3の表面にシリコンオキサ
イド膜4を形成する。そして、周知のホトリソグラフィ
処理によりシリコンオキサイド膜4の上に所望のゲート
パターンに従ってレジスト層5a,5bを形成する。
In the process shown in FIG. 12, a polysilicon layer 3 is formed on the surface of a silicon substrate 1 with a silicon oxide film 2 interposed therebetween, and then a silicon oxide film 4 is formed on the surface of the polysilicon layer 3. Then, resist layers 5a and 5b are formed on the silicon oxide film 4 according to a desired gate pattern by a well-known photolithography process.

【0004】次に、図13の工程では、レジスト層5
a,5bをマスクとし且つエッチャントとしてHF(フ
ッ酸)を用いるウェットエッチング処理によりシリコン
オキサイド膜4をパターニングし、シリコンオキサイド
膜4a,4bをポリシリコン層3の表面に残存させる。
そして、ポリシリコン層3の表面に純水リンス及び乾燥
処理を施す。このときの乾燥処理は、スピン乾燥装置を
用いて行なわれる。スピン乾燥装置は、基板を収容した
乾燥室にフィルタを介して大気を導入しつつ排気すると
共に基板を高速回転させて水滴を振り切る仕組になって
いる。
Next, in the process of FIG. 13, the resist layer 5
The silicon oxide film 4 is patterned by wet etching using a and 5b as a mask and HF (hydrofluoric acid) as an etchant, and the silicon oxide films 4a and 4b are left on the surface of the polysilicon layer 3.
Then, the surface of the polysilicon layer 3 is rinsed with pure water and dried. The drying process at this time is performed using a spin dryer. The spin drying device has a mechanism in which air is introduced into a drying chamber containing a substrate through a filter and exhausted, and the substrate is rotated at a high speed to shake off water droplets.

【0005】次に、図14の工程では、レジスト層5
a,5b及びシリコンオキサイド膜4a,4bをマスク
とするドライエッチング処理によりポリシリコン層3を
パターニングしてゲート電極層3a,3bをシリコンオ
キサイド膜(ゲート絶縁膜)2の上に残存させる。この
後、周知のアッシング処理等によりレジスト層5a,5
bを除去する。
Next, in the process of FIG. 14, the resist layer 5
The polysilicon layer 3 is patterned by dry etching using a, 5b and the silicon oxide films 4a, 4b as masks to leave the gate electrode layers 3a, 3b on the silicon oxide film (gate insulating film) 2. After that, the resist layers 5a, 5
Remove b.

【0006】[0006]

【発明が解決しようとする課題】上記した従来技術によ
ると、図13の乾燥処理において、ポリシリコン層3の
表面には、水滴6a,6bやウォータマーク7が残留す
る。水滴6a,6bには、大気中からO(酸素)が供
給されると共にポリシリコン層3からシリコンが溶け出
すため、水滴6a,6bは、やがて、シリコンオキサイ
ドを主体とするウォータマークに変化する。
According to the above-mentioned conventional technique, the water drops 6a, 6b and the watermark 7 remain on the surface of the polysilicon layer 3 in the drying process of FIG. O 2 (oxygen) is supplied to the water droplets 6 a and 6 b from the atmosphere and silicon is melted from the polysilicon layer 3, so that the water droplets 6 a and 6 b eventually change into watermarks mainly composed of silicon oxide. .

【0007】図14のドライエッチング処理では、上記
のようにして意図せずに生成されたウォータマークがマ
スクとして作用するため、ポリシリコン残渣3x,3
y,3zが発生する。このようなポリシリコン残渣は、
導電性を有するため、電極や配線に関して電気的短絡を
引き起こしたり、半導体デバイスの電気的特性のばらつ
きを増大させたりする。この結果、製造歩留りの低下を
招いていた。
In the dry etching process of FIG. 14, the unintentionally generated watermark as described above acts as a mask, so that the polysilicon residues 3x, 3 are formed.
y and 3z are generated. Such polysilicon residue is
Since it has conductivity, it causes an electrical short circuit with respect to the electrodes and wiring, and increases variations in the electrical characteristics of the semiconductor device. As a result, the production yield is lowered.

【0008】この発明の目的は、ウォータマークに基づ
くシリコン残渣の発生を防止することができる新規なド
ライエッチング方法を提供することにある。
An object of the present invention is to provide a novel dry etching method capable of preventing the generation of silicon residues due to watermarks.

【0009】[0009]

【課題を解決するための手段】この発明に係る第1のド
ライエッチング方法は、シリコンからなる被処理材の表
面に被覆膜を形成する工程と、前記被覆膜の上に所定の
パターンに従ってレジスト層を形成する工程と、前記レ
ジスト層をマスクとするウェットエッチング処理により
前記被覆膜を選択的に除去して前記被覆膜を前記レジス
ト層に対応するパターンで残存させると共に前記被処理
材の表面を前記被覆膜の除去部に対応して露呈させる工
程と、前記ウェットエッチング処理の後、前記被処理材
の露呈部に洗浄及び乾燥処理を施す工程と、前記洗浄及
び乾燥処理の後、前記被処理材の露呈部に残留した水滴
をウォータマーク化すべく熱処理を行なう工程と、前記
熱処理の後、前記レジスト層をマスクとする第1のドラ
イエッチング処理により前記被処理材の露呈部において
ウォータマーク及び自然発生のシリコンオキサイド膜を
除去する工程と、前記第1のドライエッチング処理の
後、前記レジスト層と前記被覆膜の残存部とをマスクと
する第2のドライエッチング処理により前記被処理材を
選択的に除去する工程とを含むものである。
A first dry etching method according to the present invention comprises a step of forming a coating film on a surface of a material to be treated made of silicon, and a predetermined pattern on the coating film. The step of forming a resist layer, and the coating film is selectively removed by wet etching treatment using the resist layer as a mask to leave the coating film in a pattern corresponding to the resist layer and the material to be treated. A step of exposing the surface of the exposed portion corresponding to the removed portion of the coating film, a step of performing a cleaning and drying treatment on the exposed portion of the processed material after the wet etching treatment, and a step of performing the cleaning and drying treatment. A step of heat-treating the water droplets remaining on the exposed portion of the material to be water-marked, and a first dry etching treatment using the resist layer as a mask after the heat-treatment The step of removing the watermark and the naturally-occurring silicon oxide film in the exposed part of the material to be processed, and the resist layer and the remaining part of the coating film as a mask after the first dry etching process And a step of selectively removing the material to be treated by a second dry etching treatment.

【0010】第1のドライエッチング方法によれば、レ
ジスト層をマスクとするウェットエッチング処理により
被覆膜をパターニングした後、被処理材の露呈部に洗浄
及び乾燥処理を施すと、被処理材の露呈部に水滴が残留
する。残留した水滴は、熱処理によりウォータマーク化
される。レジスト層をマスクとする第1のドライエッチ
ング処理により被処理材の露呈部においてウォータマー
ク及び自然発生のシリコンオキサイド膜が除去される。
この後、レジスト層をマスクとする第2のドライエッチ
ング処理により被処理材がパターニングされる。従っ
て、第2のドライエッチング処理において、ウォータマ
ークに起因するシリコン残渣の発生を防止することがで
きる。
According to the first dry etching method, after the coating film is patterned by the wet etching process using the resist layer as a mask, the exposed portion of the material to be processed is washed and dried, whereby the material to be processed is Water drops remain on the exposed part. The remaining water droplets are converted into watermarks by heat treatment. The first dry etching process using the resist layer as a mask removes the watermark and the naturally-occurring silicon oxide film in the exposed portion of the material to be processed.
After that, the material to be processed is patterned by the second dry etching process using the resist layer as a mask. Therefore, in the second dry etching process, generation of silicon residue due to the watermark can be prevented.

【0011】この発明に係る第2のドライエッチング方
法は、シリコンからなる被処理材の表面に所定のパター
ンに従ってレジスト層を形成する工程と、前記レジスト
層を形成した後、前記被処理材の露呈部に洗浄及び乾燥
処理を施す工程と、前記洗浄及び乾燥処理の後、前記被
処理材の露呈部に残留した水滴をウォータマーク化すべ
く熱処理を行なう工程と、前記熱処理の後、前記レジス
ト層をマスクとする第1のドライエッチング処理により
前記被処理材の露呈部においてウォータマーク及び自然
発生のシリコンオキサイド膜を除去する工程と、前記第
1のドライエッチング処理の後、前記レジスト層をマス
クとする第2のドライエッチング処理により前記被処理
材を選択的に除去する工程とを含むものである。
A second dry etching method according to the present invention comprises a step of forming a resist layer on a surface of a material to be processed made of silicon according to a predetermined pattern, and exposing the material to be processed after forming the resist layer. Part to be subjected to a cleaning and drying process, and after the cleaning and drying process, a heat treatment for water-marking the water droplets remaining on the exposed part of the material to be treated, and a resist layer after the heat treatment. A step of removing the watermark and the naturally-occurring silicon oxide film in the exposed portion of the material to be processed by a first dry etching process using a mask, and using the resist layer as a mask after the first dry etching process And a step of selectively removing the material to be treated by a second dry etching treatment.

【0012】第2のドライエッチング方法によれば、被
処理材の表面にレジスト層を形成した後、被処理材の露
呈部に洗浄及び乾燥処理を施すと、被処理材の露呈部に
水滴が残留する。残留した水滴は、熱処理によりウォー
タマーク化される。レジスト層をマスクとする第1のド
ライエッチング処理により被処理材の露呈部においてウ
ォータマーク及び自然発生のシリコンオキサイド膜が除
去される。この後、レジスト層をマスクとする第2のド
ライエッチング処理により被処理材がパターニングされ
る。従って、第2のドライエッチング処理において、ウ
ォータマークに起因するシリコン残渣の発生を防止する
ことができる。
According to the second dry etching method, when a resist layer is formed on the surface of the material to be processed and then the exposed portion of the material to be processed is washed and dried, water drops are formed on the exposed portion of the material to be processed. To remain. The remaining water droplets are converted into watermarks by heat treatment. The first dry etching process using the resist layer as a mask removes the watermark and the naturally-occurring silicon oxide film in the exposed portion of the material to be processed. After that, the material to be processed is patterned by the second dry etching process using the resist layer as a mask. Therefore, in the second dry etching process, generation of silicon residue due to the watermark can be prevented.

【0013】[0013]

【発明の実施の形態】図1〜6は、この発明の第1の実
施形態に係るドライエッチング方法を示すもので、図1
〜6にそれぞれ対応する工程(1)〜(6)を順次に説
明する。
1 to 6 show a dry etching method according to a first embodiment of the present invention.
Steps (1) to (6) corresponding to steps # 6 to # 6 will be sequentially described.

【0014】(1)例えばシリコンからなる半導体基板
10の表面に熱酸化法等によりシリコンオキサイドから
なるゲート絶縁膜12を形成した後、絶縁膜12の上に
CVD法等によりポリシリコン層14を形成する。ポリ
シリコン層14に対して堆積中又は堆積後にリン等の導
電型決定不純物をドープすることによりポリシリコン層
14をゲート電極層として使用できる程度に低抵抗化す
る。
(1) After the gate insulating film 12 made of silicon oxide is formed on the surface of the semiconductor substrate 10 made of, for example, silicon by the thermal oxidation method or the like, the polysilicon layer 14 is formed on the insulating film 12 by the CVD method or the like. To do. The polysilicon layer 14 is doped with a conductivity type determining impurity such as phosphorus during or after the deposition to reduce the resistance of the polysilicon layer 14 to such an extent that it can be used as a gate electrode layer.

【0015】次に、熱酸化法等によりポリシリコン層1
4の表面にシリコンオキサイドからなる層間絶縁膜16
を形成する。そして、絶縁膜16の上には、ホトリソグ
ラフィ処理により所望のゲートパターンに従ってレジス
ト層18a,18bを形成する。
Next, the polysilicon layer 1 is formed by a thermal oxidation method or the like.
An interlayer insulating film 16 made of silicon oxide on the surface of 4
To form. Then, resist layers 18a and 18b are formed on the insulating film 16 by photolithography according to a desired gate pattern.

【0016】(2)レジスト層18a,18bをマスク
とし且つエッチャントとしてHFを用いるウェットエッ
チング処理により絶縁膜16を選択的に除去することに
より絶縁膜16の部分16a,16bをレジスト層18
a,18bに対応するパターンで残存させると共にポリ
シリコン層14の表面を絶縁膜16の除去部に対応して
露呈させる。そして、ポリシリコン層14の表面に純水
リンス処理及び乾燥処理を順次に施す。このときの乾燥
処理は、前述したスピン乾燥装置を用いて行なうことが
できる。乾燥処理の結果として、ポリシリコン層14の
露呈部上には、水滴20a,20bが残留し、同時にウ
ォータマーク22も形成される。
(2) The portions 16a, 16b of the insulating film 16 are selectively removed by wet etching using the resist layers 18a, 18b as masks and HF as an etchant.
The surface of the polysilicon layer 14 is exposed corresponding to the removed portion of the insulating film 16 while being left in a pattern corresponding to a and 18b. Then, the surface of the polysilicon layer 14 is sequentially subjected to a pure water rinse treatment and a drying treatment. The drying process at this time can be performed using the above-mentioned spin drying device. As a result of the drying process, the water drops 20a and 20b remain on the exposed portion of the polysilicon layer 14, and at the same time, the watermark 22 is also formed.

【0017】(3)水分の完全蒸発及び乾燥を目的とし
て図2の基板に熱処理を施すことにより水滴20a,2
0bをウォータマーク22a,22bに変化させる。熱
処理は、一例として、ヒータプレート式加熱装置を用い
て基板1枚ずつ行なう。すなわち加熱室に基板を挿入
し、ヒータプレート上約2mmの位置に基板をセットす
ると共に加熱室にN(窒素)ガスを導入しつつ排気す
ることにより120℃60秒の熱処理を行なう。熱処理
温度は、水分蒸発がスムーズに行なわれる点と、レジス
ト層18a,18bの変質や変形を招かない点とを考慮
すると、90℃〜150℃程度とすることができる。し
かし、レジストの種類が豊富で耐熱温度も異なるので、
かような範囲に限定されるわけではない。熱処理時間
は、60秒に限らず、乾燥の目的を達成できる範囲で適
宜選定することができる。
(3) By subjecting the substrate of FIG. 2 to a heat treatment for the purpose of completely evaporating and drying water, the water droplets 20a, 20a
0b is changed to the watermarks 22a and 22b. As an example, the heat treatment is performed one by one using a heater plate type heating device. That is, the substrate is inserted into the heating chamber, the substrate is set at a position of about 2 mm on the heater plate, and the N 2 (nitrogen) gas is introduced into the heating chamber and exhausted to perform heat treatment at 120 ° C. for 60 seconds. The heat treatment temperature can be set to about 90 ° C. to 150 ° C., considering that water vapor is smoothly evaporated and that the resist layers 18a and 18b are not altered or deformed. However, since there are many types of resist and the heat resistance temperature is different,
It is not limited to such a range. The heat treatment time is not limited to 60 seconds and can be appropriately selected within the range where the purpose of drying can be achieved.

【0018】(4)レジスト層18a,18bをマスク
とする第1のドライエッチング処理によりポリシリコン
層14の露呈部においてウォータマーク22,22a,
22b及び自然発生のシリコンオキサイド膜を除去す
る。第1のドライエッチング処理では、エッチングガス
としてCF,C,C等のパーフロロカー
ボン(PFC)ガスを用いると共に選択比調整ガスとし
てCHF,CH等のハイドロフロロカーボン
(HFC)ガスを用い、希釈ガスとしてAr,He等の
ガスを用いることができる。
(4) Water marks 22, 22a, and 22a on the exposed portion of the polysilicon layer 14 by the first dry etching process using the resist layers 18a and 18b as masks.
22b and the naturally occurring silicon oxide film are removed. In the first dry etching treatment, perfluorocarbon (PFC) gas such as CF 4 , C 2 F 6 and C 4 F 8 is used as an etching gas, and hydrofluorocarbon such as CHF 3 and CH 2 F 2 is used as a selection ratio adjusting gas. (HFC) gas may be used, and a gas such as Ar or He may be used as a dilution gas.

【0019】一例として、CHF/CFの混合ガス
又はCHF/O/Heの混合ガスを用いて約10秒
のドライエッチングを行なうことにより熱酸化膜相当の
エッチング量として20〜80(好ましくは50〜6
0)nmのエッチングを行なうことができる。このと
き、シリコンオキサイド/ポリシリコンの選択比は、6
〜10(好ましくは8)とすることができる。選択比が
高いと、ポリシリコン層14の表面に多くのポリマーを
生成することになり、図5の工程でポリシリコン層14
のドライエッチングの妨げとなる。また選択比が低い
と、ポリシリコン層14の残り量が少なすぎて図5の工
程でポリシリコン層14をエッチングする際に所望の形
状が得られないことがある。
As an example, dry etching is performed for about 10 seconds using a mixed gas of CHF 3 / CF 4 or a mixed gas of CHF 3 / O 2 / He to obtain an etching amount of 20 to 80 (corresponding to a thermal oxide film). Preferably 50-6
0) nm etching can be performed. At this time, the selection ratio of silicon oxide / polysilicon is 6
It can be set to 10 (preferably 8). If the selection ratio is high, a large amount of polymer is generated on the surface of the polysilicon layer 14, and the polysilicon layer 14 is processed in the process of FIG.
It hinders dry etching. If the selection ratio is low, the remaining amount of the polysilicon layer 14 may be too small to obtain a desired shape when the polysilicon layer 14 is etched in the step of FIG.

【0020】選択比を8とすると、20〜80nmのエ
ッチング量は、ポリシリコン層14の削れ量で2.5〜
10nmに相当する。自然発生のシリコンオキサイド膜
の厚さは、通常2〜3nm程度であるから、20〜80
nmのエッチング量で十分に除去可能である。図4のド
ライエッチング処理では、レジスト層18a,18b及
びポリシリコン層14について膜減りを最小限とするよ
うに配慮するのが望ましい。
Assuming that the selection ratio is 8, the etching amount of 20 to 80 nm is 2.5 to about the etching amount of the polysilicon layer 14.
This corresponds to 10 nm. The thickness of the naturally-occurring silicon oxide film is usually about 2 to 3 nm, and therefore 20 to 80
It can be removed sufficiently with an etching amount of nm. In the dry etching process of FIG. 4, it is desirable to take care to minimize the film loss of the resist layers 18a and 18b and the polysilicon layer 14.

【0021】(5)レジスト層18a,18b及び絶縁
膜16a,16bをマスクとする第2のドライエッチン
グ処理によりポリシリコン層14を選択的に除去するこ
とによりポリシリコン層14の部分14a,14bをゲ
ート電極層としてゲート絶縁膜12の上に残存させる。
図4の工程でウォータマークを除去したので、図5の工
程では、ウォータマークに起因してポリシリコン残渣が
発生するのを防止することができる。
(5) By selectively removing the polysilicon layer 14 by the second dry etching process using the resist layers 18a and 18b and the insulating films 16a and 16b as masks, the portions 14a and 14b of the polysilicon layer 14 are removed. The gate electrode layer is left on the gate insulating film 12.
Since the watermark is removed in the process of FIG. 4, it is possible to prevent the generation of polysilicon residue due to the watermark in the process of FIG.

【0022】(6)アッシング処理等によりレジスト層
18a,18bを除去する。EEPROM(電気的に消
去・プログラム可能なリード・オンリィ・メモリ)を製
作する場合、熱酸化法等によりゲート電極層14a,1
4bの露呈側部にシリコンオキサイド膜を形成すると共
にゲート電極層14a,14bに覆われない基板表面部
分を選択酸化した後、層間絶縁膜16a,16bにそれ
ぞれ重なる2層目のポリシリコン層を形成するが、これ
以降のプロセスは、この発明に直接的に関係しないの
で、詳細な説明を省略する。なお、この種のEEPRO
Mは、特許第2512181号公報に示されているよう
に既に知られている。
(6) The resist layers 18a and 18b are removed by ashing or the like. When an EEPROM (electrically erasable / programmable read only memory) is manufactured, the gate electrode layers 14a, 14a are formed by a thermal oxidation method or the like.
After forming a silicon oxide film on the exposed side of 4b and selectively oxidizing the substrate surface portion not covered by the gate electrode layers 14a and 14b, a second polysilicon layer overlapping the interlayer insulating films 16a and 16b is formed. However, since the subsequent processes are not directly related to the present invention, detailed description thereof will be omitted. In addition, this kind of EEPRO
M is already known as disclosed in Japanese Patent No. 2512181.

【0023】この発明の効果を確認するため、第1のウ
エハ(基板)には図1〜6の方法を適用すると共に第2
のウエハには図1〜6の方法から図3,4の工程を省略
した方法(従来方法に相当)を適用した。そして、パタ
ーン欠陥検査装置を用いて第1及び第2のウエハについ
て欠陥数を検査した。この結果、第2のウエハにおける
欠陥数は804個であったのに対し、第1のウエハにお
ける欠陥数は204個であった。従って、第1のウエハ
では、第2のウエハに比べて欠陥数が約1/4に減少し
た。従来の欠陥数全体に占めるウォータマーク起因の不
良は、60〜80%であったので、この発明によりほぼ
完全にウォータマークに基づく欠陥を消滅させたといえ
る。
In order to confirm the effect of the present invention, the method of FIGS. 1 to 6 is applied to the first wafer (substrate) and the second wafer is used.
A method (corresponding to the conventional method) in which the steps of FIGS. 3 and 4 are omitted from the method of FIGS. Then, the number of defects was inspected on the first and second wafers using a pattern defect inspection apparatus. As a result, the number of defects in the second wafer was 804, whereas the number of defects in the first wafer was 204. Therefore, the number of defects in the first wafer was reduced to about 1/4 of that in the second wafer. Since the defects due to the watermark occupying the entire number of the conventional defects are 60 to 80%, it can be said that the defects based on the watermarks are almost completely eliminated by the present invention.

【0024】図7〜11は、この発明の第2の実施形態
に係るドライエッチング方法を示すものである。図7の
工程では、図1で述べたと同様にして表面にゲート絶縁
膜12を介してポリシリコン層14を形成した半導体基
板10を用意する。そして、ホトリソグラフィ処理によ
りポリシリコン層14上に所望のゲートパターンに従っ
てレジスト層30a,30bを形成する。この後、図2
で述べたと同様にしてポリシリコン層14の表面に純水
リンス及び乾燥処理を順次に施す。この結果、ポリシリ
コン層14の露呈部上には、水滴32a,32bやウォ
ータマーク34が残留する。
7 to 11 show a dry etching method according to the second embodiment of the present invention. In the step of FIG. 7, the semiconductor substrate 10 having the polysilicon layer 14 formed on the surface with the gate insulating film 12 interposed therebetween is prepared in the same manner as described with reference to FIG. Then, resist layers 30a and 30b are formed on the polysilicon layer 14 by photolithography according to a desired gate pattern. After this,
Similarly to the above, the surface of the polysilicon layer 14 is sequentially rinsed with pure water and dried. As a result, the water droplets 32a and 32b and the watermark 34 remain on the exposed portion of the polysilicon layer 14.

【0025】図8の工程では、図3で述べたと同様にし
て熱処理を行うことにより水滴32a,32bをウォー
タマーク34a,34bに変化させる。
In the process of FIG. 8, the water drops 32a and 32b are changed into the watermarks 34a and 34b by performing heat treatment in the same manner as described in FIG.

【0026】図9の工程では、図4で述べたと同様にし
てレジスト層30a,30bをマスクとする第1のドラ
イエッチング処理を行なうことによりポリシリコン層1
4の露呈部においてウォータマーク34,34a,34
b及び自然発生のシリコンオキサイド膜を除去する。
In the step of FIG. 9, the polysilicon layer 1 is subjected to a first dry etching process using the resist layers 30a and 30b as a mask in the same manner as described with reference to FIG.
In the exposed portion of No. 4, the watermarks 34, 34a, 34
b and the naturally occurring silicon oxide film are removed.

【0027】図10の工程では、レジスト層30a,3
0bをマスクとする第2のドライエッチング処理により
ポリシリコン層14を選択的に除去することによりポリ
シリコン層14の部分14a,14bをゲート電極層と
してゲート絶縁膜12の上に残存させる。図9の工程で
ウォータマークを除去したので、図10の工程では、ウ
ォータマークに起因してポリシリコン残渣が発生するの
を防止することができる。この後、図11の工程では、
アッシング処理等によりレジスト層30a,30bを除
去する。
In the process of FIG. 10, the resist layers 30a, 3 are formed.
By selectively removing the polysilicon layer 14 by the second dry etching process using 0b as a mask, the portions 14a and 14b of the polysilicon layer 14 are left on the gate insulating film 12 as gate electrode layers. Since the watermark is removed in the step of FIG. 9, it is possible to prevent the polysilicon residue from being generated due to the watermark in the step of FIG. After that, in the process of FIG.
The resist layers 30a and 30b are removed by ashing treatment or the like.

【0028】この発明は、上記した実施形態に限定され
るものではなく、種々の改変形態で実施可能なものであ
る。例えば、次のような変更が可能である。
The present invention is not limited to the above-described embodiment, but can be implemented in various modified forms. For example, the following changes are possible.

【0029】(1)被処理材としては、ポリシリコン
(多結晶シリコン)に限らず、単結晶シリコン又はアモ
ルファスシリコンを用いてもよい。
(1) The material to be processed is not limited to polysilicon (polycrystalline silicon), but single crystal silicon or amorphous silicon may be used.

【0030】(2)被処理材の上に形成する被覆膜とし
ては、シリコンオキサイド等の絶縁膜に限らず、Ti,
W,Mo等の高融点金属又はそのシリサイドなどの導電
膜を用いてもよい。
(2) The coating film formed on the material to be processed is not limited to an insulating film such as silicon oxide, but Ti,
A conductive film such as a refractory metal such as W or Mo or a silicide thereof may be used.

【0031】(3)洗浄処理としては、純水リンスなど
の水洗処理に限らず、水滴残留を伴う湿式洗浄処理を利
用可能である。
(3) The cleaning process is not limited to a water cleaning process such as rinsing with pure water, and a wet cleaning process involving water droplets can be used.

【0032】(4)乾燥処理では、スピン乾燥装置に限
らず、IPA(イソプロピルアルコール)蒸気乾燥装
置、マランゴニ乾燥装置などの公知の乾燥手段を利用可
能である。
(4) In the drying process, not only the spin dryer but also known drying means such as IPA (isopropyl alcohol) vapor dryer and Marangoni dryer can be used.

【0033】[0033]

【発明の効果】以上のように、この発明によれば、ウォ
ータマークに基づくシリコン残渣の発生を防止するよう
にしたので、電極又は配線に関して電気的短絡が生ずる
のを回避したり、半導体デバイスの電気的特性のばらつ
きを低減したりすることができ、半導体デバイス等の製
造歩留まりが向上する効果が得られる。
As described above, according to the present invention, the generation of silicon residue due to the watermark is prevented, so that the occurrence of an electrical short circuit with respect to the electrode or the wiring can be prevented, or the semiconductor device can be prevented. Variations in electrical characteristics can be reduced, and the effect of improving the manufacturing yield of semiconductor devices and the like can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の第1の実施形態に係るドライエッ
チング方法におけるレジスト層形成工程を示す基板断面
図である。
FIG. 1 is a substrate cross-sectional view showing a resist layer forming step in a dry etching method according to a first embodiment of the present invention.

【図2】 図1の工程に続くシリコンオキサイド膜のウ
ェットエッチング工程及びリンス・乾燥工程を示す基板
断面図である。
FIG. 2 is a substrate cross-sectional view showing a silicon oxide film wet etching step and a rinse / dry step that follow the step of FIG.

【図3】 図2の工程に続く熱処理工程を示す基板断面
図である。
FIG. 3 is a substrate cross-sectional view showing a heat treatment step following the step of FIG.

【図4】 図3の工程に続くシリコンオキサイド膜のド
ライエッチング工程を示す基板断面図である。
FIG. 4 is a substrate cross-sectional view showing a dry etching step of the silicon oxide film, which is subsequent to the step of FIG.

【図5】 図4の工程に続くポリシリコン層のドライエ
ッチング工程を示す基板断面図である。
5 is a substrate cross-sectional view showing a dry etching step of a polysilicon layer, which is subsequent to the step of FIG.

【図6】 図5の工程に続くレジスト層除去工程を示す
基板断面図である。
FIG. 6 is a substrate cross-sectional view showing a resist layer removing step that follows the step of FIG.

【図7】 この発明の第2の実施形態に係るドライエッ
チング方法におけるレジスト層形成工程及びリンス・乾
燥工程を示す基板断面図である。
FIG. 7 is a substrate cross-sectional view showing a resist layer forming step and a rinsing / drying step in a dry etching method according to a second embodiment of the present invention.

【図8】 図7の工程に続く熱処理工程を示す基板断面
図である。
8 is a substrate cross-sectional view showing a heat treatment step following the step of FIG.

【図9】 図8の工程に続くシリコンオキサイド膜のド
ライエッチング工程を示す基板断面図である。
FIG. 9 is a substrate cross-sectional view showing a dry etching step of the silicon oxide film, which is subsequent to the step of FIG.

【図10】 図9の工程に続くポリシリコン層のドライ
エッチング工程を示す基板断面図である。
FIG. 10 is a substrate cross-sectional view showing a dry etching step of the polysilicon layer, which is subsequent to the step of FIG.

【図11】 図10の工程に続くレジスト層除去工程を
示す基板断面図である。
FIG. 11 is a substrate cross-sectional view showing a resist layer removing step following the step of FIG.

【図12】 従来のドライエッチング方法におけるレジ
スト層形成工程を示す基板断面図である。
FIG. 12 is a substrate cross-sectional view showing a resist layer forming step in a conventional dry etching method.

【図13】 図12の工程に続くシリコンオキサイド膜
のウェットエッチング工程及びリンス・乾燥工程を示す
基板断面図である。
FIG. 13 is a substrate cross-sectional view showing a wet etching step and a rinse / dry step of the silicon oxide film, which are subsequent to the step of FIG.

【図14】 図13の工程に続くポリシリコン層のドラ
イエッチング工程を示す基板断面図である。
FIG. 14 is a substrate cross-sectional view showing a dry etching step of the polysilicon layer, which is subsequent to the step of FIG.

【符号の説明】[Explanation of symbols]

10:半導体基板、12:ゲート絶縁膜、14:ポリシ
リコン層、14a,14b:ゲート電極層、16,16
a,16b:層間絶縁膜、18a,18b,30a,3
0b:レジスト層、22,22a,22b,34,34
a,34b:ウォータマーク。
10: semiconductor substrate, 12: gate insulating film, 14: polysilicon layer, 14a, 14b: gate electrode layer, 16, 16
a, 16b: interlayer insulating film, 18a, 18b, 30a, 3
0b: resist layer, 22, 22a, 22b, 34, 34
a, 34b: Watermark.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065 H01L 21/28 H01L 21/306 H01L 21/3205 H01L 21/3213 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 21/3065 H01L 21/28 H01L 21/306 H01L 21/3205 H01L 21/3213

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】シリコンからなる被処理材の表面に被覆膜
を形成する工程と、 前記被覆膜の上に所定のパターンに従ってレジスト層を
形成する工程と、 前記レジスト層をマスクとするウェットエッチング処理
により前記被覆膜を選択的に除去して前記被覆膜を前記
レジスト層に対応するパターンで残存させると共に前記
被処理材の表面を前記被覆膜の除去部に対応して露呈さ
せる工程と、 前記ウェットエッチング処理の後、前記被処理材の露呈
部に洗浄及び乾燥処理を施す工程と、 前記洗浄及び乾燥処理の後、前記被処理材の露呈部に残
留した水滴をウォータマーク化すべく熱処理を行なう工
程と、 前記熱処理の後、前記レジスト層をマスクとする第1の
ドライエッチング処理により前記被処理材の露呈部にお
いてウォータマーク及び自然発生のシリコンオキサイド
膜を除去する工程と、 前記第1のドライエッチング処理の後、前記レジスト層
と前記被覆膜の残存部とをマスクとする第2のドライエ
ッチング処理により前記被処理材を選択的に除去する工
程とを含むドライエッチング方法。
1. A step of forming a coating film on the surface of a material to be treated made of silicon, a step of forming a resist layer on the coating film according to a predetermined pattern, and a wet process using the resist layer as a mask. The coating film is selectively removed by an etching process to leave the coating film in a pattern corresponding to the resist layer and expose the surface of the material to be treated corresponding to the removed portion of the coating film. And a step of performing a cleaning and drying process on the exposed part of the material to be processed after the wet etching process, and a water droplet remaining on the exposed part of the material to be processed is watermarked after the cleaning and drying process. Heat treatment, and after the heat treatment, the first dry etching treatment using the resist layer as a mask is performed to expose the watermark and the natural mark on the exposed portion of the material to be treated. A step of removing a raw silicon oxide film; and a second dry etching process using the resist layer and the remaining portion of the coating film as a mask after the first dry etching process to select the processing target material. Dry etching method including the step of removing selectively.
【請求項2】シリコンからなる被処理材の表面に所定の
パターンに従ってレジスト層を形成する工程と、 前記レジスト層を形成した後、前記被処理材の露呈部に
洗浄及び乾燥処理を施す工程と、 前記洗浄及び乾燥処理の後、前記被処理材の露呈部に残
留した水滴をウォータマーク化すべく熱処理を行なう工
程と、 前記熱処理の後、前記レジスト層をマスクとする第1の
ドライエッチング処理により前記被処理材の露呈部にお
いてウォータマーク及び自然発生のシリコンオキサイド
膜を除去する工程と、 前記第1のドライエッチング処理の後、前記レジスト層
をマスクとする第2のドライエッチング処理により前記
被処理材を選択的に除去する工程とを含むドライエッチ
ング方法。
2. A step of forming a resist layer on a surface of a material to be processed made of silicon in accordance with a predetermined pattern, and a step of performing a cleaning and drying treatment on an exposed portion of the material to be processed after forming the resist layer. After the cleaning and drying processes, a step of performing a heat treatment for converting the water droplets remaining on the exposed portion of the processed material into a watermark, and a step of performing a first dry etching process using the resist layer as a mask after the heat treatment. A step of removing the watermark and the naturally-occurring silicon oxide film in the exposed portion of the material to be processed; and a second dry etching processing using the resist layer as a mask after the first dry etching processing. And a step of selectively removing the material.
JP2000044140A 2000-02-22 2000-02-22 Dry etching method Expired - Fee Related JP3463644B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000044140A JP3463644B2 (en) 2000-02-22 2000-02-22 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000044140A JP3463644B2 (en) 2000-02-22 2000-02-22 Dry etching method

Publications (2)

Publication Number Publication Date
JP2001237221A JP2001237221A (en) 2001-08-31
JP3463644B2 true JP3463644B2 (en) 2003-11-05

Family

ID=18566951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000044140A Expired - Fee Related JP3463644B2 (en) 2000-02-22 2000-02-22 Dry etching method

Country Status (1)

Country Link
JP (1) JP3463644B2 (en)

Also Published As

Publication number Publication date
JP2001237221A (en) 2001-08-31

Similar Documents

Publication Publication Date Title
JP3815937B2 (en) Contact hole filling method of semiconductor device
KR100908784B1 (en) Manufacturing Method of Semiconductor Device
US4708904A (en) Semiconductor device and a method of manufacturing the same
JP2903884B2 (en) Semiconductor device manufacturing method
CN100468618C (en) Semiconductor device manufacturing method capable of removing residual polymer after etching
TW200408070A (en) Method of manufacturing a flash memory cell
CN100437914C (en) Method for manufacturing gate electrode of semiconductor device
JP3463644B2 (en) Dry etching method
US6077776A (en) Polysilicon residue free process by thermal treatment
JPH0637063A (en) Manufacture of semiconductor device
JP2712401B2 (en) Method for manufacturing semiconductor device
JP2821613B2 (en) Method for manufacturing semiconductor device
KR100972061B1 (en) Pad aluminum processing method of semiconductor device
US6667243B1 (en) Etch damage repair with thermal annealing
KR100293378B1 (en) Method for manufacturing semiconductor device
KR100361572B1 (en) a manufacturing method of a contact structure of a semiconductor device
US11056342B2 (en) Method for silicidation of semiconductor device, and corresponding semiconductor device
KR100353528B1 (en) method of forming gate electrode of semiconductor device
JP4841082B2 (en) Method for manufacturing nonvolatile semiconductor memory device
KR960002102B1 (en) Method of manufacturing polyside gate electrode
JP2001237415A (en) Method of manufacturing semiconductor device
KR19980055970A (en) Transistor manufacturing method
CN120895471A (en) A method for etching metal layers to reduce damage to doped layers
KR19990012277A (en) Method for forming self-aligned silicide film of semiconductor device
KR20020002568A (en) Methof for strip photoresist

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070822

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080822

Year of fee payment: 5

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090822

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100822

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100822

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110822

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120822

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130822

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees