JP3463644B2 - ドライエッチング方法 - Google Patents
ドライエッチング方法Info
- Publication number
- JP3463644B2 JP3463644B2 JP2000044140A JP2000044140A JP3463644B2 JP 3463644 B2 JP3463644 B2 JP 3463644B2 JP 2000044140 A JP2000044140 A JP 2000044140A JP 2000044140 A JP2000044140 A JP 2000044140A JP 3463644 B2 JP3463644 B2 JP 3463644B2
- Authority
- JP
- Japan
- Prior art keywords
- dry etching
- resist layer
- processed
- mask
- coating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 56
- 238000001312 dry etching Methods 0.000 title claims description 49
- 239000000463 material Substances 0.000 claims description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 27
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 26
- 238000001035 drying Methods 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 20
- 239000011248 coating agent Substances 0.000 claims description 14
- 238000000576 coating method Methods 0.000 claims description 14
- 238000004140 cleaning Methods 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 239000013077 target material Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 81
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 44
- 229920005591 polysilicon Polymers 0.000 description 43
- 239000000758 substrate Substances 0.000 description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000007789 gas Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 7
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、シリコン（ポリ
シリコン及びアモルファスシリコンを含む）からなる被
処理材を選択的にドライエッチングする方法に関し、特
に被処理材をレジスト層をマスクとしてドライエッチン
グする際の前処理として被処理材上の残留水滴を熱処理
によりウォータマーク（乾燥染み）化した後ウォータマ
ーク及び自然発生のシリコンオキサイド膜をドライエッ
チングで除去することによりウォータマークに基づくシ
リコン残渣の発生を防止したものである。
シリコン及びアモルファスシリコンを含む）からなる被
処理材を選択的にドライエッチングする方法に関し、特
に被処理材をレジスト層をマスクとしてドライエッチン
グする際の前処理として被処理材上の残留水滴を熱処理
によりウォータマーク（乾燥染み）化した後ウォータマ
ーク及び自然発生のシリコンオキサイド膜をドライエッ
チングで除去することによりウォータマークに基づくシ
リコン残渣の発生を防止したものである。
【０００２】
【従来の技術】従来、レジスト層をマスクとしてポリシ
リコン層をドライエッチングする方法としては、図１２
〜１４に示すものが提案されている。
リコン層をドライエッチングする方法としては、図１２
〜１４に示すものが提案されている。
【０００３】図１２の工程では、シリコン基板１の表面
にシリコンオキサイド膜２を介してポリシリコン層３を
形成した後、ポリシリコン層３の表面にシリコンオキサ
イド膜４を形成する。そして、周知のホトリソグラフィ
処理によりシリコンオキサイド膜４の上に所望のゲート
パターンに従ってレジスト層５ａ，５ｂを形成する。
にシリコンオキサイド膜２を介してポリシリコン層３を
形成した後、ポリシリコン層３の表面にシリコンオキサ
イド膜４を形成する。そして、周知のホトリソグラフィ
処理によりシリコンオキサイド膜４の上に所望のゲート
パターンに従ってレジスト層５ａ，５ｂを形成する。
【０００４】次に、図１３の工程では、レジスト層５
ａ，５ｂをマスクとし且つエッチャントとしてＨＦ（フ
ッ酸）を用いるウェットエッチング処理によりシリコン
オキサイド膜４をパターニングし、シリコンオキサイド
膜４ａ，４ｂをポリシリコン層３の表面に残存させる。
そして、ポリシリコン層３の表面に純水リンス及び乾燥
処理を施す。このときの乾燥処理は、スピン乾燥装置を
用いて行なわれる。スピン乾燥装置は、基板を収容した
乾燥室にフィルタを介して大気を導入しつつ排気すると
共に基板を高速回転させて水滴を振り切る仕組になって
いる。
ａ，５ｂをマスクとし且つエッチャントとしてＨＦ（フ
ッ酸）を用いるウェットエッチング処理によりシリコン
オキサイド膜４をパターニングし、シリコンオキサイド
膜４ａ，４ｂをポリシリコン層３の表面に残存させる。
そして、ポリシリコン層３の表面に純水リンス及び乾燥
処理を施す。このときの乾燥処理は、スピン乾燥装置を
用いて行なわれる。スピン乾燥装置は、基板を収容した
乾燥室にフィルタを介して大気を導入しつつ排気すると
共に基板を高速回転させて水滴を振り切る仕組になって
いる。
【０００５】次に、図１４の工程では、レジスト層５
ａ，５ｂ及びシリコンオキサイド膜４ａ，４ｂをマスク
とするドライエッチング処理によりポリシリコン層３を
パターニングしてゲート電極層３ａ，３ｂをシリコンオ
キサイド膜（ゲート絶縁膜）２の上に残存させる。この
後、周知のアッシング処理等によりレジスト層５ａ，５
ｂを除去する。
ａ，５ｂ及びシリコンオキサイド膜４ａ，４ｂをマスク
とするドライエッチング処理によりポリシリコン層３を
パターニングしてゲート電極層３ａ，３ｂをシリコンオ
キサイド膜（ゲート絶縁膜）２の上に残存させる。この
後、周知のアッシング処理等によりレジスト層５ａ，５
ｂを除去する。
【０００６】
【発明が解決しようとする課題】上記した従来技術によ
ると、図１３の乾燥処理において、ポリシリコン層３の
表面には、水滴６ａ，６ｂやウォータマーク７が残留す
る。水滴６ａ，６ｂには、大気中からＯ２（酸素）が供
給されると共にポリシリコン層３からシリコンが溶け出
すため、水滴６ａ，６ｂは、やがて、シリコンオキサイ
ドを主体とするウォータマークに変化する。
ると、図１３の乾燥処理において、ポリシリコン層３の
表面には、水滴６ａ，６ｂやウォータマーク７が残留す
る。水滴６ａ，６ｂには、大気中からＯ２（酸素）が供
給されると共にポリシリコン層３からシリコンが溶け出
すため、水滴６ａ，６ｂは、やがて、シリコンオキサイ
ドを主体とするウォータマークに変化する。
【０００７】図１４のドライエッチング処理では、上記
のようにして意図せずに生成されたウォータマークがマ
スクとして作用するため、ポリシリコン残渣３ｘ，３
ｙ，３ｚが発生する。このようなポリシリコン残渣は、
導電性を有するため、電極や配線に関して電気的短絡を
引き起こしたり、半導体デバイスの電気的特性のばらつ
きを増大させたりする。この結果、製造歩留りの低下を
招いていた。
のようにして意図せずに生成されたウォータマークがマ
スクとして作用するため、ポリシリコン残渣３ｘ，３
ｙ，３ｚが発生する。このようなポリシリコン残渣は、
導電性を有するため、電極や配線に関して電気的短絡を
引き起こしたり、半導体デバイスの電気的特性のばらつ
きを増大させたりする。この結果、製造歩留りの低下を
招いていた。
【０００８】この発明の目的は、ウォータマークに基づ
くシリコン残渣の発生を防止することができる新規なド
ライエッチング方法を提供することにある。
くシリコン残渣の発生を防止することができる新規なド
ライエッチング方法を提供することにある。
【０００９】
【課題を解決するための手段】この発明に係る第１のド
ライエッチング方法は、シリコンからなる被処理材の表
面に被覆膜を形成する工程と、前記被覆膜の上に所定の
パターンに従ってレジスト層を形成する工程と、前記レ
ジスト層をマスクとするウェットエッチング処理により
前記被覆膜を選択的に除去して前記被覆膜を前記レジス
ト層に対応するパターンで残存させると共に前記被処理
材の表面を前記被覆膜の除去部に対応して露呈させる工
程と、前記ウェットエッチング処理の後、前記被処理材
の露呈部に洗浄及び乾燥処理を施す工程と、前記洗浄及
び乾燥処理の後、前記被処理材の露呈部に残留した水滴
をウォータマーク化すべく熱処理を行なう工程と、前記
熱処理の後、前記レジスト層をマスクとする第１のドラ
イエッチング処理により前記被処理材の露呈部において
ウォータマーク及び自然発生のシリコンオキサイド膜を
除去する工程と、前記第１のドライエッチング処理の
後、前記レジスト層と前記被覆膜の残存部とをマスクと
する第２のドライエッチング処理により前記被処理材を
選択的に除去する工程とを含むものである。
ライエッチング方法は、シリコンからなる被処理材の表
面に被覆膜を形成する工程と、前記被覆膜の上に所定の
パターンに従ってレジスト層を形成する工程と、前記レ
ジスト層をマスクとするウェットエッチング処理により
前記被覆膜を選択的に除去して前記被覆膜を前記レジス
ト層に対応するパターンで残存させると共に前記被処理
材の表面を前記被覆膜の除去部に対応して露呈させる工
程と、前記ウェットエッチング処理の後、前記被処理材
の露呈部に洗浄及び乾燥処理を施す工程と、前記洗浄及
び乾燥処理の後、前記被処理材の露呈部に残留した水滴
をウォータマーク化すべく熱処理を行なう工程と、前記
熱処理の後、前記レジスト層をマスクとする第１のドラ
イエッチング処理により前記被処理材の露呈部において
ウォータマーク及び自然発生のシリコンオキサイド膜を
除去する工程と、前記第１のドライエッチング処理の
後、前記レジスト層と前記被覆膜の残存部とをマスクと
する第２のドライエッチング処理により前記被処理材を
選択的に除去する工程とを含むものである。
【００１０】第１のドライエッチング方法によれば、レ
ジスト層をマスクとするウェットエッチング処理により
被覆膜をパターニングした後、被処理材の露呈部に洗浄
及び乾燥処理を施すと、被処理材の露呈部に水滴が残留
する。残留した水滴は、熱処理によりウォータマーク化
される。レジスト層をマスクとする第１のドライエッチ
ング処理により被処理材の露呈部においてウォータマー
ク及び自然発生のシリコンオキサイド膜が除去される。
この後、レジスト層をマスクとする第２のドライエッチ
ング処理により被処理材がパターニングされる。従っ
て、第２のドライエッチング処理において、ウォータマ
ークに起因するシリコン残渣の発生を防止することがで
きる。
ジスト層をマスクとするウェットエッチング処理により
被覆膜をパターニングした後、被処理材の露呈部に洗浄
及び乾燥処理を施すと、被処理材の露呈部に水滴が残留
する。残留した水滴は、熱処理によりウォータマーク化
される。レジスト層をマスクとする第１のドライエッチ
ング処理により被処理材の露呈部においてウォータマー
ク及び自然発生のシリコンオキサイド膜が除去される。
この後、レジスト層をマスクとする第２のドライエッチ
ング処理により被処理材がパターニングされる。従っ
て、第２のドライエッチング処理において、ウォータマ
ークに起因するシリコン残渣の発生を防止することがで
きる。
【００１１】この発明に係る第２のドライエッチング方
法は、シリコンからなる被処理材の表面に所定のパター
ンに従ってレジスト層を形成する工程と、前記レジスト
層を形成した後、前記被処理材の露呈部に洗浄及び乾燥
処理を施す工程と、前記洗浄及び乾燥処理の後、前記被
処理材の露呈部に残留した水滴をウォータマーク化すべ
く熱処理を行なう工程と、前記熱処理の後、前記レジス
ト層をマスクとする第１のドライエッチング処理により
前記被処理材の露呈部においてウォータマーク及び自然
発生のシリコンオキサイド膜を除去する工程と、前記第
１のドライエッチング処理の後、前記レジスト層をマス
クとする第２のドライエッチング処理により前記被処理
材を選択的に除去する工程とを含むものである。
法は、シリコンからなる被処理材の表面に所定のパター
ンに従ってレジスト層を形成する工程と、前記レジスト
層を形成した後、前記被処理材の露呈部に洗浄及び乾燥
処理を施す工程と、前記洗浄及び乾燥処理の後、前記被
処理材の露呈部に残留した水滴をウォータマーク化すべ
く熱処理を行なう工程と、前記熱処理の後、前記レジス
ト層をマスクとする第１のドライエッチング処理により
前記被処理材の露呈部においてウォータマーク及び自然
発生のシリコンオキサイド膜を除去する工程と、前記第
１のドライエッチング処理の後、前記レジスト層をマス
クとする第２のドライエッチング処理により前記被処理
材を選択的に除去する工程とを含むものである。
【００１２】第２のドライエッチング方法によれば、被
処理材の表面にレジスト層を形成した後、被処理材の露
呈部に洗浄及び乾燥処理を施すと、被処理材の露呈部に
水滴が残留する。残留した水滴は、熱処理によりウォー
タマーク化される。レジスト層をマスクとする第１のド
ライエッチング処理により被処理材の露呈部においてウ
ォータマーク及び自然発生のシリコンオキサイド膜が除
去される。この後、レジスト層をマスクとする第２のド
ライエッチング処理により被処理材がパターニングされ
る。従って、第２のドライエッチング処理において、ウ
ォータマークに起因するシリコン残渣の発生を防止する
ことができる。
処理材の表面にレジスト層を形成した後、被処理材の露
呈部に洗浄及び乾燥処理を施すと、被処理材の露呈部に
水滴が残留する。残留した水滴は、熱処理によりウォー
タマーク化される。レジスト層をマスクとする第１のド
ライエッチング処理により被処理材の露呈部においてウ
ォータマーク及び自然発生のシリコンオキサイド膜が除
去される。この後、レジスト層をマスクとする第２のド
ライエッチング処理により被処理材がパターニングされ
る。従って、第２のドライエッチング処理において、ウ
ォータマークに起因するシリコン残渣の発生を防止する
ことができる。
【００１３】
【発明の実施の形態】図１〜６は、この発明の第１の実
施形態に係るドライエッチング方法を示すもので、図１
〜６にそれぞれ対応する工程（１）〜（６）を順次に説
明する。
施形態に係るドライエッチング方法を示すもので、図１
〜６にそれぞれ対応する工程（１）〜（６）を順次に説
明する。
【００１４】（１）例えばシリコンからなる半導体基板
１０の表面に熱酸化法等によりシリコンオキサイドから
なるゲート絶縁膜１２を形成した後、絶縁膜１２の上に
ＣＶＤ法等によりポリシリコン層１４を形成する。ポリ
シリコン層１４に対して堆積中又は堆積後にリン等の導
電型決定不純物をドープすることによりポリシリコン層
１４をゲート電極層として使用できる程度に低抵抗化す
る。
１０の表面に熱酸化法等によりシリコンオキサイドから
なるゲート絶縁膜１２を形成した後、絶縁膜１２の上に
ＣＶＤ法等によりポリシリコン層１４を形成する。ポリ
シリコン層１４に対して堆積中又は堆積後にリン等の導
電型決定不純物をドープすることによりポリシリコン層
１４をゲート電極層として使用できる程度に低抵抗化す
る。
【００１５】次に、熱酸化法等によりポリシリコン層１
４の表面にシリコンオキサイドからなる層間絶縁膜１６
を形成する。そして、絶縁膜１６の上には、ホトリソグ
ラフィ処理により所望のゲートパターンに従ってレジス
ト層１８ａ，１８ｂを形成する。
４の表面にシリコンオキサイドからなる層間絶縁膜１６
を形成する。そして、絶縁膜１６の上には、ホトリソグ
ラフィ処理により所望のゲートパターンに従ってレジス
ト層１８ａ，１８ｂを形成する。
【００１６】（２）レジスト層１８ａ，１８ｂをマスク
とし且つエッチャントとしてＨＦを用いるウェットエッ
チング処理により絶縁膜１６を選択的に除去することに
より絶縁膜１６の部分１６ａ，１６ｂをレジスト層１８
ａ，１８ｂに対応するパターンで残存させると共にポリ
シリコン層１４の表面を絶縁膜１６の除去部に対応して
露呈させる。そして、ポリシリコン層１４の表面に純水
リンス処理及び乾燥処理を順次に施す。このときの乾燥
処理は、前述したスピン乾燥装置を用いて行なうことが
できる。乾燥処理の結果として、ポリシリコン層１４の
露呈部上には、水滴２０ａ，２０ｂが残留し、同時にウ
ォータマーク２２も形成される。
とし且つエッチャントとしてＨＦを用いるウェットエッ
チング処理により絶縁膜１６を選択的に除去することに
より絶縁膜１６の部分１６ａ，１６ｂをレジスト層１８
ａ，１８ｂに対応するパターンで残存させると共にポリ
シリコン層１４の表面を絶縁膜１６の除去部に対応して
露呈させる。そして、ポリシリコン層１４の表面に純水
リンス処理及び乾燥処理を順次に施す。このときの乾燥
処理は、前述したスピン乾燥装置を用いて行なうことが
できる。乾燥処理の結果として、ポリシリコン層１４の
露呈部上には、水滴２０ａ，２０ｂが残留し、同時にウ
ォータマーク２２も形成される。
【００１７】（３）水分の完全蒸発及び乾燥を目的とし
て図２の基板に熱処理を施すことにより水滴２０ａ，２
０ｂをウォータマーク２２ａ，２２ｂに変化させる。熱
処理は、一例として、ヒータプレート式加熱装置を用い
て基板１枚ずつ行なう。すなわち加熱室に基板を挿入
し、ヒータプレート上約２ｍｍの位置に基板をセットす
ると共に加熱室にＮ２（窒素）ガスを導入しつつ排気す
ることにより１２０℃６０秒の熱処理を行なう。熱処理
温度は、水分蒸発がスムーズに行なわれる点と、レジス
ト層１８ａ，１８ｂの変質や変形を招かない点とを考慮
すると、９０℃〜１５０℃程度とすることができる。し
かし、レジストの種類が豊富で耐熱温度も異なるので、
かような範囲に限定されるわけではない。熱処理時間
は、６０秒に限らず、乾燥の目的を達成できる範囲で適
宜選定することができる。
て図２の基板に熱処理を施すことにより水滴２０ａ，２
０ｂをウォータマーク２２ａ，２２ｂに変化させる。熱
処理は、一例として、ヒータプレート式加熱装置を用い
て基板１枚ずつ行なう。すなわち加熱室に基板を挿入
し、ヒータプレート上約２ｍｍの位置に基板をセットす
ると共に加熱室にＮ２（窒素）ガスを導入しつつ排気す
ることにより１２０℃６０秒の熱処理を行なう。熱処理
温度は、水分蒸発がスムーズに行なわれる点と、レジス
ト層１８ａ，１８ｂの変質や変形を招かない点とを考慮
すると、９０℃〜１５０℃程度とすることができる。し
かし、レジストの種類が豊富で耐熱温度も異なるので、
かような範囲に限定されるわけではない。熱処理時間
は、６０秒に限らず、乾燥の目的を達成できる範囲で適
宜選定することができる。
【００１８】（４）レジスト層１８ａ，１８ｂをマスク
とする第１のドライエッチング処理によりポリシリコン
層１４の露呈部においてウォータマーク２２，２２ａ，
２２ｂ及び自然発生のシリコンオキサイド膜を除去す
る。第１のドライエッチング処理では、エッチングガス
としてＣＦ４，Ｃ２Ｆ６，Ｃ４Ｆ８等のパーフロロカー
ボン（ＰＦＣ）ガスを用いると共に選択比調整ガスとし
てＣＨＦ３，ＣＨ２Ｆ２等のハイドロフロロカーボン
（ＨＦＣ）ガスを用い、希釈ガスとしてＡｒ，Ｈｅ等の
ガスを用いることができる。
とする第１のドライエッチング処理によりポリシリコン
層１４の露呈部においてウォータマーク２２，２２ａ，
２２ｂ及び自然発生のシリコンオキサイド膜を除去す
る。第１のドライエッチング処理では、エッチングガス
としてＣＦ４，Ｃ２Ｆ６，Ｃ４Ｆ８等のパーフロロカー
ボン（ＰＦＣ）ガスを用いると共に選択比調整ガスとし
てＣＨＦ３，ＣＨ２Ｆ２等のハイドロフロロカーボン
（ＨＦＣ）ガスを用い、希釈ガスとしてＡｒ，Ｈｅ等の
ガスを用いることができる。
【００１９】一例として、ＣＨＦ３／ＣＦ４の混合ガス
又はＣＨＦ３／Ｏ２／Ｈｅの混合ガスを用いて約１０秒
のドライエッチングを行なうことにより熱酸化膜相当の
エッチング量として２０〜８０（好ましくは５０〜６
０）ｎｍのエッチングを行なうことができる。このと
き、シリコンオキサイド／ポリシリコンの選択比は、６
〜１０（好ましくは８）とすることができる。選択比が
高いと、ポリシリコン層１４の表面に多くのポリマーを
生成することになり、図５の工程でポリシリコン層１４
のドライエッチングの妨げとなる。また選択比が低い
と、ポリシリコン層１４の残り量が少なすぎて図５の工
程でポリシリコン層１４をエッチングする際に所望の形
状が得られないことがある。
又はＣＨＦ３／Ｏ２／Ｈｅの混合ガスを用いて約１０秒
のドライエッチングを行なうことにより熱酸化膜相当の
エッチング量として２０〜８０（好ましくは５０〜６
０）ｎｍのエッチングを行なうことができる。このと
き、シリコンオキサイド／ポリシリコンの選択比は、６
〜１０（好ましくは８）とすることができる。選択比が
高いと、ポリシリコン層１４の表面に多くのポリマーを
生成することになり、図５の工程でポリシリコン層１４
のドライエッチングの妨げとなる。また選択比が低い
と、ポリシリコン層１４の残り量が少なすぎて図５の工
程でポリシリコン層１４をエッチングする際に所望の形
状が得られないことがある。
【００２０】選択比を８とすると、２０〜８０ｎｍのエ
ッチング量は、ポリシリコン層１４の削れ量で２．５〜
１０ｎｍに相当する。自然発生のシリコンオキサイド膜
の厚さは、通常２〜３ｎｍ程度であるから、２０〜８０
ｎｍのエッチング量で十分に除去可能である。図４のド
ライエッチング処理では、レジスト層１８ａ，１８ｂ及
びポリシリコン層１４について膜減りを最小限とするよ
うに配慮するのが望ましい。
ッチング量は、ポリシリコン層１４の削れ量で２．５〜
１０ｎｍに相当する。自然発生のシリコンオキサイド膜
の厚さは、通常２〜３ｎｍ程度であるから、２０〜８０
ｎｍのエッチング量で十分に除去可能である。図４のド
ライエッチング処理では、レジスト層１８ａ，１８ｂ及
びポリシリコン層１４について膜減りを最小限とするよ
うに配慮するのが望ましい。
【００２１】（５）レジスト層１８ａ，１８ｂ及び絶縁
膜１６ａ，１６ｂをマスクとする第２のドライエッチン
グ処理によりポリシリコン層１４を選択的に除去するこ
とによりポリシリコン層１４の部分１４ａ，１４ｂをゲ
ート電極層としてゲート絶縁膜１２の上に残存させる。
図４の工程でウォータマークを除去したので、図５の工
程では、ウォータマークに起因してポリシリコン残渣が
発生するのを防止することができる。
膜１６ａ，１６ｂをマスクとする第２のドライエッチン
グ処理によりポリシリコン層１４を選択的に除去するこ
とによりポリシリコン層１４の部分１４ａ，１４ｂをゲ
ート電極層としてゲート絶縁膜１２の上に残存させる。
図４の工程でウォータマークを除去したので、図５の工
程では、ウォータマークに起因してポリシリコン残渣が
発生するのを防止することができる。
【００２２】（６）アッシング処理等によりレジスト層
１８ａ，１８ｂを除去する。ＥＥＰＲＯＭ（電気的に消
去・プログラム可能なリード・オンリィ・メモリ）を製
作する場合、熱酸化法等によりゲート電極層１４ａ，１
４ｂの露呈側部にシリコンオキサイド膜を形成すると共
にゲート電極層１４ａ，１４ｂに覆われない基板表面部
分を選択酸化した後、層間絶縁膜１６ａ，１６ｂにそれ
ぞれ重なる２層目のポリシリコン層を形成するが、これ
以降のプロセスは、この発明に直接的に関係しないの
で、詳細な説明を省略する。なお、この種のＥＥＰＲＯ
Ｍは、特許第２５１２１８１号公報に示されているよう
に既に知られている。
１８ａ，１８ｂを除去する。ＥＥＰＲＯＭ（電気的に消
去・プログラム可能なリード・オンリィ・メモリ）を製
作する場合、熱酸化法等によりゲート電極層１４ａ，１
４ｂの露呈側部にシリコンオキサイド膜を形成すると共
にゲート電極層１４ａ，１４ｂに覆われない基板表面部
分を選択酸化した後、層間絶縁膜１６ａ，１６ｂにそれ
ぞれ重なる２層目のポリシリコン層を形成するが、これ
以降のプロセスは、この発明に直接的に関係しないの
で、詳細な説明を省略する。なお、この種のＥＥＰＲＯ
Ｍは、特許第２５１２１８１号公報に示されているよう
に既に知られている。
【００２３】この発明の効果を確認するため、第１のウ
エハ（基板）には図１〜６の方法を適用すると共に第２
のウエハには図１〜６の方法から図３，４の工程を省略
した方法（従来方法に相当）を適用した。そして、パタ
ーン欠陥検査装置を用いて第１及び第２のウエハについ
て欠陥数を検査した。この結果、第２のウエハにおける
欠陥数は８０４個であったのに対し、第１のウエハにお
ける欠陥数は２０４個であった。従って、第１のウエハ
では、第２のウエハに比べて欠陥数が約１／４に減少し
た。従来の欠陥数全体に占めるウォータマーク起因の不
良は、６０〜８０％であったので、この発明によりほぼ
完全にウォータマークに基づく欠陥を消滅させたといえ
る。
エハ（基板）には図１〜６の方法を適用すると共に第２
のウエハには図１〜６の方法から図３，４の工程を省略
した方法（従来方法に相当）を適用した。そして、パタ
ーン欠陥検査装置を用いて第１及び第２のウエハについ
て欠陥数を検査した。この結果、第２のウエハにおける
欠陥数は８０４個であったのに対し、第１のウエハにお
ける欠陥数は２０４個であった。従って、第１のウエハ
では、第２のウエハに比べて欠陥数が約１／４に減少し
た。従来の欠陥数全体に占めるウォータマーク起因の不
良は、６０〜８０％であったので、この発明によりほぼ
完全にウォータマークに基づく欠陥を消滅させたといえ
る。
【００２４】図７〜１１は、この発明の第２の実施形態
に係るドライエッチング方法を示すものである。図７の
工程では、図１で述べたと同様にして表面にゲート絶縁
膜１２を介してポリシリコン層１４を形成した半導体基
板１０を用意する。そして、ホトリソグラフィ処理によ
りポリシリコン層１４上に所望のゲートパターンに従っ
てレジスト層３０ａ，３０ｂを形成する。この後、図２
で述べたと同様にしてポリシリコン層１４の表面に純水
リンス及び乾燥処理を順次に施す。この結果、ポリシリ
コン層１４の露呈部上には、水滴３２ａ，３２ｂやウォ
ータマーク３４が残留する。
に係るドライエッチング方法を示すものである。図７の
工程では、図１で述べたと同様にして表面にゲート絶縁
膜１２を介してポリシリコン層１４を形成した半導体基
板１０を用意する。そして、ホトリソグラフィ処理によ
りポリシリコン層１４上に所望のゲートパターンに従っ
てレジスト層３０ａ，３０ｂを形成する。この後、図２
で述べたと同様にしてポリシリコン層１４の表面に純水
リンス及び乾燥処理を順次に施す。この結果、ポリシリ
コン層１４の露呈部上には、水滴３２ａ，３２ｂやウォ
ータマーク３４が残留する。
【００２５】図８の工程では、図３で述べたと同様にし
て熱処理を行うことにより水滴３２ａ，３２ｂをウォー
タマーク３４ａ，３４ｂに変化させる。
て熱処理を行うことにより水滴３２ａ，３２ｂをウォー
タマーク３４ａ，３４ｂに変化させる。
【００２６】図９の工程では、図４で述べたと同様にし
てレジスト層３０ａ，３０ｂをマスクとする第１のドラ
イエッチング処理を行なうことによりポリシリコン層１
４の露呈部においてウォータマーク３４，３４ａ，３４
ｂ及び自然発生のシリコンオキサイド膜を除去する。
てレジスト層３０ａ，３０ｂをマスクとする第１のドラ
イエッチング処理を行なうことによりポリシリコン層１
４の露呈部においてウォータマーク３４，３４ａ，３４
ｂ及び自然発生のシリコンオキサイド膜を除去する。
【００２７】図１０の工程では、レジスト層３０ａ，３
０ｂをマスクとする第２のドライエッチング処理により
ポリシリコン層１４を選択的に除去することによりポリ
シリコン層１４の部分１４ａ，１４ｂをゲート電極層と
してゲート絶縁膜１２の上に残存させる。図９の工程で
ウォータマークを除去したので、図１０の工程では、ウ
ォータマークに起因してポリシリコン残渣が発生するの
を防止することができる。この後、図１１の工程では、
アッシング処理等によりレジスト層３０ａ，３０ｂを除
去する。
０ｂをマスクとする第２のドライエッチング処理により
ポリシリコン層１４を選択的に除去することによりポリ
シリコン層１４の部分１４ａ，１４ｂをゲート電極層と
してゲート絶縁膜１２の上に残存させる。図９の工程で
ウォータマークを除去したので、図１０の工程では、ウ
ォータマークに起因してポリシリコン残渣が発生するの
を防止することができる。この後、図１１の工程では、
アッシング処理等によりレジスト層３０ａ，３０ｂを除
去する。
【００２８】この発明は、上記した実施形態に限定され
るものではなく、種々の改変形態で実施可能なものであ
る。例えば、次のような変更が可能である。
るものではなく、種々の改変形態で実施可能なものであ
る。例えば、次のような変更が可能である。
【００２９】（１）被処理材としては、ポリシリコン
（多結晶シリコン）に限らず、単結晶シリコン又はアモ
ルファスシリコンを用いてもよい。
（多結晶シリコン）に限らず、単結晶シリコン又はアモ
ルファスシリコンを用いてもよい。
【００３０】（２）被処理材の上に形成する被覆膜とし
ては、シリコンオキサイド等の絶縁膜に限らず、Ｔｉ，
Ｗ，Ｍｏ等の高融点金属又はそのシリサイドなどの導電
膜を用いてもよい。
ては、シリコンオキサイド等の絶縁膜に限らず、Ｔｉ，
Ｗ，Ｍｏ等の高融点金属又はそのシリサイドなどの導電
膜を用いてもよい。
【００３１】（３）洗浄処理としては、純水リンスなど
の水洗処理に限らず、水滴残留を伴う湿式洗浄処理を利
用可能である。
の水洗処理に限らず、水滴残留を伴う湿式洗浄処理を利
用可能である。
【００３２】（４）乾燥処理では、スピン乾燥装置に限
らず、ＩＰＡ（イソプロピルアルコール）蒸気乾燥装
置、マランゴニ乾燥装置などの公知の乾燥手段を利用可
能である。
らず、ＩＰＡ（イソプロピルアルコール）蒸気乾燥装
置、マランゴニ乾燥装置などの公知の乾燥手段を利用可
能である。
【００３３】
【発明の効果】以上のように、この発明によれば、ウォ
ータマークに基づくシリコン残渣の発生を防止するよう
にしたので、電極又は配線に関して電気的短絡が生ずる
のを回避したり、半導体デバイスの電気的特性のばらつ
きを低減したりすることができ、半導体デバイス等の製
造歩留まりが向上する効果が得られる。
ータマークに基づくシリコン残渣の発生を防止するよう
にしたので、電極又は配線に関して電気的短絡が生ずる
のを回避したり、半導体デバイスの電気的特性のばらつ
きを低減したりすることができ、半導体デバイス等の製
造歩留まりが向上する効果が得られる。
【図１】 この発明の第１の実施形態に係るドライエッ
チング方法におけるレジスト層形成工程を示す基板断面
図である。
チング方法におけるレジスト層形成工程を示す基板断面
図である。
【図２】 図１の工程に続くシリコンオキサイド膜のウ
ェットエッチング工程及びリンス・乾燥工程を示す基板
断面図である。
ェットエッチング工程及びリンス・乾燥工程を示す基板
断面図である。
【図３】 図２の工程に続く熱処理工程を示す基板断面
図である。
図である。
【図４】 図３の工程に続くシリコンオキサイド膜のド
ライエッチング工程を示す基板断面図である。
ライエッチング工程を示す基板断面図である。
【図５】 図４の工程に続くポリシリコン層のドライエ
ッチング工程を示す基板断面図である。
ッチング工程を示す基板断面図である。
【図６】 図５の工程に続くレジスト層除去工程を示す
基板断面図である。
基板断面図である。
【図７】 この発明の第２の実施形態に係るドライエッ
チング方法におけるレジスト層形成工程及びリンス・乾
燥工程を示す基板断面図である。
チング方法におけるレジスト層形成工程及びリンス・乾
燥工程を示す基板断面図である。
【図８】 図７の工程に続く熱処理工程を示す基板断面
図である。
図である。
【図９】 図８の工程に続くシリコンオキサイド膜のド
ライエッチング工程を示す基板断面図である。
ライエッチング工程を示す基板断面図である。
【図１０】 図９の工程に続くポリシリコン層のドライ
エッチング工程を示す基板断面図である。
エッチング工程を示す基板断面図である。
【図１１】 図１０の工程に続くレジスト層除去工程を
示す基板断面図である。
示す基板断面図である。
【図１２】 従来のドライエッチング方法におけるレジ
スト層形成工程を示す基板断面図である。
スト層形成工程を示す基板断面図である。
【図１３】 図１２の工程に続くシリコンオキサイド膜
のウェットエッチング工程及びリンス・乾燥工程を示す
基板断面図である。
のウェットエッチング工程及びリンス・乾燥工程を示す
基板断面図である。
【図１４】 図１３の工程に続くポリシリコン層のドラ
イエッチング工程を示す基板断面図である。
イエッチング工程を示す基板断面図である。
１０：半導体基板、１２：ゲート絶縁膜、１４：ポリシ
リコン層、１４ａ，１４ｂ：ゲート電極層、１６，１６
ａ，１６ｂ：層間絶縁膜、１８ａ，１８ｂ，３０ａ，３
０ｂ：レジスト層、２２，２２ａ，２２ｂ，３４，３４
ａ，３４ｂ：ウォータマーク。
リコン層、１４ａ，１４ｂ：ゲート電極層、１６，１６
ａ，１６ｂ：層間絶縁膜、１８ａ，１８ｂ，３０ａ，３
０ｂ：レジスト層、２２，２２ａ，２２ｂ，３４，３４
ａ，３４ｂ：ウォータマーク。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/3065
H01L 21/28
H01L 21/306
H01L 21/3205
H01L 21/3213
Claims (2)
- 【請求項１】シリコンからなる被処理材の表面に被覆膜
を形成する工程と、 前記被覆膜の上に所定のパターンに従ってレジスト層を
形成する工程と、 前記レジスト層をマスクとするウェットエッチング処理
により前記被覆膜を選択的に除去して前記被覆膜を前記
レジスト層に対応するパターンで残存させると共に前記
被処理材の表面を前記被覆膜の除去部に対応して露呈さ
せる工程と、 前記ウェットエッチング処理の後、前記被処理材の露呈
部に洗浄及び乾燥処理を施す工程と、 前記洗浄及び乾燥処理の後、前記被処理材の露呈部に残
留した水滴をウォータマーク化すべく熱処理を行なう工
程と、 前記熱処理の後、前記レジスト層をマスクとする第１の
ドライエッチング処理により前記被処理材の露呈部にお
いてウォータマーク及び自然発生のシリコンオキサイド
膜を除去する工程と、 前記第１のドライエッチング処理の後、前記レジスト層
と前記被覆膜の残存部とをマスクとする第２のドライエ
ッチング処理により前記被処理材を選択的に除去する工
程とを含むドライエッチング方法。 - 【請求項２】シリコンからなる被処理材の表面に所定の
パターンに従ってレジスト層を形成する工程と、 前記レジスト層を形成した後、前記被処理材の露呈部に
洗浄及び乾燥処理を施す工程と、 前記洗浄及び乾燥処理の後、前記被処理材の露呈部に残
留した水滴をウォータマーク化すべく熱処理を行なう工
程と、 前記熱処理の後、前記レジスト層をマスクとする第１の
ドライエッチング処理により前記被処理材の露呈部にお
いてウォータマーク及び自然発生のシリコンオキサイド
膜を除去する工程と、 前記第１のドライエッチング処理の後、前記レジスト層
をマスクとする第２のドライエッチング処理により前記
被処理材を選択的に除去する工程とを含むドライエッチ
ング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000044140A JP3463644B2 (ja) | 2000-02-22 | 2000-02-22 | ドライエッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000044140A JP3463644B2 (ja) | 2000-02-22 | 2000-02-22 | ドライエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001237221A JP2001237221A (ja) | 2001-08-31 |
| JP3463644B2 true JP3463644B2 (ja) | 2003-11-05 |
Family
ID=18566951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000044140A Expired - Fee Related JP3463644B2 (ja) | 2000-02-22 | 2000-02-22 | ドライエッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3463644B2 (ja) |
-
2000
- 2000-02-22 JP JP2000044140A patent/JP3463644B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001237221A (ja) | 2001-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3815937B2 (ja) | 半導体装置のコンタクトホール埋め込み方法 | |
| KR100908784B1 (ko) | 반도체 장치의 제조 방법 | |
| US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
| JP2903884B2 (ja) | 半導体装置の製法 | |
| CN100468618C (zh) | 可去除刻蚀后残留聚合物的半导体器件制造方法 | |
| TW200408070A (en) | Method of manufacturing a flash memory cell | |
| CN100437914C (zh) | 制造半导体器件的栅电极的方法 | |
| JP3463644B2 (ja) | ドライエッチング方法 | |
| US6077776A (en) | Polysilicon residue free process by thermal treatment | |
| JPH0637063A (ja) | 半導体装置の製法 | |
| JP2712401B2 (ja) | 半導体装置の製造方法 | |
| JP2821613B2 (ja) | 半導体装置の製造方法 | |
| KR100972061B1 (ko) | 반도체 소자의 패드 알루미늄 처리 방법 | |
| US6667243B1 (en) | Etch damage repair with thermal annealing | |
| KR100293378B1 (ko) | 반도체 장치의 제조방법 | |
| KR100361572B1 (ko) | 반도체 소자의 접촉 구조 형성 방법 | |
| US11056342B2 (en) | Method for silicidation of semiconductor device, and corresponding semiconductor device | |
| KR100353528B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JP4841082B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR960002102B1 (ko) | 폴리사이드 게이트 전극 제조방법 | |
| JP2001237415A (ja) | 半導体装置の製造方法 | |
| KR19980055970A (ko) | 트랜지스터 제조 방법 | |
| CN120895471A (zh) | 一种减少掺杂层损伤的金属层刻蚀方法 | |
| KR19990012277A (ko) | 반도체 장치의 자기 정렬 실리사이드막 형성 방법 | |
| KR20020002568A (ko) | 포토레지스트의 제거 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130822 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |