JP3466928B2 - Overcurrent detection circuit - Google Patents
Overcurrent detection circuitInfo
- Publication number
- JP3466928B2 JP3466928B2 JP22204098A JP22204098A JP3466928B2 JP 3466928 B2 JP3466928 B2 JP 3466928B2 JP 22204098 A JP22204098 A JP 22204098A JP 22204098 A JP22204098 A JP 22204098A JP 3466928 B2 JP3466928 B2 JP 3466928B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- load
- sense
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Generators And Motors (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Electric Motors In General (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は過電流検出回路に関
し、特にモータや各種アクチュエータ等からなる負荷の
駆動時にそれら負荷の何らかの異常に起因して発生する
過電流をセンストランジスタに流れるセンス電流に基づ
き検出する過電流検出回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an overcurrent detection circuit, and more particularly, to an overcurrent generated in a load such as a motor or various actuators due to some abnormality of the load based on a sense current flowing in a sense transistor. The present invention relates to an overcurrent detection circuit for detecting.
【0002】[0002]
【従来の技術】従来、このようにセンス電流に基づき負
荷の過電流を検出する過電流検出回路としては、例えば
図3に示すような回路が知られている。以下、その構成
及び動作の概略を説明する。2. Description of the Related Art Conventionally, as an overcurrent detection circuit for detecting an overcurrent of a load based on a sense current, a circuit as shown in FIG. 3 is known. The outline of the configuration and operation will be described below.
【0003】同図3において、過電流検出回路20は、
電流検出回路21及び制御回路22により構成される。
ここで電流検出回路21は、大きくは演算増幅器(オペ
アンプ)A及びセンス電流Isを検出するための検出抵
抗Rdにより構成される。そして、前記オペアンプAの
反転入力端子には、駆動トランジスタ40を構成するセ
ンストランジスタTrsの出力(以下、センス出力と記
す)Vosが入力される。また、同オペアンプAの非反
転入力端には、同じく駆動トランジスタ40を構成する
負荷駆動トランジスタTRdの出力(以下、駆動出力と
記す)Vodが入力される。In FIG. 3, the overcurrent detection circuit 20 is
It is composed of a current detection circuit 21 and a control circuit 22.
Here, the current detection circuit 21 is mainly composed of an operational amplifier (opamp) A and a detection resistor Rd for detecting the sense current Is. The output (hereinafter, referred to as a sense output) Vos of the sense transistor Trs included in the drive transistor 40 is input to the inverting input terminal of the operational amplifier A. Further, the output (hereinafter referred to as a drive output) Vod of the load drive transistor TRd which also constitutes the drive transistor 40 is input to the non-inverting input terminal of the operational amplifier A.
【0004】なお、前記負荷駆動トランジスタTRdは
n個のトランジスタアレイTr1〜Trnにより構成さ
れ、同負荷駆動トランジスタTRdには負荷50が接続
されている。また、前記センストランジスタTrsと負
荷駆動トランジスタTRdを構成する各トランジスタと
の電気的特性は等しい。図4に、その「ドレイン電流I
D −ドレイン・ソース間電圧VDS特性」を示す。なお、
この「ドレイン電流I D −ドレイン・ソース間電圧VDS
特性」はそれらトランジスタの飽和動作領域での特性を
示し、この領域ではドレイン電流ID とドレイン・ソー
ス間電圧VDSとは比例関係にある。The load drive transistor TRd is
It is composed of n transistor arrays Tr1 to Trn.
And a load 50 is connected to the same load drive transistor TRd.
Has been done. In addition, the sense transistor Trs and the negative
Each transistor that constitutes the load driving transistor TRd
Have the same electrical characteristics. The "drain current I" is shown in FIG.
D-Drain-source voltage VDSCharacteristics ”. In addition,
This "drain current I D-Drain-source voltage VDS
"Characteristics" means the characteristics of those transistors in the saturation operation region.
In this region, the drain current IDAnd drain saw
Voltage VDSIs proportional to.
【0005】一方、前記オペアンプAは、その出力が直
接反転入力端子に帰還されるボルテージフォロア接続と
され、このオペアンプAによって前記センス出力Vos
と駆動出力Vodとは同電圧に維持される。すなわちこ
のとき、センストランジスタTrsによる電圧降下ΔV
s(ドレイン・ソース間電圧VDS)と負荷駆動トランジ
スタTRdによる電圧降下ΔVd(ドレイン・ソース間
電圧VDS)とは等しくされる。そしてこの状態で、理論
的には負荷電流IL (負荷駆動トランジスタTRdのド
レイン電流ID )はセンス電流Is(センストランジス
タTrsのドレイン電流ID )のn倍となり、図5に示
されるように、センス電流Isは負荷電流IL に比例す
るようになる。そのため、前記検出抵抗Rdによる検出
電圧Vdから、センス電流Isは、下式
Is=検出電圧Vd/検出抵抗Rd ……… (1)
から求められ、このセンス電流Isをn倍した値として
負荷電流IL が求められる。なお、その正確な対応関係
は予め実験等により求められる。On the other hand, the operational amplifier A is a voltage follower connection whose output is directly fed back to the inverting input terminal, and the sense output Vos is connected by the operational amplifier A.
And the drive output Vod are maintained at the same voltage. That is, at this time, the voltage drop ΔV due to the sense transistor Trs
s (drain-source voltage V DS ) and voltage drop ΔVd (drain-source voltage V DS ) due to the load driving transistor TRd are made equal. In this state, theoretically, the load current I L (drain current I D of the load drive transistor TRd) becomes n times the sense current Is (drain current I D of the sense transistor Trs), and as shown in FIG. , The sense current Is becomes proportional to the load current I L. Therefore, from the detection voltage Vd by the detection resistor Rd, the sense current Is is obtained from the following equation Is = detection voltage Vd / detection resistor Rd (1), and the sense current Is is multiplied by n to obtain the load current. I L is required. The exact correspondence is obtained in advance by experiments or the like.
【0006】ここで、前記センストランジスタTrs及
び負荷駆動トランジスタTRdは、その飽和動作領域で
オン・オフ制御されるため、上記電圧降下ΔVs
(VDS)はセンス電流Isに比例し、上記電圧降下ΔV
dは負荷電流IL に比例する。また、これら電圧降下Δ
Vs及び電圧降下ΔVdの通常の値は、0.1V(ボル
ト)程度で、前記センス出力Vos及び駆動出力Vod
の値はほぼ電源電圧Vccに等しい。Here, since the sense transistor Trs and the load drive transistor TRd are on / off controlled in the saturation operation region, the voltage drop ΔVs.
(V DS ) is proportional to the sense current Is, and the above voltage drop ΔV
d is proportional to the load current I L. In addition, these voltage drops Δ
The normal values of Vs and the voltage drop ΔVd are about 0.1 V (volt), and the sense output Vos and the drive output Vod are the same.
Is approximately equal to the power supply voltage Vcc.
【0007】ちなみに、これらセンストランジスタTr
sあるいは負荷駆動トランジスタTRdにあって、その
電源電源Vcc、ドレイン・ソース間電圧VDS、及びセ
ンス出力Vos(駆動出力Vod)の関係は以下のよう
になる。Incidentally, these sense transistors Tr
s or the load drive transistor TRd, the relationship between the power supply Vcc, the drain-source voltage V DS , and the sense output Vos (drive output Vod) is as follows.
【0008】
Vcc = VDS + Vos(Vod) ……… (2)
この式(2)の関係と先の図4に示した関係から、前記
センス出力Vos及び駆動出力Vodは、図5に示され
るように、前記負荷電流IL (あるいはドレイン電流I
D )に逆比例するようになる。Vcc = V DS + Vos (Vod) (2) From the relationship of this equation (2) and the relationship shown in FIG. 4, the sense output Vos and the drive output Vod are shown in FIG. As described above, the load current I L (or drain current I
It becomes inversely proportional to D ).
【0009】他方、制御回路22は、前記センス電流I
s(検出電圧Vd)を常時監視しつつ、同電流Is(電
圧Vd)が所定値を越えた時、負荷50に過剰な負荷電
流I L が流れたと判定する。そのとき、例えばゲート駆
動回路30に駆動トランジスタ40の動作をオフさせる
制御信号を出力したり、負荷50にその負荷量を軽減さ
せる制御信号を出力したりするなどして、過剰な負荷電
流IL が継続して流れることを防止し、駆動トランジス
タ40及び負荷50等を保護するように動作する。On the other hand, the control circuit 22 controls the sense current I
While constantly monitoring s (detection voltage Vd), the same current Is (power
When the pressure Vd) exceeds a predetermined value, the load 50 receives an excessive load voltage.
Flow I LIs determined to have flowed. At that time, for example, gate drive
Drive circuit 30 to turn off the operation of drive transistor 40.
Output a control signal or reduce the load on the load 50.
Output a control signal that causes
Flow ILTo prevent the continuous
The controller 40 and the load 50 operate to be protected.
【0010】[0010]
【発明が解決しようとする課題】ところで、一般に、オ
ペアンプ等を構成する入力トランジスタの入力電圧には
その適正入力電圧範囲があり、この適正入力電圧範囲を
外れた入力に対してはオペアンプ等の動作も自ずと不安
定となる。そのため、上述したような、オペアンプAを
使用して上記センス出力Vosと駆動出力Vodとを等
しくした上で負荷の過電流を検出する過電流検出回路2
0にあっては、特に負荷50において短絡(ショート)
が発生し、前記負荷駆動トランジスタTRdの駆動出力
VodがほぼゼロV近くまで低下するようなことがある
と、その過電流検出の信頼性も著しく低下するようにな
る。By the way, in general, the input voltage of an input transistor forming an operational amplifier or the like has an appropriate input voltage range, and the operation of the operational amplifier or the like is performed with respect to an input outside the appropriate input voltage range. Becomes unstable by itself. Therefore, as described above, the operational amplifier A is used to equalize the sense output Vos and the drive output Vod, and then the overcurrent detection circuit 2 for detecting the overcurrent of the load is performed.
When it is 0, the load 50 is short-circuited.
Occurs, and the drive output Vod of the load drive transistor TRd may drop to nearly zero V, the reliability of overcurrent detection will also drop significantly.
【0011】すなわち、負荷50の短絡に伴って上記オ
ペアンプAの非反転入力端子にこうして適正入力電圧範
囲を外れた入力電圧であるほぼゼロV付近の電圧が入力
されると、同オペアンプA自身はこの電圧を適正に認識
することができなくなり、ボルテージフォロアとして前
記センス出力Vosをこの駆動出力Vodに追従させる
ことができなくなる。That is, when a voltage near zero V, which is an input voltage outside the proper input voltage range, is input to the non-inverting input terminal of the operational amplifier A as the load 50 is short-circuited, the operational amplifier A itself is This voltage cannot be recognized properly, and the sense output Vos cannot follow the drive output Vod as a voltage follower.
【0012】一方前記センス出力Vosの方は、図3か
らも明らかなように、負荷50には直接印加されていな
いために、センス電流Isとしては、同センス出力Vo
sに対応した例えば図5の領域Sに二点鎖線にて示され
るような何らかの電流が流れ続けることとなる。このた
め、負荷50に短絡が発生しても、上記検出電圧Vdと
しては正常な範囲でその値が得られることとなり、制御
回路22にその保護動作等を促すこともなく、過剰な負
荷電流を継続して負荷50に流し続けてしまうようにな
る。On the other hand, since the sense output Vos is not directly applied to the load 50 as is apparent from FIG. 3, the sense current Is is the same as the sense output Vos.
For example, some current as indicated by the chain double-dashed line continues to flow in the area S of FIG. 5 corresponding to s. Therefore, even if a short circuit occurs in the load 50, the value can be obtained as the above-mentioned detection voltage Vd within a normal range, and the control circuit 22 is not prompted to perform its protective operation, and an excessive load current is applied. The load 50 will continue to flow.
【0013】なお、従来、過電流の検出を行う回路とし
ては他に、例えば特開平3−27575号公報に記載さ
れた回路、あるいは特開平4−261327号公報に記
載された回路等も知られてはいるが、このようにセンス
出力を駆動出力と同電位に帰還させて駆動電流(負荷電
流)の過電流を検出する回路のこうした課題を解決する
回路は知られてはいない。Conventionally, as a circuit for detecting an overcurrent, for example, a circuit described in Japanese Patent Application Laid-Open No. 3-27575 or a circuit described in Japanese Patent Application Laid-Open No. 4-261327 is known. However, there is no known circuit that solves such a problem in the circuit that detects the overcurrent of the drive current (load current) by feeding back the sense output to the same potential as the drive output.
【0014】本発明は、センス出力を駆動出力と同電位
に帰還させて駆動電流(負荷電流)の過電流を検出する
回路のこのような実情に鑑みてなされたものであり、そ
の目的とするところは、負荷短絡時であれ、これに起因
する過電流を確実に検出してその信頼性を維持すること
のできる過電流検出回路を提供することにある。The present invention has been made in view of such a situation of a circuit for detecting an overcurrent of a drive current (load current) by feeding back a sense output to the same potential as a drive output, and an object thereof. However, an object of the present invention is to provide an overcurrent detection circuit that can reliably detect an overcurrent resulting from this even when a load is short-circuited and maintain its reliability.
【0015】[0015]
【課題を解決するための手段】上記の目的を達成するた
めに、請求項1に記載の過電流検出回路の発明では、同
一の駆動条件にて駆動されるセンストランジスタ及び負
荷駆動トランジスタの各々からその出力電圧を入力して
それら電圧が同電位となるように帰還制御しつつ、負荷
に接続された前記負荷駆動トランジスタに流れる電流の
過剰の有無を負荷に接続されない前記センストランジス
タに流れるセンス電流に基づいて検出する過電流検出回
路において、基準電圧を発生する手段と、前記負荷駆動
トランジスタの出力電圧が前記基準電圧よりも低下した
とき、同基準電圧に基づいて前記センストランジスタの
出力電圧をこの基準電圧に制限する手段とを備えること
をその要旨とする。In order to achieve the above object, in the invention of the overcurrent detection circuit according to claim 1, the sense transistor and the load drive transistor driven under the same drive condition are respectively connected. While inputting the output voltage and performing feedback control so that the voltages have the same potential, the presence or absence of excess current flowing in the load drive transistor connected to the load is determined by the sense current flowing in the sense transistor not connected to the load. An overcurrent detection circuit that detects the voltage based on a means for generating a reference voltage;
The output voltage of the transistor has dropped below the reference voltage
When the sense transistor of the sense transistor
The gist is to provide means for limiting the output voltage to this reference voltage .
【0016】同構成においては、負荷駆動トランジスタ
の出力電圧が基準電圧よりも低下したとき、同基準電圧
に基づいてセンストランジスタの出力電圧がこの基準電
圧に制限される。そのため、負荷がグランド(GND)
と短絡して負荷駆動トランジスタの出力電圧がゼロV近
辺に低下するような場合であっても、センストランジス
タに流れるセンス電流に基づいて検出される負荷の過電
流も確実に検出される。In the same configuration, the load driving transistor
When the output voltage of is lower than the reference voltage,
The output voltage of the sense transistor is
Limited to pressure . Therefore, the load is ground (GND)
The output voltage of the short circuit to the load drive transistor is a case such that decrease near zero V and is also over-current is also reliably detect the load is detected based on the sense current flowing through the cell Nsu transistor.
【0017】また、請求項2に記載の発明では、同一の
駆動条件にて駆動されるセンストランジスタ及び負荷駆
動トランジスタの各々からその出力電圧を入力してそれ
ら電圧が同電位となるように帰還制御しつつ、負荷に接
続された前記負荷駆動トランジスタに流れる電流の過剰
の有無を負荷に接続されない前記センストランジスタに
流れるセンス電流に基づいて検出する過電流検出回路に
おいて、基準電圧を発生する基準電圧発生手段と、前記
負荷駆動トランジスタの出力電圧が前記基準電圧よりも
低下したとき、同基準電圧に基づいて前記センストラン
ジスタの出力電圧をこの基準電圧に制限する制限トラン
ジスタとを備えて構成されることをその要旨とする。Further, in the invention described in claim 2, the same
Sense transistor and load drive driven under drive conditions
Input its output voltage from each of the dynamic transistors
And feedback control so that the voltages are at the same potential while connecting to the load.
Excessive current flowing through the load drive transistor
With or without the sense transistor not connected to the load
In the overcurrent detection circuit for detecting on the basis of the sense current flowing through a reference voltage generating means for generating a group reference voltage, when the output voltage of the load drive transistor becomes lower than the reference voltage, on the basis of the same reference voltage The gist of the invention is that it is configured to include a limiting transistor that limits the output voltage of the sense transistor to this reference voltage.
【0018】同構成においては、負荷駆動トランジスタ
の出力電圧が基準電圧よりも低下したとき、基準電圧発
生手段及び制限トランジスタによる極めて簡単な構成を
もって、好適にセンストランジスタの出力電圧を基準電
圧に制限することができる。 In the same configuration, the load driving transistor
When the output voltage of the sense transistor is lower than the reference voltage , the output voltage of the sense transistor is preferably set to the reference voltage with an extremely simple configuration of the reference voltage generating means and the limiting transistor.
Can be limited to pressure.
【0019】また、請求項3に記載の発明では、請求項
1または2記載の過電流検出回路において、前記センス
トランジスタの出力電圧が前記基準電圧に達することに
基づいて前記負荷の短絡を認識し、該短絡の認識に基づ
いて前記負荷駆動トランジスタの駆動を停止する制御回
路を更に備えることをその要旨とする。According to the invention described in claim 3,
In the overcurrent detection circuit described in 1 or 2, the short circuit of the load is recognized based on the output voltage of the sense transistor reaching the reference voltage, and the driving of the load drive transistor is stopped based on the recognition of the short circuit. The gist of the present invention is to further include a control circuit for performing the operation.
【0020】同構成においては、制御回路は前記センス
トランジスタの出力電圧が前記基準電圧に達することに
基づいて負荷の短絡を認識し、前記負荷駆動トランジス
タの駆動を停止するため、負荷短絡時であれ、負荷駆動
トランジスタが負荷に発生した短絡により破壊された
り、負荷が短絡電流により損傷を被るというようなこと
も確実に防止される。In the configuration, the control circuit recognizes a short circuit of the load based on the output voltage of the sense transistor reaching the reference voltage, and stops driving the load driving transistor. Also, it is possible to surely prevent the load driving transistor from being destroyed by a short circuit generated in the load and the load from being damaged by a short circuit current.
【0021】[0021]
【発明の実施の形態】以下、本発明にかかる過電流検出
回路の一実施の形態を、図1〜図2に基づき詳細に説明
する。本実施の形態の過電流検出回路の構成を図1に示
す。なお、図1において、先の図3に示した要素と同一
の要素には同一の符号を付して示しており、それら要素
についての重複する説明は割愛する。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of an overcurrent detection circuit according to the present invention will be described in detail below with reference to FIGS. The configuration of the overcurrent detection circuit of this embodiment is shown in FIG. Note that, in FIG. 1, the same elements as those shown in FIG. 3 above are denoted by the same reference numerals, and a duplicate description of those elements will be omitted.
【0022】さて、同図1に示す回路において、過電流
検出回路10は、大きくは電流検出回路11、制御回路
12、及び基準電圧発生部13により構成される。以
下、電流検出回路11の構成を中心に同過電流検出回路
10の構成を説明する。In the circuit shown in FIG. 1, the overcurrent detection circuit 10 is mainly composed of a current detection circuit 11, a control circuit 12 and a reference voltage generator 13. Hereinafter, the configuration of the overcurrent detection circuit 10 will be described focusing on the configuration of the current detection circuit 11.
【0023】この電流検出回路11において、入力トラ
ンジスタQ1のベースには基準電圧発生部13が接続さ
れ、同基準電圧発生部13によって発生された基準電圧
VREF がこの入力トランジスタQ1のベースに入力され
る。この基準電圧発生部13は、例えば電源電圧Vcc
を所定比に分圧する2個の分圧抵抗(図示略)にて構成
され、そのとき基準電圧VREF は電源電圧Vccの分圧
値となる。なおこの基準電圧VREF は、例えば3V等、
後述する適正入力電圧範囲の値とされる。In the current detection circuit 11, the reference voltage generator 13 is connected to the base of the input transistor Q1, and the reference voltage V REF generated by the reference voltage generator 13 is input to the base of the input transistor Q1. It The reference voltage generating unit 13 is, for example, a power supply voltage Vcc.
Is divided into a predetermined ratio by two voltage dividing resistors (not shown). At that time, the reference voltage V REF becomes a divided value of the power supply voltage Vcc. The reference voltage V REF is, for example, 3V,
It is set to a value within the appropriate input voltage range described later.
【0024】また、入力トランジスタQ2のベースは前
記負荷駆動トランジスタTRdのソースに接続され、同
トランジスタQ2のベースには同負荷駆動トランジスタ
TRdの出力Vodが入力される。一方、入力トランジ
スタQ3のベースは前記センストランジスタTrsのソ
ースに接続され、同トランジスタQ3のベースには同セ
ンストランジスタTrsの出力Vosが入力される。な
お、これら入力トランジスタQ1,Q2,Q3のベース
適正入力電圧範囲はおよそ「1.6V〜電源電圧Vcc
+0.4V」であり、例えば電源電圧Vccを12Vと
すると同電圧範囲は「 1.6V〜12.4V」とな
る。 The base of the input transistor Q2 is connected to the source of the load driving transistor TRd, and the output Vod of the load driving transistor TRd is input to the base of the transistor Q2. On the other hand, the base of the input transistor Q3 is connected to the source of the sense transistor Trs, and the output Vos of the sense transistor Trs is input to the base of the transistor Q3. The appropriate base input voltage range of these input transistors Q1, Q2, Q3 is approximately "1.6 V to power supply voltage Vcc".
+ 0.4V ", and for example, if the power supply voltage Vcc is 12V, the same voltage range is" 1.6V to 12.4V " .
【0025】ちなみに、この下限値「1.6V」は、例
えば入力トランジスタQ3の場合を例に示すと以下のよ
うに決定される。
1.6V ≒ VBEQ9 + VCEQ6 + VBEQ3
ここで、VBEQ9はトランジスタQ9のベース・エミッタ
間電圧、VCEQ6はトランジスタQ6のコレクタ・エミッ
タ間電圧、VBEQ3はトランジスタQ3のベース・エミッ
タ間電圧を示す。Incidentally, the lower limit value "1.6 V" is determined as follows, for example, in the case of the input transistor Q3. 1.6 V ≈ V BEQ9 + V CEQ6 + V BEQ3 where V BEQ9 is the base-emitter voltage of the transistor Q9, V CEQ6 is the collector-emitter voltage of the transistor Q6, and V BEQ3 is the base-emitter voltage of the transistor Q3. Indicates.
【0026】同様に上限値「12.4V」は、以下のよ
うに決定される。
12.4V ≒ 12V − VCEQ3 + VBEQ3
ここで、VCEQ3はトランジスタQ3のコレクタ・エミッ
タ間電圧を示す。Similarly, the upper limit value "12.4V" is determined as follows. 12.4V≈12V− V CEQ3 + V BEQ3 where V CEQ3 represents the collector-emitter voltage of the transistor Q3.
【0027】また、これら入力トランジスタQ1,Q
2,Q3のエミッタは、それぞれトランジスタQ4,Q
5,Q6のエミッタに接続されている。これらトランジ
スタQ4,Q5,Q6のベースは共通接続されるととも
に、そのコレクタは2つのコレクタから成るマルチコレ
クタ構造に形成されている。その一方のコレクタは共通
接続されて前記共通接続とされたベースに接続されると
ともに、定電流源IG2に接続される。そして、トラン
ジスタQ4及びトランジスタQ5の他方のコレクタは共
通接続されトランジスタQ7のコレクタに接続される。
また、トランジスタQ6の他方のコレクタはトランジス
タQ8のコレクタに接続されるとともに、トランジスタ
Q9のベースに接続される。Further, these input transistors Q1 and Q
The emitters of Q2 and Q3 are transistors Q4 and Q, respectively.
It is connected to the emitters of Q5 and Q6. The bases of these transistors Q4, Q5, Q6 are commonly connected, and their collectors are formed in a multi-collector structure consisting of two collectors. One of the collectors is commonly connected and is connected to the commonly connected base, and is also connected to the constant current source IG2. The other collectors of the transistors Q4 and Q5 are commonly connected and connected to the collector of the transistor Q7.
The other collector of the transistor Q6 is connected to the collector of the transistor Q8 and the base of the transistor Q9.
【0028】また、トランジスタQ7,Q8のベース
は、共通接続されるとともにトランジスタQ7のコレク
タに接続され、トランジスタQ7,Q8のエミッタは共
に接地されている。なお、このトランジスタQ7,Q8
は周知のカレントミラー回路を構成し、トランジスタQ
7のコレクタ電流ICQ7 とトランジスタQ8のコレクタ
電流ICQ8 とは等しくなる。The bases of the transistors Q7 and Q8 are commonly connected to the collector of the transistor Q7, and the emitters of the transistors Q7 and Q8 are both grounded. The transistors Q7 and Q8
Is a well-known current mirror circuit, and transistor Q
7 is equal to the collector current I CQ8 the collector current I CQ7 the transistor Q8 of.
【0029】また、トランジスタQ9のコレクタはトラ
ンジスタQ10のベースに接続されるとともに定電流源
IG1に接続され、そのエミッタは接地されている。ま
た、トランジスタQ9のコレクタとベースの間にはコン
デンサCが接続されている。The collector of the transistor Q9 is connected to the base of the transistor Q10 and also to the constant current source IG1, and the emitter thereof is grounded. A capacitor C is connected between the collector and base of the transistor Q9.
【0030】さらに、トランジスタQ10及びトランジ
スタQ11はダーリントン接続され、トランジスタQ1
0のエミッタ及びトランジスタQ11のコレクタは前記
トランジスタQ3のベースに接続されている。このトラ
ンジスタQ11のエミッタは、前記センストランジスタ
Trsのセンス電流Isを検出するための検出抵抗Rd
に接続されるとともに、制御回路12にも接続されてい
る。なお、ここで前記トランジスタQ1及びトランジス
タQ4はトランジスタQ3の入力の下限を制限する制限
トランジスタを構成している。Further, the transistor Q10 and the transistor Q11 are Darlington connected, and the transistor Q1
The emitter of 0 and the collector of the transistor Q11 are connected to the base of the transistor Q3. The emitter of the transistor Q11 has a detection resistor Rd for detecting the sense current Is of the sense transistor Trs.
And the control circuit 12 as well. Here, the transistors Q1 and Q4 form a limiting transistor that limits the lower limit of the input of the transistor Q3.
【0031】次に、このように構成される過電流検出回
路10の電気的特性及び動作を図2を参照して説明す
る。この過電流検出回路10の説明に先立って、センス
出力Vosを駆動出力Vodと同電位とする前記電流検
出回路11による帰還動作の概要を説明する。Next, the electrical characteristics and operation of the overcurrent detection circuit 10 thus constructed will be described with reference to FIG. Prior to the description of the overcurrent detection circuit 10, an outline of the feedback operation by the current detection circuit 11 that makes the sense output Vos the same potential as the drive output Vod will be described.
【0032】(イ) Vod > Vos ( >V
REF )となった場合
このときには、トランジスタQ5のコレクタ電流ICQ5
がトランジスタQ6のコレクタ電流ICQ6 よりも大きく
なる。また、トランジスタQ5のコレクタ電流ICQ5 、
トランジスタQ7のコレクタ電流ICQ7 、及びトランジ
スタQ8のコレクタ電流ICQ8 は等しいため、
ICQ6 < ICQ8 (=ICQ7 =ICQ5 )
となる。そのため、トランジスタQ9のベースには電流
が供給されず同トランジスタQ9はオフとなり、同トラ
ンジスタQ9のコレクタ電圧VCQ9 は上昇する。(A) Vod> Vos (> V
REF ) then the collector current I CQ5 of transistor Q5
Becomes larger than the collector current I CQ6 of the transistor Q6. Also, the collector current I CQ5 of the transistor Q5,
Collector current I CQ7 of the transistors Q7, and a collector current I CQ8 of the transistor Q8 for is equal, the I CQ6 <I CQ8 (= I CQ7 = I CQ5). Therefore, no current is supplied to the base of the transistor Q9, the transistor Q9 is turned off, and the collector voltage V CQ9 of the transistor Q9 rises.
【0033】また、下記 Vos = VCQ9 + VBEQ10 ……… (3) の関係からセンス出力Vosは上昇し、 センス出力Vos=駆動出力Vod となって平衡する。[0033] In addition, the sense output Vos from the following relationship: Vos = V CQ9 + V BEQ10 ......... (3) is increased, the equilibrium become a sense output Vos = drive output Vod.
【0034】(ロ) (VREF < ) Vod < V
osとなった場合
このときには、上記とは逆に、トランジスタQ5のコレ
クタ電流ICQ5 がトランジスタQ6のコレクタ電流I
CQ6 よりも小さくなる。また、同様にトランジスタQ5
のコレクタ電流ICQ5 、トランジスタQ7のコレクタ電
流ICQ7 、及びトランジスタQ8のコレクタ電流ICQ8
は等しいため、
ICQ6 > ICQ8 (=ICQ7 =ICQ5 )
となる。このとき、トランジスタQ9のベース電流は増
加するため、トランジスタQ9のコレクタ電流ICQ9 も
増加し、同トランジスタQ9のコレクタ電圧VCQ 9 は下
降する。このため、上記(3)式の関係からセンス出力
Vosは下降し、
センス出力Vos=駆動出力Vod
となって平衡する。(B) (V REF <) Vod <V
If it becomes os at this time, the collector current I CQ5 of the transistor Q5 is opposite to the collector current I of the transistor Q6, contrary to the above.
It is smaller than CQ6 . Similarly, the transistor Q5
The collector current I CQ5, the collector current I CQ8 the collector current I CQ7, and the transistor Q8 of the transistor Q7
Are equal, therefore I CQ6 > I CQ8 (= I CQ7 = I CQ5 ). At this time, since the base current of the transistor Q9 increases, the collector current I CQ9 of the transistor Q9 also increases and the collector voltage V CQ 9 of the transistor Q9 decreases. Therefore, the sense output Vos drops from the relationship of the above equation (3), and the sense output Vos = the drive output Vod is balanced.
【0035】(ハ) Vod < VREF < Vos
となった場合(負荷電流IL が大きく増大し駆動出力V
odが大きく低下した場合)
このときには、トランジスタQ2は動作せずそのコレク
タ電流ICQ1 は流れないため、電流検出回路11におい
て「VREF < Vosとなった場合」と考えることが
できる。そしてこの場合、上述した「Vod < Vo
sとなった場合」と同様の動作により、
センス出力Vos=基準電圧VREF
となって平衡する。(C) Vod <V REF <Vos
When (the load current I L greatly increases and the drive output V
At this time, the transistor Q2 does not operate and the collector current I CQ1 does not flow at this time. Therefore, it can be considered as “when V REF <Vos” in the current detection circuit 11. In this case, the above-mentioned "Vod <Vo
When s is reached, the sense output Vos is equal to the reference voltage V REF and balanced.
【0036】このようにして、センス出力Vosは、電
流検出回路11によって、駆動出力Vodまたは基準電
圧VREF と同電位とされる。すなわち、本実施の形態に
おいては、センス出力Vosは基準電圧VREF 、例えば
3V以下に下がることはなく、それはトランジスタQ1
及びトランジスタQ4の動作によって制限される。その
ため、負荷50に短絡(グランドにショート)が発生し
て前記駆動出力VodがゼロV近辺に低下しようとする
場合にあっても、電流検出回路11は誤動作することは
なく、正確なセンス電流Isの検出動作を行うことがで
きる。。In this way, the sense output Vos is set to the same potential as the drive output Vod or the reference voltage V REF by the current detection circuit 11. That is, in the present embodiment, the sense output Vos does not drop below the reference voltage V REF , eg, 3 V, which is the same as the transistor Q1.
And the operation of transistor Q4. Therefore, even if a short circuit (short to the ground) occurs in the load 50 and the drive output Vod is about to drop to around zero V, the current detection circuit 11 does not malfunction and the accurate sense current Is is obtained. Can be detected. .
【0037】さて、図2に過電流検出回路10の電気的
特性を示すように、センス電流Isは負荷電流IL (負
荷駆動トランジスタTRdのドレイン電流ID )の増加
に比例して増加する。このとき、上述したように、前記
駆動出力Vod及びセンス出力Vosは同電圧に維持さ
れるとともに、上述したように負荷電流IL の増加に伴
なって減少する。そして、同図2に示されるように、さ
らに負荷電流IL が電流値ILth まで増加して、駆動出
力Vodが前記基準電圧VREF (3V)まで低下する
と、センス出力Vosは、上述したように、基準電圧V
REF (3V)に達するとともに同基準電圧VREF に固定
される。このときセンス電流Isも所定の一定値Isc
となる。すなわち、本実施の形態において、センス出力
Vosが基準電圧VREF になることと、センス電流Is
が所定の一定値Iscになることは等価である。Now, as shown in the electrical characteristics of the overcurrent detection circuit 10 in FIG. 2, the sense current Is increases in proportion to the increase of the load current I L (drain current I D of the load drive transistor TRd). At this time, as described above, the drive output Vod and the sense output Vos are maintained at the same voltage, and decrease as the load current I L increases as described above. Then, as shown in FIG. 2, when the load current I L further increases to the current value I Lth and the drive output Vod decreases to the reference voltage V REF (3V), the sense output Vos is as described above. The reference voltage V
When it reaches REF (3V), it is fixed to the same reference voltage V REF . At this time, the sense current Is also has a predetermined constant value Isc.
Becomes That is, in this embodiment, the sense output Vos becomes the reference voltage V REF and the sense current Is
Is equivalent to a predetermined constant value Isc.
【0038】そして、制御回路12は、上記センス電流
Isを常時監視しつつ、例えば同センス電流Is(検出
電圧Vd)がこの所定値Iscに達するのを検知したと
き、負荷50に短絡が発生したと判断する。このとき制
御回路12は、ゲート駆動回路30に負荷駆動トランジ
スタTRdの動作をオフさせる制御信号を出力して負荷
駆動トランジスタTRdの動作をオフさせ、同トランジ
スタTRdを保護する。そのため、負荷50に短絡(グ
ランドにショート)が発生した場合にあっても確実にそ
の短絡が検出され、保護機能が働くようになる。そして
その結果、負荷駆動トランジスタTRdが負荷50に発
生した短絡により破壊されたり、負荷50が短絡電流に
より損傷を被るというようなことも確実に防止される。Then, when the control circuit 12 constantly monitors the sense current Is and detects that the sense current Is (detection voltage Vd) reaches the predetermined value Isc, for example, a short circuit occurs in the load 50. To judge. At this time, the control circuit 12 outputs a control signal for turning off the operation of the load driving transistor TRd to the gate driving circuit 30 to turn off the operation of the load driving transistor TRd and protects the transistor TRd. Therefore, even when a short circuit (short to the ground) occurs in the load 50, the short circuit is reliably detected and the protection function comes to work. As a result, it is possible to reliably prevent the load driving transistor TRd from being destroyed by a short circuit generated in the load 50 and the load 50 from being damaged by a short circuit current.
【0039】また、制御回路12は、上記センス電流I
sを常時監視しつつ、例えば同センス電流Is(検出電
圧Vd)が前記所定値Iscに達する以前に別途設定さ
れる所定値Isaに達するのを検知したとき、負荷50
に異常な負荷電流IL が流れたと判断する。なお、この
所定値Isaは負荷50の過電流を検出するために、前
記所定値Iscより少ない値として設定される。そして
例えば、ゲート駆動回路30に制御信号を出力して負荷
駆動トランジスタTRdの動作を制限させたり、また
は、負荷を軽減させる制御信号を負荷50に対して出力
するなどの保護動作を実行する。そのため、負荷50に
過電流(短絡を除く)が発生した場合にあっても確実に
検出され、保護機能が働くようになる。そしてその結
果、負荷駆動トランジスタTRdが過電流により破壊さ
れたり、負荷50が過電流により損傷を被るというよう
なことも確実に防止される。Further, the control circuit 12 controls the sense current I
While constantly monitoring s, when it is detected that the same sense current Is (detection voltage Vd) reaches a predetermined value Isa which is set separately before reaching the predetermined value Isc, the load 50
It is determined that an abnormal load current I L has flowed to the. The predetermined value Isa is set as a value smaller than the predetermined value Isc in order to detect the overcurrent of the load 50. Then, for example, a control signal is output to the gate drive circuit 30 to limit the operation of the load drive transistor TRd, or a control signal for reducing the load is output to the load 50 to perform a protective operation. Therefore, even when an overcurrent (excluding a short circuit) occurs in the load 50, it is reliably detected and the protection function comes to work. As a result, it is possible to surely prevent the load driving transistor TRd from being destroyed by the overcurrent and the load 50 from being damaged by the overcurrent.
【0040】すなわち、本実施の形態の過電流検出回路
においては、負荷50の過電流のみならず負荷50に短
絡が発生した場合においても確実に負荷駆動トランジス
タTRd及び負荷50が保護される。なお、制御回路1
2としてのこのような機能は、比較回路、論理積回路等
を備える周知の回路によって実現することができる。That is, in the overcurrent detection circuit of this embodiment, the load drive transistor TRd and the load 50 are reliably protected not only when the load 50 is overcurrent but also when the load 50 is short-circuited. The control circuit 1
Such a function as 2 can be realized by a known circuit including a comparison circuit, an AND circuit, and the like.
【0041】以上説明したように、本実施の形態の過電
流検出回路によれば、以下のような効果を得ることがで
きる。
(1)本実施の形態では、電流検出回路11に基準電圧
VREF を入力し、異常な負荷電流IL が流れ駆動出力V
odがこの基準電圧VREF 以下に低下したとき、センス
出力Vosを同基準電圧VREF に固定してセンス電流I
sを一定値Iscとする。そしてこの一定値Iscとな
るセンス電流Isを検出することにより負荷50に異常
な負荷電流IL (短絡電流)が流れたことを検出する。
そのため、負荷50に短絡(グランドにショート)が発
生して駆動出力VodがゼロV近辺まで低下する場合に
あっても確実にその短絡を検出することができる。そし
て、この短絡の検出に基づき保護機能を動作させること
によって、負荷駆動トランジスタTRdが負荷の短絡に
より破壊されたり、負荷50が短絡電流により損傷を被
るというようなことは確実に防止される。As described above, according to the overcurrent detection circuit of this embodiment, the following effects can be obtained. (1) In the present embodiment, by entering the criteria voltage V REF to the current detecting circuit 11, the abnormal load current I L flows drive output V
When od drops below this reference voltage V REF , the sense output Vos is fixed to the same reference voltage V REF and the sense current I
Let s be a constant value Isc. Then, by detecting the sense current Is that becomes the constant value Isc, it is detected that an abnormal load current IL (short-circuit current) has flowed in the load 50.
Therefore, even if a short circuit (short to the ground) occurs in the load 50 and the drive output Vod drops to around zero V, the short circuit can be reliably detected. By operating the protection function based on the detection of the short circuit, it is possible to surely prevent the load driving transistor TRd from being destroyed by the short circuit of the load and the load 50 from being damaged by the short circuit current.
【0042】(2)本実施の形態では、制御回路12
は、前記所定値Iscに達する以前に別途設定される所
定値Isaに達するのを検知したとき、負荷50に異常
な負荷電流IL が流れたと判断する。そして例えば、ゲ
ート駆動回路30に制御信号を出力して負荷駆動トラン
ジスタTRdの動作を制限させたり、または、負荷を軽
減させる制御信号を負荷50に対して出力するなどの保
護動作を実行する。そのため、負荷50に過電流が発生
した場合にあっても確実に検出され、保護機能が働くよ
うになる。そしてその結果、負荷駆動トランジスタTR
dが過電流により破壊されたり、負荷50が過電流によ
り損傷を被るというようなことも確実に防止される。(2) In the present embodiment, the control circuit 12
Determines that an abnormal load current I L has flowed to the load 50 when detecting that the predetermined value Isa, which is separately set before reaching the predetermined value Isc, is detected. Then, for example, a control signal is output to the gate drive circuit 30 to limit the operation of the load drive transistor TRd, or a control signal for reducing the load is output to the load 50 to perform a protective operation. Therefore, even if an overcurrent occurs in the load 50, it is reliably detected and the protection function comes to work. As a result, the load drive transistor TR
It is surely prevented that d is destroyed by an overcurrent or the load 50 is damaged by the overcurrent.
【0043】(3)本実施の形態では、入力段が差動増
幅器(トランジスタQ2,Q3等)で構成される電流検
出回路11に前記制限トランジスタ(トランジスタQ
1,Q4)を追加するだけの極めて簡単な構成をもっ
て、好適に前記センス出力Vosを前記基準電圧VREF
に制限することができる。(3) In this embodiment, the limiting transistor (transistor Q) is added to the current detection circuit 11 whose input stage is composed of a differential amplifier (transistors Q2, Q3, etc.).
1, Q4) is added, the sense output Vos is preferably set to the reference voltage V RE F with a very simple configuration.
It may be limited to.
【0044】なお、上記実施の形態は以下のように構成
を変更して実施することもできる。
・上記実施の形態においては、電流検出回路11のトラ
ンジスタQ1〜Q11をバイポーラトランジスタによっ
て構成する例を示したがこれに限定されず、例えばこれ
らトランジスタは電界効果トランジスタ(FET)によ
って構成してもよいし、バイポーラトランジスタ及びF
ETの混成によって構成してもよい。The above embodiment can be implemented by changing the configuration as follows. In the above-described embodiment, an example in which the transistors Q1 to Q11 of the current detection circuit 11 are configured by bipolar transistors has been shown, but the present invention is not limited to this. For example, these transistors may be configured by field effect transistors (FET). , Bipolar transistor and F
It may be composed of a mixture of ETs.
【0045】・上記実施の形態においては、基準電圧V
REF を電源電圧Vccを所定比に分圧する2個の分圧抵
抗により設定する例を示したがこれに限定されず、例え
ばツェナーダイオードを利用して設定してもよいし、あ
るいはバンドギャップ電圧を利用して設定するものであ
ってもよい。また基準電圧VREF の値もそのシステムの
適正入力電圧範囲の値であればよい。In the above embodiment, the reference voltage V
An example in which REF is set by two voltage dividing resistors for dividing the power supply voltage Vcc to a predetermined ratio has been shown, but the present invention is not limited to this, and may be set by using a Zener diode, or the bandgap voltage may be set, for example. It may be set by utilizing it. Also, the value of the reference voltage V REF may be any value within the proper input voltage range of the system.
【0046】[0046]
【0047】・上記実施の形態においては、駆動トラン
ジスタ40を構成するセンストランジスタTrs及び負
荷駆動トランジスタTRdがN−MOSトランジスタに
て構成される例を示したが、これに限定されずこれらト
ランジスタは例えばP−MOSトランジスタあるいはバ
イポーラトランジスタ等にて構成されるものであっても
よい。要は、同一の駆動条件にて駆動されるセンストラ
ンジスタ及び負荷駆動トランジスタにて構成されるもの
であればよい。In the above embodiment, the example in which the sense transistor Trs and the load drive transistor TRd that form the drive transistor 40 are N-MOS transistors has been shown, but the present invention is not limited to this. It may be composed of a P-MOS transistor or a bipolar transistor. In short, it is sufficient that the sense transistor and the load drive transistor are driven under the same drive condition.
【0048】・上記実施の形態においては、制御回路1
2は、同センス電流Is(検出電圧Vd)が所定値Is
cに達するのを検知したとき、負荷50に短絡が発生し
たと判断するようにしたが、これに限定されない。例え
ば制御回路12は、センス電流Isが所定値Iscに達
し同所定値Iscに所定時間維持されるのを検知したと
き、負荷50に短絡が発生したと判断するようにしても
よい。このときノイズ等による短絡の誤認識が防止され
る。In the above embodiment, the control circuit 1
2 is the same sense current Is (detection voltage Vd) is a predetermined value Is
Although it is determined that a short circuit has occurred in the load 50 when the reaching of c is detected, the present invention is not limited to this. For example, the control circuit 12 may determine that a short circuit has occurred in the load 50 when detecting that the sense current Is reaches the predetermined value Isc and is maintained at the predetermined value Isc for the predetermined time. At this time, erroneous recognition of a short circuit due to noise or the like is prevented.
【0049】なお、制御回路12としてのこのような機
能は、前記比較回路等に併せて遅延回路やタイマ回路等
を備える周知の回路によって実現することができる。ま
た、この判断方法は、前記所定値Isaによる過電流の
判断に際しても適用できる。Such a function as the control circuit 12 can be realized by a known circuit including a delay circuit, a timer circuit and the like in addition to the comparison circuit and the like. This determination method can also be applied when determining overcurrent based on the predetermined value Isa.
【0050】・上記実施の形態においては、短絡を検知
するセンス電流Isの所定値Iscとは別途に過電流を
検知する所定値Isaを設ける構成例を示したが、所定
値Iscのみの設定で短絡を含む過電流を検知する構成
としてもよい。In the above embodiment, the configuration example in which the predetermined value Isa for detecting the overcurrent is provided separately from the predetermined value Isc of the sense current Is for detecting the short circuit is shown, but only the predetermined value Isc is set. It may be configured to detect an overcurrent including a short circuit.
【0051】次に、上記実施の形態から把握できる請求
項に記載した発明以外の技術的思想について、その効果
とともに以下に記載する。
(1)請求項3に記載の過電流検出回路において、前記
制御回路は、前記センストランジスタの出力電圧が前記
基準電圧に達する以前において前記負荷駆動トランジス
タに流れる電流の過剰を認識し、該過電流の認識に基づ
いて前記負荷駆動トランジスタ及び前記負荷の少なくと
もいずれか一方の駆動を制限することを特徴とする過電
流検出回路。Next, technical ideas other than the invention described in the claims, which can be grasped from the above-described embodiments, will be described below together with their effects. (1) In the overcurrent detection circuit according to claim 3, the control circuit recognizes an excess current flowing through the load driving transistor before the output voltage of the sense transistor reaches the reference voltage, and the overcurrent is detected. The overcurrent detection circuit is configured to limit the drive of at least one of the load drive transistor and the load based on the recognition.
【0052】この(1)に記載の構成によれば、負荷の
短絡から負荷駆動トランジスタを保護できるとともに、
負荷に過電流が生じた場合においても負荷を制限する等
好適に対処できる。According to the configuration described in (1), the load driving transistor can be protected from the short circuit of the load, and
Even when an overcurrent is generated in the load, it is possible to suitably cope with it by limiting the load.
【0053】[0053]
【発明の効果】請求項1記載の発明によれば、負荷がグ
ランド(GND)と短絡して負荷駆動トランジスタの出
力電圧がゼロV近辺に低下するような場合であっても、
センストランジスタに流れるセンス電流に基づいて行わ
れる負荷の過電流検出も確実なものとなる。According to the invention of claim 1, even when the load is short-circuited with the ground (GND) and the output voltage of the load driving transistor is reduced to around zero V ,
Se overcurrent detection of load is performed based on the sense current flowing through the Nsu transistor also made reliable.
【0054】請求項2記載の発明によれば、負荷駆動ト
ランジスタの出力電圧が基準電圧よりも低下したとき、
基準電圧発生手段及び制限トランジスタによる極めて簡
単な構成をもって、好適にセンストランジスタの出力電
圧を基準電圧に制限することができる。請求項3記載の
発明によれば、負荷短絡時であれ、負荷駆動トランジス
タが負荷に発生した短絡により破壊されたり、負荷が短
絡電流により損傷を被るというようなことも確実に防止
される。According to the second aspect of the invention, the load driving torque
When the output voltage of the transistor drops below the reference voltage,
With the extremely simple structure of the reference voltage generating means and the limiting transistor, the output voltage of the sense transistor is preferably
The pressure can be limited to the reference voltage. According to the third aspect of the present invention, even when the load is short-circuited, it is possible to surely prevent the load driving transistor from being destroyed by the short-circuit generated in the load and the load from being damaged by the short-circuit current.
【図1】この発明にかかる過電流検出回路の一実施の形
態を示す回路図。FIG. 1 is a circuit diagram showing an embodiment of an overcurrent detection circuit according to the present invention.
【図2】同過電流検出回路の電気的特性を示すグラフ。FIG. 2 is a graph showing electrical characteristics of the overcurrent detection circuit.
【図3】従来の過電流検出回路の概要を示す回路図。FIG. 3 is a circuit diagram showing an outline of a conventional overcurrent detection circuit.
【図4】ドレイン電流とドレイン・ソース間電圧との関
係を示すグラフ。FIG. 4 is a graph showing the relationship between drain current and drain-source voltage.
【図5】従来の過電流検出回路の電気的特性を示すグラ
フ。FIG. 5 is a graph showing electrical characteristics of a conventional overcurrent detection circuit.
10…過電流検出回路、11…電流検出回路、12…制
御回路、13…基準電圧発生部、Q1,Q4…制限トラ
ンジスタ、Trs…センストランジスタ、TRd…負荷
駆動トランジスタ。10 ... Overcurrent detection circuit, 11 ... Current detection circuit, 12 ... Control circuit, 13 ... Reference voltage generator, Q1, Q4 ... Limiting transistor, Trs ... Sense transistor, TRd ... Load driving transistor.
フロントページの続き (56)参考文献 特開 平3−27575(JP,A) 特開 平1−174987(JP,A) 特開 昭61−294415(JP,A) 特開 昭62−109409(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02H 3/08 - 3/10 G05F 1/56 H02P 5/00 Continuation of the front page (56) Reference JP-A-3-27575 (JP, A) JP-A-1-174987 (JP, A) JP-A-61-294415 (JP, A) JP-A-62-109409 (JP , A) (58) Fields surveyed (Int.Cl. 7 , DB name) H02H 3/08-3/10 G05F 1/56 H02P 5/00
Claims (3)
ンジスタ及び負荷駆動トランジスタの各々からその出力
電圧を入力してそれら電圧が同電位となるように帰還制
御しつつ、負荷に接続された前記負荷駆動トランジスタ
に流れる電流の過剰の有無を負荷に接続されない前記セ
ンストランジスタに流れるセンス電流に基づいて検出す
る過電流検出回路において、基準電圧を発生する手段と、 前記負荷駆動トランジスタの出力電圧が前記基準電圧よ
りも低下したとき、同基準電圧に基づいて前記センスト
ランジスタの出力電圧をこの基準電圧に制限する手段と
を備える ことを特徴とする過電流検出回路。1. The output voltage of each of a sense transistor and a load driving transistor driven under the same driving condition is input and feedback control is performed so that the voltages become the same potential, and the output voltage is connected to the load. In an overcurrent detection circuit for detecting the presence / absence of excess current flowing through a load drive transistor based on a sense current flowing through the sense transistor not connected to a load, a means for generating a reference voltage, and an output voltage of the load drive transistor Reference voltage
If the voltage drops below
A means to limit the output voltage of the transistor to this reference voltage
Overcurrent detection circuit comprising: a.
ンジスタ及び負荷駆動トランジスタの各々からその出力
電圧を入力してそれら電圧が同電位となるように帰還制
御しつつ、負荷に接続された前記負荷駆動トランジスタ
に流れる電流の過剰の有無を負荷に接続されない前記セ
ンストランジスタに流れるセンス電流に基づいて検出す
る過電流検出回路において、基 準電圧を発生する基準電圧発生手段と、 前記負荷駆動トランジスタの出力電圧が前記基準電圧よ
りも低下したとき、同基準電圧に基づいて前記センスト
ランジスタの出力電圧をこの基準電圧に制限する制限ト
ランジスタとを備えて構成されることを特徴とする過電
流検出回路。2.Sense drive driven under the same drive condition
Output from each transistor and load drive transistor
Feedback control is applied so that voltages are input and they have the same potential.
Control the load drive transistor connected to the load
Excess current flowing through the load is not connected to the load.
Detection based on the sense current flowing through the sense transistor.
RuIn the overcurrent detection circuit,Basis Reference voltage generating means for generating a quasi-voltage, The output voltage of the load driving transistor is higher than the reference voltage.
If the voltage drops below
A limiter that limits the output voltage of the transistor to this reference voltage.
Overcurrent characterized by being configured with a transistor
Flow detection circuit.
おいて、 前記センストランジスタの出力電圧が前記基準電圧に達
することに基づいて前記負荷の短絡を認識し、該短絡の
認識に基づいて前記負荷駆動トランジスタの駆動を制限
する制御回路を更に備えることを特徴とする過電流検出
回路。3. The overcurrent detection circuit according to claim 1 , wherein a short circuit of the load is recognized based on an output voltage of the sense transistor reaching the reference voltage, and the short circuit is recognized based on the recognition of the short circuit. An overcurrent detection circuit further comprising a control circuit for limiting driving of a load drive transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22204098A JP3466928B2 (en) | 1998-08-05 | 1998-08-05 | Overcurrent detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22204098A JP3466928B2 (en) | 1998-08-05 | 1998-08-05 | Overcurrent detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000059982A JP2000059982A (en) | 2000-02-25 |
| JP3466928B2 true JP3466928B2 (en) | 2003-11-17 |
Family
ID=16776152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22204098A Expired - Fee Related JP3466928B2 (en) | 1998-08-05 | 1998-08-05 | Overcurrent detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3466928B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005333691A (en) * | 2004-05-18 | 2005-12-02 | Rohm Co Ltd | Overcurrent detection circuit and power supply having it |
| JP4610299B2 (en) * | 2004-11-01 | 2011-01-12 | 三洋電機株式会社 | Protection circuit |
| JP4719721B2 (en) * | 2007-06-29 | 2011-07-06 | 富士通テン株式会社 | Comparison circuit, output drive device, and electronic control device |
| WO2012137670A1 (en) * | 2011-04-05 | 2012-10-11 | ルネサスエレクトロニクス株式会社 | Load current detection circuit |
| CN102412613B (en) * | 2011-12-29 | 2013-08-07 | 西安科技大学 | Intrinsically safe battery with self recovery function |
| JP6160545B2 (en) | 2014-04-07 | 2017-07-12 | 株式会社デンソー | Overcurrent protection circuit |
| JP7826900B2 (en) * | 2022-10-27 | 2026-03-10 | 株式会社デンソー | Overcurrent detection circuit |
| CN117420815B (en) * | 2023-11-07 | 2024-10-25 | 一汽解放汽车有限公司 | Self-diagnosis drive output circuit, vehicle, and abnormal state determination method |
-
1998
- 1998-08-05 JP JP22204098A patent/JP3466928B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000059982A (en) | 2000-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3394389B2 (en) | DC stabilized power supply circuit | |
| US5739712A (en) | Power amplifying circuit having an over-current protective function | |
| US5570060A (en) | Circuit for limiting the current in a power transistor | |
| US5666044A (en) | Start up circuit and current-foldback protection for voltage regulators | |
| US6559626B2 (en) | Voltage regulator | |
| US7199566B2 (en) | Voltage regulator | |
| US4593338A (en) | Constant-voltage power supply circuit | |
| JP3466928B2 (en) | Overcurrent detection circuit | |
| US7675725B2 (en) | Constant voltage output circuit | |
| US20030193320A1 (en) | Voltage regulator circuit and integrated circuit device including the same | |
| JP7602109B2 (en) | Power supply semiconductor integrated circuits | |
| US5783935A (en) | Reference voltage generator and method utilizing clamping | |
| US5543760A (en) | Protection circuit for a power amplifier | |
| US5384549A (en) | Amplifier incorporating current-limiting protection of output transistor | |
| US4053996A (en) | Power amplifier protection circuit | |
| JPH07182055A (en) | Regulated power supply circuit | |
| JP2015090587A (en) | Current protection circuit | |
| US4771228A (en) | Output stage current limit circuit | |
| US4075546A (en) | Regulated power supply with combined series and shunt regulating transistors | |
| JP3342367B2 (en) | Overcurrent protection circuit | |
| JP7826900B2 (en) | Overcurrent detection circuit | |
| US5289109A (en) | Current limit circuit | |
| JP3451954B2 (en) | Voltage comparison circuit | |
| US5901026A (en) | Output transistor protection circuit | |
| KR900007557Y1 (en) | Speaker protection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070829 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080829 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090829 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100829 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120829 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130829 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |