JP4610299B2

JP4610299B2 - Protection circuit

Info

Publication number: JP4610299B2
Application number: JP2004318183A
Authority: JP
Inventors: 哲也吉冨; 崇原島
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2004-11-01
Filing date: 2004-11-01
Publication date: 2011-01-12
Anticipated expiration: 2024-11-01
Also published as: JP2006129671A

Description

本発明は、保護回路に関する。 The present invention relates to a protection circuit.

モータ（例えばコンピュータなどに使用されるファンモータ）が何らかの原因で拘束されて駆動しなくなった場合、モータの駆動コイルに駆動電流を供給する駆動回路に過大電流が流れることがある。そして、駆動回路が集積化された場合には、駆動回路に過大電流が流れることによって、集積回路（以下、ＩＣとする）が発熱して破壊する可能性がある。
よって、モータが拘束された場合には、駆動回路に過大電流が流れることを防止して、ＩＣが破壊しないように保護する必要がある。そのため、モータの拘束時において、例えば駆動コイルを一定間隔で通電／非通電とする制御を行うことによってＩＣの破壊を保護する保護回路が知られている。 When a motor (for example, a fan motor used in a computer or the like) is restrained for some reason and cannot be driven, an excessive current may flow in a drive circuit that supplies a drive current to a drive coil of the motor. When the drive circuit is integrated, an excessive current flows through the drive circuit, which may cause the integrated circuit (hereinafter referred to as IC) to generate heat and break down.
Therefore, when the motor is restrained, it is necessary to protect the IC from being destroyed by preventing an excessive current from flowing through the drive circuit. For this reason, a protection circuit is known that protects the IC from destruction by, for example, controlling the drive coil to be energized / de-energized at regular intervals when the motor is restrained.

また、保護回路には、モータを拘束していた要因が取り除かれた場合には、自動的に通常のモータ駆動に復帰することが要求される。
そこで、モータが拘束されたことを検出すると、例えば所定電圧振幅において、コンデンサを充電する期間に駆動コイルを通電とし、コンデンサを放電する期間に駆動コイルを非通電とし、さらに、モータを拘束していた要因が取り除かれると自動的に通常の駆動に復帰させる自動復帰型の保護回路が提案されている（例えば、特許文献１参照）。 Further, the protection circuit is required to automatically return to normal motor drive when the factor that has restrained the motor is removed.
Therefore, when it is detected that the motor is restrained, for example, at a predetermined voltage amplitude, the drive coil is energized during the capacitor charging period, the drive coil is de-energized during the capacitor discharge period, and the motor is restrained. There has been proposed an automatic return type protection circuit that automatically returns to normal driving when the cause is removed (see, for example, Patent Document 1).

図４は従来の自動復帰型の保護回路の構成の一例を示す回路図である。なお、図４に示す保護回路は、モータが拘束されたことを検出する手段として、モータの回転数に比例した周波数の矩形波信号（以下ＦＧ信号とする）を用いている。 FIG. 4 is a circuit diagram showing an example of the configuration of a conventional automatic return type protection circuit. Note that the protection circuit shown in FIG. 4 uses a rectangular wave signal (hereinafter referred to as an FG signal) having a frequency proportional to the rotational speed of the motor as means for detecting that the motor is restrained.

図４に示す保護回路は、定電流回路４０２、４１８、４２２、４５８、ＰＮＰ型バイポーラトランジスタ（以下ＰＮＰトランジスタとする）４０４、４０６、ＮＰＮ型バイポーラトランジスタ（以下ＮＰＮトランジスタとする）４０８、４１０、４１６、４２６、４６０、４６６、抵抗４１２、４１４、４６２、４６４、４６８、逆流防止用ダイオード４２０、コンデンサ４２４を有している。なお、コンデンサ４２４を除く部分は、例えばチップ上に集積化されている。 4 includes constant current circuits 402, 418, 422, 458, PNP type bipolar transistors (hereinafter referred to as PNP transistors) 404, 406, NPN type bipolar transistors (hereinafter referred to as NPN transistors) 408, 410, 416. 426, 460, 466, resistors 412, 414, 462, 464, 468, a backflow prevention diode 420, and a capacitor 424. Note that the part excluding the capacitor 424 is integrated on a chip, for example.

定電流回路４０２は電圧ＶＲＥＧに接続され定電流Ｉａを発生する。なお電圧ＶＲＥＧは、例えば不図示のバンドギャップ型基準電圧回路によって得られる一定の電圧である。 The constant current circuit 402 is connected to the voltage VREG and generates a constant current Ia. The voltage VREG is a constant voltage obtained by, for example, a band gap type reference voltage circuit (not shown).

ＰＮＰトランジスタ４０４のエミッタは定電流回路４０２に接続され、ＰＮＰトランジスタ４０４のコレクタは、ＮＰＮトランジスタ４６０のベースおよびＮＰＮトランジスタ４０８のコレクタに接続されている。また、ＰＮＰトランジスタ４０４のベースはコンデンサ４２４の非接地側の電極（以下Ｅ点とする）に接続されている。 The emitter of the PNP transistor 404 is connected to the constant current circuit 402, and the collector of the PNP transistor 404 is connected to the base of the NPN transistor 460 and the collector of the NPN transistor 408. The base of the PNP transistor 404 is connected to an ungrounded electrode (hereinafter referred to as point E) of the capacitor 424.

ＰＮＰトランジスタ４０６のエミッタは定電流回路４０２に接続され、ＰＮＰトランジスタ４０６のコレクタはＮＰＮトランジスタ４１０のコレクタに接続されている。また、ＰＮＰトランジスタ４０６のベースは電圧ＶＲＥＧと接地ＶＳＳ間に直列接続された抵抗４１２と抵抗４１４の接続点（以下Ｆ点とする）に接続されている。 The emitter of the PNP transistor 406 is connected to the constant current circuit 402, and the collector of the PNP transistor 406 is connected to the collector of the NPN transistor 410. The base of the PNP transistor 406 is connected to a connection point (hereinafter referred to as F point) of the resistor 412 and the resistor 414 connected in series between the voltage VREG and the ground VSS.

ＮＰＮトランジスタ４０８とＮＰＮトランジスタ４１０のエミッタはともに接地ＶＳＳされ、ＮＰＮトランジスタ４１０のベースは、ＮＰＮトランジスタ４１０のコレクタに接続されるとともに、ＮＰＮトランジスタ４０８のベースに接続されている。従ってＮＰＮトランジスタ４０８とＮＰＮトランジスタ４１０は電流ミラー回路を構成している。なお、ＮＰＮトランジスタ４０８とＮＰＮトランジスタ４１０のトランジスタのサイズ比は等しいこととする。 The emitters of NPN transistor 408 and NPN transistor 410 are both grounded VSS, and the base of NPN transistor 410 is connected to the collector of NPN transistor 410 and to the base of NPN transistor 408. Therefore, the NPN transistor 408 and the NPN transistor 410 constitute a current mirror circuit. Note that the size ratio of the NPN transistor 408 and the NPN transistor 410 is equal.

ＮＰＮトランジスタ４１６のコレクタはＥ点と接続され、エミッタは接地ＶＳＳされている。また、ＮＰＮトランジスタ４１６のベースにはＦＧ信号が印加される。
定電流回路４１８は電圧ＶＲＥＧとダイオード２２０のアノードの間に接続され、定電流Ｉｂを発生する。
定電流回路４２２はＥ点と接地ＶＳＳ間に接続され、定電流Ｉｃを発生する。なお定電流Ｉｃは低電流Ｉｂより小さい（例えば、定電流Ｉｂ：定電流Ｉｃ＝１：１０）こととする。
ダイオード４２０のアノードはＮＰＮトランジスタ４２６のコレクタと接続され、カソードはＥ点と接続されている。
ＮＰＮトランジスタ４２６のコレクタは定電流回路４１８に接続され、エミッタは接地されている。またＮＰＮトランジスタ４１６のベースは抵抗４６２を介してＮＰＮトランジスタ４６０のコレクタと接続されている。
定電流回路４５８は電圧ＶＲＥＧに接続され、定電流Ｉｄを発生する。 The collector of the NPN transistor 416 is connected to the point E, and the emitter is grounded VSS. An FG signal is applied to the base of the NPN transistor 416.
The constant current circuit 418 is connected between the voltage VREG and the anode of the diode 220, and generates a constant current Ib.
The constant current circuit 422 is connected between the point E and the ground VSS and generates a constant current Ic. The constant current Ic is smaller than the low current Ib (for example, constant current Ib: constant current Ic = 1: 10).
The anode of the diode 420 is connected to the collector of the NPN transistor 426 and the cathode is connected to the point E.
The collector of the NPN transistor 426 is connected to the constant current circuit 418, and the emitter is grounded. The base of the NPN transistor 416 is connected to the collector of the NPN transistor 460 via the resistor 462.
The constant current circuit 458 is connected to the voltage VREG and generates a constant current Id.

ＮＰＮトランジスタ４６０のコレクタは定電流回路４５８と接続され、エミッタは接地ＶＳＳされている。
ＮＰＮトランジスタ４６６のコレクタは、抵抗４６８を介してＦ点と接続され、エミッタは接地ＶＳＳされている。また、ＮＰＮトランジスタ４６６のベースは抵抗４６４を介してＮＰＮトランジスタ４６０のコレクタと接続されている。
なお、ＮＰＮトランジスタ４２６のベース電位が保護回路の出力となる。 The collector of the NPN transistor 460 is connected to the constant current circuit 458, and the emitter is grounded VSS.
The collector of the NPN transistor 466 is connected to the point F through a resistor 468, and the emitter is grounded VSS. The base of the NPN transistor 466 is connected to the collector of the NPN transistor 460 via the resistor 464.
Note that the base potential of the NPN transistor 426 becomes the output of the protection circuit.

次に、図４および図５を用いて保護回路の動作について説明する。図５は従来の保護回路の動作を説明するための波形図である。 Next, the operation of the protection circuit will be described with reference to FIGS. FIG. 5 is a waveform diagram for explaining the operation of the conventional protection circuit.

≪モータが通常に駆動している場合≫
定電流回路４０２に接続されたＰＮＰトランジスタ４０４とＰＮＰトランジスタ４０６はＥ点とＦ点の電圧の大小に応じて動作する。なお、Ｆ点の電圧は、電圧ＶＣＣに依存しない電圧ＶＲＥＧを分圧して得られる電圧であり、モータが通常に駆動している時のＥ点の電圧より高い、拘束保護の動作電圧（図５に示すＦ１）が設定されている。よって通常時には、Ｅ点の電圧がＦ１より低いため、ＰＮＰトランジスタ４０４がオンし、ＰＮＰトランジスタ４０６がオフしている。ＰＮＰトランジスタ４０６がオフすることによって、電流ミラー回路を構成するＮＰＮトランジスタ４０８、ＮＰＮトランジスタ４１０はオフとなる。一方、ＮＰＮトランジスタ４６０は、ベースにＮＰＮトランジスタ４０４のコレクタ電流が供給されることによってオンし、定電流Ｉｄをコレクタ電流として流す。そのため、ＮＰＮトランジスタ４２６と、ＮＰＮトランジスタ４６６のベースには電流が供給されなくなる。従って、モータが通常に駆動している場合には、ＮＰＮトランジスタ４２６と、ＮＰＮトランジスタ４６６は共にオフとなっている。 ≪When the motor is driving normally≫
The PNP transistor 404 and the PNP transistor 406 connected to the constant current circuit 402 operate according to the magnitude of the voltage at the point E and the point F. The voltage at the point F is a voltage obtained by dividing the voltage VREG that does not depend on the voltage VCC, and is higher than the voltage at the point E when the motor is normally driven (see FIG. 5). F1) shown in FIG. Therefore, normally, since the voltage at the point E is lower than F1, the PNP transistor 404 is turned on and the PNP transistor 406 is turned off. When the PNP transistor 406 is turned off, the NPN transistor 408 and the NPN transistor 410 constituting the current mirror circuit are turned off. On the other hand, the NPN transistor 460 is turned on when the collector current of the NPN transistor 404 is supplied to the base, and causes the constant current Id to flow as the collector current. Therefore, no current is supplied to the NPN transistor 426 and the base of the NPN transistor 466. Therefore, when the motor is normally driven, both the NPN transistor 426 and the NPN transistor 466 are off.

また、モータが通常に駆動している場合のＦＧ信号はモータの回転周期に比例して「ＨＩＧＨレベル（以下Ｈとする）」と「ＬＯＷレベル（以下Ｌとする）」を繰り返す矩形波となる。そして、ＮＰＮトランジスタ４１６は、ＦＧ信号の「Ｌ」の期間にオフし、「Ｈ」の期間にオンする。 The FG signal when the motor is normally driven is a rectangular wave that repeats “HIGH level (hereinafter referred to as H)” and “LOW level (hereinafter referred to as L)” in proportion to the rotation period of the motor. . The NPN transistor 416 is turned off during the “L” period of the FG signal and turned on during the “H” period.

ＦＧ信号が「Ｌ」、すなわちＮＰＮトランジスタ４１６がオフの期間には、定電流回路４１８の定電流Ｉｂは定電流回路４２２の定電流Ｉｃより大きいので、定電流Ｉｂと定電流Ｉｃの差分の電流でコンデンサ４２４を充電する。よって、Ｅ点の電圧は上昇する。
ＦＧ信号が「Ｈ」、すなわちＮＰＮトランジスタ４１６がオンの期間には、（定電流Ｉｃ＋ＮＰＮトランジスタ４１６のコレクタ電流）と定電流Ｉｂの差分の電流によってコンデンサ４２４の充電電圧を放電する。よって、Ｅ点の電圧は低下する。
このように、モータが通常に駆動している場合には、Ｅ点の電圧はＦＧ信号の「Ｈ」と「Ｌ」の期間に応じて、Ｆ１より小さい値において上昇と低下を交互に繰り返している。 Since the constant current Ib of the constant current circuit 418 is larger than the constant current Ic of the constant current circuit 422 during the period in which the FG signal is “L”, that is, the NPN transistor 416 is OFF, the difference current between the constant current Ib and the constant current Ic To charge the capacitor 424. Therefore, the voltage at point E increases.
When the FG signal is “H”, that is, when the NPN transistor 416 is on, the charging voltage of the capacitor 424 is discharged by the current difference between (the constant current Ic + the collector current of the NPN transistor 416) and the constant current Ib. Therefore, the voltage at point E decreases.
As described above, when the motor is normally driven, the voltage at the point E is alternately increased and decreased at a value smaller than F1 according to the period of “H” and “L” of the FG signal. Yes.

≪モータが拘束された場合≫
モータが何らかの原因で拘束された場合、ＦＧ信号が「Ｌ」に固定となり、ＮＰＮトランジスタ４１６はオフとなる。そのため、コンデンサ４２４には定電流Ｉｂと定電流Ｉｃの差分の電流によって充電が続けられ、Ｅ点の電圧は上昇する。 ≪When motor is restrained≫
When the motor is restrained for some reason, the FG signal is fixed to “L”, and the NPN transistor 416 is turned off. Therefore, the capacitor 424 continues to be charged by the difference between the constant current Ib and the constant current Ic, and the voltage at the point E increases.

やがて、Ｅ点の電圧がＦ１より高くなる。すると、ＰＮＰトランジスタ４０６がオンとなり、ＰＮＰトランジスタ４０４がオフとなる。そして、電流ミラー回路を構成するＮＰＮトランジスタ４０８、ＮＰＮトランジスタ４１０がオンし、ＰＮＰトランジスタ４０６のコレクタ電流と等倍の電流を流そうとする。よってＮＰＮトランジスタ４６０のベースに電流が供給されなくなるので、ＮＰＮトランジスタ４６０はオフとなる。 Eventually, the voltage at point E becomes higher than F1. Then, the PNP transistor 406 is turned on and the PNP transistor 404 is turned off. Then, the NPN transistor 408 and the NPN transistor 410 constituting the current mirror circuit are turned on, and a current equal to the collector current of the PNP transistor 406 is supplied. Therefore, no current is supplied to the base of the NPN transistor 460, so that the NPN transistor 460 is turned off.

そのため、定電流回路４５８で発生する定電流Ｉｄは、抵抗４６２を介してＮＰＮトランジスタ４２６のベースに供給され、また抵抗４６４を介してＮＰＮトランジスタ４６６のベースに供給されることになり、ＮＰＮトランジスタ４２６とＮＰＮトランジスタ４６６が共にオンとなる。ＮＰＮトランジスタ４６６がオンすることによってＦ点の電圧は、抵抗４１２の抵抗値と、抵抗４１４および抵抗４６８を並列接続した抵抗値とによって電圧ＶＲＥＧを分圧した電圧（以下Ｆ２とする）になる。なお、Ｆ２はＦ１より低い電圧である。 Therefore, the constant current Id generated in the constant current circuit 458 is supplied to the base of the NPN transistor 426 through the resistor 462 and is also supplied to the base of the NPN transistor 466 through the resistor 464. And NPN transistor 466 are both turned on. When the NPN transistor 466 is turned on, the voltage at the point F becomes a voltage obtained by dividing the voltage VREG by the resistance value of the resistor 412 and the resistance value obtained by connecting the resistors 414 and 468 in parallel (hereinafter referred to as F2). Note that F2 is a voltage lower than F1.

また、ＮＰＮトランジスタ４２６がオンすることによって、定電流ＩｂがＮＰＮトランジスタ４２６のコレクタ電流として流れるので、コンデンサ４２４は定電流Ｉｃによって放電されることになる。よってＥ点の電圧は、定電流Ｉｃによって徐々に低下する。 Since the constant current Ib flows as the collector current of the NPN transistor 426 when the NPN transistor 426 is turned on, the capacitor 424 is discharged by the constant current Ic. Therefore, the voltage at point E gradually decreases with the constant current Ic.

つまり、Ｅ点の電圧がＦ１より高くなることによって、充電から放電への切り替えが行われるのと共に、Ｅ点の電圧はＦ１より低いＦ２に変更される。そしてＥ点の電圧がＦ２に達するまでの期間（図５のＴａ期間）において、定電流Ｉｃでコンデンサ４２４を徐々に放電する。 That is, when the voltage at point E becomes higher than F1, switching from charging to discharging is performed, and the voltage at point E is changed to F2 lower than F1. In the period until the voltage at point E reaches F2 (Ta period in FIG. 5), the capacitor 424 is gradually discharged with the constant current Ic.

やがて、Ｅ点の電圧がＦ２より低くなる。すると、ＰＮＰトランジスタ４０４がオンとなり、ＰＮＰトランジスタ４０６がオフとなる。そして、電流ミラー回路を構成するＮＰＮトランジスタ４０８、ＮＰＮトランジスタ４１０がオフとなり、ＮＰＮトランジスタ４６０がオンとなる。 Eventually, the voltage at point E becomes lower than F2. Then, the PNP transistor 404 is turned on and the PNP transistor 406 is turned off. Then, the NPN transistor 408 and the NPN transistor 410 constituting the current mirror circuit are turned off, and the NPN transistor 460 is turned on.

ＮＰＮトランジスタ４６０がオンすることで定電流Ｉｄをコレクタ電流として流すので、ＮＰＮトランジスタ４２６とＮＰＮトランジスタ４６６はベースに電流が供給されなくなって共にオフとなる。ＮＰＮトランジスタ４６６がオフすることによってＦ点の電圧はＦ２からＦ１になる。 Since the constant current Id flows as a collector current when the NPN transistor 460 is turned on, the NPN transistor 426 and the NPN transistor 466 are both turned off because no current is supplied to the base. When the NPN transistor 466 is turned off, the voltage at the point F changes from F2 to F1.

また、ＮＰＮトランジスタ４２６がオフすることによって、コンデンサ４２４は定電流Ｉｂと定電流Ｉｃの差分の電流で充電される。よってＥ点の電圧は、定電流（Ｉｂ−Ｉｃ）によって上昇する。 Further, when the NPN transistor 426 is turned off, the capacitor 424 is charged with a current difference between the constant current Ib and the constant current Ic. Therefore, the voltage at point E rises due to the constant current (Ib-Ic).

つまり、Ｅ点の電圧がＦ２より低くなることによって、放電から充電への切り替えが行われるのと共に、Ｅ点の電圧はＦ２からＦ１に変更される。そしてＥ点の電圧がＦ１に達するまでの期間（図５のＴｂ期間）において、定電流ＩｂとＩｃの差分の電流でコンデンサ４２４を充電する。 That is, when the voltage at point E becomes lower than F2, switching from discharging to charging is performed, and the voltage at point E is changed from F2 to F1. Then, during the period until the voltage at point E reaches F1 (Tb period in FIG. 5), the capacitor 424 is charged with a current that is the difference between the constant currents Ib and Ic.

なお、ＮＰＮトランジスタ４２６のベース電位が保護回路の出力となり、Ｅ点の電圧がＦ１より高くなった時にモータの拘束を示す「Ｈ」が出力される。そして、出力が「Ｈ」すなわちＮＰＮトランジスタ４２６がオンしてコンデンサ４２４を放電しているＴａ期間には駆動コイル（不図示）を非通電とし、出力が「Ｌ」すなわちＮＰＮトランジスタ４２６がオフしてコンデンサ４２４を充電しているＴｂ期間には駆動コイルを通電する。モータの拘束が解除されると、ＦＧ信号が正常な矩形波になり、ＮＰＮトランジスタ４１６が一定周期でオンするので、Ｅ点の電圧はＦ１を越えなくなる。従って保護回路の出力は「Ｌ」となり通常のモータの駆動が行われる。 Note that when the base potential of the NPN transistor 426 becomes the output of the protection circuit and the voltage at the point E becomes higher than F1, “H” indicating motor restraint is output. During the Ta period when the output is “H”, that is, the NPN transistor 426 is turned on and the capacitor 424 is discharged, the drive coil (not shown) is deenergized, and the output is “L”, that is, the NPN transistor 426 is turned off. The drive coil is energized during the Tb period during which the capacitor 424 is charged. When the restraint of the motor is released, the FG signal becomes a normal rectangular wave and the NPN transistor 416 is turned on at a constant period, so that the voltage at the point E does not exceed F1. Accordingly, the output of the protection circuit becomes “L”, and the normal motor is driven.

このように、モータが拘束されると、保護回路はコンデンサ４２４の充電および放電をＦ１とＦ２の電圧振幅間で交互に行う。そして、コンデンサ４２４を放電しているＴａ期間に駆動コイルを非通電とし、充電しているＴｂ期間に駆動コイルを通電している。
特開平６−１６５５７４号公報 Thus, when the motor is constrained, the protection circuit alternately charges and discharges the capacitor 424 between the voltage amplitudes of F1 and F2. The drive coil is de-energized during the Ta period during which the capacitor 424 is discharged, and the drive coil is energized during the charging Tb period.
JP-A-6-165574

このような従来の保護回路では、ＩＣの熱破壊を防止するため、駆動コイルを通電／非通電とする時間比（Ｔａ：Ｔｂ）をＴｂに対してＴａが数十倍（例えば１８倍）となるように設定していた。そのため、例えば製品検査を行う場合、熱破壊の可能性の少ない低い電源電圧で可能な検査においても、この通電／非通電の時間比を変更することができなかった。
そして、駆動コイルの非通電の期間が長いことによって、熱破壊の可能性の少ない検査工程においても長い時間を費やすことになり、時間短縮することができなかった。
このように、従来の保護回路では、駆動コイルを通電／非通電とする時間比を電源電圧に応じて変更することができないという問題点があった。
そこで、本発明は電源電圧の大きさに応じて駆動コイルを通電／非通電とする比を変更することができる保護回路を提供することを目的とする。 In such a conventional protection circuit, in order to prevent thermal destruction of the IC, a time ratio (Ta: Tb) in which the drive coil is energized / de-energized is Ta several tens times (for example, 18 times) Tb. Was set to be. Therefore, for example, when product inspection is performed, the energization / non-energization time ratio cannot be changed even in an inspection that can be performed with a low power supply voltage with little possibility of thermal destruction.
Further, since the drive coil is not energized for a long time, a long time is spent even in the inspection process with little possibility of thermal destruction, and the time cannot be shortened.
As described above, the conventional protection circuit has a problem that the time ratio for energizing / de-energizing the drive coil cannot be changed according to the power supply voltage.
Therefore, an object of the present invention is to provide a protection circuit that can change the ratio of energizing / de-energizing the drive coil in accordance with the magnitude of the power supply voltage.

前記課題を解決するための主たる発明は、モータの拘束時に、所定電圧振幅にて、第１の定電流でコンデンサを充電するとともに前記第１の定電流より小さい第２の定電流で前記コンデンサを放電させる充放電回路を備え、前記コンデンサの充電時に前記モータの駆動コイルを通電し、前記コンデンサの放電時に前記駆動コイルを非通電とするモータの保護回路において、電源電圧と基準電圧の大きさを比較する第１比較回路と、前記電源電圧が前記基準電圧より大きいことを示す前記第１比較回路の出力に基づいて、前記第２の定電流で前記コンデンサを放電させ、前記電源電圧が前記基準電圧より小さいことを示す前記第１比較回路の出力に基づいて、前記第２の定電流と第３の定電流との加算電流で前記コンデンサを放電させる放電制御回路と、を備え、前記電源電圧が前記基準電圧より小さい場合に、拘束時における前記コンデンサの放電期間を前記電源電圧が前記基準電圧より大きい場合より短くする、ことを特徴とする。 The main invention for solving the above problems is to charge the capacitor with a first constant current at a predetermined voltage amplitude and restrain the capacitor with a second constant current smaller than the first constant current when the motor is restrained. A charge / discharge circuit for discharging, wherein the motor drive coil is energized when the capacitor is charged and the drive coil is de-energized when the capacitor is discharged. Based on the output of the first comparison circuit for comparing and the first comparison circuit indicating that the power supply voltage is greater than the reference voltage, the capacitor is discharged with the second constant current, and the power supply voltage is Based on the output of the first comparison circuit indicating that the voltage is smaller than the voltage, a discharge control is performed to discharge the capacitor with an addition current of the second constant current and the third constant current. Comprising a circuit, a, when the power supply voltage is lower than the reference voltage, discharge electrostatic period the power supply voltage of the capacitor is less than greater than the reference voltage at the time of restraint, characterized in that.

本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。 Other features of the present invention will become apparent from the accompanying drawings and the description of this specification.

本発明によれば、電源電圧として熱破壊の恐れの少ない低い電圧を使用した時には駆動コイルの非通電の期間を短くし、製品検査等の時間を短縮することができる。 According to the present invention, when a low voltage with little risk of thermal destruction is used as the power supply voltage , the non-energization period of the drive coil can be shortened, and the time for product inspection or the like can be shortened .

本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。 At least the following matters will become apparent from the description of this specification and the accompanying drawings.

＝＝＝システム構成＝＝＝
図２を参照しつつ、本発明の保護回路を含むシステム構成について説明する。図２は、本発明の保護回路を含むシステム構成の一例を示すブロック図である。 === System configuration ===
A system configuration including the protection circuit of the present invention will be described with reference to FIG. FIG. 2 is a block diagram showing an example of a system configuration including the protection circuit of the present invention.

図２におけるシステムは、保護回路１００、コンデンサ１２４、制御回路２０２、２０４、ＰＮＰトランジスタ２０８、２１０、ＮＰＮトランジスタ２１２、２１４、駆動コイル２１６、抵抗２０６を有している。なお、ＰＮＰトランジスタ２０８、２１０、ＮＰＮトランジスタ２１２、２１４は駆動回路を構成している。また駆動コイル２１６およびコンデンサ１２４を除く部分は、例えばチップ上に集積化されている。 The system in FIG. 2 includes a protection circuit 100, a capacitor 124, control circuits 202 and 204, PNP transistors 208 and 210, NPN transistors 212 and 214, a drive coil 216, and a resistor 206. Note that the PNP transistors 208 and 210 and the NPN transistors 212 and 214 constitute a drive circuit. A portion excluding the drive coil 216 and the capacitor 124 is integrated on a chip, for example.

保護回路１００はＦＧ信号に応じてコンデンサ１２４を充電または放電し、コンデンサ１２４の充電電圧に基づいてモータの拘束を検出する。そして、モータが拘束されたことを検出した場合、制御回路２０２、２０４に駆動コイル２１６を一定周期で通電／非通電とする信号を出力する。
制御回路２０２は、ＰＮＰトランジスタ２１０とＮＰＮトランジスタ２１４のオン／オフを制御する。
制御回路２０４は、ＰＮＰトランジスタ２０８とＮＰＮトランジスタ２１２のオン／オフを制御する。
ＰＮＰトランジスタ２０８、２１０、ＮＰＮトランジスタ２１２、２１４はＨブリッジを構成している。そして、ＰＮＰトランジスタ２０８とＮＰＮトランジスタ２１２のコレクタ間には駆動コイル２１６の一端が接続され、ＰＮＰトランジスタ２１０とＮＰＮトランジスタ２１４のコレクタ間には駆動コイル２１６の他端が接続されている。 The protection circuit 100 charges or discharges the capacitor 124 according to the FG signal, and detects the restraint of the motor based on the charging voltage of the capacitor 124. When it is detected that the motor is restrained, a signal for energizing / de-energizing the drive coil 216 at a constant cycle is output to the control circuits 202 and 204.
The control circuit 202 controls on / off of the PNP transistor 210 and the NPN transistor 214.
The control circuit 204 controls on / off of the PNP transistor 208 and the NPN transistor 212.
The PNP transistors 208 and 210 and the NPN transistors 212 and 214 constitute an H bridge. One end of the drive coil 216 is connected between the collectors of the PNP transistor 208 and the NPN transistor 212, and the other end of the drive coil 216 is connected between the collectors of the PNP transistor 210 and the NPN transistor 214.

以上の構成のシステムにおいて、制御回路２０２によってＰＮＰトランジスタ２０８がオンし、制御回路２０４によってＮＰＮトランジスタ２１４がオンした場合、電圧ＶＣＣ→抵抗２０６→ＰＮＰトランジスタ２０８→駆動コイル２１６→ＮＰＮトランジスタ２１４→接地ＶＳＳの実線の径路の電流が流れる。 In the system having the above configuration, when the PNP transistor 208 is turned on by the control circuit 202 and the NPN transistor 214 is turned on by the control circuit 204, the voltage VCC → resistance 206 → PNP transistor 208 → drive coil 216 → NPN transistor 214 → ground VSS Current flows through the solid line.

一方、制御回路２０２によってＮＰＮトランジスタ２１２がオンとなり、制御回路２０４によってＰＮＰトランジスタ２１４がオンとなった場合、電圧ＶＣＣ→抵抗２０６→ＰＮＰトランジスタ２１０→駆動コイル２１６→ＮＰＮトランジスタ２１２→接地ＶＳＳの破線の径路の電流が流れる。 On the other hand, when the NPN transistor 212 is turned on by the control circuit 202 and the PNP transistor 214 is turned on by the control circuit 204, the broken line of voltage VCC → resistor 206 → PNP transistor 210 → drive coil 216 → NPN transistor 212 → ground VSS The path current flows.

この駆動コイル２１６に流れる電流の切替に応じて不図示のモータが回転することとなる。
そして、モータが拘束された場合には、保護回路１００は一定の周期で駆動コイル２１６を通電／非通電とする信号を制御回路２０２、および制御回路２０４に出力する。モータの拘束時に、駆動コイル２１６を非通電とする期間を設けることによって、過大電流が駆動回路に流れることを防止し、ＩＣの熱破壊を防止している。 A motor (not shown) rotates in response to switching of the current flowing through the drive coil 216.
When the motor is restrained, the protection circuit 100 outputs a signal for energizing / de-energizing the drive coil 216 to the control circuit 202 and the control circuit 204 at a constant cycle. By providing a period during which the drive coil 216 is de-energized when the motor is restrained, an excessive current is prevented from flowing into the drive circuit, and thermal destruction of the IC is prevented.

＝＝＝保護回路の構成＝＝＝
図１を参照しつつ本発明の保護回路について説明する。図１は本発明の保護回路の構成の一例を示す回路図である。 === Configuration of Protection Circuit ===
The protection circuit of the present invention will be described with reference to FIG. FIG. 1 is a circuit diagram showing an example of the configuration of the protection circuit of the present invention.

図１に示す保護回路１００は、定電流回路１０２、１１８、１２２、１２８、１５２、１５８、１７２、ＰＮＰトランジスタ１０４、１０６、ＮＰＮトランジスタ１０８、１１０、１１６、１２６、１３０、１３２、１５４、１５６、１６０、１６６、１７４、１７６、抵抗１１２、１１４、１６２、１６４、１６８、１７０、逆流防止用ダイオード１２０、コンデンサ１２４、電源電圧検知回路１８０（『第１比較回路』）を有している。なお、コンデンサ１２４を除く部分は、例えばチップ上に集積化されている。 The protection circuit 100 shown in FIG. 1 includes constant current circuits 102, 118, 122, 128, 152, 158, 172, PNP transistors 104, 106, NPN transistors 108, 110, 116, 126, 130, 132, 154, 156, 160, 166, 174, 176, resistors 112, 114, 162, 164, 168, 170, a backflow prevention diode 120, a capacitor 124, and a power supply voltage detection circuit 180 ("first comparison circuit"). The portion excluding the capacitor 124 is integrated on a chip, for example.

定電流回路１０２は電圧ＶＲＥＧに接続され定電流Ｉ１を発生する。なお電圧ＶＲＥＧは、例えば不図示のバンドギャップ型基準電圧回路によって得られる、電源電圧ＶＣＣに依存しない一定の電圧である。 The constant current circuit 102 is connected to the voltage VREG and generates a constant current I1. The voltage VREG is a constant voltage that does not depend on the power supply voltage VCC, for example, obtained by a bandgap reference voltage circuit (not shown).

ＰＮＰトランジスタ１０４のエミッタは定電流回路１０２に接続され、ＰＮＰトランジスタ１０４のコレクタは、ＮＰＮトランジスタ１６０のベースおよびＮＰＮトランジスタ１０８のコレクタに接続されている。また、ＰＮＰトランジスタ１０４のベースはコンデンサ１２４の非接地側の電極（以下Ｃ点とする）と接続されている。
ＰＮＰトランジスタ１０６のエミッタは定電流回路１０２に接続され、ＰＮＰトランジスタ１０６のコレクタはＮＰＮトランジスタ１１０のコレクタに接続されている。また、ＰＮＰトランジスタ１０６のベースは電圧ＶＲＥＧと接地ＶＳＳ間に直列接続された抵抗１１２と抵抗１１４の接続点（以下Ｄ点とする）に接続されている。 The emitter of the PNP transistor 104 is connected to the constant current circuit 102, and the collector of the PNP transistor 104 is connected to the base of the NPN transistor 160 and the collector of the NPN transistor 108. The base of the PNP transistor 104 is connected to an ungrounded electrode (hereinafter referred to as point C) of the capacitor 124.
The emitter of the PNP transistor 106 is connected to the constant current circuit 102, and the collector of the PNP transistor 106 is connected to the collector of the NPN transistor 110. The base of the PNP transistor 106 is connected to a connection point (hereinafter referred to as D point) of the resistor 112 and the resistor 114 connected in series between the voltage VREG and the ground VSS.

ＮＰＮトランジスタ１０８とＮＰＮトランジスタ１１０のエミッタはともに接地ＶＳＳされ、ＮＰＮトランジスタ１１０のベースは、ＮＰＮトランジスタ１１０のコレクタに接続されるとともに、ＮＰＮトランジスタ１０８のベースに接続されている。従ってＮＰＮトランジスタ１０８とＮＰＮトランジスタ１１０は電流ミラー回路を構成している。なお、ＮＰＮトランジスタ１０８とＮＰＮトランジスタ１１０のトランジスタのサイズ比は等しいこととする。
ＮＰＮトランジスタ１１６のコレクタはＣ点と接続され、エミッタは接地されている。またＮＰＮトランジスタ１１６のベースにはＦＧ信号が印加される。 The emitters of the NPN transistor 108 and the NPN transistor 110 are both grounded VSS, and the base of the NPN transistor 110 is connected to the collector of the NPN transistor 110 and to the base of the NPN transistor 108. Therefore, the NPN transistor 108 and the NPN transistor 110 constitute a current mirror circuit. Note that the size ratio of the NPN transistor 108 and the NPN transistor 110 is equal.
The collector of the NPN transistor 116 is connected to the point C, and the emitter is grounded. An FG signal is applied to the base of the NPN transistor 116.

定電流回路１１８（『充電用定電流回路』）は電圧ＶＲＥＧに接続され、定電流Ｉ２を発生する。
定電流回路１２２（『放電用定電流回路』）はＣ点と接地ＶＳＳ間に接続され、定電流Ｉ３（『第２の定電流』）を発生する。なお定電流Ｉ３は低電流Ｉ２より小さい（例えば、定電流２：定電流３＝１：１０）こととする。 The constant current circuit 118 (“charging constant current circuit”) is connected to the voltage VREG and generates a constant current I2.
The constant current circuit 122 (“discharge constant current circuit”) is connected between the point C and the ground VSS, and generates a constant current I3 (“second constant current”). The constant current I3 is smaller than the low current I2 (for example, constant current 2: constant current 3 = 1: 10).

ダイオード１２０のアノードはＮＰＮトランジスタ１２６のコレクタと接続され、カソードはＣ点と接続されている。
ＮＰＮトランジスタ１２６（『充放電切替回路』）のコレクタは定電流回路１１８と接続され、エミッタは接地されている。またＮＰＮトランジスタ１１６のベースは抵抗１６２を介してＮＰＮトランジスタ１６０のコレクタと接続されている。なお、ＮＰＮトランジスタ１２６のベース電位が、保護回路１００の出力として、図２に示す制御回路２０２および制御回路２０４に出力される。
定電流回路１２８（『放電制御用定電流回路』）は電圧ＶＲＥＧに接続され、定電流Ｉ４を発生する。 The anode of the diode 120 is connected to the collector of the NPN transistor 126, and the cathode is connected to the point C.
The collector of the NPN transistor 126 (“charge / discharge switching circuit”) is connected to the constant current circuit 118 and the emitter is grounded. The base of the NPN transistor 116 is connected to the collector of the NPN transistor 160 via the resistor 162. Note that the base potential of the NPN transistor 126 is output to the control circuit 202 and the control circuit 204 shown in FIG.
The constant current circuit 128 (“discharge control constant current circuit”) is connected to the voltage VREG and generates a constant current I4.

ＮＰＮトランジスタ１３０とＮＰＮトランジスタ１３２のエミッタはともに接地ＶＳＳされ、ＮＰＮトランジスタ１３０のベースはＮＰＮトランジスタ１３０のコレクタに接続されるとともに、ＮＰＮトランジスタ１３２のベースに接続されている。従ってＮＰＮトランジスタ１３０とＮＰＮトランジスタ１３２は電流ミラー回路を構成している。ＮＰＮトランジスタ１３２のコレクタはＣ点と接続されている。なお、ＮＰＮトランジスタ１３０とＮＰＮトランジスタ１３２のトランジスタのサイズ比は等しいこととする。また、ＮＰＮトランジスタ１３０のコレクタは定電流回路１２８に接続されている。 The emitters of NPN transistor 130 and NPN transistor 132 are both grounded VSS, and the base of NPN transistor 130 is connected to the collector of NPN transistor 130 and to the base of NPN transistor 132. Therefore, the NPN transistor 130 and the NPN transistor 132 constitute a current mirror circuit. The collector of the NPN transistor 132 is connected to the C point. Note that the size ratio of the NPN transistor 130 and the NPN transistor 132 is equal. The collector of the NPN transistor 130 is connected to the constant current circuit 128.

定電流回路１５２は電圧ＶＲＥＧに接続され、定電流Ｉ６を発生する。
ＮＰＮトランジスタ１５４のコレクタは定電流回路１５２に接続され、エミッタは接地ＶＳＳされている。またＮＰＮトランジスタ１５４のベースは電源電圧検知回路１８０の出力が印加される。
ＮＰＮトランジスタ１５６のコレクタはＮＰＮトランジスタ１３０のコレクタと接続され、エミッタは接地ＶＳＳされている。また、ＮＰＮトランジスタ１５６のベースはＮＰＮトランジスタ１５４のコレクタと接続されている。 The constant current circuit 152 is connected to the voltage VREG and generates a constant current I6.
The collector of the NPN transistor 154 is connected to the constant current circuit 152, and the emitter is grounded VSS. The output of the power supply voltage detection circuit 180 is applied to the base of the NPN transistor 154.
The collector of the NPN transistor 156 is connected to the collector of the NPN transistor 130, and the emitter is grounded VSS. The base of the NPN transistor 156 is connected to the collector of the NPN transistor 154.

定電流回路１５８は電圧ＶＲＥＧに接続され、定電流Ｉ７を発生する。
ＮＰＮトランジスタ１６０のコレクタは定電流回路１５８に接続され、エミッタは接地ＶＳＳされている。
ＮＰＮトランジスタ１６６（『比較電圧設定回路』）のコレクタは、抵抗１６８を介してＤ点と接続され、エミッタは接地ＶＳＳされている。また、ＮＰＮトランジスタ１６６のベースは抵抗１６４を介してＮＰＮトランジスタ４６０のコレクタと接続されている。 The constant current circuit 158 is connected to the voltage VREG and generates a constant current I7.
The collector of the NPN transistor 160 is connected to the constant current circuit 158, and the emitter is grounded VSS.
The collector of the NPN transistor 166 (“comparison voltage setting circuit”) is connected to the point D via the resistor 168, and the emitter is grounded VSS. The base of the NPN transistor 166 is connected to the collector of the NPN transistor 460 via the resistor 164.

定電流回路１７２は電圧ＶＲＥＧに接続され、定電流Ｉ８を発生する。
ＮＰＮトランジスタ１７４のコレクタは、定電流回路１７２に接続され、エミッタは接地ＶＳＳされている。また、ＮＰＮトランジスタ１７４のベースは抵抗１７０を介してＮＰＮトランジスタ１６０のコレクタと接続されている。
ＮＰＮトランジスタ１７６のベースは、ＮＰＮトランジスタ１７４のコレクタと接続され、コレクタはＮＰＮトランジスタＮＰＮトランジスタ１３０のコレクタと接続されている。また、ＮＰＮトランジスタ１７６のエミッタは接地ＶＳＳされている。 The constant current circuit 172 is connected to the voltage VREG and generates a constant current I8.
The collector of the NPN transistor 174 is connected to the constant current circuit 172, and the emitter is grounded VSS. The base of the NPN transistor 174 is connected to the collector of the NPN transistor 160 via the resistor 170.
The base of the NPN transistor 176 is connected to the collector of the NPN transistor 174, and the collector is connected to the collector of the NPN transistor NPN transistor 130. The emitter of the NPN transistor 176 is grounded VSS.

電源電圧検知回路１８０は電源電圧ＶＣＣと電圧ＶＲＥＧとの大きさを比較する。
なお、電源電圧検知回路１８０は定電流回路１３４、ＰＮＰトランジスタ１３６、１３８、ＮＰＮトランジスタ１４０、１４２、抵抗１４４、１４６、１４８、１５０を有している。また、電源電圧ＶＣＣとして高い電圧（例えば６ボルトより大）と低い電圧（例えば６ボルト未満）が複数用意されており、使用用途に応じて電源電圧ＶＣＣの大きさが変更されることとする。 The power supply voltage detection circuit 180 compares the power supply voltage VCC with the voltage VREG.
The power supply voltage detection circuit 180 includes a constant current circuit 134, PNP transistors 136 and 138, NPN transistors 140 and 142, and resistors 144, 146, 148, and 150. In addition, a plurality of high voltages (for example, greater than 6 volts) and low voltages (for example, less than 6 volts) are prepared as the power supply voltage VCC, and the magnitude of the power supply voltage VCC is changed according to the intended use.

定電流回路１３４は電圧ＶＲＥＧに接続され定電流Ｉ５を発生する。
ＰＮＰトランジスタ１３６のエミッタは定電流回路１３４の出力に接続され、ＰＮＰトランジスタ１３６のコレクタはＮＰＮトランジスタ１４０のコレクタに接続されている。そして、ＰＮＰトランジスタ１３６のベースは電圧ＶＲＥＧと接地ＶＳＳ間に直列接続された抵抗１４４と抵抗１４６の接続点（以下Ａ点とする）に接続されている。
ＰＮＰトランジスタ１３８のエミッタは定電流回路１３４の出力に接続され、ＰＮＰトランジスタ１３８のコレクタはＮＰＮトランジスタ１４２のコレクタに接続されている。 The constant current circuit 134 is connected to the voltage VREG and generates a constant current I5.
The emitter of the PNP transistor 136 is connected to the output of the constant current circuit 134, and the collector of the PNP transistor 136 is connected to the collector of the NPN transistor 140. The base of the PNP transistor 136 is connected to a connection point (hereinafter referred to as point A) of a resistor 144 and a resistor 146 connected in series between the voltage VREG and the ground VSS.
The emitter of the PNP transistor 138 is connected to the output of the constant current circuit 134, and the collector of the PNP transistor 138 is connected to the collector of the NPN transistor 142.

また、ＰＮＰトランジスタ１３８のコレクタ電位が電源電圧検知回路１８０の出力となる。
ＰＮＰトランジスタ１３８のベースは電源電圧ＶＣＣと接地ＶＳＳ間に直列接続された抵抗１４８、１５０の接続点（以下Ｂ点とする）に接続されている。なお、ＰＮＰトランジスタ１３６とＰＮＰトランジスタ１３８は、Ａ点の電圧（『第２電圧』）とＢ点の電圧（『第１電圧』）の大小に応じて動作する差動回路を構成している。 Further, the collector potential of the PNP transistor 138 becomes the output of the power supply voltage detection circuit 180.
The base of the PNP transistor 138 is connected to a connection point (hereinafter referred to as point B) of resistors 148 and 150 connected in series between the power supply voltage VCC and the ground VSS. The PNP transistor 136 and the PNP transistor 138 constitute a differential circuit that operates according to the magnitude of the voltage at the point A (“second voltage”) and the voltage at the point B (“first voltage”).

ＮＰＮトランジスタ１４０とＮＰＮトランジスタ１４２のエミッタはともに接地ＶＳＳされ、ＮＰＮトランジスタ１４０のベースはＮＰＮトランジスタ１４０のコレクタに接続されるとともに、ＮＰＮトランジスタ１４２のベースに接続されている。従ってＮＰＮトランジスタ１４０とＮＰＮトランジスタ１４２は電流ミラー回路（『出力回路』）を構成している。なお、ＮＰＮトランジスタ４０８とＮＰＮトランジスタ４１０のトランジスタのサイズ比は等しいこととする。 The emitters of NPN transistor 140 and NPN transistor 142 are both grounded VSS, and the base of NPN transistor 140 is connected to the collector of NPN transistor 140 and to the base of NPN transistor 142. Therefore, the NPN transistor 140 and the NPN transistor 142 constitute a current mirror circuit (“output circuit”). Note that the size ratio of the NPN transistor 408 and the NPN transistor 410 is equal.

以上の保護回路１００の構成において、Ａ点の電圧がＢ点の電圧より低い場合には、ＰＮＰトランジスタ１３６がオンとなり、ＰＮＰトランジスタ１３８がオフとなる。そして電流ミラー回路を構成するＮＰＮトランジスタ１４０とＮＰＮトランジスタ１４２がオンし、ＰＮＰトランジスタ１３６のコレクタ電流と等倍のコレクタ電流を流そうとする。従って、電源電圧検知回路１８０の出力は「Ｌ」となる。 In the configuration of the protection circuit 100 described above, when the voltage at the point A is lower than the voltage at the point B, the PNP transistor 136 is turned on and the PNP transistor 138 is turned off. Then, the NPN transistor 140 and the NPN transistor 142 constituting the current mirror circuit are turned on, and a collector current equal to the collector current of the PNP transistor 136 is supplied. Therefore, the output of the power supply voltage detection circuit 180 is “L”.

一方、Ａ点の電圧がＢ点の電圧より高い場合には、ＰＮＰトランジスタ１３６がオフとなり、ＰＮＰトランジスタ１３８がオンとなる。そして電流ミラー回路を構成するＮＰＮトランジスタ１４０とＮＰＮトランジスタ１４２がオフする。よって、定電流Ｉ５がＰＮＰトランジスタ１３８のコレクタ電流として流れるため、電源電圧検知回路１８０の出力は「Ｈ」となる。 On the other hand, when the voltage at the point A is higher than the voltage at the point B, the PNP transistor 136 is turned off and the PNP transistor 138 is turned on. Then, the NPN transistor 140 and the NPN transistor 142 constituting the current mirror circuit are turned off. Therefore, since the constant current I5 flows as the collector current of the PNP transistor 138, the output of the power supply voltage detection circuit 180 becomes “H”.

従って、例えば電圧ＶＲＥＧを１．２ボルト、抵抗１４４と抵抗１４６の抵抗値の比を１：１、抵抗１４８と抵抗１５０の抵抗値の比を９：１とすると、電源電圧検知回路１８０の出力は、電源電圧ＶＣＣとして６ボルトより高い電圧を使用する場合に「Ｌ」となり、電源電圧ＶＣＣとして６ボルトより低い電圧を使用する場合に「Ｈ」となる。 Therefore, for example, when the voltage VREG is 1.2 volts, the ratio of the resistance values of the resistors 144 and 146 is 1: 1, and the ratio of the resistance values of the resistors 148 and 150 is 9: 1, the output of the power supply voltage detection circuit 180 is output. Becomes “L” when a voltage higher than 6 volts is used as the power supply voltage VCC, and becomes “H” when a voltage lower than 6 volts is used as the power supply voltage VCC.

なお、電源電圧検知回路１８０の出力が「Ｈ」の場合、ＮＰＮトランジスタ１５４はオンし、定電流回路１５２で発生する定電流Ｉ６をコレクタ電流として流す。よってＮＰＮトランジスタ１５６は、ベースに電流が供給されなくなるのでオフとなる。 When the output of the power supply voltage detection circuit 180 is “H”, the NPN transistor 154 is turned on, and the constant current I6 generated in the constant current circuit 152 is caused to flow as a collector current. Therefore, the NPN transistor 156 is turned off because no current is supplied to the base.

一方、電源電圧検知回路１８０の出力が「Ｌ」の場合、ＮＰＮトランジスタ１５４はオフとなり、定電流回路１５２で発生する定電流Ｉ６はＮＰＮトランジスタ１５６のベースに供給される。よってＮＰＮトランジスタ１５６はオンする。 On the other hand, when the output of the power supply voltage detection circuit 180 is “L”, the NPN transistor 154 is turned off, and the constant current I 6 generated in the constant current circuit 152 is supplied to the base of the NPN transistor 156. Therefore, the NPN transistor 156 is turned on.

また、Ｃ点の電圧がＤ点より低い場合、ＰＮＰトランジスタ１０４がオンとなり、ＰＮＰトランジスタ１０６がオフとなる。よって、電流ミラー回路を構成するＮＰＮトランジスタ１０８とＮＰＮトランジスタ１１０がオフし、ＮＰＮトランジスタ１６０がオンする。定電流回路１５８で発生する定電流Ｉ７はＮＰＮトランジスタ１６０のコレクタに供給されるので、ＮＰＮトランジスタ１２６、ＮＰＮトランジスタ１６６、およびＮＰＮトランジスタ１７４はオフとなる。ＮＰＮトランジスタ１７４がオフとなることでＮＰＮトランジスタ１７６のベースに定電流回路１７２で発生する定電流Ｉ８が供給され、ＮＰＮトランジスタ１７６はオンする。 When the voltage at the point C is lower than the point D, the PNP transistor 104 is turned on and the PNP transistor 106 is turned off. Therefore, the NPN transistor 108 and the NPN transistor 110 constituting the current mirror circuit are turned off, and the NPN transistor 160 is turned on. Since the constant current I7 generated in the constant current circuit 158 is supplied to the collector of the NPN transistor 160, the NPN transistor 126, the NPN transistor 166, and the NPN transistor 174 are turned off. When the NPN transistor 174 is turned off, the constant current I8 generated by the constant current circuit 172 is supplied to the base of the NPN transistor 176, and the NPN transistor 176 is turned on.

一方、Ｃ点の電圧がＤ点よりも高い場合、ＰＮＰトランジスタ１０４がオフとなり、ＰＮＰトランジスタ１０６がオンとなる。よって、電流ミラー回路を構成するＮＰＮトランジスタ１０８とＮＰＮトランジスタ１１０がオンし、ＰＮＰトランジスタ１０６のコレクタ電流と等倍の電流を流そうとする。そのため、ＮＰＮトランジスタ１６０のベースに電流が供給されなくなり、ＮＰＮトランジスタ１６０はオフとなる。ＮＰＮトランジスタ１６０がオフとなることによって、定電流Ｉ７はＮＰＮトランジスタ１２６、ＮＰＮトランジスタ１６６、およびＮＰＮトランジスタ１７４のベースに、それぞれ抵抗１６２、１６４、１７０を介して、供給される。従って、ＮＰＮトランジスタ１２６、ＮＰＮトランジスタ１６６、およびＮＰＮトランジスタ１７４はオンする。ＮＰＮトランジスタ１７４がオンすることによって定電流Ｉ８をコレクタ電流として流すので、ＮＰＮトランジスタ１７６はベースに電流が供給されなくなりオフとなる。 On the other hand, when the voltage at the point C is higher than the point D, the PNP transistor 104 is turned off and the PNP transistor 106 is turned on. Therefore, the NPN transistor 108 and the NPN transistor 110 constituting the current mirror circuit are turned on, and an attempt is made to flow a current equal to the collector current of the PNP transistor 106. Therefore, no current is supplied to the base of the NPN transistor 160, and the NPN transistor 160 is turned off. When the NPN transistor 160 is turned off, the constant current I7 is supplied to the bases of the NPN transistor 126, the NPN transistor 166, and the NPN transistor 174 via the resistors 162, 164, and 170, respectively. Accordingly, the NPN transistor 126, the NPN transistor 166, and the NPN transistor 174 are turned on. Since the constant current I8 flows as the collector current when the NPN transistor 174 is turned on, the current is not supplied to the base and the NPN transistor 176 is turned off.

なお、定電流回路１１８、および定電流回路１２２は充放電回路を構成し、定電流回路１２８、ＮＰＮトランジスタ１３０およびＮＰＮトランジスタ１３２は放電制御回路を構成している。また、定電流回路１０２、ＰＮＰトランジスタ１０４、１０６、ＮＰＮトランジスタ１０８、１１０は、第２比較回路を構成し、定電流回路１７２、ＮＰＮトランジスタ１７４、１７６は充電期間設定回路を構成している。 The constant current circuit 118 and the constant current circuit 122 constitute a charge / discharge circuit, and the constant current circuit 128, the NPN transistor 130, and the NPN transistor 132 constitute a discharge control circuit. The constant current circuit 102, the PNP transistors 104 and 106, and the NPN transistors 108 and 110 constitute a second comparison circuit, and the constant current circuit 172 and the NPN transistors 174 and 176 constitute a charging period setting circuit.

＝＝＝保護回路の動作＝＝＝
次に図１および図３を用いて保護回路１００の動作について説明する。図３は本発明の保護回路の動作を説明するための波形図である。なお、図３（ａ）は電源電圧ＶＣＣとして高い電圧を使用する場合を示す波形図であり、図３（ｂ）は電源電圧ＶＣＣとして低い電圧を使用する場合を示す波形図である。 === Operation of Protection Circuit ===
Next, the operation of the protection circuit 100 will be described with reference to FIGS. FIG. 3 is a waveform diagram for explaining the operation of the protection circuit of the present invention. FIG. 3A is a waveform diagram showing a case where a high voltage is used as the power supply voltage VCC, and FIG. 3B is a waveform diagram showing a case where a low voltage is used as the power supply voltage VCC.

≪モータが通常に駆動している場合≫
Ｄ点の電圧（『比較電圧』）は、電圧ＶＣＣに依存しない電圧ＶＲＥＧを分圧して得られる電圧であり、モータが通常に駆動している時のＣ点の電圧より高い、拘束保護の動作電圧（図３に示すＤ１）が設定されている。よって、モータが通常に駆動している場合にはＰＮＰトランジスタ１０４、ＮＰＮトランジスタ１６０およびＮＰＮトランジスタ１７６はオンとなり、ＰＮＰトランジスタ１０６、ＮＰＮトランジスタ１０８、ＮＰＮトランジスタ１１０、ＮＰＮトランジスタ１２６、ＮＰＮトランジスタ１６６およびＮＰＮトランジスタ１７４はオフとなっている。また、ＮＰＮトランジスタ１７６がオンすることによって、定電流回路１２８で発生する定電流Ｉ４はＮＰＮトランジスタ１７６のコレクタに供給される。よって電源電圧検知回路１８０の出力に関係なく、電流ミラー回路を構成するＮＰＮトランジスタ１３０、１３２はオフとなる。 ≪When the motor is driving normally≫
The voltage at point D ("comparison voltage") is a voltage obtained by dividing the voltage VREG that does not depend on the voltage VCC, and is higher than the voltage at point C when the motor is normally driven. A voltage (D1 shown in FIG. 3) is set. Therefore, when the motor is normally driven, the PNP transistor 104, the NPN transistor 160, and the NPN transistor 176 are turned on, and the PNP transistor 106, the NPN transistor 108, the NPN transistor 110, the NPN transistor 126, the NPN transistor 166, and the NPN transistor 174 is off. Further, when the NPN transistor 176 is turned on, the constant current I4 generated in the constant current circuit 128 is supplied to the collector of the NPN transistor 176. Therefore, regardless of the output of the power supply voltage detection circuit 180, the NPN transistors 130 and 132 constituting the current mirror circuit are turned off.

また、モータが通常に駆動している場合、ＦＧ信号はモータの回転周期に比例して「Ｈ」と「Ｌ」を繰り返す矩形波となる。そして、ＮＰＮトランジスタ１１６は、ＦＧ信号の「Ｌ」の期間にオフし、「Ｈ」の期間にオンする。
ＦＧ信号が「Ｌ」、すなわちＮＰＮトランジスタ１１６がオフの期間には、定電流回路１１８で発生する定電流Ｉ２は定電流回路１２２で発生する定電流Ｉ３より大きいので、定電流２と定電流３の差分の電流（『第１の定電流』）でコンデンサ１２４を充電する。よって、Ｃ点の電圧は上昇する。
ＦＧ信号が「Ｈ」、すなわちＮＰＮトランジスタ１１６がオンの期間には、（定電流Ｉ３＋ＮＰＮトランジスタ１１６のコレクタ電流）と定電流Ｉ２の差分の電流によってコンデンサ１２４の充電電圧を放電する。よって、Ｃ点の電圧は低下する。
このように、モータが通常に駆動している場合には、Ｃ点の電圧はＦＧ信号の「Ｈ」と「Ｌ」の期間に応じて、Ｄ１（『上限電圧』）より小さい値において上昇と低下を繰り返している。 When the motor is driven normally, the FG signal is a rectangular wave that repeats “H” and “L” in proportion to the rotation period of the motor. The NPN transistor 116 is turned off during the “L” period of the FG signal and turned on during the “H” period.
Since the constant current I2 generated by the constant current circuit 118 is larger than the constant current I3 generated by the constant current circuit 122 during the period when the FG signal is “L”, that is, the NPN transistor 116 is OFF, the constant current 2 and the constant current 3 The capacitor 124 is charged with the difference current ("first constant current"). Therefore, the voltage at point C rises.
When the FG signal is “H”, that is, when the NPN transistor 116 is on, the charging voltage of the capacitor 124 is discharged by a difference current between (the constant current I3 + the collector current of the NPN transistor 116) and the constant current I2. Therefore, the voltage at point C decreases.
Thus, when the motor is normally driven, the voltage at the point C rises at a value smaller than D1 (“upper limit voltage”) according to the period of “H” and “L” of the FG signal. Repeated decline.

≪モータが拘束された場合≫
（電源電圧ＶＣＣに高い電圧を使用する場合）
電源電圧ＶＣＣに、例えば６ボルトより高い電圧を使用する場合、Ａ点＜Ｂ点なので電源電圧検知回路１８０の出力が「Ｌ」、ＮＰＮトランジスタ１５４はオフ、ＮＰＮトランジスタ１５６はオンとなっている。また、ＮＰＮトランジスタ１５６がオンすることで、ＮＰＮトランジスタ１７６のオン、オフに関係なく、電流ミラー回路を構成するＮＰＮトランジスタ１３０、１３２はオフとなる。 ≪When motor is restrained≫
(When high voltage is used for power supply voltage VCC)
For example, when a voltage higher than 6 volts is used as the power supply voltage VCC, the output of the power supply voltage detection circuit 180 is “L” because the point A <B, the NPN transistor 154 is off, and the NPN transistor 156 is on. Further, when the NPN transistor 156 is turned on, the NPN transistors 130 and 132 constituting the current mirror circuit are turned off regardless of whether the NPN transistor 176 is turned on or off.

モータが拘束されＦＧ信号が「Ｌ」に固定となると、ＮＰＮトランジスタ１１６はオフとなる。そのため、コンデンサ１２４には定電流Ｉ２と定電流Ｉ３の差分の電流によって充電が続けられ、Ｃ点の電圧は上昇する。
やがて、Ｃ点の電圧がＤ１より高くなる。すると、ＰＮＰトランジスタ１０４、ＮＰＮトランジスタ１６０およびＮＰＮトランジスタ１７６はオフとなり、ＰＮＰトランジスタ１０６、ＮＰＮトランジスタ１０８、ＮＰＮトランジスタ１１０、ＮＰＮトランジスタ１２６、ＮＰＮトランジスタ１６６およびＮＰＮトランジスタ１７４はオンとなる。 When the motor is restrained and the FG signal is fixed to “L”, the NPN transistor 116 is turned off. For this reason, the capacitor 124 is continuously charged by the difference between the constant current I2 and the constant current I3, and the voltage at the point C rises.
Eventually, the voltage at point C becomes higher than D1. Then, the PNP transistor 104, the NPN transistor 160, and the NPN transistor 176 are turned off, and the PNP transistor 106, the NPN transistor 108, the NPN transistor 110, the NPN transistor 126, the NPN transistor 166, and the NPN transistor 174 are turned on.

ＮＰＮトランジスタ１６６がオンすることによってＤ点の電圧は、抵抗１１２の抵抗値と、抵抗１１４および抵抗１６８を並列接続した抵抗値とによって電圧ＶＲＥＧを分圧した電圧（以下Ｄ２とする）になる。なお、Ｄ２（『下限電圧』）はＤ１より低い電圧である。
また、ＮＰＮトランジスタ１２６がオンすることによって、定電流Ｉ２がＮＰＮトランジスタ１２６のコレクタ電流として流れるので、コンデンサ１２４は定電流Ｉ３によって放電されることになる。よってＥ点の電圧は、図３（ａ）のＴ２期間に示すように定電流Ｉ３によって徐々に低下する。
つまり、Ｃ点の電圧がＤ１より高くなることによって、充電から放電への切り替えが行われるのと共に、Ｄ点の電圧はＤ１より低いＤ２に変更される。そしてＣ点の電圧がＤ２に達するまでの期間（Ｔ２期間）において、定電流Ｉ３でコンデンサ１２４を徐々に放電する。 When the NPN transistor 166 is turned on, the voltage at the point D becomes a voltage (hereinafter referred to as D2) obtained by dividing the voltage VREG by the resistance value of the resistor 112 and the resistance value obtained by connecting the resistor 114 and the resistor 168 in parallel. Note that D2 ("lower limit voltage") is a voltage lower than D1.
In addition, since the constant current I2 flows as the collector current of the NPN transistor 126 when the NPN transistor 126 is turned on, the capacitor 124 is discharged by the constant current I3. Therefore, the voltage at the point E gradually decreases with the constant current I3 as shown in the period T2 in FIG.
That is, when the voltage at point C becomes higher than D1, switching from charging to discharging is performed, and the voltage at point D is changed to D2 lower than D1. In the period until the voltage at the point C reaches D2 (period T2), the capacitor 124 is gradually discharged with the constant current I3.

やがて、Ｃ点の電圧がＤ２より低くなる。すると、ＰＮＰトランジスタ１０４、ＮＰＮトランジスタ１６０およびＮＰＮトランジスタ１７６はオンとなり、ＰＮＰトランジスタ１０６、ＮＰＮトランジスタ１０８、ＮＰＮトランジスタ１１０、ＮＰＮトランジスタ１２６、ＮＰＮトランジスタ１６６およびＮＰＮトランジスタ１７４はオフとなる。
ＮＰＮトランジスタ１６６がオフすることによってＤ点の電圧はＤ２からＤ１になる。 Eventually, the voltage at point C becomes lower than D2. Then, the PNP transistor 104, the NPN transistor 160, and the NPN transistor 176 are turned on, and the PNP transistor 106, the NPN transistor 108, the NPN transistor 110, the NPN transistor 126, the NPN transistor 166, and the NPN transistor 174 are turned off.
When the NPN transistor 166 is turned off, the voltage at the point D changes from D2 to D1.

また、ＮＰＮトランジスタ１２６がオフすることによって、コンデンサ１２４は定電流Ｉ２と定電流Ｉ３の差分の電流で充電される。よってＣ点の電圧は、図３（ａ）のＴ１期間に示すように定電流（Ｉ２−Ｉ３）によって上昇する。
つまり、Ｃ点の電圧がＤ２より低くなることによって、放電から充電への切り替えが行われるのと共に、Ｄ点の電圧はＤ２からＤ１に変更される。そしてＣ点の電圧がＤ１に達するまでの期間（Ｔ１期間）において、定電流Ｉ２とＩ３の差分の電流でコンデンサ１２４を充電する。 Further, when the NPN transistor 126 is turned off, the capacitor 124 is charged with a current difference between the constant current I2 and the constant current I3. Therefore, the voltage at the point C rises by the constant current (I2-I3) as shown in the period T1 in FIG.
That is, when the voltage at point C becomes lower than D2, switching from discharging to charging is performed, and the voltage at point D is changed from D2 to D1. Then, during the period until the voltage at point C reaches D1 (period T1), the capacitor 124 is charged with a current difference between the constant currents I2 and I3.

（電源電圧ＶＣＣに低い電圧を使用する場合）
電源電圧ＶＣＣに、例えば６ボルトより低い電圧を使用する場合、Ａ点＞Ｂ点なので電源電圧検知回路１８０の出力が「Ｈ」、ＮＰＮトランジスタ１５４はオン、ＮＰＮトランジスタ１５６はオフとなっている。
モータが拘束されＦＧ信号が「Ｌ」に固定となると、ＮＰＮトランジスタ１１６はオフとなる。そのため、コンデンサ１２４には定電流Ｉ２と定電流Ｉ３の差分の電流によって充電が続けられ、Ｃ点の電圧は上昇する。 (When using a low voltage for the power supply voltage VCC)
For example, when a voltage lower than 6 volts is used as the power supply voltage VCC, since the point A> the point B, the output of the power supply voltage detection circuit 180 is “H”, the NPN transistor 154 is on, and the NPN transistor 156 is off.
When the motor is restrained and the FG signal is fixed to “L”, the NPN transistor 116 is turned off. For this reason, the capacitor 124 is continuously charged by the difference between the constant current I2 and the constant current I3, and the voltage at the point C rises.

やがて、Ｃ点の電圧がＤ１より高くなる。すると、ＰＮＰトランジスタ１０４、ＮＰＮトランジスタ１６０およびＮＰＮトランジスタ１７６はオフとなり、ＰＮＰトランジスタ１０６、ＮＰＮトランジスタ１０８、ＮＰＮトランジスタ１１０、ＮＰＮトランジスタ１２６、ＮＰＮトランジスタ１６６およびＮＰＮトランジスタ１７４はオンとなる。
ＮＰＮトランジスタ１６６がオンすることによってＤ点の電圧は、Ｄ１からＤ２になる。 Eventually, the voltage at point C becomes higher than D1. Then, the PNP transistor 104, the NPN transistor 160, and the NPN transistor 176 are turned off, and the PNP transistor 106, the NPN transistor 108, the NPN transistor 110, the NPN transistor 126, the NPN transistor 166, and the NPN transistor 174 are turned on.
When the NPN transistor 166 is turned on, the voltage at the point D changes from D1 to D2.

また、ＮＰＮトランジスタ１２６がオンすることによって、定電流Ｉ２がＮＰＮトランジスタ１２６のコレクタ電流として流れる。
そして、ＮＰＮトランジスタ１７６がオフすることによって、電流ミラー回路を構成するＮＰＮトランジスタ１３０、１３２がオンし、ＮＰＮトランジスタ１３２は定電流Ｉ４と等倍の電流をコレクタ電流（『第３の定電流』）として流そうとする。
よってＥ点の電圧は、図３（ｂ）のＴ３期間に示すように定電流（Ｉ３＋Ｉ４）によって低下する。
つまり、Ｃ点の電圧がＤ１より高くなることによって、充電から放電への切り替えが行われるのと共に、Ｄ点の電圧はＤ１からＤ２に変更される。そしてＣ点の電圧がＤ２に達するまでの期間（Ｔ３期間）において、定電流（Ｉ３＋Ｉ４）でコンデンサ１２４を放電する。 Further, when the NPN transistor 126 is turned on, the constant current I2 flows as the collector current of the NPN transistor 126.
When the NPN transistor 176 is turned off, the NPN transistors 130 and 132 constituting the current mirror circuit are turned on, and the NPN transistor 132 generates a current equal to the constant current I4 as a collector current ("third constant current"). Try to flow as.
Therefore, the voltage at the point E is lowered by the constant current (I3 + I4) as shown in the period T3 in FIG.
That is, when the voltage at point C becomes higher than D1, switching from charging to discharging is performed, and the voltage at point D is changed from D1 to D2. The capacitor 124 is discharged with a constant current (I3 + I4) during a period until the voltage at the point C reaches D2 (period T3).

また、ＮＰＮトランジスタ１７６がオンすることによって、電流ミラー回路を構成するＮＰＮトランジスタ１３０、１３２はともにオフとなる。
そして、ＮＰＮトランジスタ１２６がオフすることによって、コンデンサ１２４は定電流Ｉ２とＩ３の差分の電流で充電される。よってＥ点の電圧は、定電流（Ｉ２−Ｉ３）によって上昇する。 Further, when the NPN transistor 176 is turned on, both the NPN transistors 130 and 132 constituting the current mirror circuit are turned off.
When the NPN transistor 126 is turned off, the capacitor 124 is charged with a current difference between the constant currents I2 and I3. Therefore, the voltage at point E rises due to the constant current (I2-I3).

つまり、Ｃ点の電圧がＤ２より低くなることによって、放電から充電への切り替えが行われるのと共に、Ｄ点の電圧はＤ２からＤ１に変更される。そしてＣ点の電圧がＤ１に達するまでの期間において、定電流Ｉ２とＩ３の差分の電流でコンデンサ１２４を充電する。なお、定電流Ｉ２とＩ３の差分の電流でコンデンサ１２４を充電するので、図３（ｂ）において充電を行う期間は図３（ａ）のＴ１期間と等しくなる。
以後同様にコンデンサ１２４の充電と放電を繰り返す。これにより、駆動コイルを通電／非通電とする期間が一定間隔で切り替わる。 That is, when the voltage at point C becomes lower than D2, switching from discharging to charging is performed, and the voltage at point D is changed from D2 to D1. In the period until the voltage at the point C reaches D1, the capacitor 124 is charged with a current that is the difference between the constant currents I2 and I3. Since the capacitor 124 is charged with a difference current between the constant currents I2 and I3, the charging period in FIG. 3B is equal to the T1 period in FIG.
Thereafter, the charging and discharging of the capacitor 124 are repeated in the same manner. As a result, the period during which the drive coil is energized / de-energized switches at regular intervals.

なお、ＮＰＮトランジスタ１２６のベース電位が保護回路の出力となり、Ｃ点の電圧がＤ１より高くなった時にモータの拘束を示す「Ｈ」が出力される。そして、出力が「Ｈ」すなわちＮＰＮトランジスタ１２６がオンしてコンデンサ１２４を放電している期間には駆動コイル２１６を非通電とし、出力が「Ｌ」すなわちＮＰＮトランジスタ１２６がオフしてコンデンサ１２４を充電している期間には駆動コイル２１６を通電する。モータの拘束が解除されると、ＦＧ信号が正常な矩形波になり、ＮＰＮトランジスタ１１６が一定周期でオンするので、Ｃ点の電圧はＤ１を越えなくなる。従って保護回路の出力は「Ｌ」となり通常のモータ駆動となる。 Note that the base potential of the NPN transistor 126 becomes the output of the protection circuit, and when the voltage at the point C becomes higher than D1, “H” indicating motor restraint is output. The drive coil 216 is deenergized while the output is “H”, that is, the NPN transistor 126 is on and the capacitor 124 is discharged, and the output is “L”, that is, the NPN transistor 126 is off and the capacitor 124 is charged. The drive coil 216 is energized during this period. When the restraint of the motor is released, the FG signal becomes a normal rectangular wave and the NPN transistor 116 is turned on at a constant period, so that the voltage at the point C does not exceed D1. Therefore, the output of the protection circuit becomes “L”, and normal motor driving is performed.

このように、本発明の保護回路は、モータの拘束時にＤ１とＤ２の電圧範囲内において、電源電圧ＶＣＣに高い電圧を使用する場合には、定電流Ｉ３でコンデンサ１２４を放電し、定電流（Ｉ２−Ｉ３）でコンデンサ１２４を充電する。一方、電源電圧ＶＣＣに低い電圧を使用する場合には、定電流（Ｉ３＋Ｉ４）でコンデンサ１２４を放電し、定電流（Ｉ２−Ｉ３）でコンデンサ１２４を充電する。
よって、充電期間を変更することなく放電期間のみを、電源電圧ＶＣＣの大きさに応じて、可変とすることができる。 As described above, the protection circuit of the present invention discharges the capacitor 124 with the constant current I3 when the high voltage is used for the power supply voltage VCC within the voltage range of D1 and D2 when the motor is restrained. The capacitor 124 is charged with I2-I3). On the other hand, when a low voltage is used for the power supply voltage VCC, the capacitor 124 is discharged with a constant current (I3 + I4), and the capacitor 124 is charged with a constant current (I2-I3).
Therefore, only the discharge period can be made variable according to the magnitude of the power supply voltage VCC without changing the charge period.

また、図１の一点鎖線で囲まれた、電源電圧検知回路１８０と、定電流回路１５０、ＮＰＮトランジスタ１５４、ＮＰＮトランジスタ１５６、定電流回路１２８、および電流ミラー回路を構成するＮＰＮトランジスタ１３０、１３２とを、コンデンサ１２４に対して並列接続となるように、Ｃ点と定電流回路１２２間に複数個接続してもよい。なお、複数の電源電圧検知回路１８０は、例えば抵抗１４４、１４６、１４８、１５０の抵抗値を変更することによってＡ点とＢ点の大小関係が異なるものとする。 Further, the power supply voltage detection circuit 180, the constant current circuit 150, the NPN transistor 154, the NPN transistor 156, the constant current circuit 128, and the NPN transistors 130 and 132 constituting the current mirror circuit, which are surrounded by the one-dot chain line in FIG. May be connected between the point C and the constant current circuit 122 so as to be connected in parallel to the capacitor 124. Note that the plurality of power supply voltage detection circuits 180 have different magnitude relationships between the points A and B by changing the resistance values of the resistors 144, 146, 148, and 150, for example.

すると、電流ミラー回路を構成する複数のＮＰＮトランジスタ１３０、１３２が、電源電圧ＶＣＣの大きさに応じて選択的に動作することになる。そして、コンデンサ１２４を放電する定電流（Ｉ３＋Ｉ４）のうちの定電流Ｉ４は、選択的に動作した電流ミラー回路のＮＰＮトランジスタ１３２に流れるコレクタ電流の加算値となる。 Then, the plurality of NPN transistors 130 and 132 constituting the current mirror circuit selectively operate according to the magnitude of the power supply voltage VCC. The constant current I4 of the constant current (I3 + I4) that discharges the capacitor 124 is an added value of the collector current flowing through the NPN transistor 132 of the current mirror circuit that is selectively operated.

このように、図１の一点鎖線で囲まれた部分を複数設けることによって、電源電圧ＶＣＣの大きさに応じて、充電期間と放電期間の比を多段階に変更することができる。また、その数を増やすことによって、電源電圧ＶＣＣの大きさに応じて、ほぼ線形的に充電期間と放電期間の比を変更することも可能となる。 As described above, by providing a plurality of portions surrounded by the one-dot chain line in FIG. 1, the ratio of the charging period to the discharging period can be changed in multiple stages according to the magnitude of the power supply voltage VCC. Further, by increasing the number, the ratio of the charging period to the discharging period can be changed almost linearly according to the magnitude of the power supply voltage VCC.

以上、説明したように、本発明の保護回路１００は、電源電圧ＶＣＣの大きさに応じて駆動コイル２１６を導通／非導通とする期間の比を変更することができる。そのため、電源電圧ＶＣＣとして熱破壊の恐れの少ない低い電圧を使用した時には非導通の時間を短くできるので製品検査等の時間を短縮することができる。 As described above, the protection circuit 100 of the present invention can change the ratio of the period during which the drive coil 216 is turned on / off according to the magnitude of the power supply voltage VCC. Therefore, when a low voltage with little risk of thermal destruction is used as the power supply voltage VCC, the non-conduction time can be shortened, so that the time for product inspection or the like can be shortened.

また、図１の一点鎖線で囲まれた部分を複数個Ｃ点に接続することによって、コンデンサ１２４の放電量を電源電圧ＶＣＣの大きさに応じて多段階に可変とすることができる。よって駆動コイルを導通／非導通とする期間の比を電源電圧に応じて多段階に設定することができる。 1 is connected to a plurality of points C, the discharge amount of the capacitor 124 can be made variable in multiple stages according to the magnitude of the power supply voltage VCC. Therefore, the ratio of the period during which the drive coil is turned on / off can be set in multiple stages according to the power supply voltage.

さらに、電源電圧ＶＣＣを分圧したＢ点の電圧が、電圧ＶＲＥＧを分圧したＡ点の電圧より高い場合には、コンデンサ１２４を定電流Ｉ３で放電し、Ｂ点の電圧がＡ点の電圧より低い場合には、コンデンサ１２４を定電流（Ｉ３＋Ｉ４）で放電する。このように、Ｂ点の電圧とＡ点の電圧との大小に応じて、放電時間を切り替えることができる。 Further, when the voltage at the point B obtained by dividing the power supply voltage VCC is higher than the voltage at the point A obtained by dividing the voltage VREG, the capacitor 124 is discharged with a constant current I3, and the voltage at the point B becomes the voltage at the point A. If it is lower, the capacitor 124 is discharged with a constant current (I3 + I4). Thus, the discharge time can be switched according to the magnitude of the voltage at point B and the voltage at point A.

定電流回路１１８は、コンデンサ１２４と直列に接続され、定電流回路１２２はコンデンサ１２４と並列に接続されているので、コンデンサ１２４を充電時には、定電流Ｉ２と定電流Ｉ３の差分の電流で充電することができ、放電時にはＮＰＮトランジスタ１２６をオンさせて定電流Ｉ２をＮＰＮトランジスタ１２６のコレクタ電流として流すことで放電を行うことができる。 The constant current circuit 118 is connected in series with the capacitor 124, and the constant current circuit 122 is connected in parallel with the capacitor 124. Therefore, when charging the capacitor 124, it is charged with a difference current between the constant current I2 and the constant current I3. At the time of discharging, the NPN transistor 126 is turned on, and the constant current I2 is allowed to flow as the collector current of the NPN transistor 126, whereby discharging can be performed.

また、ＮＰＮトランジスタ１３０、１３２によって構成される電流ミラー回路が、電源電圧ＶＣＣの大きさに応じて動作するか否かによってコンデンサ１２４を放電する電流量を変更することができる。 Further, the amount of current that discharges the capacitor 124 can be changed depending on whether or not the current mirror circuit constituted by the NPN transistors 130 and 132 operates in accordance with the magnitude of the power supply voltage VCC.

さらに、Ｃ点の電圧がＤ１より高くなるとＤ点の電圧をＤ２に変更して充電から放電に切り替え、逆にＣ点の電圧がＤ２より低くなると、Ｄ点の電圧をＤ１に変更して、放電から充電に切り替える。こうすることで、Ｄ１とＤ２の電圧振幅間で充電と放電を交互に行うことができる。また、充電は常に定電流（Ｉ２−Ｉ３）で行うので、放電期間の長さの切り替えにかかわらず、充電期間を一定とすることができる。 Further, when the voltage at point C becomes higher than D1, the voltage at point D is changed to D2 to switch from charging to discharging. Conversely, when the voltage at point C becomes lower than D2, the voltage at point D is changed to D1, Switch from discharging to charging. By doing so, charging and discharging can be performed alternately between the voltage amplitudes of D1 and D2. In addition, since charging is always performed with a constant current (I2-I3), the charging period can be made constant regardless of switching of the length of the discharging period.

また、バンドギャップ型基準電圧回路で発生する基準電圧ＶＲＥＧを適用することによって、温度変化の影響を受けない一定の電圧を得ることができる。 In addition, by applying the reference voltage VREG generated in the band gap type reference voltage circuit, a constant voltage that is not affected by temperature change can be obtained.

以上、本実施の形態について、その実施の形態に基づき具体的に説明したが、これに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。 As described above, the present embodiment has been specifically described based on the embodiment. However, the present embodiment is not limited to this, and various modifications can be made without departing from the scope of the present embodiment.

本発明の実施形態にかかる保護回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the protection circuit concerning embodiment of this invention. 本発明の保護回路を含むシステム構成を示すブロック図である。It is a block diagram which shows the system configuration | structure containing the protection circuit of this invention. 本発明の保護回路の動作を説明するための波形図である。It is a wave form diagram for demonstrating operation | movement of the protection circuit of this invention. 従来の保護回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional protection circuit. 従来の保護回路の動作を説明するための波形図である。It is a wave form diagram for demonstrating operation | movement of the conventional protection circuit.

Explanation of symbols

１００保護回路
１０２、１１８、１２２、１２８、１３４、１５２、１５８、１７２定電流回路
１０４、１０６、１３６、１３８ＰＮＰトランジスタ
１０８、１１０、１１６、１２６、１３０、１３２、１４０、１４２、１５４、１５６、１６０、１６６、１７４、１７６ＮＰＮトランジスタ
１２０ダイオード
１２４コンデンサ
１１２、１１４、１４４、１４６、１４８、１５０、１６２、１６４、１６８、１７０抵抗
１８０電源電圧検知回路 100 Protection circuit 102, 118, 122, 128, 134, 152, 158, 172 Constant current circuit 104, 106, 136, 138 PNP transistor 108, 110, 116, 126, 130, 132, 140, 142, 154, 156, 160, 166, 174, 176 NPN transistor 120 Diode 124 Capacitor 112, 114, 144, 146, 148, 150, 162, 164, 168, 170 Resistor 180 Power supply voltage detection circuit

Claims

A charge / discharge circuit for charging the capacitor with a first constant current at a predetermined voltage amplitude and discharging the capacitor with a second constant current smaller than the first constant current when the motor is restrained; In a motor protection circuit that energizes the drive coil of the motor during charging and de-energizes the drive coil during discharge of the capacitor,
A first comparison circuit for comparing the magnitude of the power supply voltage and the reference voltage;
Based on the output of the first comparison circuit indicating that the power supply voltage is higher than the reference voltage, the capacitor is discharged with the second constant current, and the power supply voltage is lower than the reference voltage. A discharge control circuit that discharges the capacitor with an addition current of the second constant current and the third constant current based on an output of the one comparison circuit;
The provided, if the power supply voltage is lower than the reference voltage, the power supply voltage electrostatic period discharge of the capacitor is less than greater than the reference voltage at the time of restraint,
A protection circuit characterized by that.

A plurality of the first comparison circuit and the discharge control circuit operating based on the output of the first comparison circuit are provided for a plurality of different reference voltages, respectively.
The plurality of discharge control circuits are:
Selectively operating based on the output of the first comparator circuit;
The third constant current is:
An additional value of each third constant current in the selectively operated discharge control circuit;
The protection circuit according to claim 1.

The first comparison circuit includes:
A first series resistor for dividing the power supply voltage;
A second series resistor for dividing a constant voltage independent of the change in the power supply voltage;
A differential circuit that operates in accordance with a magnitude of a first voltage appearing at a connection point of the first series resistor and a second voltage appearing at a connection point of the second series resistor;
A signal indicating that the power supply voltage is greater than the reference voltage is output based on an output of the differential circuit indicating that the first voltage is greater than the second voltage, and the first voltage is An output circuit for outputting a signal indicating that the power supply voltage is lower than the reference voltage based on an output of the differential circuit indicating that the voltage is lower than a second voltage;
With
The discharge control circuit includes:
Based on the output of the output circuit, the capacitor is discharged with the second constant current or an addition current of the second constant current and the third constant current.
The protection circuit according to claim 1, wherein:

The charge / discharge circuit is
A constant current circuit for charging connected in series to the capacitor;
A discharging constant current circuit connected in parallel to the capacitor;
With
The second constant current is
A current generated by the discharging constant current circuit;
The first constant current is:
A current difference between the current generated by the charging constant current circuit and the second constant current;
The protection circuit according to any one of claims 1 to 3.

The discharge control circuit includes:
A constant current circuit for discharge control;
A current mirror circuit that operates by being supplied with an output current of the discharge control constant current circuit and outputs the third constant current;
With
The current mirror circuit is turned off based on the output of the first comparison circuit indicating that the power supply voltage is greater than the reference voltage, thereby discharging the capacitor with the second constant current, and the power supply voltage is When the current mirror circuit is turned on based on the output of the first comparison circuit indicating that the voltage is smaller than a reference voltage, the capacitor is discharged with an addition current of the second constant current and the third constant current. ,
The protection circuit according to claim 1, wherein

A second comparison circuit that compares the charge voltage of the capacitor with a comparison voltage that is an upper limit voltage or a lower limit voltage of the predetermined voltage amplitude;
Based on the output of the second comparison circuit indicating that the charging voltage of the capacitor is larger than the comparison voltage, the comparison voltage is set to the lower limit voltage, and the charging voltage of the capacitor is smaller than the comparison voltage. A comparison voltage setting circuit for setting the comparison voltage to the upper limit voltage based on the output of the second comparison circuit indicating that there is
The capacitor is discharged based on the output of the second comparison circuit indicating that the charging voltage of the capacitor is higher than the comparison voltage, and the charging voltage of the capacitor is lower than the comparison voltage A charge / discharge switching circuit for charging the capacitor based on an output of the second comparison circuit;
A charging period setting circuit for stopping the operation of the discharge control circuit based on the output of the second comparison circuit indicating that the charging voltage of the capacitor is lower than the comparison voltage;
With
6. The protection circuit according to claim 1, wherein charging and discharging are alternately performed at the predetermined voltage amplitude.

The reference voltage is
The protection circuit according to claim 1, wherein the protection circuit is a voltage obtained by a band gap type reference voltage circuit.