JP3481482B2 - フェーズドアレイアンテナおよびその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロ波やミリ
波などの高周波信号の送受信に用いられ、各放射素子に
給電する位相を制御することによりビーム放射方向を電
気的に調整するフェーズドアレイアンテナおよびその製
造方法に関するものである。

【０００２】

【従来の技術】従来より、衛星追尾車載アンテナや衛星
搭載用アンテナとして、アレイ状に配置された多数の放
射素子からなるフェーズドアレイアンテナが提案されて
いる（例えば、電子情報通信学会技術報告ＡＰ９０−７
５や特開平１−２９０３０１号公報など参照）。この種
のフェーズドアレイアンテナは、各放射素子に給電する
位相を電子的に変えることによって、ビームの方向を任
意に変更する機能を有している。通常、各放射素子の給
電位相を変化させる手段として移相器が用いられる。

【０００３】この移相器としては、それぞれが固定的な
異なる移相量を有する複数の移相回路から構成されたデ
ィジタル移相器（以下、ディジタル移相器を単に移相器
という）が使用される。各移相回路は、各々１ビットの
ディジタルの制御信号によりオン／オフ制御され、それ
ぞれの移相回路が有する移相量を組み合わせることによ
り、移相器全体で０゜〜３６０゜の給電位相が得られ
る。

【０００４】特に、従来のフェーズドアレイアンテナで
は、各移相回路におけるスイッチング素子として、ＰＩ
Ｎダイオード、ＧａＡｓＦＥＴなどの半導体デバイス
や、これらを駆動するための駆動回路部品が多数使用さ
れている。そして、これらスイッチング素子に直流電流
または直流電圧を印加してオン／オフし、伝送路長、サ
セプタンス、反射係数などを変化させることにより、所
定の移相量を発生させる構成となっている。

【０００５】一方、近年は、低軌道衛星通信の分野など
において、インターネットの利用拡大さらにはマルチメ
ディア通信の普及などにより、高データレートでの通信
が要求されており、アンテナの高利得化が必要となって
いる。また、高データレートでの通信を実現するために
は伝送帯域幅の拡大が必要となり、さらには低周波数帯
における周波数資源の欠乏などから、Ｋａ帯（約２０Ｇ
Ｈｚ〜）以上の高周波数帯で適用できるアンテナを実現
する必要がある。

【０００６】具体的には、低軌道衛星追尾端末（地上
局）のアンテナとして、例えば、 周波数：３０ＧＨｚ、 アンテナ利得：３６ｄＢｉ、 ビーム走査範囲：正面方向よりビームチルト角 ５０゜ という技術性能の要求がある。これをフェーズドアレイ
アンテナで実現するためには、まず、 開口面積：約０．１３ｍ² （３６０ｍｍ×３６０ｍｍ） を必要とする。

【０００７】さらに、サイドローブを抑制するために
は、放射素子を約１／２波長（３０ＧＨｚで５ｍｍ前
後）間隔で配置してグレーティングローブの発生を回避
する必要がある。また、ビーム走査ステップを細かく
し、かつディジタル移相器量子化誤差にともなうサイド
ローブ劣化を低く抑えるためには、各移相器に使用され
る移相回路は４ビット（最小ビット移相器２２．５゜）
以上であることが望ましい。

【０００８】上記の条件を満たすフェーズドアレイアン
テナに用いられる合計の放射素子数および移相回路ビッ
ト数は、 移相回路素子数：７２×７２＝約５０００個、 移相回路ビット数：７２×７２×４＝約２００００ビッ
ト となる。

【０００９】

【発明が解決しようとする課題】ここで、このような高
利得で高周波数帯に適用可能なフェーズドアレイアンテ
ナを、前述した従来技術、例えば図１９に示す特開平１
−２９０３０１号公報記載のフェーズドアレイアンテナ
で実現しようとした場合、次のような問題点があった。
すなわち、このような従来のフェーズドアレイアンテナ
では、図１９に示すように１つのドライバ回路で各移相
器内の個々の移相回路を制御する構成となっているた
め、このドライバ回路とすべての移相回路とを個々に接
続する必要がある。

【００１０】したがって、その接続のための配線は、放
射素子数×移相回路ビット数の本数だけ必要となり、前
述した数値を適用すれば、放射素子７２個×７２個のア
レイ配置において、１列分（放射素子７２個分）の各移
相回路（４ビット）への配線数は、７２×４＝２８８本
となる。このような配線を同一平面上に形成した場合、
配線幅／配線間隔（Ｌ／Ｓ）＝５０／５０μｍとして
も、１列分（放射素子７２個分）の配線束の幅は０．１
ｍｍ×２８８＝２８．８ｍｍとなる。

【００１１】これに対して、前述したように、周波数３
０ＧＨｚに適用できるフェーズドアレイアンテナでは、
その放射素子の間隔を５ｍｍ前後で配置する必要がある
が、従来技術では、配線束の幅が太すぎて物理的に配置
できなくなる。したがって、このような従来技術では、
高利得で高周波数帯に適用可能なフェーズドアレイアン
テナを実現できないという問題点があった。本発明はこ
のような課題を解決するためのものであり、高利得で高
周波数帯に適用可能なフェーズドアレイアンテナを提供
することを目的としている。

【００１２】

【課題を解決するための手段】このような目的を達成す
るために、本発明によるフェーズドアレイアンテナは、
放射素子および位相制御手段をそれぞれ個別の放射素子
層および位相制御層に形成して全体を多層構造とし、マ
トリクス状に設けられた信号線および走査線により、各
位相制御手段を移相制御するようにし、各位相制御手段
を構成する回路のうち繰り返し用いられる回路部を第１
の基板に搭載し、これを位相制御層が形成された第２の
基板に実装するようにしたものである。この際、各位相
制御手段は、それぞれの位相量に対応した長さの分布定
数線路を高周波スイッチで切り替えることにより、当該
位相制御手段に対応する放射素子で送受信される信号の
位相を位相量だけ移相する複数の移相回路と、これら移
相回路ごとに設けられて当該移相回路の高周波スイッチ
を駆動する駆動回路とを有する移相ユニットから構成
し、信号線および走査線をマトリクス駆動して各信号線
および走査線の交点に位置する位相制御手段の駆動回路
を個別に制御することにより、その駆動回路に対応する
移相回路を駆動して所望の移相量を当該位相制御手段に
設定する信号線駆動部および走査線選択部とを備えたも
のである。

【００１３】したがって、位相制御層から少なくとも放
射素子が取り除かれ、位相制御層上でこれらに占有され
る面積が削減される。また、複数の位相制御手段で、こ
れら移相制御のための信号線および走査線の配線が共用
される。さらに、従来のように個々の回路部品を個別に
実装する場合と比較して、部品点数および接続点数が削
減される。

【００１４】

【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１は本発明の一実施の形態であるフェ
ーズドアレイアンテナ１のブロック図である。以下で
は、フェーズドアレイアンテナを高周波信号の送信アン
テナとして用いた場合を例にして説明するが、これに限
定されるものではなく、可逆の理より同様の動作原理か
ら、高周波信号の受信アンテナとして用いることも可能
である。また、アンテナ全体が複数のサブアレイで構成
されている場合、各サブアレイのフェーズドアレイアン
テナに本発明を適用してもよい。

【００１５】図１は、フェーズドアレイアンテナ１の構
成を説明する図である。同図において、フェーズドアレ
イアンテナ１は、アンテナ放射素子や位相制御回路等が
多層基板に実装された多層基板部２と、多層基板部２に
高周波電力を給電する給電部１３と、多層基板部２の各
放射素子の位相を制御する制御装置１１から構成されて
いる。

【００１６】図１では、ｍ×ｎ（ｍ，ｎは２以上の整
数）個の放射素子１５がアレイ状に配置されており、給
電部１３から分配合成部１４およびストリップ線路２４
（図中太線部分）を介して高周波信号が給電されてい
る。なお、放射素子１５の配置形状については、方形格
子配列で並べてもよく、また三角配列等のその他の配列
で並べてもよい。

【００１７】各放射素子１５には、それぞれ移相器１７
と、これを制御する位相制御部１８が設けられている。
なお、以下では、各放射素子１５ごとに設けられた移相
器１７、この移相器１７に接続されるストリップ線路の
一部、および位相制御部１８をまとめて移相ユニット１
６という。

【００１８】ここで、各移相ユニット１６を構成する回
路において、各移相ユニット１６間または同一移相ユニ
ット１６内で繰り返し構成される回路部は、他の基板上
にて集積形成されてチップ化され、後述する位相制御層
３５に実装されている。

【００１９】なお本明細書では、同一または類似の単位
回路を半導体プロセス等により基板上に多数一括形成し
たのち単位毎に切り出した小片（第１の基板）をベアチ
ップと呼び、さらに別基板（第２の基板）に搭載・実装
するための加工をベアチップに施したデバイスをチップ
と呼ぶ。また、最終的なチップを得るために、多数一括
形成された回路を単位毎に切り出したり、あるいは別基
板（第２の基板）に搭載・実装するための加工施したり
することをチップ化と呼ぶ。

【００２０】制御装置１１は、所望のビーム放射方向に
基づき各放射素子１５の給電移相量を算出する装置であ
る。算出された各放射素子１５の移相量は、制御信号１
１Ｘ，１１Ｙにより制御装置１１から信号線駆動部１２
Ｘおよび走査線選択部１２Ｙに出力される。

【００２１】信号線駆動部１２Ｘおよび走査線選択部１
２Ｙの出力である信号線Ｘ１〜Ｘｍおよび走査線Ｙ１〜
Ｙｎは、各位相制御部１８と格子状に接続されている。
したがって、信号線駆動部１２Ｘおよび走査線選択部１
２Ｙにおいて、後述するマトリクス駆動を制御信号１１
Ｘ，１１Ｙに基づいて行うことにより、各位相制御部１
８に対してその放射素子１５の移相量が個別に設定され
る。

【００２２】なお、トリガ信号Ｔｒｇ’は、各位相制御
部１８に設定された移相量をそれぞれの移相器１７に指
示出力するタイミングを決定する信号である。したがっ
て、各位相制御部１８に対して個別の移相量を設定した
後、制御装置１１からこのトリガ信号Ｔｒｇ’を出力す
ることにより、各放射素子１５への給電移相量をすべて
同一タイミングで更新でき、ビーム放射方向を瞬時に変
更できる。

【００２３】また、トリガ信号Ｔｒｇ’を常時出力する
ことにより、各放射素子１５への給電位相を逐次更新す
ることも可能である。この場合は、移相器１７が同時に
切り替わることなく一部づつ切り替えられるので、放射
ビームの瞬断を回避できる。

【００２４】次に、図２を参照して、本実施の形態によ
るフェーズドアレイアンテナの多層基板部２について説
明する。図２は多層基板構成例を示す説明図であり、各
層の斜視図と断面の模式図が示されている。

【００２５】これら各層は、フォトリソグラフィ技術，
エッチング技術，印刷技術によってパターン形成された
後、積層され一体として多層化される。なお、各層の積
層順序は必ずしも図２に示されている形態に限定される
ものではなく、電気的・機械的要求の条件により、削除
あるいは追加されたり、積層順序が一部入れ替わった場
合も本発明は有効である。

【００２６】分配合成層３９には、図１の給電部１３
（図２には図示せず）からの高周波信号を分配する枝状
のストリップ線路２３が形成されている。このストリッ
プ線路２３としては、２分岐を繰り返すトーナメント方
式や櫛状に主線路から徐々に分岐させるシリーズ分配方
式などが利用できる。なお、機械強度等の機械的設計条
件、あるいは不要放射抑圧等の電気的設計条件に応じ
て、分配合成層３９の外側にはさらに誘電体層３８Ａお
よび導体による接地層３９Ａが付加される。

【００２７】この分配合成層３９の上方には、誘電体層
３８を介して結合層３７（第２の結合層）が設けられて
いる。結合層３７は、接地プレーンに穴すなわち結合ス
ロット２２が形成された導体パターンから構成されてい
る。その上方には、誘電体層３６を介して位相制御層３
５が設けられている。位相制御層３５には、各移相ユニ
ット１６およびこれら移相ユニット１６を個別に制御す
るための配線Ｘ１〜Ｘｍ，Ｙ１〜Ｙｎが設けられてい
る。

【００２８】この位相制御層３５の上方には、誘電体層
３４を介して結合層３７と同様の結合スロット２１が形
成された結合層３３（第１の結合層）が設けられてい
る。その上方には、誘電体層３２を介して放射素子１５
が形成された放射素子層３１が設けられている。ただ
し、無給電素子１５Ａは、広帯域化のために付加される
ものであり、必要に応じて構成すればよい。

【００２９】なお、誘電体層３１Ｂ，３２，３８として
は、比誘電率が１〜４程度の低誘電率の基板、例えばプ
リント基板、ガラス基板や発泡材などの材料が用いられ
る。また、これらの誘電体層は、空間（空気層）であっ
てもよい。誘電体層３６としては、比誘電率が５〜３０
程度の高誘電率の基板、例えばアルミナ等のセラミック
基板やガラス基板，高誘電率プリント基板などが用いら
れる。誘電体層３４としては、比誘電率が１〜１１程度
の基板、例えばプリント基板、セラミック基板、ガラス
基板や発泡材などの材料が用いられる。特に、位相制御
層３５にチップ化された回路部が実装されるため、誘電
体層３４として空間（空気層）を形成してもよい。

【００３０】なお、図２では簡単のため多層基板部２を
構成する各層を個々に分解して説明したが、誘電体層３
１Ｂ，３２，３４，３６，３８，３８Ａに隣接する層、
例えば放射素子層３１，結合層３３などは、前記の誘電
体層の片面もしくは両面にパターン形成することにより
実現できる。また、上記誘電体層は必ずしも単一材料で
形成されている必要はなく、複数の材料が積層された構
成であってもよい。

【００３１】以上説明した多層基板部２において、給電
部１３（図２には図示せず）からの高周波信号は、分配
合成層３９のストリップ線路２３から、結合層３７の結
合スロット２２を介して、位相制御層３５のストリップ
線路に伝搬する。そして、移相器１７で所定の給電移相
量が与えられ、結合層３３の結合スロット２１を介し
て、放射素子層３１の放射素子１５に伝搬し、それぞれ
の放射素子１５から所定のビーム方向に放射される。

【００３２】ここで、前述したように、各移相ユニット
１６を構成する回路（すなわち各放射素子１５ごとに設
けられる移相器１７、移相器１７に接続されるストリッ
プ線路の一部、および位相制御部１８）においては、各
移相ユニット１６間または同一移相ユニット１６内で共
通的に使用される回路部は、チップ６７として位相制御
層３５に実装されている。なお、後述するように、チッ
プ化する回路の領域は多種考えられるが、図１では移相
ユニット１６全体をチップ化した場合について示してい
る。

【００３３】また、位相制御層３５には、位相制御層３
５上であって多層構造領域以外の外部領域に信号線駆動
部１２Ｘおよび走査線選択部１２Ｙが配置されており、
これら信号線駆動部１２Ｘ，走査線選択部１２Ｙと各位
相制御部１８とを接続する信号線Ｘ１〜Ｘｍの配線パタ
ーンおよび信号線Ｙ１〜Ｙｍの配線パターンも位相制御
層３５上に形成されている。さらに、位相制御層３５に
は、トリガ信号線Ｔｒｇの配線パターン、および各種回
路駆動用の電源パターンや接地パターンも形成されてい
る。

【００３４】ここで、信号線Ｘ１〜Ｘｍおよび走査線Ｙ
１〜Ｙｎは、互いに交差するように位相制御層３５に形
成されており、各位相制御部１８をそれぞれ格子状に接
続している。そして、後述するように、信号線駆動部１
２Ｘが信号線Ｘ１〜Ｘｍを介して駆動信号を逐次送出す
る一方、走査線選択部１２Ｙが走査線Ｙ１〜Ｙｎを順次
選択することにより、その交点に位置する位相制御部１
８に所望の移相量が設定される。

【００３５】このように、本発明は、各移相ユニット１
６間または同一移相ユニット１６内で繰り返し構成され
る回路部を、他の基板（第１の基板）上に集積形成して
チップ化した後、位相制御層３５が形成された基板（第
２の基板）に実装するようにした。これにより、チップ
単体での不良検査が実施でき、フェーズドアレイアンテ
ナ全体の歩留まりを改善でき、特に数千個単位の移相ユ
ニットで構成される高利得のフェーズドアレイアンテナ
では、その製造コストを大幅に削減できる。

【００３６】また、本発明は、信号線Ｘ１〜Ｘｍおよび
走査線Ｙ１〜Ｙｎにより、各位相制御部１８をそれぞれ
格子状に接続し、これら信号線Ｘ１〜Ｘｍおよび走査線
Ｙ１〜Ｙｎをマトリクス駆動することにより、その交点
に位置する位相制御部１８に所望の移相量を設定するよ
うにした。これにより、各位相制御部１８を制御するた
めの信号配線が共用でき、その配線数を大幅に削減で
き、これら配線に必要な面積を大幅に削減できる。

【００３７】また、本発明は、放射素子１５および移相
ユニット１６をそれぞれ個別の放射素子層３１および位
相制御層３５に形成し、これら両層を結合層３３により
結合して、全体を多層構造とした。さらには、分配合成
部１４を個別の分配合成層３９に形成し、位相制御層３
５と分配合成層３９を結合層３７により結合して、全体
を多層構造とした。これにより、位相制御層３５上で放
射素子１５および分配合成部１４により占有される面積
を削減し、一放射素子あたりの専有面積を小さくするこ
とができる。

【００３８】したがって、このようにして１つの移相ユ
ニット１６を比較的小さな面積で構成できることから、
例えば３０ＧＨｚ程度の高周波信号に対し、５ｍｍ前後
の最適な間隔で各放射素子１５を配置でき、高利得で高
周波数帯に適用可能なフェーズドアレイアンテナを実現
できる。また、最適な素子間隔を実現できることによ
り、グレーティングローブが発生するビーム走査角度が
拡がるので、アンテナ正面方向を中心として広い範囲で
ビームを走査できる。

【００３９】なお、本発明で用いる各ストリップ線路と
しては、マイクロストリップ形の他、トリプレート形、
コプレーナ導波管形、スロット形などの分布定数線路を
利用できる。また、放射素子１５としては、パッチアン
テナの他、プリンテッドダイポールアンテナ、スロット
アンテナ、アパーチャ素子などを利用でき、特に結合層
３３のスロット２１の開口部を大きくすることによりス
ロットアンテナとして利用でき、この場合は放射素子層
３１が結合層３３で兼用され、放射素子層３１や無給電
素子層３１Ａが不要となる。

【００４０】なお、結合スロット２１の代わりに、位相
制御層３５のストリップ線路と放射素子１５とを接続す
る導電性の給電ピンを用いて高周波信号を結合してもよ
い。さらに、結合スロット２２の代わりに、位相制御層
３５のストリップ線路から結合層３７に設けられた穴を
介して誘電体層３８内に突出して設けられた導電性の給
電ピンを用いて高周波信号を結合してもよい。

【００４１】また、分配合成層３９と同一の機能は、ラ
ジアル導波路を用いても実現可能である。図１７は、ラ
ジアル導波路を使用した場合の本発明の構成例を示す説
明図である。この場合、分配合成機能は、図１７に示す
多層基板部２のうち、誘電体層３８，接地層３９Ａ，プ
ローブ２５により実現され、図２の形態においては必要
であった合成分配層３９が不要となっている。

【００４２】なお、この場合も誘電体層３８はプリント
基板，発泡剤，あるいは空間（空気層）により構成され
る。また、接地層３９Ａとしては、プリント基板上の銅
箔をそのまま利用してもよいし、金属板あるいは誘電体
３８の側面全体を囲む金属筐体などを別途設けてもよ
い。

【００４３】さらに、本発明は空間給電フェーズドアレ
イアンテナにおいても適用可能である。その一例とし
て、図１８に反射型空間給電フェーズドアレイアンテナ
の構成例を示す。図１８に示されるフェーズドアレイア
ンテナ１は、給電部１３，一次放射部２６からなる放射
給電部２７と多層基板部２、および制御装置１１（図示
せず）とから構成される。

【００４４】ここで、多層基板部２は図２に示される形
態とは異なり、放射素子層３１，誘電体層３２，結合層
３３，誘電体層３４，位相制御層３５から構成されてい
る。また、図１に示された分配合成部１４の機能は一次
放射部２６により実現されているため、多層基板部２か
ら分配合成層３９が除外されている。

【００４５】このフェーズドアレイアンテナ１において
は、放射給電部２７から放射された高周波信号は放射素
子層３１上の各放射素子１５により一度受信され、結合
層３３を介して位相制御層３５上の移相ユニット１６へ
それぞれ結合される。ここで、高周波信号は各々の移相
ユニット１６により位相制御されたのち、結合層３３を
介して再び各放射素子１５へと伝搬し、それぞれの放射
素子１５から所定のビーム方向に放射される。以上説明
した空間給電型フェーズドアレイアンテナのように、多
層基板部２に合成分配層３９を含まない形態においても
本発明は有効である。

【００４６】次に、図３を参照して、各放射素子１５ご
とに設けられる移相ユニット１６について説明する。図
３は移相ユニットを示すブロック図であり、ここでは、
それぞれ異なる移相量２２．５゜、４５゜、９０゜、１
８０゜を有する４つの移相回路１７Ａ〜１７Ｄから移相
器１７が構成されている。

【００４７】各移相回路１７Ａ〜１７Ｄは、分配合成部
１４から放射素子１５へ高周波信号を伝搬させるストリ
ップ線路１６Ａに接続されている。特に、各移相回路１
７Ａ〜１７Ｄには、スイッチ１７Ｓがそれぞれ設けられ
ている。このスイッチ１７Ｓ内の各スイッチを切り換え
ることにより、後述するようにそれぞれ所定の給電移相
量を与えるものとなっている。

【００４８】これら各移相回路１７Ａ〜１７Ｄのスイッ
チ１７Ｓを個別に制御する位相制御部１８は、各移相回
路１７Ａ〜１７Ｄごとに設けられた駆動回路１９Ａ〜１
９Ｄから構成されている。各駆動回路１９Ａ〜１９Ｄに
は、直列接続された２つのラッチ１９１，１９２が設け
られている。

【００４９】そのうち、ラッチ１９１は、入力Ｄに接続
された信号線Ｘｉのレベルを入力ＣＬＫに接続された走
査線Ｙｉの立ち上がりタイミングでラッチする。また、
ラッチ１９２は、ラッチ１９１の出力Ｑを入力ＣＬＫに
接続されたトリガ信号Ｔｒｇ’の立ち上がりでラッチ
し、出力Ｑをそれぞれ対応する移相回路のスイッチ１７
Ｓに出力する。

【００５０】図３では、１つの位相制御部１８に対し
て、２本の信号線Ｘｉ１，Ｘｉ２と２本の走査線Ｙｊ
１，Ｙｊ２とを設けて、４つの駆動回路１９Ａ〜１９Ｄ
に個別に各スイッチのオン／オフデータを設定してい
る。すなわち、Ｘｉ１，Ｙｊ１で移相回路１７Ａの動作
を制御し、Ｘｉ１，Ｙｊ２で移相回路１７Ｂの動作を制
御し、Ｘｉ２，Ｙｊ１で移相回路１７Ｃの動作を制御
し、Ｘｉ２，Ｙｊ２で移相回路１７Ｄの動作を制御して
いる。

【００５１】図４は位相制御部の動作を示すタイミング
チャートであり、移相回路１７Ａに対応する駆動回路１
９Ａが例として示されている。走査線駆動部１２Ｘは、
図３における信号線Ｘｉ１に印加する駆動信号として、
駆動回路１９Ａのための信号のみならず、信号線Ｘｉ１
に連なる他の駆動回路、すなわち同一位相制御部１８の
駆動回路１９Ｂや他の位相制御部１８の駆動回路のため
の信号も流しているため、常に変化している。

【００５２】一方、走査線選択部１２Ｙは周期Ｔ１の間
にＹ１１〜Ｙｎ２を一本ずつ順次選択しているので、走
査線Ｙｊ１にパルスが加えらるのは周期Ｔ１の間に一度
だけ（図５の例ではｔ１）である。

【００５３】ここで、周期Ｔ１の時刻ｔ１に走査線電圧
Ｙｊ１’がＨレベルに変化した場合、信号線電圧Ｘｉ
１’のレベルすなわちＨレベルがラッチ１９１の出力Ｑ
から出力され、走査線電圧Ｙｊ１’がＬレベルに戻った
後もその状態が保持される。そして、その後の時刻ｔ２
においてトリガ信号Ｔｒｇ’がＨレベルに変化したとき
に、ラッチ１９１の出力Ｑがラッチ１９２の出力Ｑから
出力されるようになり、トリガ信号Ｔｒｇ’がＬレベル
に戻った後もその状態が保持される。

【００５４】これにより、移相回路１７Ａのスイッチ１
７Ｓはｔ２の瞬間からｔ４（次にトリガ信号Ｔｒｇ’が
加わる瞬間）までオン状態に維持され、その間はストリ
ップ線路１６Ａを伝搬する高周波信号に＋２２．５゜の
給電移相量が与えられる。その後の周期Ｔ２では、時刻
ｔ３において信号線電圧Ｘｉ１’のＬレベルがラッチ１
９１に保持され、その後の時刻ｔ４においてラッチ１９
２に保持される。そして、移相回路１７Ａのスイッチ１
７Ｓはオフ状態に維持され、ストリップ線路１６Ａを伝
搬する高周波信号への給電移相量が０゜の状態に戻され
る。

【００５５】なお、図５に示すように、トリガ信号Ｔｒ
ｇ’を常にＨレベルに維持しておいてもよく、この場合
は、ラッチ１９１のラッチ出力Ｑがすぐにラッチ１９２
へと転送されてスイッチ１７Ｓに出力される。このよう
にして、スイッチ１７Ｓを順次切り換えることにより、
スイッチ切り換え時間にともなう放射ビームの瞬断を回
避することができ、常に安定した動作を確保することが
可能となる。

【００５６】なお、ラッチ１９２の出力電圧または電流
がスイッチ１７Ｓを駆動するに十分でない場合は、ラッ
チ１９２の出力側に電圧増幅器あるいは電流増幅器を設
けてもよい。

【００５７】次に、図６を参照して、具体的な寸法の一
例を引用しながらスイッチ１７Ｓの構成例について説明
する。図６はスイッチの構成例を示す斜視図である。こ
のスイッチは、コンタクト（微小接点部）６４によりス
トリップ線路６２，６３を短絡／開放するマイクロマシ
ンスイッチから構成されている。

【００５８】ストリップ線路６２，６３（厚さ１μｍ程
度）は僅かな隙間を有して基板６１上に形成されてお
り、その隙間の上部にはコンタクト６４（厚さ２μｍ程
度）がストリップ線路６２，６３と接離自在となるよう
支持部材６５により支持されている。ここで、コンタク
ト６４の下面とストリップ線路６２，６３の上面との距
離は４μｍ程度であり、基板６１の上面を基準としたコ
ンタクト６４の上面の高さ、つまりマイクロマシンスイ
ッチ全体の高さは７μｍ程度である。

【００５９】一方、基板６１上のストリップ線路６２，
６３の隙間には、導体の電極６６（厚さ０．２μｍ程
度）が形成されており、この電極６６の高さ（厚さ）
は、ストリップ線路６２，６３の高さ（厚さ）よりも低
い（薄い）。

【００６０】このスイッチの動作について以下に説明す
る。電極６６には、駆動回路１９Ａ〜１９Ｄの出力電圧
（例えば、１０〜１００Ｖ程度）が個別に供給される。
ここで、電極６６に正の出力電圧が印加された場合は、
これにより電極６６の表面に正電荷が発生するととも
に、対向するコンタクト６４の表面には静電誘導により
負電荷が現れ、両者間の吸引力によりストリップ線路６
２，６３側へ引き寄せられる。

【００６１】このとき、コンタクト６４の長さがストリ
ップ線路６２，６３の隙間よりも長いため、コンタクト
６４がストリップ線路６２，６３の両方に接触し、スト
リップ線路６２，６３がコンタクト６４を介して高周波
的に導通状態となる。また、電極６６への出力電圧の印
加が停止された場合は、吸引力がなくなって支持部材６
５によりコンタクト６４が元の離間した位置へ復元さ
れ、ストリップ線路６２，６３が開放される。

【００６２】なお、以上の説明では、コンタクト６４に
電圧を与えず、電極６６に対して出力電圧を印加する場
合について説明したが、逆も可能である。すなわち、電
極６６に電圧を与えず、コンタクト６４に対して導体か
らなる支持部材６５を介して駆動回路の出力電圧を印加
するようにしてもよく、前述と同様の作用が得られる。

【００６３】また、コンタクト６４は、少なくとも下面
が導体で形成され、ストリップ線路６２，６３とオーミ
ック接触するものであっても、導体部材の下面に絶縁体
薄膜が形成されストリップ線路６２，６３と容量結合す
るものであってもよい。ここで、マイクロマシンスイッ
チは、コンタクト６４が可動部分であるため、本フェー
ズドアレイアンテナのように多層基板内に位相制御層３
５を設けた場合に、コンタクト６４が自由に可動できる
ようなスペースを設ける必要がある。

【００６４】このように、給電位相の制御を行うスイッ
チング素子として、マイクロマシンスイッチを用いるよ
うにしたので、ＰＩＮダイオードなどの半導体デバイス
を用いる場合と比較して、半導体接合面での電力消費が
なくなり、消費電力が１０分の１程度まで低減できる。

【００６５】次に、チップの構成例および実装形態につ
いて説明する。図７はベアチップ６８をフリップチップ
実装する場合の構成例を示す説明図であり、（ａ）はチ
ップ６７Ａの断面図、（ｂ）はチップ６７Ａの上面図、
（ｃ）はチップ６７Ａのフェイスダウン実装例（半田
法）の断面図、（ｄ）はチップ６７Ａのフェイスダウン
実装例（接着法）の断面図を示している。なお、このチ
ップ６７Ａに含まれる回路の範囲は、図９を用いて後述
するように多種が考えられるが、以下では、図９（ｂ）
に示す回路部、すなわち駆動回路とスイッチをチップ化
した場合を例に説明する。

【００６６】図７（ａ），（ｂ）に示すように、ベアチ
ップ６８には、ガラス基板８１上にマイクロマシンスイ
ッチからなるスイッチ８２Ａや薄膜トランジスタ（ＴＦ
Ｔ）からなる駆動回路８２Ｂが形成されている。このベ
アチップ６８に、信号接続用のパッドに半田や金などか
らなるバンプ８３が形成されてチップ６７Ａが得られ
る。

【００６７】図７（ｃ）には、半田法によりチップ６７
Ａを別基板８４へフェイスダウン実装した場合が示され
ており、基板８４上に、絶縁保護膜８５Ａに周囲が覆わ
れた信号接続用のパッド８５が形成されている。そし
て、バンプ８５Ｂを介してパッド８５とバンプ８３とが
半田により固着され、電気的に接続されている。

【００６８】ここで、パッド８５，バンプ８５Ｂ，バン
プ８３の形成後の高さをそれぞれ例えば２０μｍ，２０
μｍ，２０μｍとすることにより、可動部が存在するス
イッチ８２Ａ周囲に高さ４０μｍの空間８７が最終的な
実装後に形成され、マイクロマシンスイッチが安定動作
する。また、基板８１の全周またはその一部が樹脂８６
により基板８４と固着されている。これにより、基板８
４に対する機械ストレスが発生した場合でも、バンプ８
５Ｂの接合部分が保護される。

【００６９】一方、図７（ｄ）には、接着法によりチッ
プ６７Ａを別基板８４へフェイスダウン実装した場合が
示されており、基板８４上に、絶縁保護膜８５Ａに周囲
が覆われた信号接続用のパッド８５が形成されている。
そして、接着剤８８を介してガラス基板８１と基板８４
とが接着され、パッド８５とバンプ８３とが直接接触し
て電気的に接続されている。

【００７０】この場合、接着剤８８は、スイッチ８２Ａ
の実装領域以外に配置され、ガラス基板８１と基板８４
とを接着している。これにより、可動部が存在するスイ
ッチ８２Ａ周囲に空間８７が形成され、マイクロマシン
スイッチが安定動作する。さらに、接着剤８８により比
較的広い範囲でガラス基板８１と基板８４とが接着され
ているため、基板８４に対する機械ストレスが発生した
場合でも、バンプ８３の接合部分が保護される。

【００７１】このように、移相ユニット１６のうち、ス
イッチング素子を含む所定回路部をチップ化して位相制
御層３５に実装するようにしたので、比較的簡素な構成
でスイッチング素子を実装することができる。

【００７２】また、位相制御層３５に実装する前にチッ
プ単体での不良検査が実施でき、装置全体の歩留まりを
改善できる。特に、ベアチップをフリップチップ実装す
るようにしたので、位相制御層３５で必要な高さを抑制
でき、スロット２１を介して結合される放射素子１５と
の結合効率を改善できる。

【００７３】また、図８はベアチップをパッケージ化す
る場合の構成例を示す説明図であり、（ａ）はフェイス
アップ搭載によるＬＣＣパッケージ化例の断面図、
（ｂ）はフェイスダウン搭載によるＬＣＣパッケージ化
例の断面図、（ｃ）はフェイスアップ搭載によるＢＧＡ
パッケージ化例の断面図、（ｄ）はフェイスダウン搭載
によるＢＧＡパッケージ化例の断面図である。以下で
は、図７（ａ），（ｂ）で示したベアチップ６８をパッ
ケージ化する場合を例に説明する。

【００７４】まず、図８（ａ）には、ＬＣＣ（Leadless
Chip Carrier） 内にベアチップ６８をフェイスアップ
搭載してパッケージ化した場合が示されており、ＬＣＣ
の基板９１にベアチップ６８のガラス基板８１の裏面が
接着されている。この場合、図７で示したバンプ８３の
代わりにリード９２Ａを介してガラス基板８１上のパタ
ーンと基板９１の電極９３とが電気的に接続されてい
る。

【００７５】この電極９３は基板９１内部のビアホール
９３Ａおよびパターン９４Ａを介して外部端子９５まで
電気的に接続されている。そして、スイッチ８２Ａを構
成するマイクロマシンスイッチの可動部のための上部空
間が形成されるように、高さ（内寸）８０μｍ〜１００
μｍのカバー９６が基板９１上に固着され、密封されて
いる。

【００７６】図８（ｂ）には、ＬＣＣ内にベアチップ６
８をフェイスダウン搭載してパッケージ化した場合が示
されており、図７で示したバンプ８３と同様のバンプ９
２Ｂを介してガラス基板８１が基板９１上に固着されて
いるとともに、ガラス基板８１上のパターンと基板９１
のパターン９７とが電気的に接続されている。さらに、
このパターン９７が、ビアホール９３Ａおよび基板９１
内部のパターン９４Ａを介して外部端子９５まで電気的
に接続されている。

【００７７】そして、ガラス基板８１の裏面を覆うよう
に、基板９１上にカバー９６が固着され、密封されてい
る。この場合、スイッチ８２Ａを構成するマイクロマシ
ンスイッチの可動部のための空間が、高さ２０μｍのバ
ンプ９２Ｂによりガラス基板８１と基板９１との間に形
成されている。

【００７８】図８（ｃ）には、ＢＧＡ（Ball Grid Arra
y)内にベアチップ６８をフェイスアップ搭載してパッケ
ージ化した場合が示されており、ＢＧＡの基板９１にベ
アチップのガラス基板８１の裏面が接着されている。こ
の場合、図７で示したバンプ８３の代わりにリード９２
Ａを介してガラス基板８１上のパターンと基板９１の電
極９３とが電気的に接続されている。

【００７９】さらに、この電極９３は基板９１内部のビ
アホール９３Ａを介してボール９８まで電気的に接続さ
れている。そして、スイッチ８２Ａを構成するマイクロ
マシンスイッチの可動部のための上部空間が形成される
ように、基板９１上にカバー９６が固着され、密封され
ている。

【００８０】図８（ｄ）には、ＢＧＡ内にベアチップ６
８をフェイスダウン搭載してパッケージ化した場合が示
されており、図７で示したバンプ８３と同様のバンプ９
２Ｂを介してガラス基板８１が基板９１上に固着されて
いるとともに、ガラス基板８１上のパターンと基板９１
のパターン９７とが電気的に接続されている。さらに、
このパターン９７がビアホール９３Ａに電気的に接続さ
れており、このビアホール９３Ａの外側には、外部接続
用のボール９８が設けられている。

【００８１】そして、ガラス基板８１の裏面を覆うよう
に、基板９１上にカバー９６が固着され、密封されてい
る。この場合、スイッチ８２Ａを構成するマイクロマシ
ンスイッチの可動部のための空間が、バンプ９２Ｂによ
りガラス基板８１と基板９１との間に形成されている。

【００８２】なお、これらＬＣＣおよびＢＧＡによりパ
ッケージ化された各チップ６７Ｂは、テープに梱包され
た後にリールに巻かれて供給される。したがって、ＳＭ
Ｄ（Surface Mount Device )として位相制御層３５に自
動実装される。

【００８３】このように、移相ユニット１６のうち、ス
イッチング素子を含む所定回路部をチップ化して位相制
御層３５に実装するようにしたので、比較的簡素な構成
でスイッチング素子を実装することができる。

【００８４】また、位相制御層３５に実装する前にチッ
プ単体での不良検査が実施でき、装置全体の歩留まりを
改善できる。特に、ベアチップをパッケージに封入して
実装するようにしたので、高速かつ簡便な自動実装が可
能となり、組立工数を大幅に削減できる。

【００８５】次に、図９を参照して、チップに含まれる
回路について説明する。各放射素子１５ごとに設けられ
る移相ユニット１６（すなわち移相器１７、移相器１７
に接続されるストリップ線路の一部、および位相制御部
１８）には、繰り返し用いられている回路部分が存在す
る。例えば、図３では、駆動回路１９Ａ〜１９Ｄが同一
回路構成となっている。

【００８６】また、移相回路１７Ａは、各放射素子１５
ごとに設けられる移相器１７で共通の回路構成であり、
他の移相回路１７Ｂ〜１７Ｄも同様である。したがっ
て、これら回路部分のうち、各放射素子１５または各移
相回路１７Ａ〜１７Ｄごとに共通的に用いられる部分を
チップ化することにより、各回路部分でチップを共用で
きる。

【００８７】例えば、図９（ａ）には、各駆動回路１９
Ａ〜１９Ｄを単位としてチップ化した例が示されてい
る。ここでは、駆動回路１９を構成する２つのラッチ１
９１，１９２が、ガラス基板７１上に、薄膜トランジス
タ（ＴＦＴ）により形成され、その周囲に信号接続用の
パッド７２が設けられている。これにより、各チップを
各移相回路１７Ａ〜１７Ｄに対応するすべての駆動回路
１９Ａ〜１９Ｄで共用できる。

【００８８】また、図９（ｂ）には、駆動回路１９Ａ〜
１９Ｄおよびスイッチ１７Ｓの対を単位としてチップ化
した例が示されている。特に、図中破線で囲んだ部分
は、図９（ａ）に相当しており、この他、スイッチ１７
Ｓを構成する２つのスイッチング素子７３、このスイッ
チング素子７３に高周波信号を供給するためのストリッ
プ線路７４、およびパッド７２が設けられている。これ
により、これらチップをすべての移相回路１７Ａ〜１７
Ｄで共用できる。

【００８９】また、図９（ｃ）には、駆動回路１９Ａ〜
１９Ｄと移相回路１７Ａ〜１７Ｄの対を単位としてチッ
プ化した例が示されている。特に、図中破線で囲んだ部
分は、図９（ｂ）に相当しており、この他、スイッチ１
７Ｓをストリップ線路１６Ａに接続するためのストリッ
プ線路７５と、このストリップ線路とは反対側に接続さ
れ、それぞれの移相量に応じた長さを有する分布定数線
路７６および主線路７０とが設けられている。これによ
り、これらチップを各移相ユニット１６の個々の移相回
路１７Ａ〜１７Ｄごとに共用できる。

【００９０】また、図９（ｄ）には、各移相ユニット１
６内のすべての駆動回路１９Ａ〜１９Ｄとすべての移相
回路１７Ａ〜１７Ｄを単位としてチップ化した例が示さ
れている。特に、図中破線で囲んだ部分は、図９（ｃ）
に相当しており、この他、各移相回路１７Ａ〜１７Ｄを
接続するストリップ線路１６Ａが形成されている。この
場合、すべての駆動回路１９Ａ〜１９Ｄが位相制御部１
８として、ガラス基板７１上に薄膜トランジスタ（ＴＦ
Ｔ）により一体形成されている。これにより、これらチ
ップを各移相ユニット１６ごとに共用できる。

【００９１】また、図９（ｅ）には、各移相ユニット１
６を単位としてチップ化した例が示されている。特に、
図中破線で囲んだ部分は、図９（ｄ）に相当しており、
この他、スロット２２とストリップ線路１６Ａとを接続
するストリップ線路７７と、ストリップ線路１６Ａとス
ロット２１とを接続するストリップ線路７８とが形成さ
れている。これにより、各チップを各移相ユニット１６
で共用できる。

【００９２】このように、移相ユニット１６のうち、ス
イッチング素子を含む所定回路部をチップ化して位相制
御層３５に実装するようにしたので、比較的簡素な構成
でスイッチング素子を実装することができる。したがっ
て、部品点数および接続点数を削減できるとともに、組
立工数を削減できる。

【００９３】なお、図９では、ストリップ線路１６Ａに
対し、スイッチ１７Ｓを介して所定の分布定数線路を分
岐接続することにより、給電位相を制御するローテッド
ライン形の移相回路を例として説明したが、これに限定
されるものではなく、線路切換形や反射形など、他の移
相回路でもよい。

【００９４】一般に、移相量が比較的小さい場合はロー
テッドライン形の方が良好な特性が得られ、移相量が比
較的大きい場合は線路切換形の方が良好な特性が得られ
る。例えば、後述する実施例では、２２．５゜，４５
゜，９０゜の各移相回路１７Ａ〜１７Ｃをローデッドラ
イン形で構成し、１８０゜の移相回路１７Ｄを線路切換
形で構成している。

【００９５】以上、図７〜図９を引用しながら、駆動回
路１９Ａ〜１９Ｄとして薄膜トランジスタをガラス基板
上に形成した場合を一例として説明したが、その代わり
に半導体基板上に拡散されたトランジスタを利用しても
他の発明は有効である。また、スイッチ１７Ｓに関して
も、マイクロマシンスイッチをガラス基板上に形成した
場合を一例として説明したが、その代わりに半導体基板
上のトランジスタ回路やダイオードを利用しても他の発
明は有効である。

【００９６】

【実施例】次に、図１０〜１６を参照して、本発明を３
０ＧＨｚのフェーズドアレイアンテナに適用した場合の
第１〜第６の実施例（１放射素子あたりの構成例）につ
いて説明する。ただし、以下では、それぞれ異なる移相
量２２．５゜、４５゜、９０゜、１８０゜を有する４つ
の移相回路１７Ａ〜１７Ｄから移相器１７を構成した場
合を例に説明する。

【００９７】また、移相回路のスイッチング素子として
マイクロマシンスイッチが用いられているものとする。
なお、以下に記載する寸法は、あくもでも３０ＧＨｚに
おけるアンテナの各部寸法の例示に過ぎず、周波数が変
われば寸法が変わるのはもちろんのこと、３０ＧＨｚで
あっても別の寸法で実現可能であることをあらかじめ断
っておく。

【００９８】まず、図１０を参照して、第１の実施例に
ついて説明する。図１０は第１の実施例を示す回路配置
図であり、（ａ）は移相ユニット全体を示す位相制御層
の回路配置図、（ｂ）は多層構成を示す模式図である。
以下では、図９（ｂ）で示した回路部、すなわち駆動回
路とスイッチをチップ化した場合を例に説明する。

【００９９】図１０（ａ）に示すように、移相ユニット
１６は、アレイ状に配置された各放射素子１５に対応し
て設けられており、ほぼ正方形（５ｍｍ×５ｍｍ）の領
域（図中破線正方形参照）内に形成されている。特に、
その周部には、信号線駆動部１２Ｘからの信号線Ｘｉ
１，Ｘｉ２、走査線選択部１２Ｙからの走査線Ｙｊ１，
Ｙｊ２、制御装置１１からのトリガ信号線Ｔｒｇ、およ
びスイッチの駆動電源線Ｖｄｒｖが格子状に配置されて
いる。

【０１００】また、これら配線の内側には、スロット２
２の上部位置からスロット２１の下部位置までを接続す
るストリップ線路１６Ａが設けられている。さらに、こ
のストリップ線路１６Ａの途中には、２２．５゜，４５
゜，９０゜，１８０゜の各移相回路とこれに対応する駆
動回路とがそれぞれ配置されている。

【０１０１】そして、これら移相回路１７Ａ〜１７Ｄと
駆動回路１９Ａ〜１９Ｄの一部、ここではスイッチ１７
Ｓと各駆動回路１９Ａ〜１９Ｄがチップ６７にチップ化
されて実装されている。また、スロット２１の上層の放
射素子層３１には、直径２．５ｍｍ〜４ｍｍの円形の放
射素子１５（図中細線破線）が配置されている。

【０１０２】図１１は第１および第２の実施例で用いる
各チップを示す回路配置図であり、（ａ）は２２．５
゜，４５゜，９０゜の移相回路で用いられるチップ、
（ｂ）は１８０゜の移相回路で用いられるチップを示し
ている。特に、図１１（ａ）はローテッドライン形の移
相回路用として共用でき、図１１（ｂ）は線路切換形の
移相回路用として共用できる。なお、これらチップ構成
は前述した図７（ｂ）および図８（ａ）〜（ｄ）と同様
であり、ここでの説明は省略する。

【０１０３】図１０（ｂ）には、第１の実施例による多
層構造が示されており、前述した図２と同じ部分には同
一符号を付してある。なお、この図は多層構造を模式的
に示すものであり、図１０（ａ）の特定の断面を示すも
のではない。

【０１０４】本実施例における多層構成は、図１０
（ｂ）の下から上へ順に、接地層３９Ａ，ラジアル導波
路を形成する誘電体層３８（厚さ１ｍｍ），接地層３
７，誘電体層３６（厚さ０．２ｍｍ），位相制御層３
５，誘電体層３４（厚さ０．２ｍｍ），結合スロット２
１が形成された接地層３３，誘電体層３２（厚さ０．５
ｍｍ），放射素子層３１，誘電体層３１Ｂ（厚さ１ｍ
ｍ），無給電素子層３１Ａが積層されている。

【０１０５】ここで、位相制御層３５と結合層３３との
間の誘電体層３４は、厚さ（高さ）が０．２ｍｍのスペ
ーサ３４Ａにより確保された空間から構成されており、
位相制御層３５上にはチップ６７が実装されている。

【０１０６】この場合、スペーサ３４Ａをスロット２１
の下部に配置してもよく、これにより、通常、空き領域
となるスロット２１の下部をスペーサ３４Ａの配置領域
として兼用でき、スペーサ３４Ａによる占有面積を削減
できる。さらに、スペーサ３４Ａとして、アルミナなど
比誘電率が５〜３０程度の高誘電率の材料を用いれば、
スロット２１と位相制御層３５上のストリップ線路１６
Ａとが高周波的に効率よく結合される。

【０１０７】また、位相制御層３５のうち、横方向に配
線された走査線Ｙｊ１，Ｙｊ２と、縦方向に配線された
信号線Ｘｉ１，Ｘｉ２、トリガ信号線Ｔｒｇおよび駆動
電源線Ｖｄｒｖとが交差する部分については、ゼロオー
ムのジャンパ抵抗を用いることにより干渉を回避するこ
とが可能となる。なお、これら交差部分に関しては、後
述する他の実施例のように交差配線の一方を位相制御層
３５以外の層、あるいは２層化した位相制御層３５の中
間層に形成することにより、干渉を回避することも可能
である。

【０１０８】次に、図１２を参照して、本発明の第２の
実施例について説明する。図１２は第２の実施例を示す
回路配置図であり、（ａ）は移相ユニット全体を示す位
相制御層の回路配置図、（ｂ）は多層構成を示す模式図
である。以下では、第１の実施例と同様に、図９（ｂ）
で示した回路部、すなわち駆動回路とスイッチをチップ
化した場合を例に説明する。

【０１０９】本実施例では、２層構成の位相制御層３５
上にチップ６７が実装されており、位相制御層３５と結
合層３３との間の誘電体層３４が空間から構成され、そ
の０．２ｍｍの厚さ（高さ）が導体からなるスペーサ３
４Ｂにより確保されている。特に、このスペーサ３４Ｂ
をビアホール３６Ａの上部に配置して、接地パターン、
例えば結合層３７の導体パターンと電気的に接続するよ
うにしてもよい。これにより、別途、接地電位を結合す
る手段を設けることなく、接地板間不要モード（パラレ
ルプレートモード）を抑制できる。

【０１１０】また、位相制御層３５を２層構造としたの
で、横方向に配線された走査線Ｙｊ１，Ｙｊ２と、縦方
向に配線された信号線Ｘｉ１，Ｘｉ２、トリガ信号線Ｔ
ｒｇおよび駆動電源線Ｖｄｒｖとが交差する部分につい
ては、一方の配線を中間層配線３５Ｂとすることによ
り、互いに干渉することなく配線することが可能とな
る。

【０１１１】次に、図１３を参照して、本発明の第３の
実施例について説明する。図１３は第３の実施例を示す
回路配置図であり、（ａ）は移相ユニット全体を示す位
相制御層の回路配置図、（ｂ）は多層構成を示す模式図
である。以下では、図９（ｄ）で示した回路部、すなわ
ち移相ユニット内の全ての移相回路および駆動回路をチ
ップ化した場合を例に説明する。

【０１１２】ここでは、図１０に示した第１の実施例と
同様に位相制御層３５は１層構造であるが、誘電体層３
４、位相制御層３５および誘電体層３６が上下入れ替わ
って構成されている。これにより、結合層３７と位相制
御層３５との間に空間からなる誘電体層３４が設けら
れ、その厚さ（高さ）がスペーサ３４Ａにより確保され
ている一方、誘電体層３６と結合層３３とが密着してい
る。したがって、位相制御層３５からその下側の誘電体
層３４に向けてチップ６７が実装されている。

【０１１３】ここで、スペーサ３４Ａをスロット２２の
上部に配置してもよく、これにより、通常、空き領域と
なるスロット２２の真上をスペーサ３４Ａの配置領域と
して兼用でき、スペーサ３４Ａによる占有面積を削減で
きる。さらに、スペーサ３４Ａとして、アルミナなど比
誘電率が５〜３０程度の高誘電率の材料を用いれば、ス
ロット２２と位相制御層３５上のストリップ線路１６Ａ
とが高周波的に効率よく結合される。

【０１１４】なお、他の実施例と同様、横方向に配線さ
れた走査線Ｙｊ１，Ｙｊ２と、縦方向に配線された信号
線Ｘｉ１，Ｘｉ２、トリガ信号線Ｔｒｇおよび駆動電源
線Ｖｄｒｖとが交差する部分が発生するが、本発明にお
いては一方の配線を放射素子層３２上の配線３５Ｂとす
ることにより互いに干渉することなく配線することが可
能となっている。

【０１１５】次に、図１４を参照して、本発明の第４の
実施例について説明する。図１４は第４の実施例を示す
回路配置図であり、（ａ）は移相ユニット全体を示す位
相制御層の回路配置図、（ｂ）は多層構成を示す模式図
である。以下では、図９（ｅ）で示した回路部、すなわ
ち移相ユニット全体をチップ化した場合を例に説明す
る。

【０１１６】ここでは、第３の実施例と同様に、位相制
御層３５と誘電体層３６が上下入れ替わって構成されて
いる。特に、位相制御層３５からその下側の空間すなわ
ち誘電体層３４に向けて実装されているチップ６７の下
面が結合層３７に密着しており、このチップ６７の厚さ
を０．２ｍｍとすることにより、誘電体層３４の厚さ
（高さ）が確保されている。これにより、別途、スペー
サ用の配置領域を確保する必要がなくなり、比較的占有
面積の大きなチップを実装できる。

【０１１７】次に、図１５を参照して、本発明の第５の
実施例について説明する。図１５は第５の実施例を示す
回路配置図であり、（ａ）は移相ユニット全体を示す位
相制御層の回路配置図、（ｂ）は多層構成を示す模式図
である。以下では、第１の実施例と同様に、図９（ｂ）
で示した回路部、すなわち駆動回路とスイッチをチップ
化した場合を例に説明する。

【０１１８】ここでは、２層構成の位相制御層３５上に
チップ６７が実装されており、位相制御層３５と結合層
３３との間に誘電体基板３４Ｄからなる誘電体層３４が
構成されている。この基板３４Ｄには、その位相制御層
３５上に実装されているチップ６７の位置に、高さ０．
２ｍｍのキャビティー（空間）３４Ｅが形成されてお
り、基板密着時にはチップ６７がキャビティー３４Ｅ内
に納められる。

【０１１９】基板３４Ｄへのキャビティー３４Ｅの形成
方法としては、ルータなどにより基板３４Ｄの表面を切
削する機械加工、あるいは型抜きなどにより貫通穴を設
ける機械加工でもよく、また有機基板に感光性樹脂を塗
布した後、露光および現像処理によりキャビティー３４
Ｅ部分の樹脂を剥離するようにしてもよく、各種の形成
方法を利用できる。

【０１２０】次に、図１６を参照して、本発明の第６の
実施例について説明する。図１６は第６の実施例を示す
回路配置図であり、（ａ）は移相ユニット全体を示す位
相制御層の回路配置図、（ｂ）は多層構成を示す模式図
である。以下では、第１の実施例と同様に、図９（ｂ）
で示した回路部、すなわち駆動回路とスイッチをチップ
化した場合を例に説明する。

【０１２１】本実施例においては、第１〜第５の実施例
とは積層の順番が異なり、下から上へ順に、位相制御層
３５，誘電体層３６，結合層３７，誘電体層３８Ａ，分
配合成層３９，誘電体層３８，結合層３３，誘電体層３
２，放射素子層３１，誘電体層３１Ｂ，無給電素子層３
１Ａ、となっている。また、位相制御層３５は２層構成
となっており、その中間層に配線３５Ｂが形成されてい
る。

【０１２２】ここで、分配合成層３９と位相制御層３５
の間は結合層３７上の穴２２Ａを貫通する給電ピン２８
Ｂにより高周波的に接続されており、位相制御層３５と
放射素子１５の間は結合層３７上の穴２２Ａおよび結合
層３３上の穴２１Ａを貫通する給電ピン２８Ａにより高
周波的に接続されている。本実施例のように位相制御層
３５を外側に配置すると、チップ６７の高さによらず積
層構成が可能となる。

【０１２３】

【発明の効果】以上説明したように、本発明は、放射素
子および位相制御手段をそれぞれ個別の放射素子層およ
び位相制御層に形成して全体を多層構造としたので、位
相制御層から少なくとも放射素子が取り除かれて、位相
制御層上でこれらに占有される面積が削減される。ま
た、信号線および走査線をマトリクス状に形成し、これ
ら信号線および走査線を用いて各位相制御手段に所望の
移相量を設定するようにしたので、各位相制御手段を制
御するための信号配線が共用でき、その配線数を大幅に
削減できる。さらに、移相ユニットを構成する駆動回路
をガラス基板上に薄膜トランジスタで形成するととも
に、移相回路にマイクロマシンスイッチを用い、これら
を同一チップに納めることにより、これら回路部品が占
める面積を従来と比べて削減できる。したがって、１つ
の移相ユニットを比較的小さな面積で構成できることか
ら、３０ＧＨｚ程度の高周波信号に最適な間隔（５ｍｍ
前後）で各放射素子を数千個単位で多数配置でき、高利
得で高周波数帯に適用可能なフェーズドアレイアンテナ
を実現できる。

【０１２４】さらに、各位相制御手段のうち繰り返し構
成される回路部を第１の基板に搭載し、これを位相制御
層が形成された第２の基板に実装するようにしたので、
従来のように個々の回路部品を個別に実装する場合と比
較して、部品点数および接続点数が削減される。したが
って、組立工数が削減されるとともに、チップ単体での
不良検査が実施でき、フェーズドアレイアンテナ全体の
歩留まりを改善でき、特に数千個単位の移相ユニットで
構成される高利得のフェーズドアレイアンテナでは、そ
の製造コストを大幅に削減できる。

【図面の簡単な説明】

【図１】 本発明の一実施の形態によるフェーズドアレ
イアンテナのブロック図である。

【図２】 多層基板構成例を示す説明図である。

【図３】 移相ユニットを示すブロック図である。

【図４】 位相制御部の動作を示すタイミングチャート
である。

【図５】 位相制御部の他の動作を示すタイミングチャ
ートである。

【図６】 スイッチの構成例を示す斜視図である。

【図７】 ベアチップ実装例を示す説明図である。

【図８】 パッケージによるチップ化の例を示す説明図
である。

【図９】 チップに含まれる回路の例を示す説明図であ
る。

【図１０】 第１の実施例を示す回路配置図である。

【図１１】 チップ内部の構成例を示す回路配置図であ
る。

【図１２】 第２の実施例を示す回路配置図である。

【図１３】 第３の実施例を示す回路配置図である。

【図１４】 第４の実施例を示す回路配置図である。

【図１５】 第５の実施例を示す回路配置図である。

【図１６】 第６の実施例を示す回路配置図である。

【図１７】 ラジアル導波路を用いた本発明の構成例を
説明する図である。

【図１８】 反射型空間給電フェーズドアレイアンテナ
による本発明の構成例を説明する図である。

【図１９】 従来のフェーズドアレイアンテナ構成例を
説明する図である。

【符号の説明】

１…フェーズドアレイアンテナ、２…多層基板部、１１
…制御装置、１１Ｘ，１１Ｙ…制御信号、１２Ｘ…信号
線駆動部、１２Ｙ…走査線選択部、１３…給電部、１４
…分配合成部、１５…放射素子、１５Ａ無給電素子、１
６…移相ユニット、１６Ａ…ストリップ線路、１７…移
相器、１７Ａ〜１７Ｄ移相回路、１７Ｓ…スイッチ、１
８…位相制御部、１９Ａ〜１９Ｄ…駆動回路、１９１，
１９２…ラッチ、２１，２２…結合スロット、２３…ス
トリップ線路、２４…ストリップ線路、２５ラジアル導
波路、２６プローブ、２７給電ピン、３１…放射素子
層、３１Ａ…無給電素子層、３１Ｂ，３６…誘電体層、
３２，３４，３８…誘電体層、３３…結合層（第１の結
合層）、３５…位相制御層、３７…結合層（第２の結合
層）、３９…分配合成層、６７…チップ、６７Ａ…ベア
チップによるチップ、６７Ｂ…パッケージによるチッ
プ、６８…ベアチップ、７０…移相器ストリップライン
主線路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 荒 洋一 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 草光 秀樹 東京都港区芝五丁目７番１号 日本電気 株式会社内 (72)発明者 鈴木 健一郎 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 平３−182103（ＪＰ，Ａ) 特開 平５−206718（ＪＰ，Ａ) 特開 平６−267926（ＪＰ，Ａ) 特開 平８−288734（ＪＰ，Ａ) 実開 平３−125510（ＪＰ，Ｕ) 実開 平５−91016（ＪＰ，Ｕ)

Claims (15)

(57)【特許請求の範囲】
1. 【請求項１】 マイクロ波やミリ波などの高周波信号の
   送受信に用いられ、各放射素子で送受信される高周波信
   号の位相を制御することによりそのビーム方向を調整す
   るフェーズドアレイアンテナにおいて、 少なくとも、多数の放射素子が配置された放射素子層
   と、各放射素子で送受信される信号の位相を制御する多
   数の位相制御手段が実装された位相制御層との多層構造
   を有し、 各位相制御手段は、それぞれの位相量に対応した長さの
   分布定数線路を高周波スイッチで切り替えることによ
   り、当該位相制御手段に対応する放射素子で送受信され
   る信号の位相を位相量だけ移相する複数の移相回路と、
   これら移相回路ごとに設けられて当該移相回路の高周波
   スイッチを駆動する駆動回路とを有する移相ユニットか
   らなり、該位相制御手段を構成する回路のうち繰り返し
   用いられる回路部を搭載した第１の基板が、位相制御層
   が形成された第２の基板に実装されており、 互いに交差して配線され、かつ各位相制御手段内の各駆
   動回路をそれぞれ格子状に接続する複数の信号線および
   走査線と、 これら信号線および走査線をマトリクス駆動して各信号
   線および走査線の交点に位置する位相制御手段の駆動回
   路を個別に制御することにより、その駆動回路に対応す
   る移相回路を駆動して所望の移相量を当該位相制御手段
   に設定する信号線駆動部および走査線選択部とを備える
   ことを特徴とするフェーズドアレイアンテナ。
2. 【請求項２】 前記フェーズドアレイアンテナは、前記
   位相制御層と放射素子層との間に高周波信号結合用の第
   １の結合層を設けることを特徴とする請求項１記載のフ
   ェーズドアレイアンテナ。
3. 【請求項３】 マイクロ波やミリ波などの高周波信号の
   送受信に用いられ、各放射素子で送受信される高周波信
   号の位相を制御することによりそのビーム方向を調整す
   るフェーズドアレイアンテナにおいて、 各放射素子で送受信される信号の位相を制御する各位相
   制御手段が実装された位相制御層と、高周波信号を結合
   する第１の結合層と、多数の放射素子が配置された放射
   素子層と、無給電素子層とが順に積層された多層構造を
   有し、 各位相制御手段は、それぞれの位相量に対応した長さの
   分布定数線路を高周波スイッチで切り替えることによ
   り、当該位相制御手段に対応する放射素子で送受信され
   る信号の位相を位相量だけ移相する複数の移相回路と、
   これら移相回路ごとに設けられて当該移相回路の高周波
   スイッチを駆動する駆動回路とを有する移相ユニットか
   らなり、該位相制御手段を構成する回路のうち繰り返し
   用いられる回路部を搭載した第１の基板が、位相制御層
   が形成された第２の基板に実装されており、 互いに交差して配線され、かつ各位相制御手段内の各駆
   動回路をそれぞれ格子状に接続する複数の信号線および
   走査線と、 これら信号線および走査線をマトリクス駆動して各信号
   線および走査線の交点に位置する位相制御手段の駆動回
   路を個別に制御することにより、その駆動回路に対応す
   る移相回路を駆動して所望の移相量を当該位相制御手段
   に設定する信号線駆動部および走査線選択部とを備える
   ことを特徴とするフェーズドアレイアンテナ。
4. 【請求項４】 前記位相制御層は、前記位相制御手段が
   実装された面の上部に所定の高さの空間を有しているこ
   とを特徴とする請求項１〜３記載のフェーズドアレイア
   ンテナ。
5. 【請求項５】 前記多層構造を構成する各層間に誘電体
   層を有することを特徴とする請求項１〜３記載のフェー
   ズドアレイアンテナ。
6. 【請求項６】 前記フェーズドアレイアンテナは、さら
   に送信信号を前記各位相制御手段に分配するとともに各
   位相制御手段からの受信信号を合成する分配合成部をさ
   らに具備することを特徴とする請求項１〜３記載のフェ
   ーズドアレイアンテナ。
7. 【請求項７】 前記駆動回路は、薄膜トランジスタ技術
   により構成されていることを特徴とする請求項１〜３記
   載のフェーズドアレイアンテナ。
8. 【請求項８】 前記高周波スイッチは、ストリップ線路
   から離間して支持されたコンタクトを電気的または磁気
   的に作動させることにより、そのストリップ線路と他の
   ストリップ線路とを前記コンタクトを介して電気的に接
   続／開放するマイクロマシンスイッチからなることを特
   徴とする請求項１〜３記載のフェーズドアレイアンテ
   ナ。
9. 【請求項９】 前記移相ユニットのうち繰り返し構成さ
   れる回路部が搭載された第１の基板は、前記各移相ユニ
   ットの繰り返し構成される回路部を多数一括形成された
   ものから単位毎に切り出し、前記第１の基板上に実装し
   てチップとして構成されていることを特徴とする請求項
   １〜３記載のフェーズドアレイアンテナ。
10. 【請求項１０】 前記放射素子は、パッチアンテナ若し
    くはスロットアンテナであることを特徴とする請求項１
    〜３記載のフェーズドアレイアンテナ。
11. 【請求項１１】 前記分配合成部は、ストリップ線路を
    用いた分岐回路若しくは内部空間を有する金属筐体を用
    いたラジアル導波路からなる分配合成層で構成され、前
    記分配合成層は第２の結合層を介して前記位相制御層に
    結合して前記多層構造を形成することを特徴とする請求
    項６記載のフェーズドアレイアンテナ。
12. 【請求項１２】 前記第１，第２の結合層は、それぞれ
    結合スロット若しくは導電性の給電ピンを用いて結合す
    ることを特徴とする請求項１１記載のフェーズドアレイ
    アンテナ。
13. 【請求項１３】 マイクロ波やミリ波などの高周波信号
    の送受信に用いられ、各放射素子で送受信される高周波
    信号の位相を制御することによりそのビーム方向を調整
    するフェーズドアレイアンテナのうち、各放射素子で送
    受信される信号の位相を制御する各位相制御手段が、そ
    れぞれの位相量に対応した長さの分布定数線路を高周波
    スイッチで切り替えることにより、当該位相制御手段に
    対応する放射素子で送受信される信号の位相を位相量だ
    け移相する複数の移相回路と、これら移相回路ごとに設
    けられて当該移相回路の高周波スイッチを駆動する駆動
    回路とを有する移相ユニットからなり、互いに交差して
    配線され、かつ各位相制御手段内の各駆動回路をそれぞ
    れ格子状に接続する複数の信号線および走査線と、これ
    ら信号線および走査線をマトリクス駆動して各信号線お
    よび走査線の交点に位置する位相制御手段の駆動回路を
    個別に制御することにより、その駆動回路に対応する移
    相回路を駆動して所望の移相量を当該位相制御手段に設
    定する信号線駆動部および走査線選択部とを備えるフェ
    ーズドアレイアンテナの製造方法において、 少なくとも、多数の放射素子が配置された放射素子層
    と、各放射素子から送受信される信号の位相を制御する
    とともにその位相制御を構成する回路のうち繰り返し用
    いられる回路部がチップ形態で形成されている複数の位
    相制御手段が実装された位相制御層とが各々フォトリソ
    グラフィ技術若しくはエッチング技術によりパターン形
    成され、 パターン形成された各層がそれぞれ所定の順序で積層さ
    れ、 積層された各層が接着されることを特徴とするフェーズ
    ドアレイアンテナの製造方法。
14. 【請求項１４】 前記位相制御層には、予め前記移相ユ
    ニットのうち繰り返し構成される回路部が搭載されたチ
    ップが実装されることを特徴とする請求項１３記載のフ
    ェーズドアレイアンテナの製造方法。
15. 【請求項１５】 前記チップは、前記移相ユニットのう
    ち繰り返し構成される回路部が多数一括形成され、 前記多数一括形成されたものから単位ごとに切り出さ
    れ、 基板上に実装されることを特徴とする請求項１４記載の
    フェーズドアレイアンテナの製造方法。